JPH0547988A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0547988A JPH0547988A JP3233845A JP23384591A JPH0547988A JP H0547988 A JPH0547988 A JP H0547988A JP 3233845 A JP3233845 A JP 3233845A JP 23384591 A JP23384591 A JP 23384591A JP H0547988 A JPH0547988 A JP H0547988A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- die pad
- semiconductor device
- resin
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ハンダ付け工程での加熱によりパッケージに
クラックが発生しない信頼性の高い半導体装置を提供す
る。 【構成】 リードフレーム１のダイパッド２上に搭載し
たチップ３と、このチップ３とリードフレーム１とを接
続したワイヤー４と、これら全体を一体封止した樹脂５
とから成る半導体装置において、ダイパッド２の上面に
複数の突起６を設け、この突起６上にチップ３を搭載す
ることで、チップ３とダイパッド２との間に間隙を形成
する。そして、一体封止する樹脂５をこの間隙にも充填
させる。
クラックが発生しない信頼性の高い半導体装置を提供す
る。 【構成】 リードフレーム１のダイパッド２上に搭載し
たチップ３と、このチップ３とリードフレーム１とを接
続したワイヤー４と、これら全体を一体封止した樹脂５
とから成る半導体装置において、ダイパッド２の上面に
複数の突起６を設け、この突起６上にチップ３を搭載す
ることで、チップ３とダイパッド２との間に間隙を形成
する。そして、一体封止する樹脂５をこの間隙にも充填
させる。
Description
【０００１】
【産業上の利用分野】本発明は、ダイパッド上に搭載し
たチップを樹脂にて一体封止する半導体装置に関するも
のである。
たチップを樹脂にて一体封止する半導体装置に関するも
のである。
【０００２】
【従来の技術】従来、製造工程が簡易で低コストなパッ
ケージとして、例えばトランスファーモールド法による
樹脂封止型の半導体装置がある。これは、図５に示すよ
うに、リードフレーム１のダイパッド２上に搭載したチ
ップ３と、このチップ３とリードフレーム１とを接続し
たワイヤー４と、これら全体を一体封止した樹脂５とか
ら成る半導体装置である。このチップ３の下面全体とダ
イパッド２の上面は吸水性の高い銀ペースト７により接
着されている。
ケージとして、例えばトランスファーモールド法による
樹脂封止型の半導体装置がある。これは、図５に示すよ
うに、リードフレーム１のダイパッド２上に搭載したチ
ップ３と、このチップ３とリードフレーム１とを接続し
たワイヤー４と、これら全体を一体封止した樹脂５とか
ら成る半導体装置である。このチップ３の下面全体とダ
イパッド２の上面は吸水性の高い銀ペースト７により接
着されている。
【０００３】
【発明が解決しようとする課題】このように前記説明し
た半導体装置では、以下に示す問題がある。すなわち、
樹脂による一体封止が完了した半導体装置において、チ
ップとダイパッドとを接着している銀ペースト内は水分
を含んだままの状態である。この半導体装置を基板に実
装し、ハンダ付けを行うため２４０℃前後に加熱する
と、前述の銀ペースト内に含まれていた水分が気化して
膨張する。このとき発生する応力により、チップとダイ
パッドが剥離する。さらにこの剥離が進むと、図６に示
すようにパッケージにクラック（亀裂）が発生する。こ
のチップとダイパッドとが剥離することでチップが破損
したり、クラックによりワイヤーの断線が生じて半導体
装置の信頼性が低下する。よって、本発明はハンダ付け
工程での加熱によりパッケージにクラックが発生しない
信頼性の高い半導体装置を提供することを目的とする。
た半導体装置では、以下に示す問題がある。すなわち、
樹脂による一体封止が完了した半導体装置において、チ
ップとダイパッドとを接着している銀ペースト内は水分
を含んだままの状態である。この半導体装置を基板に実
装し、ハンダ付けを行うため２４０℃前後に加熱する
と、前述の銀ペースト内に含まれていた水分が気化して
膨張する。このとき発生する応力により、チップとダイ
パッドが剥離する。さらにこの剥離が進むと、図６に示
すようにパッケージにクラック（亀裂）が発生する。こ
のチップとダイパッドとが剥離することでチップが破損
したり、クラックによりワイヤーの断線が生じて半導体
装置の信頼性が低下する。よって、本発明はハンダ付け
工程での加熱によりパッケージにクラックが発生しない
信頼性の高い半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、これらの課題
を解決するために成された半導体装置である。すなわ
ち、リードフレームのダイパッド上にチップを搭載し、
このチップとリードフレームとをワイヤーにて接続し、
これら全体を樹脂で一体封止して成る半導体装置におい
て、ダイパッドの上面に複数の突起を設ける。この突起
上にチップを搭載することで、チップとダイパッドとの
間に間隙を設け、一体封止する樹脂をこの間隙にも充填
させるものである。
を解決するために成された半導体装置である。すなわ
ち、リードフレームのダイパッド上にチップを搭載し、
このチップとリードフレームとをワイヤーにて接続し、
これら全体を樹脂で一体封止して成る半導体装置におい
て、ダイパッドの上面に複数の突起を設ける。この突起
上にチップを搭載することで、チップとダイパッドとの
間に間隙を設け、一体封止する樹脂をこの間隙にも充填
させるものである。
【０００５】
【作用】チップは、ダイパッド上に設けられた突起の上
面に銀ペーストで接着されている。これにより、吸水性
の高い銀ペーストをチップの下面全体に塗布することな
く、突起の上面に塗布するだけですむ。したがって、ハ
ンダ付け工程により半導体装置を加熱した場合、銀ペー
スト内で水分が気化して発生する膨張応力が小さい。さ
らに、ダイパッドの上面に形成された突起上にチップを
搭載しているので、チップとダイパッドとの間に間隙が
形成される。この間隙に一体封止した樹脂が入り込むた
め、チップとダイパッドとの密着性が向上する。
面に銀ペーストで接着されている。これにより、吸水性
の高い銀ペーストをチップの下面全体に塗布することな
く、突起の上面に塗布するだけですむ。したがって、ハ
ンダ付け工程により半導体装置を加熱した場合、銀ペー
スト内で水分が気化して発生する膨張応力が小さい。さ
らに、ダイパッドの上面に形成された突起上にチップを
搭載しているので、チップとダイパッドとの間に間隙が
形成される。この間隙に一体封止した樹脂が入り込むた
め、チップとダイパッドとの密着性が向上する。
【０００６】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。図１は本発明の半導体装置を説明する概略断面
図、図２は本発明のダイパッドを説明する斜視図であ
る。図１に示すように、リードフレーム１のほぼ中央に
位置するダイパッド２上にチップ３が搭載されている。
このチップ３とリードフレーム１はワイヤー４にて電気
的に接続されており、このリードフレーム１とダイパッ
ド２上のチップ３とワイヤー４との全体を例えばトラン
スファーモールド法により樹脂５にて一体封止してい
る。
する。図１は本発明の半導体装置を説明する概略断面
図、図２は本発明のダイパッドを説明する斜視図であ
る。図１に示すように、リードフレーム１のほぼ中央に
位置するダイパッド２上にチップ３が搭載されている。
このチップ３とリードフレーム１はワイヤー４にて電気
的に接続されており、このリードフレーム１とダイパッ
ド２上のチップ３とワイヤー４との全体を例えばトラン
スファーモールド法により樹脂５にて一体封止してい
る。
【０００７】このダイパッド２の上面には図２の斜視図
に示すように、突起６が例えばその四隅に形成されてい
る。この突起６一つの大きさは、直径約１ｍｍ、高さが
約２０μｍである。また、この突起６はダイパッド２を
リードフレーム１の高さより低くする、いわゆるディプ
レスの工程と同時に形成できる。このダイパッド２の上
面に設けられた突起６上には少量の銀ペースト７が塗布
されており、これを接着材としてチップ３が搭載されて
いる。
に示すように、突起６が例えばその四隅に形成されてい
る。この突起６一つの大きさは、直径約１ｍｍ、高さが
約２０μｍである。また、この突起６はダイパッド２を
リードフレーム１の高さより低くする、いわゆるディプ
レスの工程と同時に形成できる。このダイパッド２の上
面に設けられた突起６上には少量の銀ペースト７が塗布
されており、これを接着材としてチップ３が搭載されて
いる。
【０００８】なお、突起６の大きさは前記の数値に限定
されず、一体封止する時、軟化した樹脂５の充填圧力
で、チップ３がはずれない接着強度が得られる表面積が
あればよく、その高さは半導体装置の高さが大幅に増加
しない程度であればよい。また、突起６の個数および形
状はチップ３を安定よく保持できるものであればよい。
されず、一体封止する時、軟化した樹脂５の充填圧力
で、チップ３がはずれない接着強度が得られる表面積が
あればよく、その高さは半導体装置の高さが大幅に増加
しない程度であればよい。また、突起６の個数および形
状はチップ３を安定よく保持できるものであればよい。
【０００９】このように突起６上にチップ３を搭載する
ことで、チップ３とダイパッド２との間に間隙が形成さ
れる。そして、全体を樹脂５で一体封止すると同時にこ
の間隙の側面側から樹脂５が入り込み、チップ３の下面
にも充填される。このチップ３の下面に充填された樹脂
５は接着性がよいため、チップ３とダイパッド２とが強
固に接着する。
ことで、チップ３とダイパッド２との間に間隙が形成さ
れる。そして、全体を樹脂５で一体封止すると同時にこ
の間隙の側面側から樹脂５が入り込み、チップ３の下面
にも充填される。このチップ３の下面に充填された樹脂
５は接着性がよいため、チップ３とダイパッド２とが強
固に接着する。
【００１０】次に、本発明の他の実施例を図３、図４に
基づいて説明する。図３は本発明の他の実施例を説明す
る概略断面図、図４は本発明の他の実施例のダイパッド
を説明する斜視図である。この半導体装置の構成は、前
記説明した実施例と同様、リードフレーム１のダイパッ
ド２上にチップ３が搭載されており、このチップ３がワ
イヤー４にてリードフレーム１と配線されている。そし
て、これら全体を樹脂５にて一体封止したものである。
基づいて説明する。図３は本発明の他の実施例を説明す
る概略断面図、図４は本発明の他の実施例のダイパッド
を説明する斜視図である。この半導体装置の構成は、前
記説明した実施例と同様、リードフレーム１のダイパッ
ド２上にチップ３が搭載されており、このチップ３がワ
イヤー４にてリードフレーム１と配線されている。そし
て、これら全体を樹脂５にて一体封止したものである。
【００１１】このダイパッド２の上面には、図４の斜視
図に示すように複数の突起６と貫通孔８が設けられてい
る。この突起６上にチップ３を搭載すれば、ダイパッド
２とチップ３との間に間隙ができる。この状態で樹脂５
にて一体封止すると、軟化した樹脂５がこの間隙の側面
側から入り込む。さらに、ダイパッド２の下面側からも
この貫通孔８を通過して樹脂５が入り込むことができ
る。したがって、半導体装置の小型化を図るため突起６
の高さを低くして、チップ３とダイパッド２との間隙が
狭くなっても容易に樹脂５が充填されることになる。
図に示すように複数の突起６と貫通孔８が設けられてい
る。この突起６上にチップ３を搭載すれば、ダイパッド
２とチップ３との間に間隙ができる。この状態で樹脂５
にて一体封止すると、軟化した樹脂５がこの間隙の側面
側から入り込む。さらに、ダイパッド２の下面側からも
この貫通孔８を通過して樹脂５が入り込むことができ
る。したがって、半導体装置の小型化を図るため突起６
の高さを低くして、チップ３とダイパッド２との間隙が
狭くなっても容易に樹脂５が充填されることになる。
【００１２】この貫通孔８は、ダイパッド２のプレス成
形と同時に設ければよい。また、図４に示す貫通孔８は
ダイパッド２のほぼ中央部分の４箇所に設けられている
が、本発明はこれに限定されず、軟化した樹脂５が通過
しやすい形状であればよい。
形と同時に設ければよい。また、図４に示す貫通孔８は
ダイパッド２のほぼ中央部分の４箇所に設けられている
が、本発明はこれに限定されず、軟化した樹脂５が通過
しやすい形状であればよい。
【００１３】前記いずれの実施例においても、突起６と
チップ３とが、この４つの突起６の上面のみで接触する
ことになる。したがって、この接触部分に少量の銀ペー
スト７が塗布されているだけなので、銀ペースト７内の
水分が気化して発生する膨張応力が小さい。さらに、ダ
イパッド２とチップ３との間隙に樹脂５が充填されるの
で、ダイパッド２とチップ３との密着性が向上する。よ
って、半導体装置を基板に実装し、ハンダ付けで加熱さ
れても、ダイパッド２とチップ３が剥離することがな
く、パッケージのクラックが発生しない。
チップ３とが、この４つの突起６の上面のみで接触する
ことになる。したがって、この接触部分に少量の銀ペー
スト７が塗布されているだけなので、銀ペースト７内の
水分が気化して発生する膨張応力が小さい。さらに、ダ
イパッド２とチップ３との間隙に樹脂５が充填されるの
で、ダイパッド２とチップ３との密着性が向上する。よ
って、半導体装置を基板に実装し、ハンダ付けで加熱さ
れても、ダイパッド２とチップ３が剥離することがな
く、パッケージのクラックが発生しない。
【００１４】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、ハンダ付け工程で２４０℃前後に加熱され
てもチップとダイパッドが剥離しないので、パッケージ
にクラックが発生しない。したがって、ワイヤーの断線
やチップの破損がなく、半導体装置の信頼性が向上す
る。
置によれば、ハンダ付け工程で２４０℃前後に加熱され
てもチップとダイパッドが剥離しないので、パッケージ
にクラックが発生しない。したがって、ワイヤーの断線
やチップの破損がなく、半導体装置の信頼性が向上す
る。
【図１】本発明の半導体装置を説明する概略断面図であ
る。
る。
【図２】本発明のダイパッドを説明する斜視図である。
【図３】本発明の他の実施例を説明する概略断面図であ
る。
る。
【図４】他の実施例のダイパッドを説明する斜視図であ
る。
る。
【図５】従来の半導体装置を説明する概略断面図であ
る。
る。
【図６】加熱処理によるクラックが発生した状態を説明
する概略断面図である。
する概略断面図である。
１ リードフレーム ２ ダイパッド ３ チップ ４ ワイヤー ５ 樹脂 ６ 突起 ７ 銀ペースト ８ 貫通孔
Claims (1)
- 【請求項１】 リードフレームのダイパッド上に搭載し
たチップと、前記チップと前記リードフレームとを接続
したワイヤーと、これら全体を一体封止した樹脂とから
成る半導体装置において、 前記ダイパッドの上面に複数の突起を設け、前記突起上
に前記チップを搭載することで、前記チップと前記ダイ
パッドとの間に間隙を形成し、前記間隙にも前記樹脂を
充填させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233845A JPH0547988A (ja) | 1991-08-21 | 1991-08-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233845A JPH0547988A (ja) | 1991-08-21 | 1991-08-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547988A true JPH0547988A (ja) | 1993-02-26 |
Family
ID=16961472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233845A Pending JPH0547988A (ja) | 1991-08-21 | 1991-08-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547988A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722550U (ja) * | 1993-09-22 | 1995-04-21 | サンケン電気株式会社 | 半導体装置 |
| EP1134806A3 (en) * | 2000-03-16 | 2003-11-12 | Microchip Technology Inc. | Stress reducing lead-frame for plastic encapsulation |
| US9613888B2 (en) | 2013-04-02 | 2017-04-04 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
| IT202000008119A1 (it) * | 2020-04-16 | 2021-10-16 | St Microelectronics Srl | Produzione di dispositivi integrati da lead-frame con distanziatori |
| US11916353B2 (en) | 2020-04-16 | 2024-02-27 | Stmicroelectronics (Grenoble 2) Sas | Electronic chip support device and corresponding manufacturing method |
-
1991
- 1991-08-21 JP JP3233845A patent/JPH0547988A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722550U (ja) * | 1993-09-22 | 1995-04-21 | サンケン電気株式会社 | 半導体装置 |
| EP1134806A3 (en) * | 2000-03-16 | 2003-11-12 | Microchip Technology Inc. | Stress reducing lead-frame for plastic encapsulation |
| US9613888B2 (en) | 2013-04-02 | 2017-04-04 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
| IT202000008119A1 (it) * | 2020-04-16 | 2021-10-16 | St Microelectronics Srl | Produzione di dispositivi integrati da lead-frame con distanziatori |
| US11916353B2 (en) | 2020-04-16 | 2024-02-27 | Stmicroelectronics (Grenoble 2) Sas | Electronic chip support device and corresponding manufacturing method |
| US12272922B2 (en) | 2020-04-16 | 2025-04-08 | Stmicroelectronics (Grenoble 2) Sas | Electronic chip support device and corresponding manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US20020109216A1 (en) | Integrated electronic device and integration method | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20120217657A1 (en) | Multi-chip module package | |
| JPH08293524A (ja) | 半導体装置およびその製造方法 | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JP3684434B2 (ja) | チップサイズ半導体パッケージ及びその製造方法 | |
| JPH0547988A (ja) | 半導体装置 | |
| KR100220709B1 (ko) | 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| CN210040173U (zh) | 半导体封装结构 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JPH06209071A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| KR100203935B1 (ko) | 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 | |
| CN112117241B (zh) | 半导体封装方法及其结构 | |
| JPH08204048A (ja) | 半導体チップの封止構造 | |
| JPS60113932A (ja) | 樹脂封止半導体装置の組立方法 | |
| KR0152902B1 (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 | |
| KR100488489B1 (ko) | 칩 싸이즈 패키지 그 제조 방법 | |
| JPH0982846A (ja) | 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム |