JPH11135668A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11135668A JPH11135668A JP9316101A JP31610197A JPH11135668A JP H11135668 A JPH11135668 A JP H11135668A JP 9316101 A JP9316101 A JP 9316101A JP 31610197 A JP31610197 A JP 31610197A JP H11135668 A JPH11135668 A JP H11135668A
- Authority
- JP
- Japan
- Prior art keywords
- internal wiring
- semiconductor device
- wiring
- external terminal
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】多ピン化による半導体装置のサイズが大きくな
るに伴い内部配線の長さが長くなることで自己インダク
タンスが増大することを抑え相互インダクタンスの増加
を防ぎクロストークノイズを低減する半導体装置の提
供。 【解決手段】内部配線６を複数の段からなる階段状と
し、その階段状の各段の水平方向と垂直方向の長さの比
をほぼ１：１にして、内部配線の実効インダクタンスを
小さくすることで、相互インダクタンスも低減しクロス
トークノイズを低減する。
るに伴い内部配線の長さが長くなることで自己インダク
タンスが増大することを抑え相互インダクタンスの増加
を防ぎクロストークノイズを低減する半導体装置の提
供。 【解決手段】内部配線６を複数の段からなる階段状と
し、その階段状の各段の水平方向と垂直方向の長さの比
をほぼ１：１にして、内部配線の実効インダクタンスを
小さくすることで、相互インダクタンスも低減しクロス
トークノイズを低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に低インダクタンスの内部配線構造を具備した半
導体装置に関する。
し、特に低インダクタンスの内部配線構造を具備した半
導体装置に関する。
【０００２】
【従来の技術】近年、電子回路や電子装置の機能化によ
り半導体素子の高集積化が進んでいる。高機能化・高集
積化に伴い、半導体素子を搭載する半導体装置は、外部
装置と接続する外部端子数が増える傾向にある。外部端
子数の増加に対応するために、外部端子をピンにして半
導体装置裏面に格子状に配置したＰＧＡ（Ｐｉｎ Ｇｒ
ｉｄ Ａｒａｙ）と呼ばれる半導体装置や、このピンに
代えて外部端子をバンプのようなボール状電極を用いた
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒａｙ）と呼ばれる構
造の半導体装置が用いられている。
り半導体素子の高集積化が進んでいる。高機能化・高集
積化に伴い、半導体素子を搭載する半導体装置は、外部
装置と接続する外部端子数が増える傾向にある。外部端
子数の増加に対応するために、外部端子をピンにして半
導体装置裏面に格子状に配置したＰＧＡ（Ｐｉｎ Ｇｒ
ｉｄ Ａｒａｙ）と呼ばれる半導体装置や、このピンに
代えて外部端子をバンプのようなボール状電極を用いた
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒａｙ）と呼ばれる構
造の半導体装置が用いられている。
【０００３】しかしながら、このような半導体装置であ
っても、多ピン化が進むにつれて、半導体装置の中央付
近の外部端子に接続される内部配線に比べ、半導体装置
の外周付近に配置される内部配線の配線長は長くなる一
方である。
っても、多ピン化が進むにつれて、半導体装置の中央付
近の外部端子に接続される内部配線に比べ、半導体装置
の外周付近に配置される内部配線の配線長は長くなる一
方である。
【０００４】図２は、従来の半導体装置の配線構造の一
例を示す断面図である。図２を参照すると、ＰＧＡと呼
ばれる半導体装置１は、セラミック材料あるいは有機材
料などの絶縁基板７に内部配線６が形成されている。
例を示す断面図である。図２を参照すると、ＰＧＡと呼
ばれる半導体装置１は、セラミック材料あるいは有機材
料などの絶縁基板７に内部配線６が形成されている。
【０００５】この絶縁基板７は、例えばセラミック基板
で形成される半導体装置にあっては、グリーンシート
に、内部配線を形成し、多数枚を一括積層し、同時焼成
して得られる。このときの内部配線６は、半導体素子４
と、外部装置との接続を行う外部端子５の間を、半導体
素子４と電気的に接続するためのボンディングワイヤー
３がボンディングされるステッチ部６ｃから、絶縁基板
７内の同一平面内に形成される水平方向の内部配線６ａ
と、外部接続端子５から垂直に形成された垂直方向の内
部配線６ｂと、から構成されている。
で形成される半導体装置にあっては、グリーンシート
に、内部配線を形成し、多数枚を一括積層し、同時焼成
して得られる。このときの内部配線６は、半導体素子４
と、外部装置との接続を行う外部端子５の間を、半導体
素子４と電気的に接続するためのボンディングワイヤー
３がボンディングされるステッチ部６ｃから、絶縁基板
７内の同一平面内に形成される水平方向の内部配線６ａ
と、外部接続端子５から垂直に形成された垂直方向の内
部配線６ｂと、から構成されている。
【０００６】
【発明が解決しようとする課題】しかしかながら、上記
した従来の半導体装置においては、下記記載の問題点を
有している。
した従来の半導体装置においては、下記記載の問題点を
有している。
【０００７】第一の問題点として、図２に示すような配
線構造の半導体装置１においては、多ピン化すればする
ほど、半導体装置１のボディサイズが増大し、半導体装
置１の外部端子取り付け面の中央付近にある外部端子
（図示せず）に接続される内部配線（図示せず）に比べ
て、半導体装置１の外周付近の外部端子５に接続される
内部配線の自己インダクタンスＬは大となる、というこ
とである。また、内部配線間の相互インダクタンスＭも
増加し、クロストークを大きくし、システムの誤動作の
原因になる。
線構造の半導体装置１においては、多ピン化すればする
ほど、半導体装置１のボディサイズが増大し、半導体装
置１の外部端子取り付け面の中央付近にある外部端子
（図示せず）に接続される内部配線（図示せず）に比べ
て、半導体装置１の外周付近の外部端子５に接続される
内部配線の自己インダクタンスＬは大となる、というこ
とである。また、内部配線間の相互インダクタンスＭも
増加し、クロストークを大きくし、システムの誤動作の
原因になる。
【０００８】その理由は次の通りである。すなわち、図
２に示すような配線構造の半導体装置１においては、上
記の通り、多ピン化すればするほど、半導体装置１のボ
ディサイズも増大し、半導体装置１の外部接続端子取り
付け面の中央付近にある外部端子（図示せず）に接続さ
れる内部配線（図示せず）に比べ、半導体装置の外周付
近の外部端子５に接続される内部配線６は非常に長くな
る。
２に示すような配線構造の半導体装置１においては、上
記の通り、多ピン化すればするほど、半導体装置１のボ
ディサイズも増大し、半導体装置１の外部接続端子取り
付け面の中央付近にある外部端子（図示せず）に接続さ
れる内部配線（図示せず）に比べ、半導体装置の外周付
近の外部端子５に接続される内部配線６は非常に長くな
る。
【０００９】そして、内部配線の自己インダクタンスＬ
は長さに比例して増加する。例えば、図３に示すよう
に、直線の配線８（図３（ａ）参照）のインダクタンス
Ｌｓと、その配線８と同一の長さの配線９を１８０度で
折り返したとき（図３（ｂ）参照）のインダクタンスＬ
ｒを比較すると、電流が流れたときの見かけ上のインダ
クタンス（これを「実効インダクタンス」と呼ぶ）は、
Ｌｓ＞Ｌｒの関係が成り立つ。
は長さに比例して増加する。例えば、図３に示すよう
に、直線の配線８（図３（ａ）参照）のインダクタンス
Ｌｓと、その配線８と同一の長さの配線９を１８０度で
折り返したとき（図３（ｂ）参照）のインダクタンスＬ
ｒを比較すると、電流が流れたときの見かけ上のインダ
クタンス（これを「実効インダクタンス」と呼ぶ）は、
Ｌｓ＞Ｌｒの関係が成り立つ。
【００１０】これは１８０度で折り返した場合は、電流
が流れたときに発生する磁界が、折り返し点までの配線
９ａで発生する磁界と、折り返し後の配線９ｂで発生す
る磁界が逆向きになり打ち消し合うためである。よっ
て、実効インダクタンスは、非常に小さくなる。
が流れたときに発生する磁界が、折り返し点までの配線
９ａで発生する磁界と、折り返し後の配線９ｂで発生す
る磁界が逆向きになり打ち消し合うためである。よっ
て、実効インダクタンスは、非常に小さくなる。
【００１１】また、配線８と同一の長さで配線１０のよ
うに（図３（ｃ）参照）、９０度で折り曲げた場合のイ
ンダクタンスＬｍと、ＬｓとＬｒを比較すると、 Ｌｓ＞Ｌｍ＞Ｌｒ なる関係が成り立つ。
うに（図３（ｃ）参照）、９０度で折り曲げた場合のイ
ンダクタンスＬｍと、ＬｓとＬｒを比較すると、 Ｌｓ＞Ｌｍ＞Ｌｒ なる関係が成り立つ。
【００１２】これは、配線１０を構成する配線１０ａと
配線１０ｂの磁界が互いに打ち消し合うためであるが、
１８０度折り曲げたものに比べれば、その実効インダク
タンス低減効果は低い。
配線１０ｂの磁界が互いに打ち消し合うためであるが、
１８０度折り曲げたものに比べれば、その実効インダク
タンス低減効果は低い。
【００１３】この９０度折り曲げた場合の実行インダク
タンスをより効果的に得るためには、配線１０を構成す
る１０ａと配線１０ｂの長さを互いに短くすることであ
る。その理由は、このように９０度折り曲げた場合、折
り曲げた部分に近い程磁界が打ち消し合う部分が増え
る。従って、配線１０を構成する１０ａと配線１０ｂが
長いと、配線を９０度で形成していることによるインダ
クタンス低減効果は現れない。
タンスをより効果的に得るためには、配線１０を構成す
る１０ａと配線１０ｂの長さを互いに短くすることであ
る。その理由は、このように９０度折り曲げた場合、折
り曲げた部分に近い程磁界が打ち消し合う部分が増え
る。従って、配線１０を構成する１０ａと配線１０ｂが
長いと、配線を９０度で形成していることによるインダ
クタンス低減効果は現れない。
【００１４】これは、従来のような内部配線の構造をも
つ半導体装置にも当てはまり、図２に示すような内部配
線６を構成する水平方向の内部配線６ａと、垂直方向の
内部配線６ｂは長いため、互いの磁界により打ち消し合
う部分は、内部配線６ａと内部配線６ｂの交点６ｄ付近
のみであり、配線全長に対して、その効果に現れる部分
は短い。
つ半導体装置にも当てはまり、図２に示すような内部配
線６を構成する水平方向の内部配線６ａと、垂直方向の
内部配線６ｂは長いため、互いの磁界により打ち消し合
う部分は、内部配線６ａと内部配線６ｂの交点６ｄ付近
のみであり、配線全長に対して、その効果に現れる部分
は短い。
【００１５】そして隣り合う内部配線間の相互インダク
タンスＭは、自己インダクタンスに比例して増加する。
これにより、内部配線間の電気的結合度が増し、クロス
トークノイズの増大を招く。
タンスＭは、自己インダクタンスに比例して増加する。
これにより、内部配線間の電気的結合度が増し、クロス
トークノイズの増大を招く。
【００１６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、半導体装置の外
周付近の外部端子に接続される内部配線のインダクタン
スの増大を抑止し、相互インダクタンスを低くてクロス
トークノイズの発生を低減させる半導体装置を提供する
ことにある。
てなされたものであって、その目的は、半導体装置の外
周付近の外部端子に接続される内部配線のインダクタン
スの増大を抑止し、相互インダクタンスを低くてクロス
トークノイズの発生を低減させる半導体装置を提供する
ことにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、絶縁基板に形成される内部
配線のステッチ部から外部端子までの内部配線構造を、
複数の段から構成される階段状にしていることを特徴と
する。
に、本発明の半導体装置は、絶縁基板に形成される内部
配線のステッチ部から外部端子までの内部配線構造を、
複数の段から構成される階段状にしていることを特徴と
する。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１９】図１は、本発明の半導体装置の実施の形態
の構成を模式的に示す断面図である。図１を参照する
と、本発明の半導体装置は、その好ましい実施の形態に
おいて、半導体素子４と外部装置と電気的に接続する導
体の内部配線６を絶縁基板７内に形成した半導体装置に
おいて、内部配線６のステッチ部６ｃから半導体装置の
外周近くに配設された外部端子５までの間の配線構造
を、複数の段からなる階段状としたものである。
の構成を模式的に示す断面図である。図１を参照する
と、本発明の半導体装置は、その好ましい実施の形態に
おいて、半導体素子４と外部装置と電気的に接続する導
体の内部配線６を絶縁基板７内に形成した半導体装置に
おいて、内部配線６のステッチ部６ｃから半導体装置の
外周近くに配設された外部端子５までの間の配線構造
を、複数の段からなる階段状としたものである。
【００２０】より詳細には、本発明の実施の形態におい
ては、水平方向に所定距離延在する水平内部配線６ａ
と、水平内部配線６ａと内部配線の交点（端部）で電気
的に接続し垂直方向に所定距離延在する垂直内部配線６
ｂとで一つの段を構成し、複数の段を接続して階段状と
した配線構造とし、外部端子接続面６ｅで外部接続端子
５に接続する。水平内部配線６ａと垂直内部配線６ｂの
長さは、好ましくは、ほぼ等しい長さに設定される。
ては、水平方向に所定距離延在する水平内部配線６ａ
と、水平内部配線６ａと内部配線の交点（端部）で電気
的に接続し垂直方向に所定距離延在する垂直内部配線６
ｂとで一つの段を構成し、複数の段を接続して階段状と
した配線構造とし、外部端子接続面６ｅで外部接続端子
５に接続する。水平内部配線６ａと垂直内部配線６ｂの
長さは、好ましくは、ほぼ等しい長さに設定される。
【００２１】本発明の半導体装置は、その好ましい実施
の形態において、絶縁基板に形成される内部配線のステ
ッチ部から外部端子までの配線構造を、複数の段から構
成される階段状としたことにより、内部配線の水平方向
と垂直方向の互いの磁界で打ち消す効果のある部分を増
加させ、実効インダクタンスＬを抑え、これにより、内
部配線間の相互インダクタンスＭが減少し、クロストー
クノイズを低減可能としている。
の形態において、絶縁基板に形成される内部配線のステ
ッチ部から外部端子までの配線構造を、複数の段から構
成される階段状としたことにより、内部配線の水平方向
と垂直方向の互いの磁界で打ち消す効果のある部分を増
加させ、実効インダクタンスＬを抑え、これにより、内
部配線間の相互インダクタンスＭが減少し、クロストー
クノイズを低減可能としている。
【００２２】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の一実施例について説明す
る。
詳細に説明すべく、本発明の一実施例について説明す
る。
【００２３】図１を参照すると、本発明の一実施例にお
いて、半導体装置１は、内部配線６を構成する水平方向
の内部配線を少なくとも２つ以上に分割したうちの一つ
の内部配線６ａを設けた絶縁基板と、水平方向の内部配
線６ａ同士を電気的に接続する垂直方向の内部配線６ｂ
を設けた絶縁基板とを積層して絶縁基板７を成形する。
いて、半導体装置１は、内部配線６を構成する水平方向
の内部配線を少なくとも２つ以上に分割したうちの一つ
の内部配線６ａを設けた絶縁基板と、水平方向の内部配
線６ａ同士を電気的に接続する垂直方向の内部配線６ｂ
を設けた絶縁基板とを積層して絶縁基板７を成形する。
【００２４】そして、外部装置（図示せず）に半導体装
置１を実装するための外部接続端子（外部端子）５を取
り付ける。
置１を実装するための外部接続端子（外部端子）５を取
り付ける。
【００２５】さらに半導体装置４を搭載し、半導体素子
４上のパッド（図示せず）と内部配線のステッチ部６ｃ
をボンディングワイヤー３にて電気的に接続したのち
に、半導体素子４を外部から保護するための封止用キャ
ップ２を取り付けて完成する。
４上のパッド（図示せず）と内部配線のステッチ部６ｃ
をボンディングワイヤー３にて電気的に接続したのち
に、半導体素子４を外部から保護するための封止用キャ
ップ２を取り付けて完成する。
【００２６】また、本発明の一実施例においては、図１
に示すように、各々の水平方向の内部配線６ａと垂直方
向の内部配線６ｂの長さの比を、好ましくは１：１とす
るか、もしくは１：１に近い比とする。
に示すように、各々の水平方向の内部配線６ａと垂直方
向の内部配線６ｂの長さの比を、好ましくは１：１とす
るか、もしくは１：１に近い比とする。
【００２７】上記した本発明の一実施例では、半導体素
子４とステッチ部との接続をボンディングワイヤー３で
行っているが、本発明はこれに限定されるものではな
い。例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）や半田ボールで行ってもよい。
子４とステッチ部との接続をボンディングワイヤー３で
行っているが、本発明はこれに限定されるものではな
い。例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）や半田ボールで行ってもよい。
【００２８】また、本発明の一実施例において、絶縁基
板はセラミックなどの無機材料、プリント基板どの有機
系材料を用いてもよい。
板はセラミックなどの無機材料、プリント基板どの有機
系材料を用いてもよい。
【００２９】
【発明の効果】以上に説明したように、本発明の半導体
装置によれば、下記記載の効果を奏する。
装置によれば、下記記載の効果を奏する。
【００３０】本発明の第一の効果は、ステッチ部から外
部端子間において内部配線のインダクタンスの小さい半
導体装置を実現できる、ということである。
部端子間において内部配線のインダクタンスの小さい半
導体装置を実現できる、ということである。
【００３１】その理由は、本発明においては、ステッチ
から外部接続端子までの内部配線を複数の段からなる階
段状に形成して、実効インダクタンスを低減させてい
る、ためである。
から外部接続端子までの内部配線を複数の段からなる階
段状に形成して、実効インダクタンスを低減させてい
る、ためである。
【００３２】本発明の第二の効果は、隣り合う内部配線
間のクロストークノイズを低減する、ということであ
る。
間のクロストークノイズを低減する、ということであ
る。
【００３３】その理由は、内部配線のインダクタンスを
小とするという上記第一の効果から、隣り合う内部配線
間の相互インダクタンスを低減することになるためであ
る。
小とするという上記第一の効果から、隣り合う内部配線
間の相互インダクタンスを低減することになるためであ
る。
【図１】本発明の半導体装置の一実施例の構成を示す断
面図である。
面図である。
【図２】従来の半導体装置構成の一例を示す断面図であ
る。
る。
【図３】配線とインダクタンスとの関係を説明するため
の説明図である。
の説明図である。
１ 半導体装置 ２ 封止用キャップ ３ ボンディングワイヤー ４ 半導体素子 ５ 外部接続端子 ６ 内部配線 ６ａ 水平方向の内部配線 ６ｂ 垂直方向の内部配線 ６ｃ ステッチ部 ６ｄ 内部配線の交点 ６ｅ 外部端子接続面 ７ 絶縁基板
Claims (7)
- 【請求項１】絶縁基板に形成される内部配線のステッチ
部から外部端子までの内部配線構造を、複数の段から構
成される階段状としたことを特徴とする半導体装置。 - 【請求項２】半導体素子が搭載され、前記半導体素子と
外部装置とを電気的に接続する内部配線を絶縁基板に形
成した半導体装置において、 前記内部配線のステッチ部から外部端子までの間が複数
の段よりなる階段状に形成されていることを特徴とする
半導体装置。 - 【請求項３】半導体素子と外部端子を電気的に接続する
ための内部配線を絶縁基板に形成した半導体装置におい
て、 前記内部配線が、半導体装置の外部端子が配設される端
面に平行な面内で所定距離延在する第１類の内部配線
と、前記第１類の内部配線に端部で電気的に接続し前記
端面と直交する方向に所定距離延在する前記第２類の内
部配線とが一つの段を構成し、互いに電気的に接続され
た複数の前記段を備え、ステッチ部から前記複数の段を
通して外部端子に電気的に接続する配線構造を有する、
ことを特徴とする半導体装置。 - 【請求項４】前記内部配線が、前記ステッチ部から前記
複数の段を通して前記半導体装置裏面の外周近くに配設
される外部端子に接続する、ことを特徴とする請求項２
又は３記載の半導体装置。 - 【請求項５】前記第１類の内部配線と第２類の内部配線
の長さがほぼ等しいことを特徴とする請求項２記載の半
導体装置 - 【請求項６】半導体素子と外部端子を電気的に接続する
内部配線を絶縁基板に形成した半導体装置において、 水平方向に内部配線を複数に分割し、 水平方向に分割された内部配線を備えた絶縁基板と、水
平方向に分割された内部配線同士を電気的に接続するた
めの垂直方向の内部配線を備えた絶縁基板と、を積層し
てなることを特徴とする半導体装置。 - 【請求項７】前記水平方向の内部配線と前記垂直方向の
内部配線の長さの比が１：１、もしくはこれに近い値で
ある、ことを特徴とする請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9316101A JPH11135668A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9316101A JPH11135668A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135668A true JPH11135668A (ja) | 1999-05-21 |
Family
ID=18073260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9316101A Pending JPH11135668A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135668A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023249A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 層間接続構造 |
| US7800214B2 (en) | 2005-11-28 | 2010-09-21 | Renensas Electronics Corporation | Semiconductor device |
-
1997
- 1997-10-31 JP JP9316101A patent/JPH11135668A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023249A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 層間接続構造 |
| US7800214B2 (en) | 2005-11-28 | 2010-09-21 | Renensas Electronics Corporation | Semiconductor device |
| US7888788B2 (en) | 2005-11-28 | 2011-02-15 | Renesas Electronics Corporation | Semiconductor device with reduced cross talk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2721093B2 (ja) | 半導体装置 | |
| JP4071914B2 (ja) | 半導体素子及びこれを用いた半導体装置 | |
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| KR100665217B1 (ko) | 반도체 멀티칩 패키지 | |
| JPH0234184B2 (ja) | ||
| JPH0845738A (ja) | インダクタンス素子 | |
| JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
| US7411278B2 (en) | Package device with electromagnetic interference shield | |
| CN111326495A (zh) | 具有电感的组件 | |
| US20010050423A1 (en) | Semiconductor device | |
| KR102279979B1 (ko) | 모듈 | |
| WO2002103789A2 (en) | Electronic assembly with laterally connected capacitors and manufacturing method | |
| US6833512B2 (en) | Substrate board structure | |
| JP7103301B2 (ja) | モジュール | |
| JP2001044305A (ja) | 半導体装置 | |
| JPH0338737B2 (ja) | ||
| JP2960277B2 (ja) | 半導体装置 | |
| JPH05109922A (ja) | 半導体装置 | |
| JP2007005452A (ja) | 半導体装置 | |
| JP2007221133A (ja) | 集積回路パッケージ | |
| JP2020025075A (ja) | モジュール | |
| US7485960B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
| JPH1174399A (ja) | 半導体装置 | |
| KR100720410B1 (ko) | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000523 |