JPH11135697A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11135697A
JPH11135697A JP9297475A JP29747597A JPH11135697A JP H11135697 A JPH11135697 A JP H11135697A JP 9297475 A JP9297475 A JP 9297475A JP 29747597 A JP29747597 A JP 29747597A JP H11135697 A JPH11135697 A JP H11135697A
Authority
JP
Japan
Prior art keywords
lead
die pad
semiconductor device
pad portion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9297475A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9297475A priority Critical patent/JPH11135697A/ja
Publication of JPH11135697A publication Critical patent/JPH11135697A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】リードフレームのリード部は従来通りの品質を
維持しつつ、上記パッケージクラックの主因となるダイ
パッド部でのパッケージクラックの問題を解決して、よ
り信頼性の高い半導体装置を提供する。 【解決手段】リード部およびダイパッド部を有するリー
ドフレームと、前記ダイパッド部に搭載される半導体チ
ップと、前記リード部の先端を露出した状態で前記リー
ドフレームと半導体チップとを覆って形成されるモール
ド材料を用いてなる外装樹脂とを含む半導体装置におい
て、前記リード部は、２０℃における熱伝導度が０．２
ｃａｌ／ｃｍ／ｓ／℃以上の金属材料により形成され、
前記ダイパッド部は、モールド材料より熱膨張係数の小
さい金属材料により形成されている半導体装置、および
その製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はモールドパッケージ
を用いる半導体装置に関し、特に、チップサイズが大き
く、薄型パッケージにおけるパッケージクラックのない
リードフレーム構造を有する半導体装置、およびその製
造方法に関する。
【０００２】
【従来の技術】従来、この種の半導体装置は、同一の金
属材料からなるリード部およびダイパッド部を形成した
リードフレームを用いて、ダイパッドに半導体チップ
を搭載した後、リードフレームと半導体チップの先端を
露出した状態でリードフレームと半導体チップを覆って
外装樹脂を用いてモールド形成していた。そして、該リ
ードフレームを形成する材料としては、主に、ニッケル
ｃａ４２％と鉄ｃａ５８％とからなるる合金（以下、
「４２アロイ」と略す。）や、銅材、銅系合金等の銅系
材料が用いられていた。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
の半導体装置は、通常、同一の金属材料を使用している
ので、外装樹脂のモールド材料よりも小さい線膨張係数
を有する４２アロイ材を用いると、線膨張係数の違いに
よりモールド材料とリード部の境界は強固に接合して耐
湿信頼度に優れるが、熱拡散性が悪くなり、高出力の半
導体集積回路素子は搭載できないという欠点がある。
【０００４】一方、熱拡散性を改善するために、熱伝導
率の優れる銅系材料を用いると、高出力素子の搭載は可
能になるが、線膨張係数はモールド材料と同じになるの
で、リード部とモールド材料との境界に空間が生じ、耐
湿信頼度に劣るという欠点がある。
【０００５】特に、最近のＩＣチップサイズが大きく、
薄型のパッケージにおいては、半田リフローによる加熱
の結果、吸湿によってパッケージ内に取り込まれた水が
気化、膨張するために発生するパッケージクラックの問
題があり、半導体装置の信頼性の問題が生じている。
【０００６】また、近年の地球環境の問題で、外装半田
付けをなくす技術として、銅系材料に予めパラジウムメ
ッキを施す所謂Ｐｄ−ＰＰＦも注目を集めている。しか
し、リードフレーム材料として、信頼性のよい４２アロ
イ素材の上にＰｄメッキを形成すると、ｓａｌｔ−ｓｐ
ｒａｙテストで錆の問題が生じ、使用に耐えない状況に
ある。従って、Ｐｄ−ＰＰＦを用いる場合には、リード
フレームの材料は銅系材料に限られていた。
【０００７】本発明に関連する技術として、特開昭６４
−６４２４５号公報には、モールド材料より線膨張係数
の小さい金属材料を用いるリード部と、該リード部より
熱伝導率の大きい金属材料を用いるアイランド部（ダイ
パッド部）とを接合する絶縁性接着剤とからなるリード
フレームと、前記アイランド部に搭載される半導体チッ
プと、前記リード部の先端を露出した状態で前記リード
フレームと半導体チップとを覆って形成される前記モー
ルド材料を用いる外装樹脂とを含むことを特徴とする半
導体装置が記載されている。そして、リード部にモール
ド材料より線膨張係数の小さい４２アロイを使用し、ダ
イパッド部に熱伝導性に優れる銅系材料を使用してい
る。
【０００８】しかし、上記文献の方法では、リード部と
モールド材料の境界は空間が発生せず耐湿信頼度に優
れ、またダイパッド部はパッケージの熱放散性に優れる
ものの、パッケージクラックの主因となるダイパッド部
でのクラックの問題は解決されていない。これは、銅材
と樹脂との密着性が４２アロイ材よりも劣るため、モー
ルド材料の境界に水分をとりこみ易いことに起因してい
る。
【０００９】そこで、本発明は、リードフレームのリー
ド部は従来どおりの品質を維持しつつ、上記パッケージ
クラックの主因となるダイパッド部でのクラックの問題
を解決して、より信頼性の高い半導体装置を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決すべく、
本発明の半導体装置は、リード部およびダイパッド部を
有するリードフレームと、前記ダイパッド部に搭載され
る半導体チップと、前記リード部の先端を露出した状態
で前記リードフレームと半導体チップとを覆って形成さ
れるモールド材料を用いてなる外装樹脂とを含む半導体
装置において、前記リード部は、２０℃における熱伝導
度が０．２ｃａｌ／ｃｍ／ｓ／℃以上の金属材料により
形成され、前記ダイパッド部は、モールド材料より熱膨
張係数の小さい金属材料により形成されている。
【００１１】本発明の半導体装置は、好ましくは、前記
２０℃における熱伝導度が０．２ｃａｌ／ｃｍ／ｓ／℃
以上の金属材料は、銅材若しくは銅合金材であり、前記
モールド材料より熱膨張係数の小さい金属材料は、２５
℃〜３００℃の温度範囲内における熱膨張係数が、１０
×１０-6／℃以下である金属材料である。
【００１２】前記リードフレームは、２０℃における熱
伝導度が０．２ｃａｌ／ｃｍ／ｓ／℃以上の金属材料か
らなるリード部と、モールド材料より熱膨張係数の小さ
い金属材料からなるダイパッド部とは、エポキシ樹脂、
ポリイミド樹脂等の耐熱性接着剤による接着された構造
を有している。
【００１３】本発明の半導体装置は、より好ましくは、
前記リード部は銅材若しくは銅合金材により形成され、
前記ダイパッド部は４２アロイ材で形成されている、本
発明において、前記リード部は、パラジウムメッキされ
た銅材若しくは銅合金材により形成されていてもよく、
前記リード部は、好ましくは、パラジウムメッキしたの
ち、金でフラッシュメッキされた銅材若しくは銅合金材
により形成されていてもよく、また、より好ましくは、
前記リード部は、ニッケルメッキしたのち、パラジウム
メッキを施し、さらに金でフラッシュメッキされた銅材
若しくは銅合金材により形成されていてもよい。ダイパ
ッド部に用いる４２アロイ材は、特にパラジウムメッ
キ、金フラッシュメッキは施されておらず、従来実績の
ある４２アロイ材そのものを用いることによって、樹脂
との密着性は銅素材又は銅材にパラジウム−金フラッシ
ュメッキしたものより大幅に良好であり、水分の取り込
みはなく、パッケ−ジクラックの改善に寄与することが
できる。
【００１４】第１表に、モールド材料であるエポキシ系
樹脂ＡおよびＢと、銅材（銅にパラジウムメッキしたの
ち、金のフラッシュメッキを施したもの）、Ｓ−ＰＰＦ
材（銅にニッケルメッキおよびパラジウムメッキを施
し、さらに金のフラッシュメッキを施したもの）および
４２アロイ材との接着強度を比較したデーターを示す。 （実験）樹脂と所定の材料とを接着面積６０ｍｍ2 でポ
リイミド樹脂を接着剤として、接着させたのち、ダイボ
ンド熱シュミレーションとして、１６０℃で１時間、つ
いで、ワイヤーボンド熱シュミレーションとして、２９
０℃で２５秒放置し、さらに、通常のエポキシ系樹脂の
モールド条件下に置いたのち、ポストキュアとして、１
７５℃で４時間放置した。実験はそれぞれ８サンプルで
行った。その後、各サンプルの接着強度（引っ張り強
度）を測定した。測定値は、最大値、最小値および平均
値で示した。
【００１５】第１表から明らかなように、樹脂Ａ，Ｂと
４２アロイ材との接着性は、他の銅系材料に比して優れ
ていることがわかる。
【００１６】
【表１】
【００１７】本発明においては、さらに、材料間の熱膨
張係数の違いに起因するダイボンド、ワイヤーボンド、
半田リフロー等の熱工程において生ずる応力低減のた
め、前記ダイパッド部は、十字スリット等の溝や孔を有
する構造とすることが好ましい。
【００１８】本発明において、リードフレームは、かし
め接合部を介して、つり部により外枠と接合されてい
る。そして、該かしめ接合部およびつり部は、材料間の
熱膨張係数の違いに起因するダイボンド、ワイヤーボン
ド、半田リフロー等の熱工程において生ずる応力低減の
ため、十字スリット等の溝を有する構造とすることが好
ましい。またさらに、前記つり部と外枠とは、迂回して
接合させることにより、半田リフロー等の熱工程におけ
る熱膨張にフレキシビリティを持たせる構造とすること
も好ましい。
【００１９】本発明に係る半導体パッケージとしては、
その実装形態により、表面実装用に両側からでているリ
ードが、ガルフィン形状となっているＳＯＰ（Ｓｍａｌ
ｌＯｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、パッケージの４
方向からリードがでていて、ガルフィン形状になってい
るＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、パ
ッケージの４方向からでているリードがＪリード形状に
なっているＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ−ｌｅａｄ
ｅｄ Ｐａｃｋａｇｅ）等がある。
【００２０】また、本発明は、リード部およびダイパッ
ド部とを有するリードフレームと、前記ダイパッド部に
搭載される半導体チップと、前記リード部の先端を露出
した状態で前記リードフレームと半導体チップとを覆っ
て形成されるモールド材料を用いてなる外装樹脂とを含
む半導体装置の製造方法において、半導体ウェハの裏面
を研削し、組み立てに必要な厚さにする工程と、半導体
ウェハを個々の半導体チップに分離する工程と、前記半
導体チップを、リードフレームのモールド材料より熱膨
張係数の小さい金属材料により形成されているダイパッ
ド部上に接着・固定する工程と、前記半導体チップの電
極部を外部接続のため指定されたリードと金属細線で配
線接続する工程と、前記半導体チップおよび前記金属細
線をモールド材料により封止する工程とを有する製造方
法である。
【００２１】（１）第１工程である半導体ウェハの裏面
を研削し、組み立てに必要な厚さにする工程図を図１に
示す。図１に示すように、半導体ウェハ１の裏面を研削
し、組み立てに必要な厚さにする工程である。すなわ
ち、ダイヤモンド・ホイール３により、半導体ウェハ１
の裏面を研削する工程であり、半導体ウェハ１の表面
は、研削テーブルと接触するため、傷やダメージを受け
ないように表面にテープ２を貼り保護するのが好まし
い。
【００２２】（２）第２工程である半導体ウェハを個々
の半導体チップに分離する工程は、ダイシング工程と呼
ばれる。すなわち、図２に示すように、ダイシング・ブ
レード４を用いて、半導体ウェハを所望の大きさにカッ
トする工程であり、半導体ウェハ１の裏面には、個々に
分離したチップが飛散しないように、あるいはダイシン
グ後の取り扱いが容易になるように、粘着テープ６を貼
るのが好ましい。
【００２３】（３）第３工程は、前記半導体チップを、
モールド材料より熱膨張係数の小さい金属材料により形
成されているダイパッド部上に接着・固定する工程であ
る。
【００２４】リードフレームの製作は、生産的には金型
及びプレスを用いたプレス法（打ち抜き加工）が一般的
であるが、エッチング加工により作製することもでき
る。
【００２５】前記プレス法で作製する場合には、レジス
ト材（マスク）を必要とせず、金型によるスタンピング
法により量産性に優れている。
【００２６】ここでは、エッチング加工により作製する
場合を例にとり説明する。
【００２７】先ず、図３に示すように、４２アロイ材等
の２５℃〜３００℃の温度範囲内における熱膨張係数
が、１０×１０-6／℃以下である金属材料からなるダイ
パッド２２と、銅材等の２０℃における熱伝導度が０．
２ｃａｌ／ｃｍ／ｓ／℃以上の金属材料からなる外枠、
インナーリード、アウターリード２４を、絶縁耐熱性接
着剤により、治具設備を用いて位置合わせしてホットプ
レスで加熱圧着接合する。絶縁耐熱性接着剤としては、
ポリイミド樹脂（熱可塑性樹脂）を好ましく使用するこ
とができる。ポリイミド樹脂の接合は、接合温度、例え
ば、２５０〜３００℃で行う。ポリイミド樹脂は必要な
部分のみ接合すればよい。又、予め４２アロイの周辺に
ポリイミド樹脂を接着しておき（板状）、その後、銅系
フレームと位置決め、接着することもできる。
【００２８】次いで、図４に示すように、レジスト膜２
５を堆積させたのち、図５に示すように、フォトエッチ
ングにて、銅系材料の加工を行う。
【００２９】次に、図６に示すように、ダイパッド部に
レジスト膜２６を堆積させ、図７に示すように、フォト
エッチングにてダイパッド部の加工を行うことにより、
リードフレームを作成する。
【００３０】次いで、図８に示すように、リードフレー
ムのダイパッド部８上に、ディスペンサ７によってペー
スト９を塗布し、第２工程で個々に分離された半導体チ
ップ１１を、コレット１０によって密着してダイパッド
部に移送し、加圧して接着する（ダイ・ボンディング工
程という。）。用いられる接着剤としては、熱硬化性樹
脂が好ましく用いられ、接着はダイボンディング後に高
温加熱キュアすることにより行われる。前記ダイパッド
部は、４２アロイ等のモールド材料より熱膨張係数の小
さい金属材料により形成されているので、熱のかかる工
程で熱によるひずみは小さい。また、熱のかかる工程で
の応力低減のため、ダイパッド部は多数の孔や十字スリ
ット等を有していることも好ましい。
【００３１】（４）第４工程は、前記半導体チップの電
極部を外部接続のため指定されたリードと金属細線で配
線接続する工程である。この工程では、前記第３工程で
リードフレームのダイパッド部８に固定された半導体チ
ップの電極部１２を、外部接続のために指定されたリー
ドと金等の極細線で配線接続を行う。例えば、図９に示
すように、半導体チップの電極部１２に、金ワイヤー１
３の先にボールを形成し、キャピラリー１６からの超音
波および熱圧着により、半導体チップの電極部と、２０
℃における熱伝導度が０．２ｃａｌ／ｃｍ／ｓ／℃以上
の金属材料により形成されたインナリード１５とを金ワ
イヤー１３で接続する。
【００３２】（５）第５工程は、前記半導体チップおよ
び前記金属細線をモールド材料により封止する工程であ
る。すなわち、図６に示すように、タブレット状のモー
ルド樹脂２１を予備加熱して（ａ）、金型１８、１９に
投入し（ｂ）、プランジャ２０で加圧して樹脂を移送
し、樹脂が熱硬化するまで金型内でキュアを行ったのち
（ｃ）、取り出す（ｄ）工程からなる。
【００３３】モールド材としては、エポキシ樹脂、ポリ
イミド樹脂等の絶縁性耐熱性樹脂等を用いることができ
る。
【００３４】（６）以上のようにして、モールド材によ
り封止を行ったのち、外部リード表面に発生したバリを
取り除き、外部リードに半田やスズの金属被膜を施し、
外部リードを実装しやすい形状に曲げなどして、本発明
の半導体装置を製造することができる。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００３６】第１実施形態 図７は、本発明に係る半導体装置の第１の実施形態の断
面図である。図１１に示す半導体装置においては、半導
体チップ１１は、リードフレームのダイパッド８の上に
接着され、ダイパッド部８は外枠と接合されている。
【００３７】リードフレームは、中央にダイパッド部８
を有し、その外周に複数のインナリード１５、アウタリ
ード２７からなるリード部を有している。
【００３８】本実施形態においては、前記リード部は、
例えば、ＴＣＺ，ＫＬＦ−１２５，ＭＦ２２４，ＥＦＴ
ＢＣ７５Ｘ，ＣＤＡ７０２５，ＴＡＭＡＣ１５等の銅系
金属材料等の２０℃における熱伝導度が０．２ｃａｌ／
ｃｍ／ｓ／℃以上の金属材料により形成されている。ま
た、前記ダイパッド部は、例えば、４２アロイや５０ア
ロイ等のモールド材料より熱膨張係数の小さい金属材料
により形成されていることを特徴とする。
【００３９】この単個のリードフレームのダイパッド８
に半導体チップ１１がボンディングされ、半導体チップ
１１の上には半導体チップの電極１２と図示しないイン
タポーサ（デプレス）との接合部を固定するための樹脂
層が形成されている。また、上記のインタポーサはボン
ディングワイヤＷによってリードフレームのインナリー
ド１５と接続されている。
【００４０】そして、上記のように、結線された半導体
チップおよびリードフレームはパッケージＰによって封
止されている。
【００４１】このように構成される半導体装置は、リー
ドフレームのアウターリード２７基板等と電気的に接続
されることにより動作する。
【００４２】本実施の形態によれば、外枠、アウターリ
ードおよびインナーリードは、銅材等の２０℃における
熱伝導度が０．２ｃａｌ／ｃｍ／ｓ／℃以上の金属材料
で形成し、パッケージクッラックの主発生源となるダイ
パッド部は、従来から信頼性の実績のある４２アロイ等
のモールド材料より熱膨張係数の小さい金属材料により
形成することにより、銅系材料のみで形成した場合に比
して、モールド材との密着性がよいので、水分が取り込
まれることが少なくなる。従って、信頼性の高い高品質
の半導体装置を得ることができ、特に、ダイパッド部
は、Ｐｄ−ＰＰＦおよび金フラッシュメッキを施す必要
がないので、従来に比して、高品質、かつ低コストな半
導体装置を得ることができる。
【００４３】第２実施形態 本発明に係る第２の実施形態の半導体装置は、図１２に
示すように、図示しない半導体チップは、リードフレー
ムのダイパッド部の上に接着され、ダイパッド部８は外
枠３１とかしめ接合部２９およびつり部３０により接合
されている。リードフレームは、中央にダイパッド部８
を有し、その外周に複数のインナリード１５、アウタリ
ード２７からなるリード部を有している。ダイパッド部
と、リード部および外枠とはかしめ接合材を用いて固定
・結合されている。
【００４４】また、前記リード部は、例えば、ＴＣＺ，
ＫＬＦ−１２５，ＭＦ２２４，ＥＦＴＢＣ７５Ｘ，ＣＤ
Ａ７０２５，ＴＡＭＡＣ１５等の銅系金属材料等の２０
℃における熱伝導度が０．２ｃａｌ／ｃｍ／ｓ／℃以上
の金属材料により形成されている。また、前記ダイパッ
ド部は、例えば、４２アロイや５０アロイ等のモールド
材料より熱膨張係数の小さい金属材料により形成されて
いる。
【００４５】さらに、本発明の第２の実施形態では、前
記ダイパッド部８に多数の孔２８を設けている。
【００４６】本実施の形態によれば、第１の実施の形態
と同様に、外枠、アウターリードおよびインナーリード
は、銅材等の２０℃における熱伝導度が０．２ｃａｌ／
ｃｍ／ｓ／℃以上の金属材料で形成し、パッケージクッ
ラックの主発生源となるダイパッド部は、従来から信頼
性の実績のある４２アロイ等のモールド材料より熱膨張
係数の小さい金属材料により形成することにより、銅系
材料のみで形成した場合に比して、モールド材料との密
着性がよく、パッケージクラックが生じにくい構造とな
っている。従って、信頼性の高い高品質の半導体装置を
得ることができる。特に、ダイパッド部は、Ｐｄ−ＰＰ
Ｆおよび金フラッシュメッキを施す必要がないので、従
来に比して、高品質、かつ低コストな半導体装置を得る
ことができる。
【００４７】さらに、ダイパッド部に多数の孔を設ける
ことにより、ダイボンド、ワイヤーボンド、モールド、
半田リフロー等の熱がかかる工程での応力低減を図るこ
とができるので、パッケージクラック等のない信頼性の
高い、高品質な半導体装置を得ることができる。
【００４８】第３実施形態 本発明に係る第３の実施形態の半導体装置も、図１３に
示すように、第１の実施形態と同様に、図示しない半導
体チップはリードフレームのダイパッド部８の上に接着
され、該ダイパッド部８は外枠とかしめ接合部２９およ
びつり部３０により接合されている。リードフレーム
は、中央にダイパッド部８を有し、その外周に複数のイ
ンナリード、アウタリードからなるリード部を有してい
る。ダイパッド部とリード部および外枠とはかしめ接合
材を用いて固定・結合されている。
【００４９】また、前記リード部は、例えば、ＴＣＺ，
ＫＬＦ−１２５，ＭＦ２２４，ＥＦＴＢＣ７５Ｘ，ＣＤ
Ａ７０２５，ＴＡＭＡＣ１５等の銅系金属材料等の２０
℃における熱伝導度が０．２ｃａｌ／ｃｍ／ｓ／℃以上
の金属材料により形成されている。また、前記ダイパッ
ド部は、例えば、４２アロイや５０アロイ等のモールド
材料より熱膨張係数の小さい金属材料により形成されて
いる。
【００５０】さらに、本発明の第３の実施形態では、前
記つり部３０にスリット３２を設けていることを特徴と
する。
【００５１】本実施の形態によれば、第１の実施の形態
と同様に、外枠、アウターリードおよびインナーリード
は、銅材等の２０℃における熱伝導度が０．２ｃａｌ／
ｃｍ／ｓ／℃以上の金属材料で形成し、パッケージクッ
ラックの主要素となるダイパッド部は、従来から信頼性
の実績のある４２アロイ等のモールド材料より熱膨張係
数の小さい金属材料により形成することにより、銅系材
料のみで形成した場合に比して、モールド材料との密着
性がよくなり、信頼性の高い高品質の半導体装置を得る
ことができる。特に、ダイパッド部は、Ｐｄ−ＰＰＦお
よび金フラッシュメッキを施す必要がないので、従来に
比して、高品質、かつ低コストな半導体装置を得ること
ができる。
【００５２】さらにまた、つり部にスリットを設けるこ
とにより、ダイボンド、ワイヤーボンド、モールド、半
田リフロー等の熱がかかる工程での応力低減を図ること
ができるので、パッケージクラック等のない信頼性の高
い、高品質な半導体装置を得ることができる。
【００５３】第４実施形態 本発明に係る第４の実施形態の半導体装置も第１の実施
形態と同様に半導体チップは、リードフレームのダイパ
ッド部の上に接着され、ダイパッド部は外枠とかしめ接
合部およびつり部により接合され、リードフレームは、
中央にダイパッド部と、その外周に複数のインナリー
ド、アウタリードからなるリード部を有している。ダイ
パッド部と、リード部および外枠とはかしめ接合材を用
いて固定・結合されている。
【００５４】また、前記リード部は、例えば、ＴＣＺ，
ＫＬＦ−１２５，ＭＦ２２４，ＥＦＴＢＣ７５Ｘ，ＣＤ
Ａ７０２５，ＴＡＭＡＣ１５等の銅系金属材料等の２０
℃における熱伝導度が０．２ｃａｌ／ｃｍ／ｓ／℃以上
の金属材料により形成されている。また、前記ダイパッ
ド部は、例えば、４２アロイや５０アロイ等のモールド
材料より熱膨張係数の小さい金属材料により形成されて
いる。
【００５５】さらに、本発明の第４の実施形態では、図
１４に示すように、前記つり部３０を迂回した構造とし
たことにより、ダイボンド工程、ワイヤーボンド工程、
モールド、半田リフロー等の熱工程における熱膨張にフ
レキシビリティを持たせる対策をとっている。
【００５６】本実施の形態によれば、第１の実施の形態
と同様に、外枠、アウターリードおよびインナーリード
は、銅材等の２０℃における熱伝導度が０．２ｃａｌ／
ｃｍ／ｓ／℃以上の金属材料で形成し、パッケージクッ
ラックの主発生源となるダイパッド部は、従来から信頼
性の実績のある４２アロイ等のモールド材料より、熱膨
張係数の小さい金属材料により形成することにより、銅
系材料のみで形成した場合に比して、モールド材料との
密着性がよくなり、信頼性の高い高品質の半導体装置を
得ることができる。特に、ダイパッド部は、Ｐｄ−ＰＰ
Ｆおよび金フラッシュメッキを施す必要がないので、従
来に比して、高品質、かつ低コストな半導体装置を得る
ことができる。
【００５７】さらに、つり部と外枠の接合部を迂回させ
て接合することにより、フレキシビリティを持たせるこ
とにより、ダイボンド、ワイヤーボンド、モールド、半
田リフロー等の熱がかかる工程での応力低減を図ること
ができるので、パッケージクラック等のない信頼性の高
い、高品質な半導体装置を得ることができる。
【００５８】なお、本発明のおいては、上記の第１〜第
４の実施の形態を任意に組み合わせることにより、さら
に効果的に応力の低減を図ることが可能である。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
外枠、アウターリードおよびインナーリードは、銅材等
の２０℃における熱伝導度が０．２ｃａｌ／ｃｍ／ｓ／
℃以上の金属材料で形成し、パッケージクッラックの主
発生源となるダイパッド部は、従来から信頼性の実績の
ある４２アロイ等のモールド材料より、熱膨張係数の小
さい金属材料により形成することにより、銅系材料のみ
で形成した場合に比して、モールド樹脂との密着性（接
着性）がよくなる。従って、水分の侵入を効果的に防ぐ
ことができ、水分が入り込むことに起因するパッケージ
クラック（ポップコーン現象）が生じにくい構造となっ
ており、信頼性の高い高品質の半導体装置を得ることが
できる。特に、ダイパッド部は、Ｐｄ−ＰＰＦおよび金
フラッシュメッキを施す必要がないので、従来に比し
て、高品質、かつ低コストな半導体装置を得ることがで
きる。
【００６０】また、ダイパッド部、つり部およびかしめ
接合部に十字スリット等の溝や孔を設け、つり部と外枠
とを迂回させて接合することによってフレキシビリティ
を持たせたりする等して、ダイボンド、ワイヤーボン
ド、モールド、半田リフロー等の熱がかかる工程での応
力低減を図ることができるので、パッケージクラック等
のない信頼性の高い、高品質な半導体装置を得ることが
できる。
【図面の簡単な説明】
【図１】本発明の半導体の製造工程の途中図であって、
裏面研削工程を示す図である。
【図２】本発明の半導体の製造工程の途中図であって、
いわゆるダイシング工程を示す図である。
【図３】ダイパッド材料と外枠、インナーリードおよび
アウターリード材料とを耐熱性接着剤で貼り合わせた図
である。
【図４】図３に示す状態図から、レジスト膜を堆積させ
てパターニングした図である。
【図５】図４に示す状態図から、外枠の材料をフォトエ
ッチングにて加工した図である。
【図６】図５に示す状態図から、４２アロイ側にレジス
ト膜を堆積させて、パターニングした図である。
【図７】図６に示す状態図から、４２アロイ材および接
着剤層を加工した図である。
【図８】本発明の半導体の製造工程の途中図であって、
いわゆるダイ・ボンディング工程を示す図である。
【図９】本発明の半導体の製造工程の途中図であって、
いわゆるワイヤー・ボンディング工程を示す図である。
【図１０】本発明の半導体の製造工程の途中図であっ
て、いわゆるモールド封止工程を示す図である。
【図１１】本発明の半導体装置の一実施態様を示す断面
図である。
【図１２】本発明の半導体装置（半導体チップは未搭
載）の一実施態様を示す断面図である。
【図１３】本発明の半導体装置（半導体チップは未搭
載）の一実施態様を示す断面図である。
【図１４】つり部に迂回を設けて外枠と接合した図であ
る。
【符号の説明】
１…半導体ウェハ、２…保護テープ、3 …ダイヤモンド
・ホイール、４…ダイシング・ブレード、5 …フラット
・リング、６…粘着シート、７…ディスペンサ、８…ダ
イパッド、９…ペースト、１０…コレット、１１…半導
体チップ、１２…電極、１３，Ｗ…金ワイヤー、１４…
ボール・ボンディング、１５…インナーリード、１６…
キャピラリー、１７…リードフレーム、１８…金型
（上）、１９…金型（下）、２０…プランジャ、２１…
樹脂タブレット、２２…ダイパッド材料、２３…耐熱性
接着剤、２４…外枠、インナーリードおよびアウターリ
ードの材料、２５，２６…レジスト膜、Ｐ…パッケージ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】リード部およびダイパッド部を有するリー
    ドフレームと、 前記ダイパッド部に搭載される半導体チップと、 前記リード部の先端を露出した状態で前記リードフレー
    ムと半導体チップとを覆って形成されるモールド材料を
    用いてなる外装樹脂とを含む半導体装置において、 前記リード部は、２０℃における熱伝導度が０．２ｃａ
    ｌ／ｃｍ／ｓ／℃以上の金属材料により形成され、 前記ダイパッド部は、モールド材料より熱膨張係数の小
    さい金属材料により形成されている、 半導体装置。
  2. 【請求項２】前記ダイパッド部は、２５℃〜３００℃の
    温度範囲内における熱膨張係数が、１０×１０-6／℃以
    下である金属材料により形成されている、 請求項１記載の半導体装置。
  3. 【請求項３】前記リード部は銅材若しくは銅合金材によ
    り形成されている、 請求項１記載の半導体装置。
  4. 【請求項４】前記ダイパッド部は４２アロイ材で形成さ
    れている、 請求項１記載の半導体装置。
  5. 【請求項５】リード部およびダイパッド部を有するリー
    ドフレームと、 前記ダイパッド部に搭載される半導体チップと、 前記リード部の先端を露出した状態で前記リードフレー
    ムと半導体チップとを覆って形成されるモールド材料を
    用いてなる外装樹脂とを含む半導体装置において、 前記リード部は、銅材若しくは銅合金材により形成さ
    れ、 前記ダイパッド部は４２アロイ材で形成されている、 半導体装置。
  6. 【請求項６】前記リード部は、パラジウムメッキされた
    銅材若しくは銅合金材により形成されている、 請求項５に記載の半導体装置。
  7. 【請求項７】前記リード部は、パラジウムメッキしたの
    ち、金でフラッシュメッキされた銅材若しくは銅合金材
    により形成されている、 請求項５に記載の半導体装置。
  8. 【請求項８】前記リード部は、ニッケルメッキしたの
    ち。パラジウムメッキを施し、さらに金でフラッシュメ
    ッキされた銅材若しくは銅合金材により形成されてい
    る、 請求項５に記載の半導体装置。
  9. 【請求項９】前記ダイパッド部は溝または孔を有する、 請求項１記載の半導体装置。
  10. 【請求項１０】リード部、ダイパッド部および前記リー
    ド部とダイパッド部とを接合する絶縁性接着剤とを有す
    るリードフレームと、 前記ダイパッド部に搭載される半導体チップと、 前記リード部の先端を露出した状態で前記リードフレー
    ムと半導体チップとを覆って形成されるモールド材料を
    用いてなる外装樹脂とを含む半導体装置において、 前記リード部は、２０℃における熱伝導度が０．２ｃａ
    ｌ／ｃｍ／ｓ／℃以上の金属材料により形成され、 前記ダイパッド部は、モールド材料より熱膨張係数の小
    さい金属材料により形成され、 前記リードフレームと外枠とは、かしめ接合部を介して
    つり部により接合されている、 半導体装置。
  11. 【請求項１１】前記かしめ接合部は溝を有する構造であ
    る、 請求項１０記載の半導体装置。
  12. 【請求項１２】前記つり部は溝を有する構造である、 請求項１０記載の半導体装置。
  13. 【請求項１３】前記つり部は迂回して外枠と接合してい
    る構造である、 請求項１０記載の半導体装置。
  14. 【請求項１４】リード部およびダイパッド部とを有する
    リードフレームと、前記ダイパッド部に搭載される半導
    体チップと、前記リード部の先端を露出した状態で前記
    リードフレームと半導体チップとを覆って形成されるモ
    ールド材料を用いてなる外装樹脂とを含む半導体装置の
    製造方法において、 半導体ウェハの裏面を研削し、組み立てに必要な厚さに
    する工程と、 半導体ウェハを個々の半導体チップに分離する工程と、 前記半導体チップを、２０℃における熱伝導度が０．２
    ｃａｌ／ｃｍ／ｓ／℃以上の金属材料により形成される
    リード部と、モールド材料より、熱膨張係数の小さい金
    属材料により形成されているダイパッド部とからなるリ
    ードフレームに接着・固定する工程と、 前記半導体チップの電極部を外部接続のため指定された
    リードと金属細線で配線接続する工程と、 前記半導体チップおよび前記金属細線をモールド材料に
    より封止する工程とを有する、 半導体装置の製造方法。
JP9297475A 1997-10-29 1997-10-29 半導体装置およびその製造方法 Pending JPH11135697A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9297475A JPH11135697A (ja) 1997-10-29 1997-10-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9297475A JPH11135697A (ja) 1997-10-29 1997-10-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11135697A true JPH11135697A (ja) 1999-05-21

Family

ID=17846987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9297475A Pending JPH11135697A (ja) 1997-10-29 1997-10-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11135697A (ja)

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
USRE39603E1 (en) Process for manufacturing semiconductor device and semiconductor wafer
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
CN100555608C (zh) 半导体装置与半导体装置制造用基板及它们的制造方法
CN100466237C (zh) 半导体装置与半导体装置制造用基板及该基板的制造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US7572674B2 (en) Method for manufacturing semiconductor device
JP2000243880A (ja) 半導体装置とその製造方法
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JPH11135697A (ja) 半導体装置およびその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP3249263B2 (ja) 半導体パッケージおよびその製造方法
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP3434918B2 (ja) 半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2005158771A (ja) 半導体装置およびその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JPH07249708A (ja) 半導体装置及びその実装構造