JPH11136558A

JPH11136558A - Ｃｃｄカメラ

Info

Publication number: JPH11136558A
Application number: JP9299030A
Authority: JP
Inventors: Tadashi Maruno; 正丸野; Sadafumi Torii; 貞文鳥居
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1997-10-30
Filing date: 1997-10-30
Publication date: 1999-05-21
Anticipated expiration: 2017-10-30
Also published as: JP4015242B2

Abstract

(57)【要約】【課題】ビニング時に高スキャン速度かつ高Ｓ／Ｎ比
で画像を読み出せ、ＣＣＤへの複雑な付加回路を必要と
しないＣＣＤカメラを提供する。【解決手段】入出力インターフェース２５を介して外
部から設定された撮影パターンに基づいて制御ＣＰＵ２
４でＣＣＤ５からの画像情報読み出しを最適化する各画
像の画像読み出しパターンであるモードテーブルを設定
し、モードテーブルメモリ２３に書き込む。このモード
テーブルデータを基にして、タイミング発生回路３は、
ＣＣＤ５及びノイズ除去回路であるＣＤＳ回路６の動作
タイミングを制御するタイミング信号を送出する。これ
により、ＣＣＤ５のビニング・サブアレイ動作時に見か
けの画素あたりの画像情報読み出し速度を非ビニング時
の画素当たりのそれとほぼ一致させ、高速かつ高Ｓ／Ｎ
比での画像取込を可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤカメラに関
し、特に、高速撮影用のビニング・サブアレイ読み出し
機能を有するＣＣＤカメラに関する。

【０００２】

【従来の技術】計測用等で用いられるＣＣＤカメラは、
高Ｓ／Ｎ比が必要とされる。しかし、ＣＣＤ自身に起因
する出力ノイズは、読み出し画素速度を速くすると増大
するので、高Ｓ／Ｎ比で読み出すためには、一般に数十
ｋＨｚ〜数百ｋＨｚの読み出し画素速度が用いられてい
る。このため、ＣＣＤカメラが１画面を取得するのに要
するスキャン速度自体も遅かった。

【０００３】さらに、高Ｓ／Ｎ比を達成する技術として
ビニングがある。これは、隣接する複数の画素の蓄積電
荷をＣＣＤ内部で加算して一度に読み出すものであり、
加算により信号レベルが上がるため、解像度の低下と引
き換えに検出感度を向上させ、高Ｓ／Ｎ比を達成するこ
とができる。

【０００４】一般的なＣＣＤでは、複数の画素を水平に
並べて１ラインを構成し、このラインを垂直に複数並べ
て２次元の撮像画素を構成している。そして、各ライン
の画素の蓄積電荷を１ライン分ずつ１ラインの画素数と
同数の電極から構成された水平転送レジスタに転送し、
この水平転送レジスタの個々の蓄積電荷を１つずつ読み
出す。これを繰り返すことにより、全撮像画素の蓄積電
荷を読み出して全画面の情報を得ている。

【０００５】従来、ビニングを行う際には、ライン間の
電荷加算を水平転送レジスタ上で電荷加算を行うことに
より、加算中の水平転送レジスタからの読み出し動作を
省略することができるので、水平画素転送期間分だけス
キャン速度を向上させることができる。

【０００６】さらに、画面全体のうちの一部の画像情報
のみを必要とする場合には、画像情報が不要な画素列か
らの電荷読み出しである水平転送を行わずにスキップす
ることにより、高速読み出しを可能としていた。これが
サブアレイ読み出し機能である。

【０００７】

【発明が解決しようとする課題】このように、従来のＣ
ＣＤでは、ビニング動作時のスキャン速度向上は、水平
画素転送の間引きだけであったため、例えば、２×２画
素を１画素情報として読み込むビニングを行う場合で
も、垂直画素転送に所定の時間が必要なため、スキャン
速度は２倍まで向上させることができず、スキャン速度
を大幅に向上させることはできなかった。

【０００８】水平転送を短縮化するには、複数の水平転
送レジスタから同時に読み出しを行う回路を付加する方
法があるが、ビニング画素数を可変とする場合には複雑
な回路が必要となり好ましくない。

【０００９】また、サブアレイ読み出しの場合、水平転
送の間引きは行われないため、高速化に限界があった。

【００１０】一方、高Ｓ／Ｎ比のＣＣＤカメラでは、内
部で発生する低周波ノイズを除去するため、相関ダブル
サンプリング（Correlated Double Sampling：ＣＤＳ）
回路が広く用いられている。このＣＤＳ回路のノイズ除
去性能は画素単位の読み出し速度に依存する。通常ＣＤ
Ｓ回路のノイズ除去性能は、各画素を１個ずつ読み出す
ときの読み出し速度で最適化されている。従来のＣＣＤ
のビニング動作では、みかけの画素の読み出し速度が水
平方向のビニング画素数に応じて長くなるため、ノイズ
除去性能が劣化するという問題点もあった。

【００１１】本発明は、上記の問題点に鑑みて、ビニン
グ時に高スキャン速度かつ高Ｓ／Ｎ比で画像を読み出
せ、ＣＣＤへの複雑な付加回路を必要としないＣＣＤカ
メラを提供することを課題とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明のＣＣＤカメラは、二次元に撮像画素が配列
されており、隣接する複数の画素の蓄積電荷を加算して
読み出すビニングと、所定の画素領域の蓄積電荷のみを
指定して読み出すサブアレイ機能を備えるＣＣＤカメラ
であって、撮像画素ごとの蓄積電荷の転送と消去のタイ
ミングを指示する信号を送出することにより、画素ごと
の電荷転送速度を制御するタイミング発生回路と、ビニ
ング及び／又はサブアレイ機能を利用した撮影パターン
に応じた各画素からの電荷読み出しパターンを求めて、
このパターンに応じてタイミング発生回路の信号送出パ
ターンを制御する制御回路と、を備えていることを特徴
とする。

【００１３】これによれば、ビニング動作時には、画素
電荷の加算を高速で行うことにより、見かけの画素の電
荷読み出し、すなわち、隣接画素間の蓄積電荷加算と加
算電荷の読み出し、を非ビニング動作時の電荷読み出し
とほぼ同一の時間で実行する。また、サブアレイ動作時
には、画面中の不要画像領域の垂直転送だけでなく、水
平転送のスキップが可能となる。これらの転送動作は、
制御回路が撮影パターンに応じてタイミング発生回路の
信号送出パターンを変更することにより制御するので、
サブアレイ機能、ビニング機能を組み合わせた各種の撮
影パターンに対応して最適な画像読み出しが行える。

【００１４】さらに、蓄積開始前と読み出し直前の電荷
量をサンプルホールドして、その差を有効な蓄積電荷量
として読み出すノイズ除去回路をさらに備えることが好
ましい。

【００１５】このノイズ除去回路としてはＣＤＳ回路を
用いることができる。前述のように、本発明では、見か
けの画素の読み出し速度をほぼ一定に保持するので、Ｃ
ＳＤ回路は常に最適なノイズ除去性能を発揮する状態で
用いられ、ビニング動作時にも低周波ノイズが抑制され
る。

【００１６】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を説明する。なお、理解を容易にするた
め、各図面において同一の構成要素には、可能な限り同
一の参照番号を付し、重複する説明は省略する。

【００１７】図１は、本発明のＣＣＤカメラのブロック
図である。このＣＣＤカメラは、カメラ全体の制御の基
準となるクロック信号を発生するクロック回路１、カメ
ラの撮影パターンに応じて動作を制御する制御回路２、
制御回路２に対応して撮像動作を制御するタイミング信
号を送出するタイミング発生回路３、被写体４の画像を
撮影するＣＣＤ５、ＣＣＤ５の出力からノイズを除去す
るＣＤＳ回路６及びアナログの画像データ信号をデジタ
ル信号に変換するＡ／Ｄコンバーター７からなる。

【００１８】このうち、クロック回路１は、基準信号を
発生する発振器１１と、この基準信号を分周して高速ク
ロック信号を発生する高速分周器１２、高速クロック信
号をさらに分周して低速クロック信号を発生する低速分
周器１３、制御回路２からのクロック選択信号に応じて
高速クロック信号と低速クロック信号のうちのいずれか
を画素クロック信号として出力するセレクター１４から
なる。

【００１９】また、制御回路２は、画素クロック信号を
受け取り、制御対象となる画素の垂直、水平のそれぞれ
の位置を計数する垂直、水平アドレスカウンター２１、
２２と、各画素の読み出しパターンをそれぞれの画素の
アドレスに対応させたモードテーブルとして格納する書
き換え可能なモードテーブルメモリ２３、読み出しパタ
ーンを設定してモードテーブルメモリ２３への読み書き
を行う制御ＣＰＵ２４、制御ＣＰＵ２４を外部から制御
可能な入出力インターフェース２５、モードテーブルメ
モリ２３から読み出した制御対象画素のモードテーブル
を一時的に格納するラッチ２６からなる。ラッチ２６
は、このモードテーブルに応じてモード選択信号とクロ
ック選択信号を生成して、タイミング発生回路３とセレ
クター１４にそれぞれ出力する。

【００２０】図２は、ＣＣＤ５の一般的な構成を示す概
略図である。なお、ここでは、説明を容易にするため、
４×４画素として図示している。図２に示されるよう
に、水平方向に４列、垂直方向に４行（ライン）配置さ
れた画素のそれぞれに、垂直転送電極Ｖ１、Ｖ２が接続
されており、最下端に水平転送レジスタ５２が各画素列
に対応して配置され、水平転送電極Ｈ１、Ｈ２が接続さ
れている。最右端の水平転送電極５２には、読み出し回
路５５が接続されている。この読み出し回路５５は、リ
セットゲート５３と、コンデンサー５４からなり、読み
出した電荷量を電圧値に変換して出力ＦＥＴ５６から出
力する。

【００２１】図３は、ＣＤＳ回路６の回路図である。こ
のＣＤＳ回路６は、二つのコンデンサＣ_F、Ｃ_Sとスイッ
チＳ_F、Ｓ_S、減算アンプＡ_FSからなり、サンプルホール
ドによってＣＣＤ５の読み出し回路５５に起因するノイ
ズを除去する。

【００２２】続いて、本発明の実施形態の動作について
説明する。最初に、図２〜５を参照してＣＣＤ５の蓄積
電荷読み出し動作について説明する。図４、図５は、そ
れぞれ垂直、水平の転送動作の説明図である。

【００２３】まず、垂直転送動作について説明する。図
２に示されるように画素５１の各ラインをＡ〜Ｄとする
と、読み出しは、ＤＣＢＡの順に行われる。ここで、垂
直転送電極Ｖ１、Ｖ２に図４に示されるように位相の反
転したクロック信号を加える。時刻Ｔ１において各ライ
ンのＶ２電極下のポテンシャル井戸内に蓄積されていた
電荷は、時刻Ｔ２では、隣接するラインのＶ１電極下の
ポテンシャル井戸に移動する。つまり、ラインＡの蓄積
電荷はラインＢに、ラインＢの蓄積電荷はラインＣに順
送りされ、ラインＤの蓄積電荷は、水平転送レジスタ５
２に送られる。時刻Ｔ３では、垂直転送電極Ｖ１、Ｖ２
に加えられるクロック信号は再び反転されて、時刻Ｔ１
と同一の状態に戻り、各ラインの蓄積電荷は、時刻Ｔ１
から１ライン分移動する。これを以下、１ラインシフト
と称する。これを繰り返すことにより、ラインＤＣＢＡ
の順に蓄積電荷が水平転送レジスタに転送される。

【００２４】各画素ごとに蓄積電荷を読み出す通常読み
出しでは、転送された電荷をラインごとに読み出す。サ
ブアレイ読み出しにおける不要ラインの場合は、水平転
送レジスタに転送された電荷は読み出されることなく、
消去される。また、垂直方向のビニングを行う場合は、
水平転送レジスタ上で電荷の加算を行う。

【００２５】次に、水平転送動作について説明する。図
２に示されるように、各画素５１および水平転送レジス
タ５２の各列をａ〜ｄとする。読み出しは、ｄｃｂａの
順に行われる。図５に示されるように、水平転送電極Ｈ
１、Ｈ２にそれぞれ位相の反転したクロック信号を加え
ると、図４に示された垂直転送動作と同様の原理で、各
列の水平転送レジスタ５２に蓄積された電荷は、それぞ
れ隣の列の水平転送レジスタ５２に順次転送される。そ
して、転送元の電荷は空になる。ｄ列の水平転送レジス
タに転送された電荷は、図２に示すコンデンサー５４に
転送される。このコンデンサー５４の蓄積容量に応じた
電圧信号が出力ＦＥＴ５６から出力される。水平転送レ
ジスタ５２の列ごとに蓄積電荷を読み出す場合は、この
コンデンサー５４への転送前にリセットゲート５３を閉
じて、コンデンサー５４の蓄積電荷を放出することによ
り、リセット動作を行う。一方、ビニング機能を用いる
場合は、このリセット動作を省略することで、コンデン
サー５４で蓄積電荷を加算することができる。

【００２６】ここで、コンデンサー５４のリセット後の
容量は必ずしも一定にはならないので、その変動分がノ
イズとなり、そのままでは、信号特性が劣化する。ＣＤ
Ｓ回路６がこのノイズを除去する。具体的には、前述の
コンデンサー５４のリセット動作時に、スイッチＳ_Fを
一時的に閉じてコンデンサーＣ_Fにこの時の出力Ｖ_outの
電圧値を保持した後、スイッチＳ_Fを開放する。次に、
コンデンサー５４の電荷読み出し時に、スイッチＳ_Sを
一時的に閉じてコンデンサーＣ_Sにこの時の出力Ｖ_outの
電圧値を保持した後、スイッチＳ_Sを開放する。それぞ
れのコンデンサーに蓄積された電圧を減算アンプＡ_FSに
より減算することで、コンデンサー５４がリセットされ
た後に転送された蓄積電荷、すなわち、水平転送レジス
タ５２から転送された正味の蓄積電荷量のみを読み取る
ことができる。スイッチＳ_F、Ｓ_Sの閉鎖、開放は、それ
ぞれＦ、Ｓサンプル信号により制御される。

【００２７】さらに、図２、図６を参照してビニング動
作時の具体的な動作について説明する。図６は、ＣＣＤ
５のタイミングチャートの一例である。ここでは、水平
方向に４画素ずつビニング動作を行う場合を例に説明す
る。ここでは、画素番号１〜４、５〜８、９〜１２をそ
れぞれ見かけの一画素として画像情報、つまり蓄積電荷
を読み出している。

【００２８】水平転送電極Ｈ１、Ｈ２には互いに反転位
相のクロック信号が印加されている。最初は、クロック
選択信号は、Ｌレベルにあり、水平転送電極Ｈ１、Ｈ２
には、周期ｔ１の低速クロック信号が印加されている。
１番の画素の読み出し開始時点であるこの低速クロック
信号の位相反転と同時に、リセット信号ＶＲＧを一時的
にオンにして、リセットゲート５３を閉じ、読み出し回
路５５のコンデンサー５４の電荷を放出して、その容量
をリセットする。これにより、ＣＣＤ５の出力信号は、
所定の範囲のＶ_outに設定される。次に、Ｆサンプル信
号を送出して、前述のＣＤＳ回路６のコンデンサＣ_Fに
この時の出力値を保持する。

【００２９】その後、読み出し開始からｔ１／２時間、
つまり高速クロックの半周期経過後、クロック選択信号
をＨレベルにする。これにより、水平転送電極Ｈ１、Ｈ
２には周期ｔ２（ここで、ｔ２＜＜ｔ１）の高速クロッ
ク信号が印加される。この水平転送電極Ｈ１、Ｈ２の位
相反転により、１番の画素の蓄積電荷がＣＤＳ回路５７
のコンデンサＣ_Fに転送される。この結果、ＣＣＤ５の
出力信号Ｖ_outはこの蓄積電荷に相当する電圧値とな
る。前述したように、水平転送電極Ｈ１、Ｈ２の位相が
２度反転して元の位相に戻る度に画素電荷の水平転送が
行われて、２番、３番の画素の蓄積電荷がＣＤＳ回路６
のコンデンサーＣ_Fに転送されて、１番の画素の蓄積電
荷に加算される。

【００３０】次に、４番の画素の蓄積電荷が水平転送レ
ジスタ５２の出口側の水平転送電極Ｈ２下に転送された
時点、すなわち、高速クロックが３周期終了した時点
で、クロック選択信号を再びＬレベルに戻す。これによ
り、水平転送電極Ｈ１、Ｈ２には、周期ｔ１の低速クロ
ック信号が印加される。この切り替え時に４番の画素の
蓄積電荷は、ＣＤＳ回路６のコンデンサＣ_Fに転送され
て、１〜３番の画素の蓄積電荷に加算される。この結
果、ＣＣＤ５の出力信号Ｖ_outは、リセット時の電圧値
と１〜４番の画素の蓄積電荷の和に相当する電圧値とな
る。次に、Ｓサンプル信号が送出されて、前述のＣＤＳ
回路６のコンデンサーＣ_Sにこの時の出力値を保持す
る。前述したように、これらふたつのコンデンサー
Ｃ_F、Ｃ_Sの蓄積電荷量の差を減算アンプＡ_FSで求める
と、これは、１〜４番の画素の蓄積電荷の和に相当する
電圧値が得られる。これを繰り返すことで、ビニング読
み出しが可能となる。

【００３１】ここで、前述したように、ｔ₂＜＜ｔ₁が成
立するので、ビニングによる見かけの画素の読み出しに
必要な周期ｔ₁＋３ｔ₂は、非ビニング時の１画素の読み
出しに必要な周期ｔ₁とほぼ等しい。したがって、ビニ
ング時の読み出し速度を高速化することが可能である。
また、ＣＤＳ回路６のノイズ除去性能を周期ｔ₁で最適
化しておけば、常に最適なノイズ除去性能が得られる。

【００３２】続いて、図１を参照して全体の動作を説明
する。発振器１１から送られた基準信号を基に、高速分
周器１２、低速分周器１３は、それぞれ前述の周期ｔ₂
の高速クロック信号と周期ｔ₁の低速クロック信号を生
成する。セレクター１４は、前述のクロック選択信号が
Ｈレベルなら高速クロック信号を、Ｌレベルなら低速ク
ロック信号を画素クロック信号としてそれぞれ出力す
る。

【００３３】垂直アドレスカウンター２１と水平アドレ
スカウンター２２は、この画素クロック信号の周期数を
監視して、読み出しを行う画素位置を計数し、その垂直
アドレス（画素ラインの位置、図２のＡ〜Ｄに対応）と
水平アドレス（ライン内の列番号、図２のａ〜ｄに対
応）をモードテーブルメモリ２３に出力する。一方、制
御ＣＰＵ２４は、入出力インターフェース２５を介して
外部から送られてきた撮影パターンをもとにして、最適
読み出しを行う読み出しパターン、すなわち、画素ごと
に蓄積電荷の転送、加算、消去のタイミングを設定する
モードテーブルを作成して、モードテーブルメモリに予
め格納しておく。前述の垂直アドレス、水平アドレスを
基にして対応する画素のモードテーブルデータがモード
テーブルメモリ２３からラッチ２６に出力される。そし
て、ラッチ２６は、モードテーブルをもとに、いずれの
クロック信号を送出するべきかを表す前述のクロック選
択信号をセレクター１４に送出し、あわせて電荷を加算
するかスキップするかなどを表すモード選択信号をタイ
ミング発生回路３に出力する。

【００３４】タイミング発生回路３は、画素クロック信
号と、モード選択信号に応じて、ＣＣＤ５の動作を制御
する各種のタイミング信号、例えば、リセット信号、水
平・垂直転送電極への印加信号、Ｆ、Ｓサンプル信号を
生成してＣＣＤ５とＣＤＳ回路６に出力する。ＣＣＤ５
はこのタイミング信号を基にして被写体４の画像データ
を読み出してＣＤＳ回路６に出力し、ＣＤＳ回路６でノ
イズが除去された画像データは、Ａ／Ｄコンバーター７
を介してデジタル信号として出力される。

【００３５】次に、具体的な読み出し動作について図７
を参照して説明する。図７は、ビニング・サブアレイ動
作のフローチャートである。

【００３６】予め制御ＣＰＵ２４によりモードテーブル
が作成され、モードテーブルメモリ２３に格納されてお
り、このモードテーブルに応じてタイミング発生回路３
からＣＣＤ５の転送動作を制御するタイミング信号が送
られてきている。

【００３７】図７に示されるように、１フレーム分の読
み出しが開始されると（Ｓ１）、まず、このマップデー
タが最初の１ライン分（図２の場合はラインＤ）ラッチ
２６に転送される（Ｓ２）。そして、この１ラインが垂
直サブアレイの対象、つまり１ライン全ての画像情報が
不要かどうかを判断する（Ｓ３）。垂直サブアレイ対象
の場合は、垂直転送を行い、水平転送レジスタに電荷を
転送後消去するか、あるいは転送せずに直接消去し、そ
のラインの垂直サブアレイ処理を終了する（Ｓ４）。垂
直サブアレイ対象でない、つまり読み出し対象の画面を
含む場合は、次に、垂直ビニング対象、つまり、当該ラ
インの各画素の電荷を次のラインの各画素の電荷と重ね
合わせるかどうかを判断する（Ｓ５）。垂直ビニング対
象である場合は、垂直転送を行い、水平転送レジスタに
電荷を転送し、その電荷を保持したまま次のラインの処
理に移る（Ｓ６）。前回のラインが垂直ビニング対象で
あった場合には、前回のラインの電荷が水平転送レジス
タに保持されているため、電荷を垂直方向について加算
することができる。つまり、この転送により、水平転送
レジスタ上で垂直ビニングを行うことができる。

【００３８】垂直ビニング対象でない場合もラインの電
荷は、水平転送レジスタに転送される（Ｓ７）。次に、
そのラインの読み出し側、つまり図２では、ｄ側の画素
からその画素が有効画面エリア内にあるかが判定され
る。有効画面エリア外の画素である場合は、水平転送レ
ジスタの電荷を１画素分シフトして、対象画素の電荷は
読み出されることなく消去され、次の画素の処理に移る
（Ｓ９）。有効画面エリアの画素である場合は、水平ビ
ニングの対象画素であるか、つまり次の画素と電荷を加
算するか否かを判断する（Ｓ１０）。水平ビニング対象
である場合は、この電荷は、読み出し回路５５内のコン
デンサー５４（図２参照）に転送され（Ｓ１１）、次に
Ｓ１０に戻って次の画素の判定を行う。水平ビニング対
象でない、つまり次の画素と電荷の加算を行わない場合
は、その画素電荷を読み出し回路５５内のコンデンサー
５４に転送して読み出し、その後リセットゲート５３を
閉じて、コンデンサー５４の電荷を放出して、リセット
する（Ｓ１２）。

【００３９】続いて、水平有効エリアの読み出しが終了
したか否か、つまり次の画素が水平有効エリア内かどう
かを判断する（Ｓ１３）。水平有効エリアであれば、Ｓ
１０に戻って、水平ビニングあるいは読み出し動作を実
行する。水平有効エリア外の場合は、水平転送によりそ
の画素の電荷を消去する（Ｓ１４）。そして、そのライ
ンが終了するまでこの電荷消去を繰り返す（Ｓ１４、１
５）。Ｓ４、Ｓ６、Ｓ１４により１ライン分の処理が終
了すると、そのラインが１フレームの最後のラインであ
ったかを判定し（Ｓ１６）、最後のラインであれば、１
フレームの呼び出し処理を終了する（Ｓ１７）。最後の
ラインでない場合は、Ｓ２に戻って、次のラインの処理
を行う。これを繰り返すことで、有効画面の画像データ
のみを読み出すことができる。

【００４０】以上のような処理を行うことで、サブアレ
イ機能時には、画素情報が不要な領域の画素の垂直、水
平方向の電荷転送を間引くことができ、画像の読み出し
を高速化することが可能である。また、ビニング機能時
には、電荷の加算を高速で行うことができるので、見か
けの画素当たりの読み出し時間を略一定に保つことがで
きる。

【００４１】

【発明の効果】以上、説明したように、本発明によれ
ば、ＣＣＤカメラに画素単位に読み出しパターンを制御
するタイミング発生回路を備えているので、ビニング・
サブアレイ時の読み出し速度を高速化し、最適な読み出
し速度で画像を取り込むことができる。

【００４２】さらに、ノイズ除去回路としてＣＤＳ回路
を併用することで、常にノイズ除去性能の最適な画素読
み出し速度で画像を取り込めるので、さらに高Ｓ／Ｎ比
を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明のＣＣＤカメラのブロック図である。

【図２】図１のＣＣＤカメラのＣＣＤ部分の概略図であ
る。

【図３】図１のＣＣＤカメラのＣＤＳ回路の回路図であ
る。

【図４】図２のＣＣＤの垂直転送動作の説明図である。

【図５】図２のＣＣＤの水平転送動作の説明図である。

【図６】図１のＣＣＤカメラの水平ビニング動作のタイ
ミング・チャートである。

【図７】図１のＣＣＤカメラのビニング・サブアレイ動
作のフローチャートである。

【符号の説明】

１…クロック回路、２…制御回路、３…タイミング発生
回路、４…被写体、５…ＣＣＤ、６…ＣＤＳ回路、７…
Ａ／Ｄコンバーター、１１…発振器、１２…高速分周
器、１３…低速分周器、１４…セレクター、２１…垂直
アドレスカウンター、２２…水平アドレスカウンター、
２３…モードテーブルメモリ、２４…制御ＣＰＵ、２５
…入出力インターフェース、２６…ラッチ、５１…画
素、５２…水平転送レジスタ、５３…リセットゲート、
５４…コンデンサー、５５…読み出し回路、５６…出力
ＦＥＴ。

Claims

【特許請求の範囲】

【請求項１】二次元に撮像画素が配列されており、隣
接する複数の画素の蓄積電荷を加算して読み出すビニン
グと、所定の画素領域の蓄積電荷のみを指定して読み出
すサブアレイ機能を備えるＣＣＤカメラにおいて、前記撮像画素ごとの蓄積電荷の転送と消去のタイミング
を指示する信号を送出することにより、画素ごとの電荷
転送速度を制御するタイミング発生回路と、ビニング及び／又はサブアレイ機能を利用した撮影パタ
ーンに応じた各画素からの電荷読み出しパターンを求め
て、このパターンに応じて前記タイミング発生回路の信
号送出パターンを制御する制御回路と、を備えるＣＣＤカメラ。
【請求項２】蓄積開始前と読み出し直前の電荷量をサ
ンプルホールドして、その差を有効な蓄積電荷量として
読み出すノイズ除去回路をさらに備える請求項１記載の
ＣＣＤカメラ。