JPH11136847A - 過負荷保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 過負荷状態が発生した場合に、状態を検知し
て、電源の出力及び制限を行う装置において、入力電圧
と出力電圧のライン上にＦＥＴ及び電圧検出用抵抗を配
置すると、ＦＥＴ自体に抵抗があるために、ＦＥＴのオ
ン抵抗と電流検出用抵抗分が電力損失となっていた。さ
らに、制御回路に関して制御用のＩＣが必要であり、消
費電力が大きいという問題があった。 【解決手段】 ＦＥＴ１の入力電圧及び出力電圧の電圧
差をコンパレータ４により比較を行い、電圧降下が発生
すると、コンパレータ４の出力がオンとなり、サイリス
タ３のゲートがオンとなる。さらに、トランジスタ２が
オフとなることにより、ＦＥＴ１をオフすることによ
り、負荷への電源供給を停止させ、過負荷状態を防止す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】電子機器における電源供給部
の過電流保護に関するものである。

【０００２】

【従来の技術】各種電子機器における電源供給部の過電
流保護回路は、過負荷状態が発生した場合に、状態を検
知し、電源の出力及び制限を行い、負荷装置及び電源供
給回路の各部品を保護するためのものである。

【０００３】図３に示す電源検出回路は、負荷側流れ込
む電流を検出するため、負荷電流が流れるライン上に電
流検出用抵抗を設け、電流検出量抵抗の両端の電圧差
（負荷電流が大きくなれば、電流検出用抵抗の出力側の
電圧降下が大きくなる）を比較することにより、過電流
であることを検知し、電源供給回路の停止又は過電流検
知の信号を発生するしくみとなっていた。

【０００４】この従来の検出回路においては、電源供給
用スイッチの役割をするＦＥＴ１、電流検出用抵抗２
０、電流検出用抵抗２０の両端の電圧差を比較するコン
パレータ４、コンパレータ４の比較結果を受ける制御回
路１０、制御回路１０から情報を受け、電源供給の出力
を停止するトランジスタ２から構成されている。

【０００５】また、ＦＥＴ１のオン抵抗の電圧降下によ
って、電流検出抵抗を兼ねる技術として、特開平６−３
１１７３４号公報に示すような技術があるが、これはス
イッチング電源の一部として機能するものである。この
回路を図４に示す。

【０００６】図４はスイッチング電源の回路で、ＦＥＴ
１の電源入力部（Ｖｉｎ）と電源出力部（Ｏｕｔ）間に
おいて、電流検出をＦＥＴ１のオン抵抗により行ってい
る。このオン抵抗を利用することで、出力電圧の電圧降
下を検出する。ＦＥＴ１の出力側に過負荷による電圧降
下が発生すると、コンパレータ４は出力電圧と入力電圧
の差を常に比較しているため、一定の差以上になると、
コンパレータ４がＰＷＭ制御回路３０の制御を行う。Ｐ
ＷＭ制御回路３０を制御することで、ＰＷＭ制御回路３
０は同時に駆動回路３１の制御を行うため、駆動回路３
１は電源供給用のスイッチとしても使用しているＦＥＴ
１のオン時間を狭くするなどにより、過電流保護を行
う。

【０００７】

【発明が解決しようとする課題】図３に示す回路におい
ては、入力電圧と出力電圧のライン間にＦＥＴ１及び電
流検出用抵抗２０が配置されていた。しかし、ＦＥＴ１
がオンすると、ＦＥＴ１自体にもオン抵抗があるため
に、ＦＥＴ１のオン抵抗と電流検出用抵抗分が電力損失
となっていた。

【０００８】また、コンパレータ４から比較結果を受け
る制御回路１０に関しても、制御用のＩＣが必要にな
り、消費電力も大きくなってしまう。さらには、急な負
荷変動時に発生するオーバーシュートによって、保護回
路が誤動作する可能性があった。

【０００９】また、図４に示す特開平６−３１１７３４
号公報の技術では、スイッチング電源の１部として構成
されているため、スイッチング電源外部で、必要な箇所
に保護回路のみを構成することができない。また、過電
流保護回路作動後から通常動作への復帰手段として、電
源自体をオフするしか復帰しないという制御の不便さが
あった。

【００１０】そこで、本発明はこのような課題を解決
し、電源回路外部でも容易に、必要な箇所に、少ない部
品点数で、確実に過電流保護を行うものであり、さらに
保護回路の入力電源自体をオフせずに、回路を容易に正
常復帰させ、また急な負荷変動時に発生するオーバーシ
ュートによる誤動作を回避するものである。

【００１１】

【課題を解決するための手段】本発明の請求項１によれ
ば、電源回路からの出力を受け、該出力を負荷へ供給す
るスイッチ及び電流検出抵抗となるスイッチ素子と、ス
イッチ素子をオン・オフさせるトランジスタと、スイッ
チ素子の両端の電圧差を監視するコンパレータと、コン
パレータの出力によりトランジスタを制御するサイリス
タとを備え、過負荷による電圧降下が発生すると、サイ
リスタのゲートをオンし、トランジスタをオフすること
により、スイッチ素子をオフし、負荷への電源供給を遮
断することにより、上記課題を解決する。

【００１２】本発明の請求項２によれば、コンパレータ
の出力部とサイリスタのゲート入力間にスイッチを備
え、該スイッチの操作により、電源供給の遮断発生後に
動作を復帰することにより上記課題を解決する。

【００１３】本発明の請求項３によれば、コンパレータ
の出力部とサイリスタのゲート入力間に、時定数コンデ
ンサ及び時定数用抵抗を備え、サイリスタのゲートをオ
ンするまでの時間を設定可能とすることによって、上記
課題を解決する。

【００１４】本発明の請求項４によれば、サイリスタの
ゲート入力とスイッチ間に、時定数コンデンサ及び時定
数用抵抗を備え、サイリスタのゲートをオンするまでの
時間を設定可能とすることによって、上記課題を解決す
る。

【００１５】

【発明の実施の形態】以下に、図面を用いて本発明を説
明する。図１は本発明における過負荷保護回路の回路を
示す図である。本発明における過負荷保護回路は、電源
回路からの出力を受け、受けた出力を負荷に供給するス
イッチ及び電流検出抵抗を役目をおこなうＦＥＴ（fiel
d effect transistor）１、ＦＥＴ１をオン・オフさせ
る役目を行うトランジスタ２、ＦＥＴ１の両端の電圧差
によって過電流の監視を行うコンパレータ４、コンパレ
ータ４からの出力によってトランジスタ２を制御するサ
イリスタ３から主に構成される。

【００１６】図中の２１はオン・オフスイッチ、６及び
７は分圧抵抗、８は電流制限抵抗、１３は時定数抵抗、
９は時定数コンデンサである。

【００１７】本発明の動作を図２を用いて説明する。こ
の図２においては、オン・オフスイッチに保護回路復帰
用にＦＥＴ１４を用いる。最初に、Ｖｉｎから電源が供
給され、オン・オフからも電源を供給する。オン・オフ
はＦＥＴ１４のゲートに接続されているため、ＦＥＴ１
４はオン状態となり、コンパレータ４の出力側とサイリ
スタ３のゲート間は通電状態となる。

【００１８】オン・オフスイッチより供給される電源は
ＦＥＴ１４のゲートの他に電流制限抵抗８と分圧抵抗６
及び７を介してトランジスタ２のベースにも供給を行
う。

【００１９】上記したように、電源が投入され、ＦＥＴ
１４がオン状態となると、トランジスタ２がオンし、Ｆ
ＥＴ１も同時にオンし、負荷への電源供給を開始する。
負荷への電源供給が開始されると、ＦＥＴ１両端（ドレ
イン−ソース間）の電圧差をコンパレータ４にて比較
（監視）する。

【００２０】コンパレータ４の入力に関しては、図に示
すようにＶｉｎをコンパレータ４の入力のプラス側に接
続し、Ｖｏｕｔ側をコンパレータ４のマイナス側に接続
する。

【００２１】過負荷状態になると、出力電圧側の電圧降
下（入力／出力電圧差）が発生するため、コンパレータ
４の出力がオン（Ｈｉｇｈ）状態となり、接続されてい
るコンデンサ２に電荷が蓄えられ、サイリスタ３のゲー
トがオンとなる。

【００２２】サイリスタ３のゲートがオンになると、サ
イリスタ３のカソード−アノード間が通電状態となる。
サイリスタ３のカソード側にトランジスタ２のベースを
接続しているため、トランジスタ２がオフとなる。

【００２３】その際、トランジスタ２のコレクタにはＦ
ＥＴ１のゲートを接続していることから、トランジスタ
２がオフとなると同時にＦＥＴ１もオフ状態となり、負
荷への電源供給が停止されるため、過負荷状態から保護
できる。

【００２４】なお、過負荷保護回路が作動後、オン・オ
フスイッチ２１を一旦オフにすると、サイリスタ３とト
ランジスタ２及びＦＥＴ１がオフ状態となる。この後、
再度オン・オフスイッチ２１をオンすることにより、ト
ランジスタ２はオンし、それと同時にＦＥＴ１もオンす
るため、電源出力が再開される。電源出力が再開される
ことにより、過電流保護回路も通常どおり、荷電監視を
再開する。

【００２５】さらに、コンパレータ４の出力と、サイリ
スタ３のゲート入力間に時定数コンデンサ９と時定数用
抵抗１３を取り付けることにより、電荷を蓄える時間
（時定数）を持たせることが可能となり、負荷変動時に
発生するオーバーシュートに対しても、保護回路に誤動
作を生じることを防ぐことが可能となる。

【００２６】

【発明の効果】本発明の請求項１によれば、主に入力・
出力ラインに接続された電源供給スイッチと、電源検出
を兼ねるＦＥＴと、過電流の差異に発生する電圧降下を
検出するコンパレータ、コンパレータから情報を受け
て、電源供給用のＦＥＴを制御するトランジスタをオン
・オフするサイリスタ、ＦＥＴのスイッチとなるトラン
ジスタからなる簡易な回路により過電流の保護を行うこ
とが可能であり、安全面の信頼性を確保することができ
る。

【００２７】本発明の請求項２によれば、スイッチによ
り、通常動作への復帰が可能となり、メインの電源（Ｖ
ｉｎ）を遮断することなく、通常動作への復帰が可能と
なる。

【００２８】本発明の請求項３及び請求項４によれば、
コンパレータの出力部とサイリスタのゲート間にコンデ
ンサを備えることにより、サイリスタのゲートがオンす
るまでの時間を、コンデンサが電荷を蓄える時間によっ
て設定することが可能となるため、急な負荷変動時に発
生するオーバーシュートに対して、保護回路が誤動作す
ることを防止できる。

【図面の簡単な説明】

【図１】本発明の過電流保護回路の回路図である。

【図２】本発明の過電流保護制御回路の回路図である。

【図３】従来の一般的な過電流保護回路の説明図であ
る。

【図４】従来技術である特開平６−３１１７３４号公報
の回路説明図である。

【符号の説明】

１ ＦＥＴ ２ トランジスタ ３ サイリスタ ４ コンパレータ ５ 負荷 ６、７ 分圧用抵抗器 ８ 電流制御用抵抗器 ９ 時定数用コンデンサ １０ 制御回路 １３ 時定数用抵抗 １４ 保護回路復帰用ＦＥＴ ２０ 電流検出用抵抗 ２１ オン・オフスイッチ ３０ ＰＷＭ制御回路 ３１ 駆動回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電源回路からの出力を受け、該出力を負
   荷へ供給するスイッチ及び電流検出抵抗となるＦＥＴ
   と、 ＦＥＴをオン・オフさせるトランジスタと、 ＦＥＴの両端の電圧差を監視するコンパレータと、 コンパレータの出力によりトランジスタを制御するサイ
   リスタとを備え、 過負荷による電圧降下が発生すると、サイリスタのゲー
   トをオンし、トランジスタをオフすることにより、スイ
   ッチ素子をオフし、負荷への電源供給を遮断することを
   特徴とする過負荷保護回路。
2. 【請求項２】 コンパレータの出力部とサイリスタのゲ
   ート入力間にスイッチを備え、 該スイッチの操作により、電源供給の遮断発生後に動作
   を復帰させることを特徴とする前記請求項１記載の過負
   荷保護回路。
3. 【請求項３】 コンパレータの出力部とサイリスタのゲ
   ート入力間に、時定数コンデンサ及び時定数用抵抗を備
   え、サイリスタのゲートをオンするまでの時間を設定可
   能とすることを特徴とする前記請求項１記載の過負荷保
   護装置。
4. 【請求項４】 サイリスタのゲート入力とスイッチ間
   に、時定数コンデンサ及び時定数用抵抗を備え、サイリ
   スタのゲートをオンするまでの時間を設定可能とするこ
   とを特徴とする前記請求項２記載の過負荷保護装置。