JPH11142474A - 平板状被検査体試験用補助装置及びその製造方法 - Google Patents

平板状被検査体試験用補助装置及びその製造方法

Info

Publication number
JPH11142474A
JPH11142474A JP9325183A JP32518397A JPH11142474A JP H11142474 A JPH11142474 A JP H11142474A JP 9325183 A JP9325183 A JP 9325183A JP 32518397 A JP32518397 A JP 32518397A JP H11142474 A JPH11142474 A JP H11142474A
Authority
JP
Japan
Prior art keywords
substrate
auxiliary device
bump electrode
projection
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9325183A
Other languages
English (en)
Other versions
JPH11142474A5 (ja
Inventor
Yoshie Hasegawa
義栄 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP9325183A priority Critical patent/JPH11142474A/ja
Publication of JPH11142474A publication Critical patent/JPH11142474A/ja
Publication of JPH11142474A5 publication Critical patent/JPH11142474A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【目的】 バンプ電極の高さ寸法及び頂部の形状を
変化させない補助装置とすることにある。 【解決手段】 補助装置は、電気絶縁性の基板と、該基
板の一方の面に間隔をおいて形成された導電性の複数の
突起とを含む。各突起は、基板とほぼ平行の頂面を有す
るとともに、この頂面に開放する凹所を有する。各凹所
は、頂面から所定の深さまでほぼ同じ断面積を有する。
これにより、バンプ電極の頂部が突起の凹所内に食い込
んでも、バンプ電極の頂部をその軸線の側に押し潰す力
はバンプ電極に作用しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路のような
平板状被検査体の通電試験に用いる補助装置に関する。
【0002】
【従来の技術】フィリップチップのような集積回路チッ
プ(ICチップ)は、一般に、多数の電極(端子)を一
方の面に有しており、また配線基板のような回路基板に
重ねられて電極を回路基板の電極(すなわち、パッド電
極)に接続される。ICチップの各電極は、半田により
形成された半球状突起(すなわち、バンプ電極)であ
り、回路基板のパッド電極に当接された状態で加熱され
ることにより、パッド電極に電気的に接続される。
【0003】この種のICチップは、その良否の検査の
ために、回路基板に配置される前に通電試験をされる。
この種のICチップの通電試験は、一般に、ニードルタ
イプのプローブカードの代わりに、複数の突起を基板に
形成した補助装置を用いて行われる。
【0004】この種の補助装置の1つとして、多数の突
起を、それらの先端が集積回路チップのバンプ電極と同
様にランダムに又はマトリクス状となるように、基板に
高密度に配置したものがある(特開平8−327659
号公報)。
【0005】この補助装置において、各突起はICチッ
プの側に開放する凹所を有し、各突起の凹所は基板側ほ
ど小さくなる断面積を有する。通電試験時、各突起は、
ICチップのバンプ電極に押圧される。これにより、半
田製の各バンプ電極の頂部は突起の凹所に食い込む。
【0006】上記の補助装置では、各突起の凹所の断面
積が基板側ほど小さくなるから、バンプ電極の基部(デ
バイス本体の側の部位)がデバイス本体の側に押し潰さ
れるように変形するとともに、バンプ電極の頂部がその
軸線側(凹所の中心側)に押し潰されるように変形され
る。バンプ電極のそのような変形のうち、基部の変形
は、基部を膨出させるが、バンプ電極の高さ寸法及び頂
部の形状に影響を与えない。
【0007】しかし、バンプ電極の頂部がその軸線側に
押し潰されると、バンプ電極の頂部が押し伸ばされるか
ら、バンプ電極の高さ寸法が不規則に大きくなるととも
に、バンプ電極の頂部の形状が不規則に変形する。この
ようにバンプ電極の高さ寸法又は頂部の形状が不規則に
変化したICチップは、これを回路基板に実装すると、
回路基板のパッド電極に接触しないバンプ電極が存在
し、その結果回路基板に正しく接続されない。
【0008】
【発明が解決しようとする課題】それゆえに、バンプ電
極の高さ寸法及び頂部の形状を変化させない補助装置と
することは重要である。
【0009】
【解決手段、作用および効果】本発明の補助装置は、電
気絶縁性の基板と、該基板の一方の面に間隔をおいて形
成された導電性の複数の突起とを含む。各突起は、基板
とほぼ平行の頂面を有するとともに、この頂面に開放す
る凹所を有する。各凹所は、頂面から所定の深さまでほ
ぼ同じ断面積を有する。
【0010】各突起をICチップのバンプ電極に押圧す
ると、バンプ電極の頂部は、突起の凹所に受け入れられ
る。しかし、各突起の凹所がその頂面から所定の深さま
でほぼ同じ断面積を有すると、バンプ電極の基部をデバ
イス本体の側に押し潰す力はバンプ電極に作用するが、
頂部をその軸線の側に押し潰す力はバンプ電極に作用し
ない。このため、本発明の補助装置は、バンプ電極の高
さ寸法及び頂部の形状を変化させない。
【0011】基板を厚さ方向へ貫通する導電性の複数の
スルーホールを基板に形成し、各スルーホールを少なく
とも一端において突起により閉塞してもよい。また、各
スルーホールを少なくとも他端において閉塞する半球状
の第2の突起を基板の他方の面に形成してもよい。
【0012】好ましい実施例において、凹所は一定断面
積の間の部分において同じ断面形状を有する。また、各
突起は、平板状の形を有していてもよいが、好ましい実
施例においては、頂部が基板とほぼ平行に除去された截
頭半球状の形を有する。
【0013】上記のような補助装置は、導電性の複数の
突起を電気絶縁性の基板の一方の面に間隔をおいて形成
し、各突起の頂部を基板とほぼ平行に除去し、各突起の
頂面に開放しかつ前記頂面から所定の深さ位置までほぼ
同じ断面積を有する凹所を各突起に形成することにより
製作することができる。
【0014】また、突起を形成する前に、基板を厚さ方
向へ貫通する導電性の複数のスルーホールを基板に形成
し、その後スルーホールを少なくとも一端において閉塞
するように各突起を形成することができる。さらに、各
スルーホールを少なくとも他端において閉塞する半球状
の第2の突起を基板の他方の面に形成することができ
る。凹所はドリル加工により横断面積及び横断面形状が
同じ円形に形成することができる。
【0015】
【発明の実施の形態】図1から図3を参照するに、補助
装置10は、ICチップ12の通電試験に用いられる。
ICチップ12は、平板状のデバイス本体14にランダ
ムに又はマトリクス状に設けられた複数のバンプ電極1
6を有する。各バンプ電極16は、デバイス本体14の
一方の面に設けられた電極18に半田により半球状に形
成されている。
【0016】補助装置10は、電気絶縁性の基板20
と、該基板にランダムに又はマトリクス状に形成された
導電性の複数のスルーホール22と、各スルーホール2
2をその一端において閉塞する第1の突起24と、各ス
ルーホール22をその他端において閉塞する第2の突起
26とを備える。
【0017】基板20は、ポリイミドのような合成樹脂
材料により形成されており、また、可撓性又は剛性を有
する。スルーホール22は、導電性材料によりICチッ
プ12のバンプ電極16の配置パターンに対応するパタ
ーンに形成されている。第1及び第2の突起24及び2
6は、ニッケルのような導電性材料から形成されてい
る。
【0018】同じスルーホール22を閉塞する第1及び
第2の突起24及び26は、対応するスルーホール22
内に設けられた同じ材料からなる接続部材28により一
体化されており、従ってスルーホール22及び接続部材
28により電気的に接続されている。接続部材28は設
けなくてもよい。
【0019】各第1の突起24は基板20とほぼ平行の
頂面30を有する截頭半球状の形状を有し、各第2の突
起26は半球状の形状を有し、各接続部材28は円柱状
の形状を有する。各第1の突起24は、頂面30に開放
する凹所32を有する。
【0020】各凹所32は、頂面30から所定の深さ位
置までの間ほぼ同じ横断面積及び横断面形状を有する。
このような凹所32は、頂面30の側からのドリル加工
により形成することができる。図示の例では、各凹所3
2は、円形の横断面形状を有するが、多角形の横断面形
状を有していてもよい。なお、横断面とは、突起24の
軸線34に対して直角の面をいう。
【0021】通電試験時、補助装置10及びICチップ
12は、それらの一方が他方の上側となるように配置さ
れた状態で、相寄る方向へ相対的に変位されることによ
り、各突起24とバンプ電極16とを押圧される。この
とき、半田製の各バンプ電極16は、その基部がデバイ
ス本体14の側に押し潰され、その頂部が突起24の凹
所32に食い込むように、変形される。
【0022】これにより、バンプ電極16の基部がデバ
イス本体14の側に押し潰されるように変形するととも
に、バンプ電極16の基部と頂部との境界付近に段部が
形成される。これらの変形は、バンプ電極16の基部を
膨出させるが、バンプ電極16の高さ寸法及び頂部の形
状に影響を与えることはない。
【0023】各凹所32の横断面積及び横断面形状が所
定の深さ位置までほぼ同じであると、バンプ電極16の
頂部が凹所32内に食い込んでも、バンプ電極16の頂
部を軸線34の側に押し潰すように変形させる力はバン
プ電極16に作用しない。このため、補助装置10は、
バンプ電極16と突起24とが押圧されても、バンプ電
極16の高さ寸法及び頂部の形状を変化させない。これ
は、横断面積が多少異なっていても、同じである。
【0024】補助装置10は、たとえば、先ず、剛性樹
脂製の基板20に複数のスルーホール22を検査すべき
ICチップ12のバンプ電極16と同じパターンに形成
し、次いで、第1及び第2の突起24及び26並びに部
材28を気相生長法のような適宜な手法で各スルーホー
ル22に形成し、次いで各第1の突起24の頂部を基板
20とほぼ平行に切除して頂面30を形成し、その後各
突起24に頂面30の側からドリル加工を施して凹所3
2を形成することにより、製作することができる。従っ
て、補助装置を容易に製作することができる。
【0025】上記の補助装置10は、複数の突起24を
有するから、突起タイプのプローブカードとして用いる
ことができる。このため、本発明の補助装置は、回路基
板に直接実装されるICチップの通電試験用補助装置の
みならず、他の集積回路、液晶表示パネル等、他の平板
状被検査対の通電試験用補助装置にも適用することがで
きる。
【0026】本発明は、上記実施例に限定されない。た
とえば、各第1の突起24の形状を截頭半球状とする代
わりに、板状としてもよい。また、スルーホール22及
び第2の突起26を設けなくてもよい。さらに、基板2
0に複数の配線部を形成し、各配線部に第1の突起24
を形成してもよい。
【図面の簡単な説明】
【図1】本発明の補助装置と試験すべきICチップとの
一実施例を示す断面図である。
【図2】第1の突起の近傍及びバンプ電極の近傍の拡大
断面図である。
【図3】第1の突起の平面図である。
【符号の説明】
10 補助装置 12 ICチップ 16 バンプ電極 20 基板 22 スルーホール 24 第1の突起 26 第2の突起 30 突起の頂面 32 突起の凹所

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電気絶縁性の基板と、該基板の一方の面
    に間隔をおいて形成された導電性の複数の突起とを含
    み、各突起は、前記基板とほぼ平行の頂面を有するとと
    もに、前記頂面に開放する凹所を有し、各凹所は前記頂
    面から所定の深さ位置までほぼ同じ断面積を有する、平
    板状被検査体試験用補助装置。
  2. 【請求項2】 さらに、前記基板を厚さ方向へ貫通する
    導電性の複数のスルーホールを含み、各スルーホールは
    少なくとも一端において前記突起により閉塞されてい
    る、請求項1に記載の補助装置。
  3. 【請求項3】 さらに、前記基板の他方の面に形成され
    て各スルーホールをを少なくとも他端において閉塞する
    半球状の第2の突起を含む、請求項2に記載の補助装
    置。
  4. 【請求項4】 導電性の複数の突起を電気絶縁性の基板
    の一方の面に間隔をおいて形成し、各突起の頂部を前記
    基板とほぼ平行に除去し、各突起の頂面に開放しかつ前
    記頂面から所定の深さ位置までほぼ同じ断面積を有する
    凹所を各突起に形成することを含む、平板状被検査体試
    験用補助装置の製造方法。
  5. 【請求項5】 さらに、前記突起を形成する前に、前記
    基板を厚さ方向へ貫通する導電性の複数のスルーホール
    を前記基板に形成することを含み、前記突起は前記スル
    ーホールを少なくとも一端において閉塞するように形成
    される、請求項4に記載の製造方法
  6. 【請求項6】 さらに、各スルーホールを少なくとも他
    端において閉塞する半球状の第2の突起を前記基板の他
    方の面に形成することを含む、請求項5に記載の製造方
    法。
JP9325183A 1997-11-12 1997-11-12 平板状被検査体試験用補助装置及びその製造方法 Pending JPH11142474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9325183A JPH11142474A (ja) 1997-11-12 1997-11-12 平板状被検査体試験用補助装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9325183A JPH11142474A (ja) 1997-11-12 1997-11-12 平板状被検査体試験用補助装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11142474A true JPH11142474A (ja) 1999-05-28
JPH11142474A5 JPH11142474A5 (ja) 2005-06-23

Family

ID=18173942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9325183A Pending JPH11142474A (ja) 1997-11-12 1997-11-12 平板状被検査体試験用補助装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11142474A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025024A (ko) * 2000-09-27 2002-04-03 나까무라 쇼오 인쇄회로기판 및 그 제조방법
KR101974931B1 (ko) * 2018-05-03 2019-05-03 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025024A (ko) * 2000-09-27 2002-04-03 나까무라 쇼오 인쇄회로기판 및 그 제조방법
KR101974931B1 (ko) * 2018-05-03 2019-05-03 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈

Similar Documents

Publication Publication Date Title
US6126455A (en) Lidless socket and method of making same
US7811096B2 (en) IC socket suitable for BGA/LGA hybrid package
JP3162677B2 (ja) 多点導電シート
JP4434371B2 (ja) プローブユニット及びプローブカード
JP4480258B2 (ja) 半導体デバイス検査装置における電気的接触装置
JPH1048256A (ja) 検査用ヘッド
US6657448B2 (en) Electrical connection apparatus
JP4209696B2 (ja) 電気的接続装置
JP3829099B2 (ja) 電気的接続装置
JP4171094B2 (ja) プローブユニット
JPH11142474A (ja) 平板状被検査体試験用補助装置及びその製造方法
JP2003035725A (ja) 電気的接続装置
JP2002246128A (ja) 電気的接続装置
JP3595102B2 (ja) 平板状被検査体のための検査用ヘッド
JP4486248B2 (ja) プローブカード及びその製造方法
JP2004138576A (ja) 電気的接続装置
JP2004257831A (ja) 接触子及び電気的接続装置
JP3967835B2 (ja) 電気的接続装置
JP2001165956A (ja) プローブシート組立体及びプローブカード
JP4778164B2 (ja) 接触子及びプローブカード
US7028398B2 (en) Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor
JP4111872B2 (ja) 通電試験用電気的接続装置
JP2000131341A (ja) プローブカード
KR20040039547A (ko) 반도체 검사용 프로브카드
JP2001124799A (ja) プローブシート及びその製造方法並びにプローブカード

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411