JPH11142489A - Ｌｓｉ検査方法 - Google Patents
Ｌｓｉ検査方法Info
- Publication number
- JPH11142489A JPH11142489A JP9310603A JP31060397A JPH11142489A JP H11142489 A JPH11142489 A JP H11142489A JP 9310603 A JP9310603 A JP 9310603A JP 31060397 A JP31060397 A JP 31060397A JP H11142489 A JPH11142489 A JP H11142489A
- Authority
- JP
- Japan
- Prior art keywords
- period
- lsi
- expected value
- transition period
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 寄生負荷容量による過渡期間が生じる場合で
も、デバイス出力、ハイインピーダンス測定を高い精
度、信頼性をもって検査することができるＬＳＩ検査方
法を提供する。 【解決手段】 計測装置の測定ユニットの寄生負荷容量
の影響によるデバイスが安定するまでの過渡期間をデバ
イスの特性により算出する。ＬＳＩデバイスの過渡期
間、ハイインピーダンス測定時の計測装置の閾値設定の
ための過渡期間を論理設計に使用するライブラリに与
え、そのライブラリを用いて論理シミュレーション波形
を生成する。デバイスの過渡期間と計測装置の閾値設定
期間は期待値比較禁止期間とし、期待値比較禁止期間に
おける比較を禁止するためにマスクをかけ、または期待
値比較期間をずらす。自動的に過渡期間での期待値比較
を回避する検査パターンを生成すればさらに検査時のデ
バッグ工数を削減できる。
も、デバイス出力、ハイインピーダンス測定を高い精
度、信頼性をもって検査することができるＬＳＩ検査方
法を提供する。 【解決手段】 計測装置の測定ユニットの寄生負荷容量
の影響によるデバイスが安定するまでの過渡期間をデバ
イスの特性により算出する。ＬＳＩデバイスの過渡期
間、ハイインピーダンス測定時の計測装置の閾値設定の
ための過渡期間を論理設計に使用するライブラリに与
え、そのライブラリを用いて論理シミュレーション波形
を生成する。デバイスの過渡期間と計測装置の閾値設定
期間は期待値比較禁止期間とし、期待値比較禁止期間に
おける比較を禁止するためにマスクをかけ、または期待
値比較期間をずらす。自動的に過渡期間での期待値比較
を回避する検査パターンを生成すればさらに検査時のデ
バッグ工数を削減できる。
Description
【０００１】
【発明の属する技術分野】本発明は寄生負荷容量をもつ
計測装置において、出力が安定したタイミングで計測で
きるようにしたＬＳＩ検査手法に関するものである。
計測装置において、出力が安定したタイミングで計測で
きるようにしたＬＳＩ検査手法に関するものである。
【０００２】
【従来の技術】通常、電気特性を利用したデバイス開発
では、デバイスが出力する結果が正しいものであるか否
かは計測装置を用いて判断している。
では、デバイスが出力する結果が正しいものであるか否
かは計測装置を用いて判断している。
【０００３】図６は、計測装置により測定したデバイス
の一般的な出力波形を示している。計測装置は、計測結
果において出力波形の電圧レベルが、閾値電圧レベルＨ
ＯＵＴ以上を“Ｈ”、閾値電圧レベルＬＯＵＴ以下を
“Ｌ”と認識し、それ以外の中間状態の電圧レベルを
“Ｚ”と認識してデバイスの出力結果を確認している。
計測しているデバイスの出力が過渡状態“Ｚ”を示して
いる場合については、デバイスの出力が安定するまでの
過渡期間に期待値比較を実行すると正しい計測結果が得
られないので、期待値比較によるＬＳＩ検査に先立ち、
あらかじめ過渡期間を知るためにまずその過渡状態を引
き起こす原因をオシロスコープ等で調査し、出力が安定
する期間を特定してから測定し、期待値比較を行ってい
た。
の一般的な出力波形を示している。計測装置は、計測結
果において出力波形の電圧レベルが、閾値電圧レベルＨ
ＯＵＴ以上を“Ｈ”、閾値電圧レベルＬＯＵＴ以下を
“Ｌ”と認識し、それ以外の中間状態の電圧レベルを
“Ｚ”と認識してデバイスの出力結果を確認している。
計測しているデバイスの出力が過渡状態“Ｚ”を示して
いる場合については、デバイスの出力が安定するまでの
過渡期間に期待値比較を実行すると正しい計測結果が得
られないので、期待値比較によるＬＳＩ検査に先立ち、
あらかじめ過渡期間を知るためにまずその過渡状態を引
き起こす原因をオシロスコープ等で調査し、出力が安定
する期間を特定してから測定し、期待値比較を行ってい
た。
【０００４】またデバイスのハイインピーダンス測定に
おいても過渡状態から生ずるＬＳＩ検査上の問題があっ
た。図７は、デバイスのハイインピーダンスを測定する
方法を示している。計測装置の定電流源モデルによる可
制御負荷によりデバイスの出力電圧をある閾値電圧（Ｖ
Ｔ）に設定し、測定デバイスの出力電圧がＨＯＵＴ以上
のときに“Ｈ”状態、ＬＯＵＴ以下のときに“Ｌ”状
態、ＨＯＵＴ以下かつＬＯＵＴ以上の場合を過渡状態
“Ｚ”として判断する。このようにデバイスのハイイン
ピーダンス測定では測定にあたり、初期電圧値として閾
値電圧ＶＴ出力を得ておく必要があるが、実際のＬＳＩ
検査において初期閾値設定で安定するまでに過渡状態を
示す場合があり、この状態で検査を行なうと正しい計測
結果が得られないので、同様に検査に先立ち、あらかじ
め過渡状態を引き起こす原因をオシロスコープ等で調査
し、出力が安定する期間を特定してから測定し、期待値
比較を行っていた。
おいても過渡状態から生ずるＬＳＩ検査上の問題があっ
た。図７は、デバイスのハイインピーダンスを測定する
方法を示している。計測装置の定電流源モデルによる可
制御負荷によりデバイスの出力電圧をある閾値電圧（Ｖ
Ｔ）に設定し、測定デバイスの出力電圧がＨＯＵＴ以上
のときに“Ｈ”状態、ＬＯＵＴ以下のときに“Ｌ”状
態、ＨＯＵＴ以下かつＬＯＵＴ以上の場合を過渡状態
“Ｚ”として判断する。このようにデバイスのハイイン
ピーダンス測定では測定にあたり、初期電圧値として閾
値電圧ＶＴ出力を得ておく必要があるが、実際のＬＳＩ
検査において初期閾値設定で安定するまでに過渡状態を
示す場合があり、この状態で検査を行なうと正しい計測
結果が得られないので、同様に検査に先立ち、あらかじ
め過渡状態を引き起こす原因をオシロスコープ等で調査
し、出力が安定する期間を特定してから測定し、期待値
比較を行っていた。
【０００５】
【発明が解決しようとする課題】従来のＬＳＩ検査手法
においては、計測装置の測定ユニットの寄生負荷容量に
対し、ＬＳＩデバイスの出力変化が安定するまでの過渡
期間が不明であるので、デバイスの出力が安定するまで
に期待値比較すると、正しい測定結果を得ることができ
ない。このように測定ユニットの寄生負荷容量に起因す
るＬＳＩデバイスへの影響のためデバイス出力が過渡状
態となる原因を調査し、検査に先立って安定状態となる
期間の特定のために解析を必要とし、多大なＬＳＩ設計
工数、期間を必要としていた。
においては、計測装置の測定ユニットの寄生負荷容量に
対し、ＬＳＩデバイスの出力変化が安定するまでの過渡
期間が不明であるので、デバイスの出力が安定するまで
に期待値比較すると、正しい測定結果を得ることができ
ない。このように測定ユニットの寄生負荷容量に起因す
るＬＳＩデバイスへの影響のためデバイス出力が過渡状
態となる原因を調査し、検査に先立って安定状態となる
期間の特定のために解析を必要とし、多大なＬＳＩ設計
工数、期間を必要としていた。
【０００６】また同様に、従来のデバイスのハイインピ
ーダンス状態を測定において、計測装置の定電流源モデ
ルによる可制御負荷を接続して閾値電圧に安定するまで
の過渡期間が不明であるので、計測装置の設定が安定す
るまでに期待値比較すると、正しい測定結果を得ること
ができないため、同様に設定閾値電圧が過渡状態となる
原因を調査し、検査に先立って安定状態となる期間の特
定のために解析を必要とし、多大なＬＳＩ設計工数、期
間を必要としていた。
ーダンス状態を測定において、計測装置の定電流源モデ
ルによる可制御負荷を接続して閾値電圧に安定するまで
の過渡期間が不明であるので、計測装置の設定が安定す
るまでに期待値比較すると、正しい測定結果を得ること
ができないため、同様に設定閾値電圧が過渡状態となる
原因を調査し、検査に先立って安定状態となる期間の特
定のために解析を必要とし、多大なＬＳＩ設計工数、期
間を必要としていた。
【０００７】本発明は、上記従来の問題点を解決するも
ので、出力波形に寄生負荷容量による過渡期間が生じる
場合でも、検査デバイスの出力測定、ハイインピーダン
ス測定を高い精度、信頼性をもって検査することができ
るＬＳＩ検査方法を提供することを目的とする。
ので、出力波形に寄生負荷容量による過渡期間が生じる
場合でも、検査デバイスの出力測定、ハイインピーダン
ス測定を高い精度、信頼性をもって検査することができ
るＬＳＩ検査方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明にかかるＬＳＩ検査方法は、計測装置の測定
ユニットの寄生負荷容量に対するＬＳＩデバイスが安定
するまでの過渡期間をＬＳＩデバイスの特性に基づいた
ファンクションテストで得ることにより、前記寄生負荷
容量による遅延を考慮した検査を行うことを特徴とす
る。
に、本発明にかかるＬＳＩ検査方法は、計測装置の測定
ユニットの寄生負荷容量に対するＬＳＩデバイスが安定
するまでの過渡期間をＬＳＩデバイスの特性に基づいた
ファンクションテストで得ることにより、前記寄生負荷
容量による遅延を考慮した検査を行うことを特徴とす
る。
【０００９】かかる構成により、測定ユニットの寄生負
荷容量に基づく出力信号の遅延の影響を考慮した検査を
提供することができ、安定性、信頼性の高いＬＳＩ検査
を行うことができ、また従来、遅延の影響を除去するた
めに過渡期間を測定時に特定、解析していた工数をなく
すことができ、ＬＳＩ設計で問題となっていた多大な設
計工数と設計時間を節約することができる。
荷容量に基づく出力信号の遅延の影響を考慮した検査を
提供することができ、安定性、信頼性の高いＬＳＩ検査
を行うことができ、また従来、遅延の影響を除去するた
めに過渡期間を測定時に特定、解析していた工数をなく
すことができ、ＬＳＩ設計で問題となっていた多大な設
計工数と設計時間を節約することができる。
【００１０】また、上記ＬＳＩ検査方法は、前記ファン
クションテストに用いるライブラリを備え、前記ライブ
ラリが前記寄生負荷容量による過渡期間を算出するアル
ゴリズムおよびパラメータを有し、前記過渡期間を考慮
した論理シミュレーション波形を生成することが好まし
い。
クションテストに用いるライブラリを備え、前記ライブ
ラリが前記寄生負荷容量による過渡期間を算出するアル
ゴリズムおよびパラメータを有し、前記過渡期間を考慮
した論理シミュレーション波形を生成することが好まし
い。
【００１１】かかる構成により、ＬＳＩデバイスの過渡
期間、計測装置の設定時間を論理設計に使用するライブ
ラリに与え、そのライブラリを用いて論理シミュレーシ
ョンをすることにより、デバイス出力に生じる過渡期間
を算出することができ、過渡期間を考慮した論理シミュ
レーション波形を得ることができ、検査結果の精度、信
頼性を向上させることができる。
期間、計測装置の設定時間を論理設計に使用するライブ
ラリに与え、そのライブラリを用いて論理シミュレーシ
ョンをすることにより、デバイス出力に生じる過渡期間
を算出することができ、過渡期間を考慮した論理シミュ
レーション波形を得ることができ、検査結果の精度、信
頼性を向上させることができる。
【００１２】また、上記ＬＳＩ検査方法は、前記算出さ
れた過渡期間に基づいて、ＬＳＩデバイスの出力の過渡
期間において期待値比較を回避するように比較タイミン
グを調整するタイミング調整機構を備えることが好まし
い。
れた過渡期間に基づいて、ＬＳＩデバイスの出力の過渡
期間において期待値比較を回避するように比較タイミン
グを調整するタイミング調整機構を備えることが好まし
い。
【００１３】かかる構成により、過渡期間における期待
値比較を回避し、かつ、遅延の影響のない期間において
期待値比較を実行するタイミングを得ることができ、検
査結果の精度、信頼性を向上させることができる。
値比較を回避し、かつ、遅延の影響のない期間において
期待値比較を実行するタイミングを得ることができ、検
査結果の精度、信頼性を向上させることができる。
【００１４】また、上記ＬＳＩ検査方法は、デバイス出
力端子のハイインピーダンスの測定にあたり、計測装置
の定電流源モデルによる可制御負荷を接続して閾値電圧
に安定するまでの過渡期間での期待値比較を回避するよ
うに比較タイミングを調整する機構を備えることが好ま
しい。
力端子のハイインピーダンスの測定にあたり、計測装置
の定電流源モデルによる可制御負荷を接続して閾値電圧
に安定するまでの過渡期間での期待値比較を回避するよ
うに比較タイミングを調整する機構を備えることが好ま
しい。
【００１５】かかる構成により、過渡期間を考慮したデ
バイスの出力端子のハイインピーダンス測定を行うこと
ができる。
バイスの出力端子のハイインピーダンス測定を行うこと
ができる。
【００１６】また、上記ＬＳＩ検査方法は、プルアップ
抵抗を有するデバイス出力端子をハイインピーダンス状
態に設定してから信号値を変化させる測定にあたり、デ
バイス出力の過渡期間において期待値比較を回避するよ
うに比較タイミングを調整する機構を備えることが好ま
しい。
抵抗を有するデバイス出力端子をハイインピーダンス状
態に設定してから信号値を変化させる測定にあたり、デ
バイス出力の過渡期間において期待値比較を回避するよ
うに比較タイミングを調整する機構を備えることが好ま
しい。
【００１７】かかる構成により、過渡期間を考慮したプ
ルアップ抵抗を有するデバイスの出力端子のハイインピ
ーダンス測定を行うことができる。
ルアップ抵抗を有するデバイスの出力端子のハイインピ
ーダンス測定を行うことができる。
【００１８】また、上記ＬＳＩ検査方法は、プルダウン
抵抗を有するデバイス出力端子をハイインピーダンス状
態に設定してから信号値を変化させる測定にあたり、デ
バイス出力の過渡期間において期待値比較を回避するよ
うに比較タイミングを調整する機構を備えることが好ま
しい。
抵抗を有するデバイス出力端子をハイインピーダンス状
態に設定してから信号値を変化させる測定にあたり、デ
バイス出力の過渡期間において期待値比較を回避するよ
うに比較タイミングを調整する機構を備えることが好ま
しい。
【００１９】かかる構成により、過渡期間を考慮したプ
ルダウン抵抗を有するデバイスの出力端子のハイインピ
ーダンス測定を行うことができる。
ルダウン抵抗を有するデバイスの出力端子のハイインピ
ーダンス測定を行うことができる。
【００２０】
（実施形態１）以下、本実施形態１にかかるＬＳＩ検査
方法ついて、図面を参照しながら説明する。
方法ついて、図面を参照しながら説明する。
【００２１】本実施形態１では検査するデバイスをプッ
シュプル出力セルとして説明する。ここではプルアップ
抵抗およびプルダウン抵抗は伴っていない。なお、検査
するデバイスはプッシュプル出力セルに限られず、トラ
イステート出力セル、オープンドレイン出力セル、双方
向セルであっても良い。
シュプル出力セルとして説明する。ここではプルアップ
抵抗およびプルダウン抵抗は伴っていない。なお、検査
するデバイスはプッシュプル出力セルに限られず、トラ
イステート出力セル、オープンドレイン出力セル、双方
向セルであっても良い。
【００２２】図１は本実施形態１のＬＳＩ検査方法に関
する入力波形、測定波形などの各種波形を示している。
１はデバイスへの入力波形で、２はデバイスの出力波形
である。３は計測装置の測定系の判別信号である。４は
通常ライブラリを用いた論理シミュレーションの出力波
形であり、５は本装置が備えた検査安定化のためのライ
ブラリを用いた論理シミュレーションの出力波形であ
り、６は期待値比較のストローブポイントを示してい
る。
する入力波形、測定波形などの各種波形を示している。
１はデバイスへの入力波形で、２はデバイスの出力波形
である。３は計測装置の測定系の判別信号である。４は
通常ライブラリを用いた論理シミュレーションの出力波
形であり、５は本装置が備えた検査安定化のためのライ
ブラリを用いた論理シミュレーションの出力波形であ
り、６は期待値比較のストローブポイントを示してい
る。
【００２３】今、デバイスへ入力信号１が入力されたと
すると、デバイスの出力波形は２のようになり、信号の
立ち上がりおよび立ち下がりにおいて過渡期間が生じ、
過渡的な状態が発生する。ここで装置は図６に示したよ
うに、信号値が閾値電圧ＨＯＵＴ以上であれば“Ｈ”と
判別し、信号値が閾値電圧ＬＯＵＴ以下であれば“Ｌ”
と判別し、過渡状態を“Ｚ”と判別する。３は本測定装
置の測定系から出力される判別信号である。７が立ち上
がり時の過渡状態期間を示し、８が立ち下がり時の過渡
状態期間を示す。
すると、デバイスの出力波形は２のようになり、信号の
立ち上がりおよび立ち下がりにおいて過渡期間が生じ、
過渡的な状態が発生する。ここで装置は図６に示したよ
うに、信号値が閾値電圧ＨＯＵＴ以上であれば“Ｈ”と
判別し、信号値が閾値電圧ＬＯＵＴ以下であれば“Ｌ”
と判別し、過渡状態を“Ｚ”と判別する。３は本測定装
置の測定系から出力される判別信号である。７が立ち上
がり時の過渡状態期間を示し、８が立ち下がり時の過渡
状態期間を示す。
【００２４】次に、測定値と比較するための論理シミュ
レーションによる期待値波形を説明する。まず、従来か
ら用いられている通常ライブラリを利用した場合を説明
する。図２に示したライブラリのうち、２１が通常用い
られるライブラリである。この通常ライブラリ２１を利
用した場合の論理シミュレーション波形は４のようにな
る。ここで測定系の判別信号３と通常ライブラリ２１を
用いた論理シミュレーション波形４の結果を比較する
と、期間７で測定系は“Ｚ”、論理シミュレーション波
形は“Ｌ”となり、デバイスの変化の過渡期間７では測
定系の測定値と論理シミュレーションの期待値が一致し
ないので期待値比較禁止領域となる。期間８の部分も同
様に、測定系の測定値は“Ｚ”、論理シミュレーション
の期待値は“Ｈ”となり、デバイスの変化の過渡期間８
では測定系の測定値と論理シミュレーションの期待値が
一致しないので期待値比較禁止領域となる。
レーションによる期待値波形を説明する。まず、従来か
ら用いられている通常ライブラリを利用した場合を説明
する。図２に示したライブラリのうち、２１が通常用い
られるライブラリである。この通常ライブラリ２１を利
用した場合の論理シミュレーション波形は４のようにな
る。ここで測定系の判別信号３と通常ライブラリ２１を
用いた論理シミュレーション波形４の結果を比較する
と、期間７で測定系は“Ｚ”、論理シミュレーション波
形は“Ｌ”となり、デバイスの変化の過渡期間７では測
定系の測定値と論理シミュレーションの期待値が一致し
ないので期待値比較禁止領域となる。期間８の部分も同
様に、測定系の測定値は“Ｚ”、論理シミュレーション
の期待値は“Ｈ”となり、デバイスの変化の過渡期間８
では測定系の測定値と論理シミュレーションの期待値が
一致しないので期待値比較禁止領域となる。
【００２５】次に、本発明にかかる検査安定化のための
ライブラリを利用した場合を説明する。図２に示したラ
イブラリのうち、２２が検査安定化のためのライブラリ
である。ここでバッファ２３は装置および測定デバイス
の信号伝播遅延時間をシミュレーションするためのバッ
ファであり、出力ＩＮ１は図１の信号５−ａに示すもの
になる。バッファ２４は信号伝播遅延時間に加えてさら
に装置および測定デバイスの過渡応答遅延時間をシミュ
レーションするためのバッファであり、出力ＩＮ２は図
１の信号５−ｂに示すものになる。信号伝播遅延時間お
よび過渡応答遅延期間は遅延時間アナライザ（図示せ
ず）より与えられる。ｕｐｒ１は出力ＩＮ１とＩＮ２と
が等しいときにはその値を出力し、等しくないときは過
渡期間である状態を示す信号強度の弱い論理値“Ｘ”
（ｕｎｋｏｗｎ）を出力する。このように検査安定化ラ
イブラリ２２は装置および測定デバイスのパラメータに
基づき、入力信号に対する過渡期間を算出することがで
き、出力波形において過渡状態である期間も併せてシミ
ュレーションすることができる。
ライブラリを利用した場合を説明する。図２に示したラ
イブラリのうち、２２が検査安定化のためのライブラリ
である。ここでバッファ２３は装置および測定デバイス
の信号伝播遅延時間をシミュレーションするためのバッ
ファであり、出力ＩＮ１は図１の信号５−ａに示すもの
になる。バッファ２４は信号伝播遅延時間に加えてさら
に装置および測定デバイスの過渡応答遅延時間をシミュ
レーションするためのバッファであり、出力ＩＮ２は図
１の信号５−ｂに示すものになる。信号伝播遅延時間お
よび過渡応答遅延期間は遅延時間アナライザ（図示せ
ず）より与えられる。ｕｐｒ１は出力ＩＮ１とＩＮ２と
が等しいときにはその値を出力し、等しくないときは過
渡期間である状態を示す信号強度の弱い論理値“Ｘ”
（ｕｎｋｏｗｎ）を出力する。このように検査安定化ラ
イブラリ２２は装置および測定デバイスのパラメータに
基づき、入力信号に対する過渡期間を算出することがで
き、出力波形において過渡状態である期間も併せてシミ
ュレーションすることができる。
【００２６】図３に、検査安定化ライブラリ２２の遅延
時間アナライザによる過渡期間算出の原理を示す。
（ａ）が立ち上がりの過渡期間算出、（ｂ）が立ち下が
りの過渡期間算出を示す。ここでＩoは計測装置の定電
流源、ＣLは寄生負荷容量を含めた出力負荷容量、Ｖoは
出力特性、ＶＩＬは低電位側の電圧レベル、ＶＴＬは低
電位側のときの閾値電圧、ＶＩＨは高電位側の電圧レベ
ル、ＶＴＨの高電位側のときの閾値電圧である。（ａ）
に示すように、測定時に立ち上がり過渡期間の起因とな
る要素は等価回路３１として表わすことができる。回路
出力の遅延特性は３２のように直線的になり、過渡期間
αは閾値に対応する電圧値ＶＩＬからＶＴＬまでの変化
時間であるので、αの計算式が与えられる。検査にあた
り所定のパラメータを入力することで過渡期間αを求め
ることができる。同様に立ち下がり過渡期間について
も、測定時に立ち下がり過渡期間の起因となる要素の等
価回路３３、遅延特性３４から、立ち下がり過渡期間β
を求めることができる。
時間アナライザによる過渡期間算出の原理を示す。
（ａ）が立ち上がりの過渡期間算出、（ｂ）が立ち下が
りの過渡期間算出を示す。ここでＩoは計測装置の定電
流源、ＣLは寄生負荷容量を含めた出力負荷容量、Ｖoは
出力特性、ＶＩＬは低電位側の電圧レベル、ＶＴＬは低
電位側のときの閾値電圧、ＶＩＨは高電位側の電圧レベ
ル、ＶＴＨの高電位側のときの閾値電圧である。（ａ）
に示すように、測定時に立ち上がり過渡期間の起因とな
る要素は等価回路３１として表わすことができる。回路
出力の遅延特性は３２のように直線的になり、過渡期間
αは閾値に対応する電圧値ＶＩＬからＶＴＬまでの変化
時間であるので、αの計算式が与えられる。検査にあた
り所定のパラメータを入力することで過渡期間αを求め
ることができる。同様に立ち下がり過渡期間について
も、測定時に立ち下がり過渡期間の起因となる要素の等
価回路３３、遅延特性３４から、立ち下がり過渡期間β
を求めることができる。
【００２７】この検査安定化ライブラリ２２を利用した
場合の論理シミュレーション波形は図１の５のようにな
る。ここで期間９および期間１０は過渡期間α、β算出
結果に基づいて定めた期間であって、デバイスの変化を
不定とし期待値比較をしないような出力パターンとなっ
ている。なお期間９と期間７は同じタイミングを示し、
同様に期間１０と期間８は同じタイミングを示してい
る。ここで測定系の判別信号３と検査安定化ライブラリ
２２を用いた論理シミュレーション波形５の結果を比較
すると、期間９および期間１０を除いた期間については
同じ波形を持っており、安定した検査結果が得られるこ
とがわかる。つまり期間９および期間１０を除いた期間
について期待値比較領域としてストローブポイントをＯ
Ｋとして期待値比較を実行し、期間９および期間１０に
ついて期待値比較禁止領域としてストローブポイントを
ＮＧとして期待値比較を実行しないことにより、安定し
たＬＳＩの検査結果が得られることとなる。
場合の論理シミュレーション波形は図１の５のようにな
る。ここで期間９および期間１０は過渡期間α、β算出
結果に基づいて定めた期間であって、デバイスの変化を
不定とし期待値比較をしないような出力パターンとなっ
ている。なお期間９と期間７は同じタイミングを示し、
同様に期間１０と期間８は同じタイミングを示してい
る。ここで測定系の判別信号３と検査安定化ライブラリ
２２を用いた論理シミュレーション波形５の結果を比較
すると、期間９および期間１０を除いた期間については
同じ波形を持っており、安定した検査結果が得られるこ
とがわかる。つまり期間９および期間１０を除いた期間
について期待値比較領域としてストローブポイントをＯ
Ｋとして期待値比較を実行し、期間９および期間１０に
ついて期待値比較禁止領域としてストローブポイントを
ＮＧとして期待値比較を実行しないことにより、安定し
たＬＳＩの検査結果が得られることとなる。
【００２８】図１の６にストローブポイントの許容状態
を示す。ストローブの発行を禁止する期間（ＮＧ）にお
いてストローブが発行されないように検査安定化ライブ
ラリを用いた論理シミュレーションの出力波形のように
不定としてマスクするか、ストローブポイントをずらす
かは設計者の判断で行う。不定としてマスクする場合は
自動的にマスクを行うシステムによりマスクを実行する
ことも可能である。
を示す。ストローブの発行を禁止する期間（ＮＧ）にお
いてストローブが発行されないように検査安定化ライブ
ラリを用いた論理シミュレーションの出力波形のように
不定としてマスクするか、ストローブポイントをずらす
かは設計者の判断で行う。不定としてマスクする場合は
自動的にマスクを行うシステムによりマスクを実行する
ことも可能である。
【００２９】このように期待値比較禁止領域で期待値比
較をしないようにすることで安定した検査を行うことが
できる。
較をしないようにすることで安定した検査を行うことが
できる。
【００３０】（実施形態２）以下、本実施形態２にかか
るＬＳＩ検査方法ついて、図面を参照しながら説明す
る。
るＬＳＩ検査方法ついて、図面を参照しながら説明す
る。
【００３１】実施形態１では検査するデバイスをプッシ
ュプル出力セルとして説明したが、本実施形態２ではハ
イインピーダンスを出力する検査安定化のライブラリを
用意することで計測装置でのハイインピーダンス測定の
ための過渡期間を考慮した論理シミュレーション波形を
得ることができ、適切なストローブポイントの許容状態
を知ることができ、期待値比較禁止領域で期待値比較を
しないようにすることで安定した検査を行うことができ
ることを示す。
ュプル出力セルとして説明したが、本実施形態２ではハ
イインピーダンスを出力する検査安定化のライブラリを
用意することで計測装置でのハイインピーダンス測定の
ための過渡期間を考慮した論理シミュレーション波形を
得ることができ、適切なストローブポイントの許容状態
を知ることができ、期待値比較禁止領域で期待値比較を
しないようにすることで安定した検査を行うことができ
ることを示す。
【００３２】オープンドレイン、トライステート等の出
力端子のハイインピーダンスを測定する場合の計測装置
の定電流源モデルによる可制御負荷を接続してある閾値
電圧に安定するまでの過渡期間、あるいは、オープンド
レイン、トライステート等の出力端子のハイインピーダ
ンスを測定する場合、計測装置の定電流源モデルによる
可制御負荷を接続してある閾値電圧に安定するまでの過
渡期間はそれぞれ異なるが、安定化のためのライブラリ
のモデルは図２の仕組みとほぼ同様である。ライブラリ
のモデルはセルの構成によって、モデルを作成する。計
測装置の定電流モデルによる可制御負荷を接続してある
閾値電圧に安定するまでの過渡期間は、図４に示す過渡
期間算出の原理により算出する。（ａ）が立ち上がりの
過渡期間算出、（ｂ）が立ち下がりの過渡期間算出を示
す。（ａ）に示すように測定時に立ち上がり過渡期間の
起因となる要素は等価回路４１として表わすことができ
る。ここでＩoは計測装置の定電流源、ＣLは寄生負荷容
量を含めた出力負荷容量、Ｒはプルアップ抵抗、Ｖoは
出力特性である。回路出力の遅延特性はプルアップ抵抗
の効果により４２のように立ち上がりが早くなり、過渡
期間αは閾値に対応する電圧値ＶＩＬからＶＴＬまでの
変化時間であるので、αの計算式が与えられる。検査に
あたり所定のパラメータを入力することで過渡期間αを
求めることができる。同様に立ち下がり過渡期間につい
ても、測定時に立ち下がり過渡期間の起因となる要素の
等価回路４３、遅延特性４４から、立ち下がり過渡期間
βを求めることができる。
力端子のハイインピーダンスを測定する場合の計測装置
の定電流源モデルによる可制御負荷を接続してある閾値
電圧に安定するまでの過渡期間、あるいは、オープンド
レイン、トライステート等の出力端子のハイインピーダ
ンスを測定する場合、計測装置の定電流源モデルによる
可制御負荷を接続してある閾値電圧に安定するまでの過
渡期間はそれぞれ異なるが、安定化のためのライブラリ
のモデルは図２の仕組みとほぼ同様である。ライブラリ
のモデルはセルの構成によって、モデルを作成する。計
測装置の定電流モデルによる可制御負荷を接続してある
閾値電圧に安定するまでの過渡期間は、図４に示す過渡
期間算出の原理により算出する。（ａ）が立ち上がりの
過渡期間算出、（ｂ）が立ち下がりの過渡期間算出を示
す。（ａ）に示すように測定時に立ち上がり過渡期間の
起因となる要素は等価回路４１として表わすことができ
る。ここでＩoは計測装置の定電流源、ＣLは寄生負荷容
量を含めた出力負荷容量、Ｒはプルアップ抵抗、Ｖoは
出力特性である。回路出力の遅延特性はプルアップ抵抗
の効果により４２のように立ち上がりが早くなり、過渡
期間αは閾値に対応する電圧値ＶＩＬからＶＴＬまでの
変化時間であるので、αの計算式が与えられる。検査に
あたり所定のパラメータを入力することで過渡期間αを
求めることができる。同様に立ち下がり過渡期間につい
ても、測定時に立ち下がり過渡期間の起因となる要素の
等価回路４３、遅延特性４４から、立ち下がり過渡期間
βを求めることができる。
【００３３】同様にプルダウン抵抗を有するオープンド
レイン、トライステート等の出力端子をハイインピーダ
ンス状態に設定してからプルダウン抵抗により各々の値
に確定するまでの過渡期間は、図５に示す過渡期間算出
の原理により算出する。（ａ）が立ち上がりの過渡期間
算出、（ｂ）が立ち下がりの過渡期間算出を示す。
（ａ）に示すように測定時に立ち上がり過渡期間の起因
となる要素は等価回路５１として表わすことができる。
ここでＲはプルダウン抵抗、Ｖoは出力特性である。回
路出力の遅延特性はプルダウン抵抗の効果により５２の
ように立ち上がりが早くなり、過渡期間αは閾値に対応
する電圧値ＶＩＬからＶＴＬまでの変化時間であるの
で、αの計算式が与えられる。検査にあたり所定のパラ
メータを入力することで過渡期間αを求めることができ
る。同様に立ち下がり過渡期間についても、測定時に立
ち下がり過渡期間の起因となる要素の等価回路５３、遅
延特性５４から、立ち下がり過渡期間βを求めることが
できる。
レイン、トライステート等の出力端子をハイインピーダ
ンス状態に設定してからプルダウン抵抗により各々の値
に確定するまでの過渡期間は、図５に示す過渡期間算出
の原理により算出する。（ａ）が立ち上がりの過渡期間
算出、（ｂ）が立ち下がりの過渡期間算出を示す。
（ａ）に示すように測定時に立ち上がり過渡期間の起因
となる要素は等価回路５１として表わすことができる。
ここでＲはプルダウン抵抗、Ｖoは出力特性である。回
路出力の遅延特性はプルダウン抵抗の効果により５２の
ように立ち上がりが早くなり、過渡期間αは閾値に対応
する電圧値ＶＩＬからＶＴＬまでの変化時間であるの
で、αの計算式が与えられる。検査にあたり所定のパラ
メータを入力することで過渡期間αを求めることができ
る。同様に立ち下がり過渡期間についても、測定時に立
ち下がり過渡期間の起因となる要素の等価回路５３、遅
延特性５４から、立ち下がり過渡期間βを求めることが
できる。
【００３４】ＬＳＩ検査方法に関する入力波形、測定波
形などの各種波形の関係は実施形態１で説明したものと
原理的には同じもので良い。本実施形態２では、図１に
おいて出力波形２の立ち上がり波形および立ち下がり波
形がプルアップ抵抗またはプルダウン抵抗の効果により
異なるものとなるが、測定系の判別信号における過渡状
態“Ｚ”の期間９、期間１０に対応する過渡期間α、β
をマスクしたストローブポイントの許容状態が得られ、
期待値比較禁止領域で期待値比較をしないようにするこ
とで安定した検査を行うことができる。
形などの各種波形の関係は実施形態１で説明したものと
原理的には同じもので良い。本実施形態２では、図１に
おいて出力波形２の立ち上がり波形および立ち下がり波
形がプルアップ抵抗またはプルダウン抵抗の効果により
異なるものとなるが、測定系の判別信号における過渡状
態“Ｚ”の期間９、期間１０に対応する過渡期間α、β
をマスクしたストローブポイントの許容状態が得られ、
期待値比較禁止領域で期待値比較をしないようにするこ
とで安定した検査を行うことができる。
【００３５】このように、検査するデバイスの特性に応
じた検査安定化のためのライブラリを用いた論理シミュ
レーションを行うことにより、論理設計時に計測装置の
で検査の際に安定した結果を得られる論理パターンを開
発することが可能となる。
じた検査安定化のためのライブラリを用いた論理シミュ
レーションを行うことにより、論理設計時に計測装置の
で検査の際に安定した結果を得られる論理パターンを開
発することが可能となる。
【００３６】
【発明の効果】本発明にかかるＬＳＩ検査方法によれ
ば、計測装置の測定ユニットの寄生負荷容量に対し、そ
の寄生負荷容量を考慮し、ＬＳＩデバイスの出力変化の
過渡期間での期待値比較を回避することによる安定した
検査を行うことができる。また、計測装置のハイインピ
ーダンス測定のための閾値電圧設定中での期待値比較を
回避することによる安定した検査を行うことができる。
ば、計測装置の測定ユニットの寄生負荷容量に対し、そ
の寄生負荷容量を考慮し、ＬＳＩデバイスの出力変化の
過渡期間での期待値比較を回避することによる安定した
検査を行うことができる。また、計測装置のハイインピ
ーダンス測定のための閾値電圧設定中での期待値比較を
回避することによる安定した検査を行うことができる。
【００３７】出力が安定したタイミングで期待値比較す
ることができる検査方法により、論理設計時に計測装置
での検査を考慮した検査パターンを自動発生させ、計測
装置での検査時にデバイスの出力が安定した状態で検査
することできる。これにより、従来必要であったデバイ
スの出力変化時の期待値比較のデバッグ工数を大幅に削
減でき、ＬＳＩ設計工数、期間の短縮を図ることができ
る。
ることができる検査方法により、論理設計時に計測装置
での検査を考慮した検査パターンを自動発生させ、計測
装置での検査時にデバイスの出力が安定した状態で検査
することできる。これにより、従来必要であったデバイ
スの出力変化時の期待値比較のデバッグ工数を大幅に削
減でき、ＬＳＩ設計工数、期間の短縮を図ることができ
る。
【図１】本発明の実施形態１にかかる測定出力波形図
【図２】論理設計の際に用いるライブラリモデル
【図３】プッシュプル出力セル、トライステート出力セ
ル、オープンドレイン出力セル、双方向セルを用いた場
合の過渡期間算出を示す図
ル、オープンドレイン出力セル、双方向セルを用いた場
合の過渡期間算出を示す図
【図４】プルアップ抵抗付きトライステート出力セル、
オープンドレイン出力セル、双方向セルを用いた場合の
過渡期間算出を示す図
オープンドレイン出力セル、双方向セルを用いた場合の
過渡期間算出を示す図
【図５】プルダウン抵抗付きトライステート出力セル、
オープンドレイン出力セル、双方向セルを用いた場合の
過渡期間算出を示す図
オープンドレイン出力セル、双方向セルを用いた場合の
過渡期間算出を示す図
【図６】デバイスの一般的な測定の出力波形図
【図７】デバイスの一般的なハイインピーダンス測定の
出力波形図
出力波形図
１ 入力信号波形 ２ 出力信号波形 ３ 測定系の判別信号 ４ 通常ライブラリの論理シミュレーション波形 ５ 検査安定化ライブラリの論理シミュレーション波形 ５−ａ 信号伝播遅延時間を考慮した論理シミュレーシ
ョン波形 ５−ｂ 過渡応答遅延時間を考慮した論理シミュレーシ
ョン波形 ６ ストローブポイント許容状態 ７，８ 過渡状態 ９，１０ 過渡期間 ２１ 通常ライブラリ ２２ 検査安定化ライブラリ ２３ 信号伝播遅延用バッファ ２４ 信号伝播、過渡応答遅延用バッファ ３１，３３，４１，４３，５１，５３ 等価回路 ３２，３４，４２，４４，５２，５４ 特性
ョン波形 ５−ｂ 過渡応答遅延時間を考慮した論理シミュレーシ
ョン波形 ６ ストローブポイント許容状態 ７，８ 過渡状態 ９，１０ 過渡期間 ２１ 通常ライブラリ ２２ 検査安定化ライブラリ ２３ 信号伝播遅延用バッファ ２４ 信号伝播、過渡応答遅延用バッファ ３１，３３，４１，４３，５１，５３ 等価回路 ３２，３４，４２，４４，５２，５４ 特性
Claims (6)
- 【請求項１】 計測装置の測定ユニットの寄生負荷容量
に対するＬＳＩデバイスが安定するまでの過渡期間をＬ
ＳＩデバイスの特性に基づいたファンクションテストで
得ることにより、前記寄生負荷容量による遅延を考慮し
た検査を行うことを特徴とするＬＳＩ検査方法。 - 【請求項２】 前記ＬＳＩデバイスのファンクションテ
ストに用いるライブラリを備え、前記ライブラリが前記
寄生負荷容量による過渡期間を算出するアルゴリズムお
よびパラメータを有し、前記過渡期間を考慮した論理シ
ミュレーション波形を生成する請求項１に記載のＬＳＩ
検査方法。 - 【請求項３】 前記算出された過渡期間に基づいて、Ｌ
ＳＩデバイスの出力の過渡期間において期待値比較を回
避するように比較タイミングを調整するタイミング調整
機構を備えた請求項２に記載のＬＳＩ検査方法。 - 【請求項４】 デバイス出力端子のハイインピーダンス
の測定にあたり、計測装置の定電流源モデルによる可制
御負荷を接続して閾値電圧に安定するまでの過渡期間で
の期待値比較を回避するように比較タイミングを調整す
る機構を備えた請求項２に記載のＬＳＩ検査方法。 - 【請求項５】 プルアップ抵抗を有するデバイス出力端
子をハイインピーダンス状態に設定してから信号値を変
化させる測定にあたり、デバイス出力の過渡期間におい
て期待値比較を回避するように比較タイミングを調整す
る機構を備えた請求項２に記載のＬＳＩ検査方法。 - 【請求項６】 プルダウン抵抗を有するデバイス出力端
子をハイインピーダンス状態に設定してから信号値を変
化させる測定にあたり、デバイス出力の過渡期間におい
て期待値比較を回避するように比較タイミングを調整す
る機構を備えた請求項２に記載のＬＳＩ検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9310603A JPH11142489A (ja) | 1997-11-12 | 1997-11-12 | Ｌｓｉ検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9310603A JPH11142489A (ja) | 1997-11-12 | 1997-11-12 | Ｌｓｉ検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11142489A true JPH11142489A (ja) | 1999-05-28 |
Family
ID=18007252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9310603A Pending JPH11142489A (ja) | 1997-11-12 | 1997-11-12 | Ｌｓｉ検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11142489A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006242881A (ja) * | 2005-03-07 | 2006-09-14 | Yokogawa Electric Corp | テスタシミュレーション装置及びテストシミュレーション方法 |
| CN100351639C (zh) * | 2003-12-10 | 2007-11-28 | 松下电器产业株式会社 | 半导体集成电路验证方法和测试模式准备方法 |
| WO2020144761A1 (ja) * | 2019-01-09 | 2020-07-16 | Tdk株式会社 | 積和演算器、論理演算デバイス、ニューロモーフィックデバイス及び積和演算方法 |
-
1997
- 1997-11-12 JP JP9310603A patent/JPH11142489A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100351639C (zh) * | 2003-12-10 | 2007-11-28 | 松下电器产业株式会社 | 半导体集成电路验证方法和测试模式准备方法 |
| US7484166B2 (en) | 2003-12-10 | 2009-01-27 | Panasonic Corporation | Semiconductor integrated circuit verification method and test pattern preparation method |
| JP2006242881A (ja) * | 2005-03-07 | 2006-09-14 | Yokogawa Electric Corp | テスタシミュレーション装置及びテストシミュレーション方法 |
| WO2020144761A1 (ja) * | 2019-01-09 | 2020-07-16 | Tdk株式会社 | 積和演算器、論理演算デバイス、ニューロモーフィックデバイス及び積和演算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5363491B2 (ja) | レガシー試験システムの挙動エミュレート | |
| JP2001289909A (ja) | 半導体集積回路の故障解析方法および故障解析装置 | |
| Variyam et al. | Specification-driven test generation for analog circuits | |
| US6523149B1 (en) | Method and system to improve noise analysis performance of electrical circuits | |
| US8122423B2 (en) | Analog circuit testing and test pattern generation | |
| EP0700008A2 (en) | Electronic circuit modeling method and apparatus | |
| US11994559B2 (en) | Tests for integrated circuit (IC) chips | |
| JP2005172549A (ja) | 半導体集積回路の検証方法及びテストパターンの作成方法 | |
| US6128757A (en) | Low voltage screen for improving the fault coverage of integrated circuit production test programs | |
| JP2006526146A (ja) | 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法 | |
| US11500010B2 (en) | Integrated circuit with current limit testing circuitry | |
| US7202688B2 (en) | Output buffer circuit having signal path used for testing and integrated circuit and test method including the same | |
| US6577150B1 (en) | Testing apparatus and method of measuring operation timing of semiconductor device | |
| US6195773B1 (en) | LSI defective automatic analysis system and analyzing method therefor | |
| US6944837B2 (en) | System and method for evaluating an integrated circuit design | |
| Webster | An integrated analog test simulation environment | |
| US7404158B2 (en) | Inspection method and inspection apparatus for semiconductor integrated circuit | |
| JPS645461B2 (ja) | ||
| US6879927B1 (en) | Communication interface for virtual IC tester | |
| Kalpana et al. | A novel specification based test pattern generation using genetic algorithm and wavelets | |
| JP2006337376A (ja) | 故障解析方法、及び故障解析装置 | |
| JPH09101330A (ja) | プルアップ抵抗及びプルダウン抵抗の自動試験器 | |
| Pradeep et al. | An optimised SDD ATPG and SDQL computation method across different pattern sets | |
| JPH08180095A (ja) | 遅延故障シミュレーション方法、及び遅延故障解析装置 | |
| US20060156139A1 (en) | Systems and methods for facilitating testing of integrated circuits |