JPH11145199A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11145199A
JPH11145199A JP9308801A JP30880197A JPH11145199A JP H11145199 A JPH11145199 A JP H11145199A JP 9308801 A JP9308801 A JP 9308801A JP 30880197 A JP30880197 A JP 30880197A JP H11145199 A JPH11145199 A JP H11145199A
Authority
JP
Japan
Prior art keywords
bump
pad
elliptical
semiconductor chip
rectangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9308801A
Other languages
Japanese (ja)
Other versions
JP3416040B2 (en
Inventor
Hidehiko Kira
秀彦 吉良
Naoki Ishikawa
直樹 石川
Shunji Baba
俊二 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30880197A priority Critical patent/JP3416040B2/en
Publication of JPH11145199A publication Critical patent/JPH11145199A/en
Application granted granted Critical
Publication of JP3416040B2 publication Critical patent/JP3416040B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • H10W72/234Cross-sectional shape, i.e. in side view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/247Dispositions of multiple bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/944Dispositions of multiple bond pads
    • H10W72/9445Top-view layouts, e.g. mirror arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は外部接続端子として突起電極(バン
プ)を有した半導体装置に関し、信頼性の高いフリップ
チップ実装を可能とすることを課題とする。 【解決手段】チップ本体32に複数のパッドが形成され
ると共に、このパッド上にバンプを配設した構成の半導
体装置において、バンプの形状を長円形状とすることに
より長円形状バンプ36を形成すると共にパッドの形状
を矩形状とすることにより矩形状パッド38を形成す
る。そして、この長円形状バンプ36の長手方向と矩形
状パッド38の長手方向とが一致するよう、長円形状バ
ンプ36を矩形状パッド38に配設する。
(57) Abstract: The present invention relates to a semiconductor device having a projecting electrode (bump) as an external connection terminal, and an object thereof is to enable highly reliable flip chip mounting. In a semiconductor device having a structure in which a plurality of pads are formed on a chip body and bumps are disposed on the pads, the bumps are formed into an oval shape to form an oval bump. Then, the rectangular pad 38 is formed by making the shape of the pad rectangular. Then, the elliptical bump 36 is arranged on the rectangular pad 38 such that the longitudinal direction of the elliptical bump 36 matches the longitudinal direction of the rectangular pad 38.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置に係り、
特に外部接続端子として突起電極(バンプ)を有した半
導体装置に関する。近年、半導体装置の高密度化及び小
型化が急速な勢いで進んでおり、これに伴い半導体装置
に配設される外部接続端子数は増大し、よって外部接続
端子の端子間ピッチは狭ピッチ化する傾向にある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
In particular, the present invention relates to a semiconductor device having a protruding electrode (bump) as an external connection terminal. In recent years, the density and miniaturization of semiconductor devices have been rapidly progressing, and the number of external connection terminals provided in the semiconductor device has increased accordingly, and the pitch between external connection terminals has been reduced. Tend to.

【0002】このため、半導体装置の外部接続端子とし
てバンプ(突起電極)を設けると共に、これを実装用基
板にフリップチップ実装する実装構造が提案されまた実
施されている。
For this reason, a mounting structure has been proposed and implemented in which a bump (protruding electrode) is provided as an external connection terminal of a semiconductor device and this is flip-chip mounted on a mounting substrate.

【0003】[0003]

【従来の技術】図8は、従来の半導体装置8(以下の説
明では、半導体装置として半導体チップを用いた例につ
いて説明する)を実装用基板2にフリップチップ実装し
た状態を示している。実装用基板2は、樹脂或いはセラ
ミック製の基板本体4の上面に配線6が所定のパターン
で形成されている。また、半導体チップ8は、図9に示
すように、チップ本体12(基板)の回路形成面14に
突起電極となる複数のバンプ10(梨地で示す)が配設
されている。
2. Description of the Related Art FIG. 8 shows a state in which a conventional semiconductor device 8 (in the following description, an example using a semiconductor chip as a semiconductor device) is flip-chip mounted on a mounting substrate 2. The mounting substrate 2 has a wiring 6 formed in a predetermined pattern on the upper surface of a resin or ceramic substrate main body 4. Further, as shown in FIG. 9, the semiconductor chip 8 is provided with a plurality of bumps 10 (shown in satin) serving as projecting electrodes on the circuit forming surface 14 of the chip body 12 (substrate).

【0004】バンプ10はスタッドバンプであり、ワイ
ヤボンディング技術を利用して形成されている。このバ
ンプ10は、下段部10aと上段部10bとを有した形
状とされており、特に下段部10aは略半球形状とされ
ている。前記のように、バンプ10はチップ本体12の
回路形成面14に配設されるが、チップ本体12のバン
プ形成位置にはパッド16が形成されている。よって、
バンプ10はパッド16に接合されることにより、チッ
プ本体12に接合された構成となる。
The bump 10 is a stud bump and is formed by using a wire bonding technique. The bump 10 has a shape having a lower portion 10a and an upper portion 10b. In particular, the lower portion 10a has a substantially hemispherical shape. As described above, the bumps 10 are provided on the circuit forming surface 14 of the chip body 12, and the pads 16 are formed at the bump forming positions of the chip body 12. Therefore,
The bump 10 is joined to the pad 16, so that the bump 10 is joined to the chip body 12.

【0005】このパッド16の形状は、図9に示される
ように、バンプ10の形状(即ち、下段部10aの略半
球形状)に対応するよう平面視した状態で円形状に形成
されていた。また、上記のようにパッド16はバンプ1
0が接合されるものであるため、位置決め誤差及び取り
付け誤差等を考慮して、パッド16の直径W1はバンプ
10の径寸法R1に対して大きく設定されていた(W1
>R1)。
As shown in FIG. 9, the pad 16 has a circular shape in plan view corresponding to the shape of the bump 10 (ie, the substantially hemispherical shape of the lower portion 10a). As described above, the pad 16 is connected to the bump 1
0 is to be joined, so that the diameter W1 of the pad 16 is set to be larger than the diameter R1 of the bump 10 in consideration of a positioning error, a mounting error, and the like (W1).
> R1).

【0006】上記構成とされた半導体チップ8は、実装
用基板2にフリップチップ実装されるが、この実装状態
においてバンプ10は導電性を有した接着剤26により
配線6に固定される。これにより、半導体チップ8はフ
リップチップ実装用基板2に電気的及び機械的に接続さ
れた構成とされていた。ところで、半導体チップ8の高
密度化が近年程進んでいない従来では、半導体チップ8
のピン数は少なく、よって隣接するパッド16間のピッ
チP1は広く取ることができた。
The semiconductor chip 8 having the above configuration is flip-chip mounted on the mounting substrate 2. In this mounted state, the bumps 10 are fixed to the wiring 6 by a conductive adhesive 26. Thus, the semiconductor chip 8 is electrically and mechanically connected to the flip-chip mounting substrate 2. By the way, in the related art where the density of the semiconductor chip 8 has not been increased as recently,
And the pitch P1 between the adjacent pads 16 could be widened.

【0007】よって、各パッド16の面積(直径W1)
を大きくとることができ、これに伴いバンプ10の形状
(径寸法R1)も大きくすることができた。このため、
バンプ10をパッド16に接合した時におけるバンプ1
0とパッド16の接合面積を大きく取ることができ、よ
って接合力の強い信頼性の高い接合を行なうことができ
た。
Therefore, the area of each pad 16 (diameter W1)
And the shape (diameter dimension R1) of the bump 10 could be increased accordingly. For this reason,
Bump 1 when bump 10 is bonded to pad 16
The bonding area between the pad 0 and the pad 16 can be made large, so that a bonding with high bonding strength and high reliability can be performed.

【0008】[0008]

【発明が解決しようとする課題】しかるに、近年の半導
体チップの急激な高密度化及び小型化に伴い、半導体チ
ップに設けられるピン数は増大する傾向にある。図10
は、図9に示した半導体チップ8に対し、多ピン化が図
られた、従来の半導体チップ18を示している。上記の
ように、半導体チップ18が小型化しかつ多ピン化が図
られると、チップ本体12に配設されるパッド22の隣
接ピッチP2は、図9に示した半導体チップ8のパッド
16間のピッチP1に比べて必然的に狭くなる(P2<
P2)。
However, with the recent rapid increase in the density and miniaturization of semiconductor chips, the number of pins provided on the semiconductor chip tends to increase. FIG.
Shows a conventional semiconductor chip 18 in which the number of pins is increased with respect to the semiconductor chip 8 shown in FIG. As described above, when the size of the semiconductor chip 18 is reduced and the number of pins is increased, the adjacent pitch P2 of the pads 22 provided on the chip body 12 becomes the pitch between the pads 16 of the semiconductor chip 8 shown in FIG. Inevitably narrower than P1 (P2 <
P2).

【0009】また、隣接するパッド22が干渉すること
は許されないため、上記のようにパッド間ピッチP2が
小さくなることにより各パッド22の面積(直径W2)
も小さくなる。また、このように各パッド22の面積
(直径W2)が小さくなることに伴い、バンプ20の形
状(径寸法R2)も小さくせざるおえなくなる。このた
め、図10に示す半導体チップ18では、バンプ20を
パッド22に接合した際、バンプ20とパッド22との
接合面積は小さくなり、バンプ20とパッド22との間
における接合力は低下してしまう。よって、半導体チッ
プ18は実装用基板2から離脱し易くなり、フリップチ
ップ実装の信頼性が低下してしまうという問題点があっ
た。
Further, since the interference between the adjacent pads 22 is not allowed, the area (diameter W2) of each pad 22 is reduced by reducing the pitch P2 between the pads as described above.
Is also smaller. Further, as the area (diameter W2) of each pad 22 becomes smaller, the shape (diameter dimension R2) of the bump 20 must be reduced. For this reason, in the semiconductor chip 18 shown in FIG. 10, when the bump 20 is bonded to the pad 22, the bonding area between the bump 20 and the pad 22 is reduced, and the bonding force between the bump 20 and the pad 22 is reduced. I will. Therefore, there is a problem that the semiconductor chip 18 is easily detached from the mounting substrate 2 and the reliability of flip-chip mounting is reduced.

【0010】本発明は上記の点に鑑みてなされたもので
あり、信頼性の高いフリップチップ実装を可能とした半
導体装置を提供することを目的とする。
The present invention has been made in view of the above points, and has as its object to provide a semiconductor device which enables highly reliable flip-chip mounting.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に本発明では、次の手段を講じたことを特徴とするもの
である。請求項1記載の発明では、複数の突起電極を有
する半導体装置において、前記突起電極の形状を長円形
状とし、この各突起電極の長手方向が互いに平行となる
よう列設した構成としたことを特徴とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following means. According to the first aspect of the present invention, in the semiconductor device having a plurality of protruding electrodes, the protruding electrodes are formed in an elliptical shape, and the protruding electrodes are arranged in rows so that the longitudinal directions thereof are parallel to each other. It is a feature.

【0012】また、請求項2記載の発明では、複数のパ
ッドを有すると共に、このパッド上に突起電極を配設し
た構成の半導体装置において、前記突起電極の形状を長
円形状とすると共に前記パッドの形状を矩形状とし、か
つ、前記パッドの長手方向と前記突起電極の長手方向と
が一致するよう、前記突起電極を前記パッドに配設した
ことを特徴とするものである。
According to a second aspect of the present invention, in the semiconductor device having a plurality of pads and a bump electrode provided on the pad, the bump electrode has an elliptical shape and the pad has an elliptical shape. Is formed in a rectangular shape, and the protruding electrodes are arranged on the pad such that the longitudinal direction of the pad coincides with the longitudinal direction of the protruding electrode.

【0013】上記の各手段は、次のように作用する。請
求項1記載の発明によれば、突起電極の形状を長円形状
とし、この各突起電極の長手方向が互いに平行となるよ
う列設したことにより、隣接する突起電極を近接して配
設することが可能となり、突起電極を高密度に配置する
ことができる。これにより、半導体装置の小型化及び多
ピン化に容易に対応することができる。
Each of the above means operates as follows. According to the first aspect of the present invention, the shape of the protruding electrodes is an elliptical shape, and the protruding electrodes are arranged so that the longitudinal directions of the protruding electrodes are parallel to each other. This makes it possible to arrange the protruding electrodes with high density. Accordingly, it is possible to easily cope with the miniaturization and the increase in the number of pins of the semiconductor device.

【0014】また、請求項2記載の発明によれば、突起
電極の形状を長円形状とすると共にパッドの形状を矩形
状とし、かつパッドの長手方向と突起電極の長手方向と
が一致するよう突起電極をパッドに配設したことによ
り、隣接する突起電極を近接して配設することが可能と
なり、突起電極を高密度に配置することができる。
According to the second aspect of the present invention, the shape of the protruding electrode is made elliptical, the shape of the pad is made rectangular, and the longitudinal direction of the pad coincides with the longitudinal direction of the protruding electrode. By arranging the protruding electrodes on the pads, it is possible to arrange adjacent protruding electrodes in close proximity, and it is possible to arrange the protruding electrodes with high density.

【0015】また、長手方向に対しては突起電極は長く
形成することが可能であるため、上記のように隣接する
突起電極間の距離を短くしても、突起電極とパッドとの
接合面積は広くすることができ、よって突起電極とパッ
ドとの接合力を大きく維持させることができる。
Further, since the protruding electrodes can be formed longer in the longitudinal direction, even if the distance between the adjacent protruding electrodes is shortened as described above, the bonding area between the protruding electrodes and the pad is reduced. It can be widened, and thus the bonding strength between the protruding electrode and the pad can be kept large.

【0016】[0016]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は、本発明の一実施例であ
る半導体装置(以下の説明では、半導体装置として半導
体チップ30を用いた例について説明する)の部分拡大
図であり、図6は半導体チップ30を実装用基板46に
フリップチップ実装した状態を示している。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a partially enlarged view of a semiconductor device according to an embodiment of the present invention (an example in which a semiconductor chip 30 is used as a semiconductor device will be described below). FIG. This shows a state where flip-chip mounting is performed on the substrate 46.

【0017】半導体チップ30は、いわゆるベアチップ
であり、例えばシリコン或いはガリウム−砒素よりなる
チップ本体34(基板)の回路形成面34に所定の回路
が形成されると共に、回路形成部分を囲繞するように複
数のパッド38が形成されている。本実施例では、この
パッド38の形状を矩形状(即ち、長方形状)としたこ
とを特徴の一つとしている。尚、以下この矩形状のパッ
ド38を矩形状パッド38と称する。
The semiconductor chip 30 is a so-called bare chip. A predetermined circuit is formed on a circuit forming surface 34 of a chip body 34 (substrate) made of, for example, silicon or gallium-arsenic, and surrounds a circuit forming portion. A plurality of pads 38 are formed. The present embodiment is characterized in that the shape of the pad 38 is rectangular (that is, rectangular). Hereinafter, the rectangular pad 38 is referred to as a rectangular pad 38.

【0018】このパッド38の大きさは、短辺の長さW
S(短編長)が先に図10を用いて説明した高密度化さ
れた半導体チップ18のパッド径W2と略等しい寸法と
されている(WS≒W2)。これに対し長辺の長さWL
(長辺長)は、半導体チップ18のパッド径W2に比べ
て長い寸法に設定されている(WL>W2)。また、各
パッド38は、図1に示されるように、その長手方向が
互いに平行となるよう配設されている。これを換言すれ
ば、隣接する各パッド38は、その長辺同志が互いに平
行に対向するよう列設されている。
The size of the pad 38 is the length W of the short side.
S (short stitch length) is approximately equal to the pad diameter W2 of the high-density semiconductor chip 18 described above with reference to FIG. 10 (WS ≒ W2). On the other hand, the long side length WL
(Long side length) is set to be longer than the pad diameter W2 of the semiconductor chip 18 (WL> W2). As shown in FIG. 1, the pads 38 are arranged so that their longitudinal directions are parallel to each other. In other words, adjacent pads 38 are arranged in a row such that their long sides face each other in parallel.

【0019】このように各パッド38を列設させること
により、図中矢印X方向及び図中矢印Y方向にパッド3
8を列設させる際、パッド38を高密度に配設すること
ができる(即ち、単位長さ内に多数のパッド38を配設
することができる)。これにより、半導体チップ30が
高密度化及び多ピン化しても、これに容易に対応するこ
とが可能となる。
By arranging the pads 38 in this manner, the pads 3 are arranged in the directions indicated by arrows X and Y in FIG.
When the rows 8 are arranged, the pads 38 can be arranged at a high density (that is, a large number of pads 38 can be arranged within a unit length). As a result, even if the semiconductor chip 30 has a higher density and a higher number of pins, it is possible to easily cope with this.

【0020】続いて、上記構成とされたパッド38に設
けられるバンプ36(突起電極)について、図1に加え
図2乃至図5を用いて説明する。本実施例ではバンプ3
6としてスタッドバンプを採用しており、その形状を平
面視した状態において略長円形状に形成したことを特徴
とするものである(以下、このバンプ36を長円形状バ
ンプ36という)。即ち、図1乃至図3に示されるよう
に、長円形状バンプ36は長手方向とこれに直交する方
向でその径寸法が異なっており、具体的には長径RLと
短径RSとを有した構成となっている(RL>RS)。
Next, the bump 36 (protruding electrode) provided on the pad 38 having the above-described configuration will be described with reference to FIGS. 2 to 5 in addition to FIG. In this embodiment, the bump 3
A stud bump is adopted as 6 and is formed in a substantially elliptical shape when the shape is viewed in a plan view (hereinafter, this bump 36 is referred to as an elliptical bump 36). That is, as shown in FIGS. 1 to 3, the elliptical bump 36 has different diameters in the longitudinal direction and the direction perpendicular thereto, and specifically has a major diameter RL and a minor diameter RS. (RL> RS).

【0021】また、長円形状バンプ36は、下段部36
aと上段部36bとを有した形状とされており、下段部
36aが上記のように略長円形状とされており、その上
部に突設した上段部36bは略円柱形状とされている。
即ち、本実施例に係る長円形状バンプ36は、いわゆる
二段構造のバンプ形状とされている。この長円形状バン
プ36は、チップ本体32の回路形成面34に配設され
るが、回路形成面34の所定バンプ形成位置には、前記
した矩形状を有したした矩形状パッド38が形成されて
いる。よって、図6に示されるように、半導体チップ3
0を実装用基板46にフリップチップ実装した際、長円
形状バンプ36は各矩形状パッド38に接合され、これ
により半導体チップ30と実装用基板46は電気的に接
続された状態となる。
The oval-shaped bump 36 is connected to the lower portion 36.
a and an upper portion 36b, the lower portion 36a has a substantially elliptical shape as described above, and the upper portion 36b projecting above the upper portion has a substantially cylindrical shape.
That is, the elliptical bump 36 according to the present embodiment has a so-called two-stage bump shape. The elliptical bump 36 is provided on the circuit forming surface 34 of the chip body 32, and a rectangular pad 38 having the above-described rectangular shape is formed at a predetermined bump forming position on the circuit forming surface 34. ing. Therefore, as shown in FIG.
When 0 is flip-chip mounted on the mounting substrate 46, the elliptical bumps 36 are bonded to the respective rectangular pads 38, whereby the semiconductor chip 30 and the mounting substrate 46 are electrically connected.

【0022】このフリップチップ実装の際、長円形状バ
ンプ36は導電性を有した接着剤49により配線6に固
定される。上記のように、長円形状バンプ36は下段部
36aと上段部36bとを有した2段形状とされている
ため、接着剤49の乗りがよく確実に半導体チップ30
を実装用基板46に電気的及び機械的に接続することが
できる。また、はんだを用いることなく半導体チップ3
0を実装用基板46に搭載することができるため、鉛規
制に対しても対応することができる。
At the time of flip-chip mounting, the elliptical bump 36 is fixed to the wiring 6 by an adhesive 49 having conductivity. As described above, the elliptical bump 36 has a two-stage shape having the lower portion 36a and the upper portion 36b.
Can be electrically and mechanically connected to the mounting substrate 46. Also, the semiconductor chip 3 can be used without using solder.
Since 0 can be mounted on the mounting substrate 46, it is possible to comply with the lead regulation.

【0023】ここで、長円形状バンプ36と矩形状パッ
ド38との接合構造に注目し、以下説明する。先ず、長
円形状バンプ36と矩形状パッド38の大きさに注目す
ると、本実施例では、長円形状バンプ36の長径RLは
矩形状パッド38の長辺長WLに対して若干小さく設定
されており(RL<WL)、同様に長円形状バンプ36
の短径RSは矩形状パッド38の短辺長WSに対しても
若干小さく設定されている(RS<WS)。
The following description focuses on the bonding structure between the elliptical bump 36 and the rectangular pad 38. First, focusing on the sizes of the oval bump 36 and the rectangular pad 38, in this embodiment, the major axis RL of the oval bump 36 is set to be slightly smaller than the major side length WL of the rectangular pad 38. Cage (RL <WL), similarly oval bump 36
Is set slightly smaller than the short side length WS of the rectangular pad 38 (RS <WS).

【0024】この構成とすることにより、半導体チップ
30を実装用基板46にフリップチップ実装する際、位
置決め誤差及び取り付け誤差等が存在したとしても、確
実に半導体チップ30を実装用基板46に実装すること
が可能となる。次に、矩形状パッド38に対する長円形
状バンプ36の接合方向に注目する。前記のように、矩
形状パッド38は矩形状とされており、また長円形状バ
ンプ36は長円形状を有した形状とれさている。この長
円形状バンプ36を矩形状パッド38に接合する際、長
円形状バンプ36の長手方向と矩形状パッド38の長手
方向とが一致するよう接合される。
With this configuration, when the semiconductor chip 30 is flip-chip mounted on the mounting substrate 46, the semiconductor chip 30 is reliably mounted on the mounting substrate 46 even if there are positioning errors and mounting errors. It becomes possible. Next, attention is paid to the bonding direction of the elliptical bump 36 to the rectangular pad 38. As described above, the rectangular pad 38 has a rectangular shape, and the oval bump 36 has an oval shape. When joining the elliptical bump 36 to the rectangular pad 38, the elliptical bump 36 is joined so that the longitudinal direction of the elliptical bump 36 matches the longitudinal direction of the rectangular pad 38.

【0025】このように長円形状バンプ36を矩形状パ
ッド38に接合することにより、隣接する長円形状バン
プ36を近接して配設することが可能となり(即ち、バ
ンプ間ピッチを狭ピッチ化することができ)、よって長
円形状バンプ36を高密度に配置することができる。従
って、半導体チップ30が高密度化及び多ピン化して
も、これに十分に対応することができる。
By bonding the elliptical bumps 36 to the rectangular pads 38 in this manner, adjacent elliptical bumps 36 can be arranged close to each other (that is, the pitch between the bumps can be reduced. Therefore, the elliptical bumps 36 can be arranged at a high density. Therefore, even if the semiconductor chip 30 has a higher density and a higher number of pins, it can sufficiently cope with this.

【0026】また、上記のように半導体チップ30の高
密度化及び多ピン化に対応させるこためには、前記の長
手方向と直交する方向(即ち、図1に矢印X,Yで示す
方向)に長円形状バンプ36及び矩形状パッド38を狭
ピッチで配設することが重要である。これに対し長手方
向に関しては、これが直接に半導体チップ30の高密度
化及び多ピン化に影響を与えないため、この長手方向に
は長円形状バンプ36及び矩形状パッド38を長く形成
することが可能である。即ち、長円形状バンプ36の長
径RL及び矩形状パッド38の長辺長WLを長く形成し
ても、半導体チップ30の高密度化及び多ピン化が妨げ
られるようなことはない。
In order to cope with the increase in the density and the number of pins of the semiconductor chip 30 as described above, a direction perpendicular to the longitudinal direction (ie, a direction indicated by arrows X and Y in FIG. 1). It is important to dispose the oval bumps 36 and the rectangular pads 38 at a narrow pitch. On the other hand, in the longitudinal direction, since this does not directly affect the increase in the density and the number of pins of the semiconductor chip 30, it is necessary to form the oval bumps 36 and the rectangular pads 38 long in the longitudinal direction. It is possible. That is, even if the long diameter RL of the oval-shaped bump 36 and the long side length WL of the rectangular pad 38 are made long, the increase in the density and the number of pins of the semiconductor chip 30 are not hindered.

【0027】このため本実施例では、半導体チップ30
の小型化の妨げとならない範囲において、長円形状バン
プ36の長径RL及び矩形状パッド38の長辺長WLは
可能な限り長く形成した構成としている。この構成とす
るこにとより、半導体チップ30を実装用基板46に実
装した状態において、長円形状バンプ36と矩形状パッ
ド38の接合面積を大きく取ることができる。
For this reason, in this embodiment, the semiconductor chip 30
The long diameter RL of the elliptical bump 36 and the long side length WL of the rectangular pad 38 are formed as long as possible without hindering the miniaturization of the device. With this configuration, it is possible to increase the bonding area between the elliptical bump 36 and the rectangular pad 38 when the semiconductor chip 30 is mounted on the mounting substrate 46.

【0028】周知のように、バンプとパッドとの接合力
はバンプとパッドとの接合面積が増大する程強くなるた
め、上記した本実施例の構成とすることにより、隣接す
る長円形状バンプ36のピッチP3を小さくしても、長
円形状バンプ36と矩形状パッド38との接合力を大き
く維持させることができ、よってフリップチップ実装の
信頼性を向上させることができる。
As is well known, the bonding strength between the bump and the pad increases as the bonding area between the bump and the pad increases. Even if the pitch P3 is reduced, the bonding force between the elliptical bump 36 and the rectangular pad 38 can be maintained large, and the reliability of flip chip mounting can be improved.

【0029】続いて、上記した長円形状バンプ36の形
成方法について、図4及び図5を用いて説明する。前記
したように、本実施例で用いている長円形状バンプ36
は、スタッドバンプである。周知のように、一般的にス
タッドバンプはワイヤボンディング技術を利用して形成
される。本実施例における長円形状バンプ36も、一般
に用いられいるスタッドバンプと同様にワイヤボンディ
ング技術を利用して形成することができる。
Next, a method of forming the above-mentioned elliptical bump 36 will be described with reference to FIGS. As described above, the elliptical bump 36 used in this embodiment is used.
Is a stud bump. As is well known, stud bumps are generally formed using a wire bonding technique. The elliptical bump 36 in the present embodiment can also be formed by using a wire bonding technique, similarly to the commonly used stud bump.

【0030】以下、長円形状バンプ36の具体的な形成
方法について説明する。ワイヤボンディング技術を長円
形状バンプ36を形成するには、先ずワイヤボンディン
グ装置に設けられているキャピラリ40を矩形状パッド
38に押し当て、内部に挿通されたワイヤ(金線)42
を矩形状パッド38に超音波溶接する。この際、本実施
例では使用するキャピラリ40に、予め下段用キャビテ
ィ部44a及び上段用キャビティ部44bを形成してお
く。下段用キャビティ部44aは略半楕円球形状を有し
た凹部であり、その長径及び短径は前記した長円形状バ
ンプ36の長径RL及び短径RSに対応するよう設定さ
れている。また、上段用キャビティ部44bは、長円形
状バンプ36の上段部36bの形状に対応した円筒形状
とされている。
Hereinafter, a specific method of forming the oval bump 36 will be described. In order to form the elliptical bump 36 by the wire bonding technique, first, a capillary 40 provided in a wire bonding apparatus is pressed against a rectangular pad 38, and a wire (gold wire) 42 inserted inside is formed.
Is ultrasonically welded to the rectangular pad 38. At this time, in this embodiment, the lower cavity portion 44a and the upper cavity portion 44b are formed in advance in the capillary 40 used. The lower cavity portion 44a is a concave portion having a substantially semi-elliptical spherical shape, and its major axis and minor axis are set to correspond to the major axis RL and minor axis RS of the above-described elliptical bump 36. The upper cavity portion 44b has a cylindrical shape corresponding to the shape of the upper portion 36b of the oval bump 36.

【0031】よって、キャピラリ40を矩形状パッド3
8に押し当て金線42を矩形状パッド38に超音波溶接
することにより、自動的に図2及び図3に示された長円
形状バンプ36が形成される。即ち、従来から一般に用
いられているワイヤボンディング装置に配設されている
ワイヤボンディング用のキャピラリを、図4及び図5に
示されるキャピラリ40に取り替えるのみで、本実施例
で用いる長円形状バンプ36を形成することができる。
Therefore, the capillary 40 is connected to the rectangular pad 3
The elliptical bump 36 shown in FIGS. 2 and 3 is automatically formed by ultrasonically welding the gold wire 42 to the rectangular pad 38 at 8. That is, the capillary for wire bonding provided in the wire bonding apparatus generally used in the related art is simply replaced with the capillary 40 shown in FIGS. Can be formed.

【0032】これにより、半導体製造設備を大きく変更
することなく、かつ高いスループットで長円形状バンプ
36を形成することができ、よって製造される半導体チ
ップ30のコスト低減を図ることができる。次に、図1
乃至図6を用いて説明した半導体チップ30の変形例に
ついて説明する。
As a result, the elliptical bump 36 can be formed at a high throughput without largely changing the semiconductor manufacturing equipment, and the cost of the manufactured semiconductor chip 30 can be reduced. Next, FIG.
A modification of the semiconductor chip 30 described with reference to FIG. 6 will be described.

【0033】図7は、先に説明した半導体チップ30の
変形例である半導体チップ50を示している。尚、図7
において、図1乃至図6を用いて説明した半導体チップ
30の構成と同一構成については同一符号を付して、そ
の説明を省略する。本変形例では、チップ本体32に配
設される長円形状パッド52及び矩形状パッド54の夫
々の長手方向が、チップ本体32の中心位置に対して放
射状に向くよう構成したことを特徴とするものである。
この構成とすることにより、半導体チップ50を実装用
基板に実装した際の信頼性を向上させることができる。
以下、この理由について説明する。
FIG. 7 shows a semiconductor chip 50 which is a modification of the semiconductor chip 30 described above. Note that FIG.
In FIG. 6, the same components as those of the semiconductor chip 30 described with reference to FIGS. The present modification is characterized in that the longitudinal direction of each of the elliptical pad 52 and the rectangular pad 54 provided on the chip main body 32 is radially oriented with respect to the center position of the chip main body 32. Things.
With this configuration, the reliability when the semiconductor chip 50 is mounted on the mounting substrate can be improved.
Hereinafter, the reason will be described.

【0034】半導体チップ30は、加熱することにより
熱膨張する。この際、チップ本体32は図7に矢印で示
されるように放射状に熱膨張する。よって、半導体チッ
プ30を実装用基板に実装した後に加熱処理が行なわれ
ると、各長円形状パッド52にもチップ本体32の中心
に対し放射方向に応力が印加されることとなる。ここ
で、長円形状パッド52の剥離強さについて考察する
と、長円形状パッド52の長手方向(図7に矢印Aで示
す方向)に対する剥離強さは、長円形状パッド52の長
手方向に直交する方向(図7に矢印Bで示す方向)に対
する剥離強さに対して強くなっている。
The semiconductor chip 30 thermally expands when heated. At this time, the chip body 32 expands radially as indicated by arrows in FIG. Therefore, when the heat treatment is performed after the semiconductor chip 30 is mounted on the mounting substrate, a stress is also applied to each oval pad 52 in the radial direction with respect to the center of the chip body 32. Here, considering the peel strength of the oval pad 52, the peel strength of the oval pad 52 in the longitudinal direction (the direction indicated by the arrow A in FIG. 7) is orthogonal to the longitudinal direction of the oval pad 52. (The direction indicated by arrow B in FIG. 7).

【0035】よって本変形例のように、チップ本体32
に配設される長円形状パッド52及び矩形状パッド54
の夫々の長手方向がチップ本体32の中心位置に対して
放射方向に向くよう構成することにより、実装後におい
て半導体チップ30に加熱処理が実施されても、チップ
本体32の熱膨張方向に対し各長円形状パッド52はそ
の剥離強さが大きくなっているため、半導体チップ30
が実装用基板から離脱することを防止することができ
る。よって、本変形例の構成とすることにより、半導体
チップ50を実装用基板に実装した際の信頼性を向上さ
せることが可能となる。
Therefore, as in this modification, the chip body 32
Oval pad 52 and rectangular pad 54 disposed on
Are arranged so that the respective longitudinal directions thereof are directed radially with respect to the center position of the chip main body 32. Since the peeling strength of the oval pad 52 is large, the semiconductor chip 30
Can be prevented from separating from the mounting substrate. Therefore, by adopting the configuration of the present modified example, it is possible to improve the reliability when the semiconductor chip 50 is mounted on the mounting substrate.

【0036】尚、上記した実施例においては、半導体装
置としてベアチップ状態の半導体チップ30,50を例
に挙げて説明したが、本発明の適用はこれに限定される
ものではなく、例えばBGA(Ball Grid Array) 等のバ
ンプ(突起電極)を有した半導体装置に広く適用できる
ものである。また、上記した実施例では、長円形状バン
プ36,52をスタッドバンプとしワイヤボンディング
技術を用いて形成する方法を例に挙げて説明したが、長
円形状バンプはスタッドバンプに限定されるものではな
く、はんだバンプ等の他の構成のバンプを用いることも
可能である。また、その製造方法も、メッキ法,転写法
等の種々のバンプ形成方法を用いることも可能である。
In the above-described embodiment, the semiconductor devices 30 and 50 in a bare chip state have been described as examples of the semiconductor device. However, the application of the present invention is not limited to this. It can be widely applied to semiconductor devices having bumps (protruding electrodes) such as a Grid Array. Further, in the above-described embodiment, the method in which the oval bumps 36 and 52 are formed as stud bumps using the wire bonding technique has been described as an example. However, the oval bumps are not limited to the stud bumps. Instead, bumps having other configurations such as solder bumps can be used. Also, as the manufacturing method, various bump forming methods such as a plating method and a transfer method can be used.

【0037】[0037]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項1記載の発
明によれば、隣接する突起電極を近接して配設すること
が可能となり、突起電極を高密度に配置することができ
るため、半導体装置の小型化及び多ピン化に容易に対応
することができる。
According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, it is possible to dispose the adjacent protruding electrodes in close proximity, and to arrange the protruding electrodes at a high density. Can be handled.

【0038】また、請求項2記載の発明によれば、隣接
する突起電極を近接して配設することが可能となり、突
起電極を高密度に配置することができる。また、長手方
向に対しては突起電極は長く形成することが可能である
ため、隣接する突起電極間の距離を短くしても突起電極
とパッドとの接合面積は広くすることができ、よって突
起電極とパッドとの接合力を大きく維持させることがで
きる。
Further, according to the second aspect of the present invention, it is possible to arrange the adjacent protruding electrodes close to each other, and it is possible to arrange the protruding electrodes at a high density. Further, since the protruding electrode can be formed longer in the longitudinal direction, the bonding area between the protruding electrode and the pad can be increased even if the distance between the adjacent protruding electrodes is shortened. The bonding strength between the electrode and the pad can be kept large.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である半導体チップの底面を
拡大して示す図である。
FIG. 1 is an enlarged view showing a bottom surface of a semiconductor chip according to an embodiment of the present invention.

【図2】本発明の一実施例である半導体チップに設けら
れる長円形状バンプの正面図である。
FIG. 2 is a front view of an elliptical bump provided on a semiconductor chip according to one embodiment of the present invention.

【図3】本発明の一実施例である半導体チップに設けら
れる長円形状バンプの側面図である。
FIG. 3 is a side view of an elliptical bump provided on a semiconductor chip according to one embodiment of the present invention.

【図4】本発明の一実施例である半導体チップに設けら
れる長円形状バンプを形成する際に用いられるキャピラ
リの横断面図である。
FIG. 4 is a cross-sectional view of a capillary used when forming an elliptical bump provided on a semiconductor chip according to one embodiment of the present invention.

【図5】本発明の一実施例である半導体チップに設けら
れる長円形状バンプを形成する際に用いられるキャピラ
リの縦断面図である。
FIG. 5 is a longitudinal sectional view of a capillary used when forming an elliptical bump provided on a semiconductor chip according to one embodiment of the present invention.

【図6】本発明の一実施例である半導体チップが実装用
基板にフリップチップ実装された状態を示す図である。
FIG. 6 is a diagram showing a state in which a semiconductor chip according to one embodiment of the present invention is flip-chip mounted on a mounting substrate.

【図7】本発明の変形例である半導体チップの底面を示
す図である。
FIG. 7 is a diagram showing a bottom surface of a semiconductor chip which is a modification of the present invention.

【図8】従来の一例である半導体チップが実装用基板に
フリップチップ実装された状態を示す図である。
FIG. 8 is a view showing a state in which a semiconductor chip as an example of the related art is flip-chip mounted on a mounting substrate.

【図9】従来の一例である半導体チップの底面を拡大し
て示す図である(その1)。
FIG. 9 is an enlarged view of a bottom surface of a semiconductor chip as an example of the related art (part 1).

【図10】従来の一例である半導体チップの底面を拡大
して示す図である(その2)。
FIG. 10 is an enlarged view showing a bottom surface of a semiconductor chip as an example of the related art (part 2).

【符号の説明】[Explanation of symbols]

30,50 半導体チップ 32 チップ本体 36,52 長円形状バンプ 38,54 矩形状パッド 40 キャピラリ 42 金線 44 キャビティ部 46 実装用基板 47 基板本体 48 配線 30, 50 Semiconductor chip 32 Chip main body 36, 52 Elliptical bump 38, 54 Rectangular pad 40 Capillary 42 Gold wire 44 Cavity 46 Mounting substrate 47 Substrate main body 48 Wiring

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の突起電極を有する半導体装置にお
いて、 前記突起電極の形状を長円形状とし、該各突起電極の長
手方向が互いに平行となるよう列設した構成としたこと
を特徴とする半導体装置。
1. A semiconductor device having a plurality of protruding electrodes, wherein the protruding electrodes have an elliptical shape, and the protruding electrodes are arranged in rows so that the longitudinal directions thereof are parallel to each other. Semiconductor device.
【請求項2】 複数のパッドを有すると共に、該パッド
上に突起電極を配設した構成の半導体装置において、 前記突起電極の形状を長円形状とすると共に前記パッド
の形状を矩形状とし、かつ、前記パッドの長手方向と前
記突起電極の長手方向とが一致するよう、前記突起電極
を前記パッドに配設したことを特徴とする半導体装置。
2. A semiconductor device having a plurality of pads and a projection electrode disposed on the pad, wherein the projection electrode has an elliptical shape, the pad has a rectangular shape, and A semiconductor device, wherein the protruding electrode is disposed on the pad such that a longitudinal direction of the pad coincides with a longitudinal direction of the protruding electrode.
JP30880197A 1997-11-11 1997-11-11 Semiconductor device Expired - Fee Related JP3416040B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30880197A JP3416040B2 (en) 1997-11-11 1997-11-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30880197A JP3416040B2 (en) 1997-11-11 1997-11-11 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH11145199A true JPH11145199A (en) 1999-05-28
JP3416040B2 JP3416040B2 (en) 2003-06-16

Family

ID=17985481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30880197A Expired - Fee Related JP3416040B2 (en) 1997-11-11 1997-11-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3416040B2 (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009347A (en) * 2000-06-26 2002-01-11 Koha Co Ltd LED light source and method of manufacturing the same
JP2002009349A (en) * 2000-06-26 2002-01-11 Koha Co Ltd LED surface light emitting device and method of manufacturing the same
US6822164B2 (en) 2002-01-25 2004-11-23 Seiko Epson Corporation Semiconductor device and electro-optical device including the same
KR100464218B1 (en) * 2000-10-12 2005-01-03 가부시키가이샤 무라타 세이사쿠쇼 Connection structure of pad electrodes
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007027481A (en) * 2005-07-19 2007-02-01 Seiko Epson Corp Semiconductor device
JP2007043071A (en) * 2005-07-06 2007-02-15 Seiko Epson Corp Semiconductor device
JP2007149865A (en) * 2005-11-25 2007-06-14 Seiko Epson Corp Semiconductor device and method for manufacturing electronic device
JP2007214587A (en) * 2000-12-29 2007-08-23 Samsung Electronics Co Ltd Semiconductor assembly
US7777334B2 (en) 2005-07-06 2010-08-17 Seiko Epson Corporation Semiconductor device having active element formation region provided under a bump pad
DE102012100793A1 (en) * 2011-09-09 2013-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing and mounting the same
CN103594443A (en) * 2012-08-17 2014-02-19 台湾积体电路制造股份有限公司 Bonded structure for package and substrate
US8878365B2 (en) 2005-07-13 2014-11-04 Seiko Epson Corporation Semiconductor device having a conductive layer reliably formed under an electrode pad
US9397059B2 (en) 2012-08-17 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9515038B2 (en) 2011-06-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9741659B2 (en) 2011-10-07 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9748188B2 (en) 2012-07-31 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102900182B1 (en) 2021-03-11 2025-12-15 삼성전자주식회사 Semiconductor package

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009349A (en) * 2000-06-26 2002-01-11 Koha Co Ltd LED surface light emitting device and method of manufacturing the same
JP2002009347A (en) * 2000-06-26 2002-01-11 Koha Co Ltd LED light source and method of manufacturing the same
KR100464218B1 (en) * 2000-10-12 2005-01-03 가부시키가이샤 무라타 세이사쿠쇼 Connection structure of pad electrodes
JP2007214587A (en) * 2000-12-29 2007-08-23 Samsung Electronics Co Ltd Semiconductor assembly
US6822164B2 (en) 2002-01-25 2004-11-23 Seiko Epson Corporation Semiconductor device and electro-optical device including the same
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7777334B2 (en) 2005-07-06 2010-08-17 Seiko Epson Corporation Semiconductor device having active element formation region provided under a bump pad
JP2007043071A (en) * 2005-07-06 2007-02-15 Seiko Epson Corp Semiconductor device
US8878365B2 (en) 2005-07-13 2014-11-04 Seiko Epson Corporation Semiconductor device having a conductive layer reliably formed under an electrode pad
US8441125B2 (en) 2005-07-19 2013-05-14 Seiko Epson Corporation Semiconductor device
JP2007027481A (en) * 2005-07-19 2007-02-01 Seiko Epson Corp Semiconductor device
US7936064B2 (en) 2005-07-19 2011-05-03 Seiko Epson Corporation Semiconductor device
JP2007149865A (en) * 2005-11-25 2007-06-14 Seiko Epson Corp Semiconductor device and method for manufacturing electronic device
US9515038B2 (en) 2011-06-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
DE102012100793A1 (en) * 2011-09-09 2013-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing and mounting the same
US8598691B2 (en) 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
DE102012100793B4 (en) 2011-09-09 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, assembled semiconductor device and method of manufacturing and assembling the same
US9741659B2 (en) 2011-10-07 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US10163839B2 (en) 2012-07-31 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US9748188B2 (en) 2012-07-31 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device
US10515917B2 (en) 2012-07-31 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9397059B2 (en) 2012-08-17 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US10468366B2 (en) 2012-08-17 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US11088102B2 (en) 2012-08-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
CN103594443A (en) * 2012-08-17 2014-02-19 台湾积体电路制造股份有限公司 Bonded structure for package and substrate

Also Published As

Publication number Publication date
JP3416040B2 (en) 2003-06-16

Similar Documents

Publication Publication Date Title
JP3416040B2 (en) Semiconductor device
US6307256B1 (en) Semiconductor package with a stacked chip on a leadframe
JP5271088B2 (en) Microelectronic assembly laminated with ultrafine pitch wiring and manufacturing method thereof
US6734557B2 (en) Semiconductor device
JP3634737B2 (en) Semiconductor device assembly
KR20150041029A (en) BVA interposer
US20020192855A1 (en) Semiconductor device and method for manufacturing the same
JP3851797B2 (en) Ball grid array package and circuit board used therefor
JP2738568B2 (en) Semiconductor chip module
JP2013515371A (en) Microelectronic assembly in which low-inductance coupling elements are joined
US6320254B1 (en) Plug structure
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
JP4042539B2 (en) CSP connection method
KR100299465B1 (en) How to mount the chip interconnect carrier and the spring contactor to the semiconductor device
JP2638557B2 (en) Semiconductor device
JPH0563138A (en) Semiconductor integrated circuit device
JP2006066551A (en) Manufacturing method of semiconductor device
JP2003249621A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2000124348A (en) VLSI package
JPH0851180A (en) Semiconductor device
JP3055496B2 (en) Semiconductor device mounting structure
JPH10242328A (en) Circuit board, circuit module having this circuit board, and electronic device having this circuit module
JP3647665B2 (en) Manufacturing method of semiconductor device
JP3067364B2 (en) Semiconductor device with metal bump electrode
JPH11251471A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees