JPH11145199A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11145199A JPH11145199A JP9308801A JP30880197A JPH11145199A JP H11145199 A JPH11145199 A JP H11145199A JP 9308801 A JP9308801 A JP 9308801A JP 30880197 A JP30880197 A JP 30880197A JP H11145199 A JPH11145199 A JP H11145199A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- pad
- elliptical
- semiconductor chip
- rectangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は外部接続端子として突起電極（バン
プ）を有した半導体装置に関し、信頼性の高いフリップ
チップ実装を可能とすることを課題とする。 【解決手段】チップ本体３２に複数のパッドが形成され
ると共に、このパッド上にバンプを配設した構成の半導
体装置において、バンプの形状を長円形状とすることに
より長円形状バンプ３６を形成すると共にパッドの形状
を矩形状とすることにより矩形状パッド３８を形成す
る。そして、この長円形状バンプ３６の長手方向と矩形
状パッド３８の長手方向とが一致するよう、長円形状バ
ンプ３６を矩形状パッド３８に配設する。
プ）を有した半導体装置に関し、信頼性の高いフリップ
チップ実装を可能とすることを課題とする。 【解決手段】チップ本体３２に複数のパッドが形成され
ると共に、このパッド上にバンプを配設した構成の半導
体装置において、バンプの形状を長円形状とすることに
より長円形状バンプ３６を形成すると共にパッドの形状
を矩形状とすることにより矩形状パッド３８を形成す
る。そして、この長円形状バンプ３６の長手方向と矩形
状パッド３８の長手方向とが一致するよう、長円形状バ
ンプ３６を矩形状パッド３８に配設する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に外部接続端子として突起電極（バンプ）を有した半
導体装置に関する。近年、半導体装置の高密度化及び小
型化が急速な勢いで進んでおり、これに伴い半導体装置
に配設される外部接続端子数は増大し、よって外部接続
端子の端子間ピッチは狭ピッチ化する傾向にある。
特に外部接続端子として突起電極（バンプ）を有した半
導体装置に関する。近年、半導体装置の高密度化及び小
型化が急速な勢いで進んでおり、これに伴い半導体装置
に配設される外部接続端子数は増大し、よって外部接続
端子の端子間ピッチは狭ピッチ化する傾向にある。
【０００２】このため、半導体装置の外部接続端子とし
てバンプ（突起電極）を設けると共に、これを実装用基
板にフリップチップ実装する実装構造が提案されまた実
施されている。
てバンプ（突起電極）を設けると共に、これを実装用基
板にフリップチップ実装する実装構造が提案されまた実
施されている。
【０００３】
【従来の技術】図８は、従来の半導体装置８（以下の説
明では、半導体装置として半導体チップを用いた例につ
いて説明する）を実装用基板２にフリップチップ実装し
た状態を示している。実装用基板２は、樹脂或いはセラ
ミック製の基板本体４の上面に配線６が所定のパターン
で形成されている。また、半導体チップ８は、図９に示
すように、チップ本体１２（基板）の回路形成面１４に
突起電極となる複数のバンプ１０（梨地で示す）が配設
されている。
明では、半導体装置として半導体チップを用いた例につ
いて説明する）を実装用基板２にフリップチップ実装し
た状態を示している。実装用基板２は、樹脂或いはセラ
ミック製の基板本体４の上面に配線６が所定のパターン
で形成されている。また、半導体チップ８は、図９に示
すように、チップ本体１２（基板）の回路形成面１４に
突起電極となる複数のバンプ１０（梨地で示す）が配設
されている。
【０００４】バンプ１０はスタッドバンプであり、ワイ
ヤボンディング技術を利用して形成されている。このバ
ンプ１０は、下段部１０ａと上段部１０ｂとを有した形
状とされており、特に下段部１０ａは略半球形状とされ
ている。前記のように、バンプ１０はチップ本体１２の
回路形成面１４に配設されるが、チップ本体１２のバン
プ形成位置にはパッド１６が形成されている。よって、
バンプ１０はパッド１６に接合されることにより、チッ
プ本体１２に接合された構成となる。
ヤボンディング技術を利用して形成されている。このバ
ンプ１０は、下段部１０ａと上段部１０ｂとを有した形
状とされており、特に下段部１０ａは略半球形状とされ
ている。前記のように、バンプ１０はチップ本体１２の
回路形成面１４に配設されるが、チップ本体１２のバン
プ形成位置にはパッド１６が形成されている。よって、
バンプ１０はパッド１６に接合されることにより、チッ
プ本体１２に接合された構成となる。
【０００５】このパッド１６の形状は、図９に示される
ように、バンプ１０の形状（即ち、下段部１０ａの略半
球形状）に対応するよう平面視した状態で円形状に形成
されていた。また、上記のようにパッド１６はバンプ１
０が接合されるものであるため、位置決め誤差及び取り
付け誤差等を考慮して、パッド１６の直径Ｗ１はバンプ
１０の径寸法Ｒ１に対して大きく設定されていた（Ｗ１
＞Ｒ１）。
ように、バンプ１０の形状（即ち、下段部１０ａの略半
球形状）に対応するよう平面視した状態で円形状に形成
されていた。また、上記のようにパッド１６はバンプ１
０が接合されるものであるため、位置決め誤差及び取り
付け誤差等を考慮して、パッド１６の直径Ｗ１はバンプ
１０の径寸法Ｒ１に対して大きく設定されていた（Ｗ１
＞Ｒ１）。
【０００６】上記構成とされた半導体チップ８は、実装
用基板２にフリップチップ実装されるが、この実装状態
においてバンプ１０は導電性を有した接着剤２６により
配線６に固定される。これにより、半導体チップ８はフ
リップチップ実装用基板２に電気的及び機械的に接続さ
れた構成とされていた。ところで、半導体チップ８の高
密度化が近年程進んでいない従来では、半導体チップ８
のピン数は少なく、よって隣接するパッド１６間のピッ
チＰ１は広く取ることができた。
用基板２にフリップチップ実装されるが、この実装状態
においてバンプ１０は導電性を有した接着剤２６により
配線６に固定される。これにより、半導体チップ８はフ
リップチップ実装用基板２に電気的及び機械的に接続さ
れた構成とされていた。ところで、半導体チップ８の高
密度化が近年程進んでいない従来では、半導体チップ８
のピン数は少なく、よって隣接するパッド１６間のピッ
チＰ１は広く取ることができた。
【０００７】よって、各パッド１６の面積（直径Ｗ１）
を大きくとることができ、これに伴いバンプ１０の形状
（径寸法Ｒ１）も大きくすることができた。このため、
バンプ１０をパッド１６に接合した時におけるバンプ１
０とパッド１６の接合面積を大きく取ることができ、よ
って接合力の強い信頼性の高い接合を行なうことができ
た。
を大きくとることができ、これに伴いバンプ１０の形状
（径寸法Ｒ１）も大きくすることができた。このため、
バンプ１０をパッド１６に接合した時におけるバンプ１
０とパッド１６の接合面積を大きく取ることができ、よ
って接合力の強い信頼性の高い接合を行なうことができ
た。
【０００８】
【発明が解決しようとする課題】しかるに、近年の半導
体チップの急激な高密度化及び小型化に伴い、半導体チ
ップに設けられるピン数は増大する傾向にある。図１０
は、図９に示した半導体チップ８に対し、多ピン化が図
られた、従来の半導体チップ１８を示している。上記の
ように、半導体チップ１８が小型化しかつ多ピン化が図
られると、チップ本体１２に配設されるパッド２２の隣
接ピッチＰ２は、図９に示した半導体チップ８のパッド
１６間のピッチＰ１に比べて必然的に狭くなる（Ｐ２＜
Ｐ２）。
体チップの急激な高密度化及び小型化に伴い、半導体チ
ップに設けられるピン数は増大する傾向にある。図１０
は、図９に示した半導体チップ８に対し、多ピン化が図
られた、従来の半導体チップ１８を示している。上記の
ように、半導体チップ１８が小型化しかつ多ピン化が図
られると、チップ本体１２に配設されるパッド２２の隣
接ピッチＰ２は、図９に示した半導体チップ８のパッド
１６間のピッチＰ１に比べて必然的に狭くなる（Ｐ２＜
Ｐ２）。
【０００９】また、隣接するパッド２２が干渉すること
は許されないため、上記のようにパッド間ピッチＰ２が
小さくなることにより各パッド２２の面積（直径Ｗ２）
も小さくなる。また、このように各パッド２２の面積
（直径Ｗ２）が小さくなることに伴い、バンプ２０の形
状（径寸法Ｒ２）も小さくせざるおえなくなる。このた
め、図１０に示す半導体チップ１８では、バンプ２０を
パッド２２に接合した際、バンプ２０とパッド２２との
接合面積は小さくなり、バンプ２０とパッド２２との間
における接合力は低下してしまう。よって、半導体チッ
プ１８は実装用基板２から離脱し易くなり、フリップチ
ップ実装の信頼性が低下してしまうという問題点があっ
た。
は許されないため、上記のようにパッド間ピッチＰ２が
小さくなることにより各パッド２２の面積（直径Ｗ２）
も小さくなる。また、このように各パッド２２の面積
（直径Ｗ２）が小さくなることに伴い、バンプ２０の形
状（径寸法Ｒ２）も小さくせざるおえなくなる。このた
め、図１０に示す半導体チップ１８では、バンプ２０を
パッド２２に接合した際、バンプ２０とパッド２２との
接合面積は小さくなり、バンプ２０とパッド２２との間
における接合力は低下してしまう。よって、半導体チッ
プ１８は実装用基板２から離脱し易くなり、フリップチ
ップ実装の信頼性が低下してしまうという問題点があっ
た。
【００１０】本発明は上記の点に鑑みてなされたもので
あり、信頼性の高いフリップチップ実装を可能とした半
導体装置を提供することを目的とする。
あり、信頼性の高いフリップチップ実装を可能とした半
導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明では、次の手段を講じたことを特徴とするもの
である。請求項１記載の発明では、複数の突起電極を有
する半導体装置において、前記突起電極の形状を長円形
状とし、この各突起電極の長手方向が互いに平行となる
よう列設した構成としたことを特徴とするものである。
に本発明では、次の手段を講じたことを特徴とするもの
である。請求項１記載の発明では、複数の突起電極を有
する半導体装置において、前記突起電極の形状を長円形
状とし、この各突起電極の長手方向が互いに平行となる
よう列設した構成としたことを特徴とするものである。
【００１２】また、請求項２記載の発明では、複数のパ
ッドを有すると共に、このパッド上に突起電極を配設し
た構成の半導体装置において、前記突起電極の形状を長
円形状とすると共に前記パッドの形状を矩形状とし、か
つ、前記パッドの長手方向と前記突起電極の長手方向と
が一致するよう、前記突起電極を前記パッドに配設した
ことを特徴とするものである。
ッドを有すると共に、このパッド上に突起電極を配設し
た構成の半導体装置において、前記突起電極の形状を長
円形状とすると共に前記パッドの形状を矩形状とし、か
つ、前記パッドの長手方向と前記突起電極の長手方向と
が一致するよう、前記突起電極を前記パッドに配設した
ことを特徴とするものである。
【００１３】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、突起電極の形状を長円形状
とし、この各突起電極の長手方向が互いに平行となるよ
う列設したことにより、隣接する突起電極を近接して配
設することが可能となり、突起電極を高密度に配置する
ことができる。これにより、半導体装置の小型化及び多
ピン化に容易に対応することができる。
求項１記載の発明によれば、突起電極の形状を長円形状
とし、この各突起電極の長手方向が互いに平行となるよ
う列設したことにより、隣接する突起電極を近接して配
設することが可能となり、突起電極を高密度に配置する
ことができる。これにより、半導体装置の小型化及び多
ピン化に容易に対応することができる。
【００１４】また、請求項２記載の発明によれば、突起
電極の形状を長円形状とすると共にパッドの形状を矩形
状とし、かつパッドの長手方向と突起電極の長手方向と
が一致するよう突起電極をパッドに配設したことによ
り、隣接する突起電極を近接して配設することが可能と
なり、突起電極を高密度に配置することができる。
電極の形状を長円形状とすると共にパッドの形状を矩形
状とし、かつパッドの長手方向と突起電極の長手方向と
が一致するよう突起電極をパッドに配設したことによ
り、隣接する突起電極を近接して配設することが可能と
なり、突起電極を高密度に配置することができる。
【００１５】また、長手方向に対しては突起電極は長く
形成することが可能であるため、上記のように隣接する
突起電極間の距離を短くしても、突起電極とパッドとの
接合面積は広くすることができ、よって突起電極とパッ
ドとの接合力を大きく維持させることができる。
形成することが可能であるため、上記のように隣接する
突起電極間の距離を短くしても、突起電極とパッドとの
接合面積は広くすることができ、よって突起電極とパッ
ドとの接合力を大きく維持させることができる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は、本発明の一実施例であ
る半導体装置（以下の説明では、半導体装置として半導
体チップ３０を用いた例について説明する）の部分拡大
図であり、図６は半導体チップ３０を実装用基板４６に
フリップチップ実装した状態を示している。
て図面と共に説明する。図１は、本発明の一実施例であ
る半導体装置（以下の説明では、半導体装置として半導
体チップ３０を用いた例について説明する）の部分拡大
図であり、図６は半導体チップ３０を実装用基板４６に
フリップチップ実装した状態を示している。
【００１７】半導体チップ３０は、いわゆるベアチップ
であり、例えばシリコン或いはガリウム−砒素よりなる
チップ本体３４（基板）の回路形成面３４に所定の回路
が形成されると共に、回路形成部分を囲繞するように複
数のパッド３８が形成されている。本実施例では、この
パッド３８の形状を矩形状（即ち、長方形状）としたこ
とを特徴の一つとしている。尚、以下この矩形状のパッ
ド３８を矩形状パッド３８と称する。
であり、例えばシリコン或いはガリウム−砒素よりなる
チップ本体３４（基板）の回路形成面３４に所定の回路
が形成されると共に、回路形成部分を囲繞するように複
数のパッド３８が形成されている。本実施例では、この
パッド３８の形状を矩形状（即ち、長方形状）としたこ
とを特徴の一つとしている。尚、以下この矩形状のパッ
ド３８を矩形状パッド３８と称する。
【００１８】このパッド３８の大きさは、短辺の長さＷ
Ｓ（短編長）が先に図１０を用いて説明した高密度化さ
れた半導体チップ１８のパッド径Ｗ２と略等しい寸法と
されている（ＷＳ≒Ｗ２）。これに対し長辺の長さＷＬ
（長辺長）は、半導体チップ１８のパッド径Ｗ２に比べ
て長い寸法に設定されている（ＷＬ＞Ｗ２）。また、各
パッド３８は、図１に示されるように、その長手方向が
互いに平行となるよう配設されている。これを換言すれ
ば、隣接する各パッド３８は、その長辺同志が互いに平
行に対向するよう列設されている。
Ｓ（短編長）が先に図１０を用いて説明した高密度化さ
れた半導体チップ１８のパッド径Ｗ２と略等しい寸法と
されている（ＷＳ≒Ｗ２）。これに対し長辺の長さＷＬ
（長辺長）は、半導体チップ１８のパッド径Ｗ２に比べ
て長い寸法に設定されている（ＷＬ＞Ｗ２）。また、各
パッド３８は、図１に示されるように、その長手方向が
互いに平行となるよう配設されている。これを換言すれ
ば、隣接する各パッド３８は、その長辺同志が互いに平
行に対向するよう列設されている。
【００１９】このように各パッド３８を列設させること
により、図中矢印Ｘ方向及び図中矢印Ｙ方向にパッド３
８を列設させる際、パッド３８を高密度に配設すること
ができる（即ち、単位長さ内に多数のパッド３８を配設
することができる）。これにより、半導体チップ３０が
高密度化及び多ピン化しても、これに容易に対応するこ
とが可能となる。
により、図中矢印Ｘ方向及び図中矢印Ｙ方向にパッド３
８を列設させる際、パッド３８を高密度に配設すること
ができる（即ち、単位長さ内に多数のパッド３８を配設
することができる）。これにより、半導体チップ３０が
高密度化及び多ピン化しても、これに容易に対応するこ
とが可能となる。
【００２０】続いて、上記構成とされたパッド３８に設
けられるバンプ３６（突起電極）について、図１に加え
図２乃至図５を用いて説明する。本実施例ではバンプ３
６としてスタッドバンプを採用しており、その形状を平
面視した状態において略長円形状に形成したことを特徴
とするものである（以下、このバンプ３６を長円形状バ
ンプ３６という）。即ち、図１乃至図３に示されるよう
に、長円形状バンプ３６は長手方向とこれに直交する方
向でその径寸法が異なっており、具体的には長径ＲＬと
短径ＲＳとを有した構成となっている（ＲＬ＞ＲＳ）。
けられるバンプ３６（突起電極）について、図１に加え
図２乃至図５を用いて説明する。本実施例ではバンプ３
６としてスタッドバンプを採用しており、その形状を平
面視した状態において略長円形状に形成したことを特徴
とするものである（以下、このバンプ３６を長円形状バ
ンプ３６という）。即ち、図１乃至図３に示されるよう
に、長円形状バンプ３６は長手方向とこれに直交する方
向でその径寸法が異なっており、具体的には長径ＲＬと
短径ＲＳとを有した構成となっている（ＲＬ＞ＲＳ）。
【００２１】また、長円形状バンプ３６は、下段部３６
ａと上段部３６ｂとを有した形状とされており、下段部
３６ａが上記のように略長円形状とされており、その上
部に突設した上段部３６ｂは略円柱形状とされている。
即ち、本実施例に係る長円形状バンプ３６は、いわゆる
二段構造のバンプ形状とされている。この長円形状バン
プ３６は、チップ本体３２の回路形成面３４に配設され
るが、回路形成面３４の所定バンプ形成位置には、前記
した矩形状を有したした矩形状パッド３８が形成されて
いる。よって、図６に示されるように、半導体チップ３
０を実装用基板４６にフリップチップ実装した際、長円
形状バンプ３６は各矩形状パッド３８に接合され、これ
により半導体チップ３０と実装用基板４６は電気的に接
続された状態となる。
ａと上段部３６ｂとを有した形状とされており、下段部
３６ａが上記のように略長円形状とされており、その上
部に突設した上段部３６ｂは略円柱形状とされている。
即ち、本実施例に係る長円形状バンプ３６は、いわゆる
二段構造のバンプ形状とされている。この長円形状バン
プ３６は、チップ本体３２の回路形成面３４に配設され
るが、回路形成面３４の所定バンプ形成位置には、前記
した矩形状を有したした矩形状パッド３８が形成されて
いる。よって、図６に示されるように、半導体チップ３
０を実装用基板４６にフリップチップ実装した際、長円
形状バンプ３６は各矩形状パッド３８に接合され、これ
により半導体チップ３０と実装用基板４６は電気的に接
続された状態となる。
【００２２】このフリップチップ実装の際、長円形状バ
ンプ３６は導電性を有した接着剤４９により配線６に固
定される。上記のように、長円形状バンプ３６は下段部
３６ａと上段部３６ｂとを有した２段形状とされている
ため、接着剤４９の乗りがよく確実に半導体チップ３０
を実装用基板４６に電気的及び機械的に接続することが
できる。また、はんだを用いることなく半導体チップ３
０を実装用基板４６に搭載することができるため、鉛規
制に対しても対応することができる。
ンプ３６は導電性を有した接着剤４９により配線６に固
定される。上記のように、長円形状バンプ３６は下段部
３６ａと上段部３６ｂとを有した２段形状とされている
ため、接着剤４９の乗りがよく確実に半導体チップ３０
を実装用基板４６に電気的及び機械的に接続することが
できる。また、はんだを用いることなく半導体チップ３
０を実装用基板４６に搭載することができるため、鉛規
制に対しても対応することができる。
【００２３】ここで、長円形状バンプ３６と矩形状パッ
ド３８との接合構造に注目し、以下説明する。先ず、長
円形状バンプ３６と矩形状パッド３８の大きさに注目す
ると、本実施例では、長円形状バンプ３６の長径ＲＬは
矩形状パッド３８の長辺長ＷＬに対して若干小さく設定
されており（ＲＬ＜ＷＬ）、同様に長円形状バンプ３６
の短径ＲＳは矩形状パッド３８の短辺長ＷＳに対しても
若干小さく設定されている（ＲＳ＜ＷＳ）。
ド３８との接合構造に注目し、以下説明する。先ず、長
円形状バンプ３６と矩形状パッド３８の大きさに注目す
ると、本実施例では、長円形状バンプ３６の長径ＲＬは
矩形状パッド３８の長辺長ＷＬに対して若干小さく設定
されており（ＲＬ＜ＷＬ）、同様に長円形状バンプ３６
の短径ＲＳは矩形状パッド３８の短辺長ＷＳに対しても
若干小さく設定されている（ＲＳ＜ＷＳ）。
【００２４】この構成とすることにより、半導体チップ
３０を実装用基板４６にフリップチップ実装する際、位
置決め誤差及び取り付け誤差等が存在したとしても、確
実に半導体チップ３０を実装用基板４６に実装すること
が可能となる。次に、矩形状パッド３８に対する長円形
状バンプ３６の接合方向に注目する。前記のように、矩
形状パッド３８は矩形状とされており、また長円形状バ
ンプ３６は長円形状を有した形状とれさている。この長
円形状バンプ３６を矩形状パッド３８に接合する際、長
円形状バンプ３６の長手方向と矩形状パッド３８の長手
方向とが一致するよう接合される。
３０を実装用基板４６にフリップチップ実装する際、位
置決め誤差及び取り付け誤差等が存在したとしても、確
実に半導体チップ３０を実装用基板４６に実装すること
が可能となる。次に、矩形状パッド３８に対する長円形
状バンプ３６の接合方向に注目する。前記のように、矩
形状パッド３８は矩形状とされており、また長円形状バ
ンプ３６は長円形状を有した形状とれさている。この長
円形状バンプ３６を矩形状パッド３８に接合する際、長
円形状バンプ３６の長手方向と矩形状パッド３８の長手
方向とが一致するよう接合される。
【００２５】このように長円形状バンプ３６を矩形状パ
ッド３８に接合することにより、隣接する長円形状バン
プ３６を近接して配設することが可能となり（即ち、バ
ンプ間ピッチを狭ピッチ化することができ）、よって長
円形状バンプ３６を高密度に配置することができる。従
って、半導体チップ３０が高密度化及び多ピン化して
も、これに十分に対応することができる。
ッド３８に接合することにより、隣接する長円形状バン
プ３６を近接して配設することが可能となり（即ち、バ
ンプ間ピッチを狭ピッチ化することができ）、よって長
円形状バンプ３６を高密度に配置することができる。従
って、半導体チップ３０が高密度化及び多ピン化して
も、これに十分に対応することができる。
【００２６】また、上記のように半導体チップ３０の高
密度化及び多ピン化に対応させるこためには、前記の長
手方向と直交する方向（即ち、図１に矢印Ｘ，Ｙで示す
方向）に長円形状バンプ３６及び矩形状パッド３８を狭
ピッチで配設することが重要である。これに対し長手方
向に関しては、これが直接に半導体チップ３０の高密度
化及び多ピン化に影響を与えないため、この長手方向に
は長円形状バンプ３６及び矩形状パッド３８を長く形成
することが可能である。即ち、長円形状バンプ３６の長
径ＲＬ及び矩形状パッド３８の長辺長ＷＬを長く形成し
ても、半導体チップ３０の高密度化及び多ピン化が妨げ
られるようなことはない。
密度化及び多ピン化に対応させるこためには、前記の長
手方向と直交する方向（即ち、図１に矢印Ｘ，Ｙで示す
方向）に長円形状バンプ３６及び矩形状パッド３８を狭
ピッチで配設することが重要である。これに対し長手方
向に関しては、これが直接に半導体チップ３０の高密度
化及び多ピン化に影響を与えないため、この長手方向に
は長円形状バンプ３６及び矩形状パッド３８を長く形成
することが可能である。即ち、長円形状バンプ３６の長
径ＲＬ及び矩形状パッド３８の長辺長ＷＬを長く形成し
ても、半導体チップ３０の高密度化及び多ピン化が妨げ
られるようなことはない。
【００２７】このため本実施例では、半導体チップ３０
の小型化の妨げとならない範囲において、長円形状バン
プ３６の長径ＲＬ及び矩形状パッド３８の長辺長ＷＬは
可能な限り長く形成した構成としている。この構成とす
るこにとより、半導体チップ３０を実装用基板４６に実
装した状態において、長円形状バンプ３６と矩形状パッ
ド３８の接合面積を大きく取ることができる。
の小型化の妨げとならない範囲において、長円形状バン
プ３６の長径ＲＬ及び矩形状パッド３８の長辺長ＷＬは
可能な限り長く形成した構成としている。この構成とす
るこにとより、半導体チップ３０を実装用基板４６に実
装した状態において、長円形状バンプ３６と矩形状パッ
ド３８の接合面積を大きく取ることができる。
【００２８】周知のように、バンプとパッドとの接合力
はバンプとパッドとの接合面積が増大する程強くなるた
め、上記した本実施例の構成とすることにより、隣接す
る長円形状バンプ３６のピッチＰ３を小さくしても、長
円形状バンプ３６と矩形状パッド３８との接合力を大き
く維持させることができ、よってフリップチップ実装の
信頼性を向上させることができる。
はバンプとパッドとの接合面積が増大する程強くなるた
め、上記した本実施例の構成とすることにより、隣接す
る長円形状バンプ３６のピッチＰ３を小さくしても、長
円形状バンプ３６と矩形状パッド３８との接合力を大き
く維持させることができ、よってフリップチップ実装の
信頼性を向上させることができる。
【００２９】続いて、上記した長円形状バンプ３６の形
成方法について、図４及び図５を用いて説明する。前記
したように、本実施例で用いている長円形状バンプ３６
は、スタッドバンプである。周知のように、一般的にス
タッドバンプはワイヤボンディング技術を利用して形成
される。本実施例における長円形状バンプ３６も、一般
に用いられいるスタッドバンプと同様にワイヤボンディ
ング技術を利用して形成することができる。
成方法について、図４及び図５を用いて説明する。前記
したように、本実施例で用いている長円形状バンプ３６
は、スタッドバンプである。周知のように、一般的にス
タッドバンプはワイヤボンディング技術を利用して形成
される。本実施例における長円形状バンプ３６も、一般
に用いられいるスタッドバンプと同様にワイヤボンディ
ング技術を利用して形成することができる。
【００３０】以下、長円形状バンプ３６の具体的な形成
方法について説明する。ワイヤボンディング技術を長円
形状バンプ３６を形成するには、先ずワイヤボンディン
グ装置に設けられているキャピラリ４０を矩形状パッド
３８に押し当て、内部に挿通されたワイヤ（金線）４２
を矩形状パッド３８に超音波溶接する。この際、本実施
例では使用するキャピラリ４０に、予め下段用キャビテ
ィ部４４ａ及び上段用キャビティ部４４ｂを形成してお
く。下段用キャビティ部４４ａは略半楕円球形状を有し
た凹部であり、その長径及び短径は前記した長円形状バ
ンプ３６の長径ＲＬ及び短径ＲＳに対応するよう設定さ
れている。また、上段用キャビティ部４４ｂは、長円形
状バンプ３６の上段部３６ｂの形状に対応した円筒形状
とされている。
方法について説明する。ワイヤボンディング技術を長円
形状バンプ３６を形成するには、先ずワイヤボンディン
グ装置に設けられているキャピラリ４０を矩形状パッド
３８に押し当て、内部に挿通されたワイヤ（金線）４２
を矩形状パッド３８に超音波溶接する。この際、本実施
例では使用するキャピラリ４０に、予め下段用キャビテ
ィ部４４ａ及び上段用キャビティ部４４ｂを形成してお
く。下段用キャビティ部４４ａは略半楕円球形状を有し
た凹部であり、その長径及び短径は前記した長円形状バ
ンプ３６の長径ＲＬ及び短径ＲＳに対応するよう設定さ
れている。また、上段用キャビティ部４４ｂは、長円形
状バンプ３６の上段部３６ｂの形状に対応した円筒形状
とされている。
【００３１】よって、キャピラリ４０を矩形状パッド３
８に押し当て金線４２を矩形状パッド３８に超音波溶接
することにより、自動的に図２及び図３に示された長円
形状バンプ３６が形成される。即ち、従来から一般に用
いられているワイヤボンディング装置に配設されている
ワイヤボンディング用のキャピラリを、図４及び図５に
示されるキャピラリ４０に取り替えるのみで、本実施例
で用いる長円形状バンプ３６を形成することができる。
８に押し当て金線４２を矩形状パッド３８に超音波溶接
することにより、自動的に図２及び図３に示された長円
形状バンプ３６が形成される。即ち、従来から一般に用
いられているワイヤボンディング装置に配設されている
ワイヤボンディング用のキャピラリを、図４及び図５に
示されるキャピラリ４０に取り替えるのみで、本実施例
で用いる長円形状バンプ３６を形成することができる。
【００３２】これにより、半導体製造設備を大きく変更
することなく、かつ高いスループットで長円形状バンプ
３６を形成することができ、よって製造される半導体チ
ップ３０のコスト低減を図ることができる。次に、図１
乃至図６を用いて説明した半導体チップ３０の変形例に
ついて説明する。
することなく、かつ高いスループットで長円形状バンプ
３６を形成することができ、よって製造される半導体チ
ップ３０のコスト低減を図ることができる。次に、図１
乃至図６を用いて説明した半導体チップ３０の変形例に
ついて説明する。
【００３３】図７は、先に説明した半導体チップ３０の
変形例である半導体チップ５０を示している。尚、図７
において、図１乃至図６を用いて説明した半導体チップ
３０の構成と同一構成については同一符号を付して、そ
の説明を省略する。本変形例では、チップ本体３２に配
設される長円形状パッド５２及び矩形状パッド５４の夫
々の長手方向が、チップ本体３２の中心位置に対して放
射状に向くよう構成したことを特徴とするものである。
この構成とすることにより、半導体チップ５０を実装用
基板に実装した際の信頼性を向上させることができる。
以下、この理由について説明する。
変形例である半導体チップ５０を示している。尚、図７
において、図１乃至図６を用いて説明した半導体チップ
３０の構成と同一構成については同一符号を付して、そ
の説明を省略する。本変形例では、チップ本体３２に配
設される長円形状パッド５２及び矩形状パッド５４の夫
々の長手方向が、チップ本体３２の中心位置に対して放
射状に向くよう構成したことを特徴とするものである。
この構成とすることにより、半導体チップ５０を実装用
基板に実装した際の信頼性を向上させることができる。
以下、この理由について説明する。
【００３４】半導体チップ３０は、加熱することにより
熱膨張する。この際、チップ本体３２は図７に矢印で示
されるように放射状に熱膨張する。よって、半導体チッ
プ３０を実装用基板に実装した後に加熱処理が行なわれ
ると、各長円形状パッド５２にもチップ本体３２の中心
に対し放射方向に応力が印加されることとなる。ここ
で、長円形状パッド５２の剥離強さについて考察する
と、長円形状パッド５２の長手方向（図７に矢印Ａで示
す方向）に対する剥離強さは、長円形状パッド５２の長
手方向に直交する方向（図７に矢印Ｂで示す方向）に対
する剥離強さに対して強くなっている。
熱膨張する。この際、チップ本体３２は図７に矢印で示
されるように放射状に熱膨張する。よって、半導体チッ
プ３０を実装用基板に実装した後に加熱処理が行なわれ
ると、各長円形状パッド５２にもチップ本体３２の中心
に対し放射方向に応力が印加されることとなる。ここ
で、長円形状パッド５２の剥離強さについて考察する
と、長円形状パッド５２の長手方向（図７に矢印Ａで示
す方向）に対する剥離強さは、長円形状パッド５２の長
手方向に直交する方向（図７に矢印Ｂで示す方向）に対
する剥離強さに対して強くなっている。
【００３５】よって本変形例のように、チップ本体３２
に配設される長円形状パッド５２及び矩形状パッド５４
の夫々の長手方向がチップ本体３２の中心位置に対して
放射方向に向くよう構成することにより、実装後におい
て半導体チップ３０に加熱処理が実施されても、チップ
本体３２の熱膨張方向に対し各長円形状パッド５２はそ
の剥離強さが大きくなっているため、半導体チップ３０
が実装用基板から離脱することを防止することができ
る。よって、本変形例の構成とすることにより、半導体
チップ５０を実装用基板に実装した際の信頼性を向上さ
せることが可能となる。
に配設される長円形状パッド５２及び矩形状パッド５４
の夫々の長手方向がチップ本体３２の中心位置に対して
放射方向に向くよう構成することにより、実装後におい
て半導体チップ３０に加熱処理が実施されても、チップ
本体３２の熱膨張方向に対し各長円形状パッド５２はそ
の剥離強さが大きくなっているため、半導体チップ３０
が実装用基板から離脱することを防止することができ
る。よって、本変形例の構成とすることにより、半導体
チップ５０を実装用基板に実装した際の信頼性を向上さ
せることが可能となる。
【００３６】尚、上記した実施例においては、半導体装
置としてベアチップ状態の半導体チップ３０，５０を例
に挙げて説明したが、本発明の適用はこれに限定される
ものではなく、例えばＢＧＡ(Ball Grid Array) 等のバ
ンプ（突起電極）を有した半導体装置に広く適用できる
ものである。また、上記した実施例では、長円形状バン
プ３６，５２をスタッドバンプとしワイヤボンディング
技術を用いて形成する方法を例に挙げて説明したが、長
円形状バンプはスタッドバンプに限定されるものではな
く、はんだバンプ等の他の構成のバンプを用いることも
可能である。また、その製造方法も、メッキ法，転写法
等の種々のバンプ形成方法を用いることも可能である。
置としてベアチップ状態の半導体チップ３０，５０を例
に挙げて説明したが、本発明の適用はこれに限定される
ものではなく、例えばＢＧＡ(Ball Grid Array) 等のバ
ンプ（突起電極）を有した半導体装置に広く適用できる
ものである。また、上記した実施例では、長円形状バン
プ３６，５２をスタッドバンプとしワイヤボンディング
技術を用いて形成する方法を例に挙げて説明したが、長
円形状バンプはスタッドバンプに限定されるものではな
く、はんだバンプ等の他の構成のバンプを用いることも
可能である。また、その製造方法も、メッキ法，転写法
等の種々のバンプ形成方法を用いることも可能である。
【００３７】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、隣接する突起電極を近接して配設すること
が可能となり、突起電極を高密度に配置することができ
るため、半導体装置の小型化及び多ピン化に容易に対応
することができる。
種々の効果を実現することができる。請求項１記載の発
明によれば、隣接する突起電極を近接して配設すること
が可能となり、突起電極を高密度に配置することができ
るため、半導体装置の小型化及び多ピン化に容易に対応
することができる。
【００３８】また、請求項２記載の発明によれば、隣接
する突起電極を近接して配設することが可能となり、突
起電極を高密度に配置することができる。また、長手方
向に対しては突起電極は長く形成することが可能である
ため、隣接する突起電極間の距離を短くしても突起電極
とパッドとの接合面積は広くすることができ、よって突
起電極とパッドとの接合力を大きく維持させることがで
きる。
する突起電極を近接して配設することが可能となり、突
起電極を高密度に配置することができる。また、長手方
向に対しては突起電極は長く形成することが可能である
ため、隣接する突起電極間の距離を短くしても突起電極
とパッドとの接合面積は広くすることができ、よって突
起電極とパッドとの接合力を大きく維持させることがで
きる。
【図１】本発明の一実施例である半導体チップの底面を
拡大して示す図である。
拡大して示す図である。
【図２】本発明の一実施例である半導体チップに設けら
れる長円形状バンプの正面図である。
れる長円形状バンプの正面図である。
【図３】本発明の一実施例である半導体チップに設けら
れる長円形状バンプの側面図である。
れる長円形状バンプの側面図である。
【図４】本発明の一実施例である半導体チップに設けら
れる長円形状バンプを形成する際に用いられるキャピラ
リの横断面図である。
れる長円形状バンプを形成する際に用いられるキャピラ
リの横断面図である。
【図５】本発明の一実施例である半導体チップに設けら
れる長円形状バンプを形成する際に用いられるキャピラ
リの縦断面図である。
れる長円形状バンプを形成する際に用いられるキャピラ
リの縦断面図である。
【図６】本発明の一実施例である半導体チップが実装用
基板にフリップチップ実装された状態を示す図である。
基板にフリップチップ実装された状態を示す図である。
【図７】本発明の変形例である半導体チップの底面を示
す図である。
す図である。
【図８】従来の一例である半導体チップが実装用基板に
フリップチップ実装された状態を示す図である。
フリップチップ実装された状態を示す図である。
【図９】従来の一例である半導体チップの底面を拡大し
て示す図である（その１）。
て示す図である（その１）。
【図１０】従来の一例である半導体チップの底面を拡大
して示す図である（その２）。
して示す図である（その２）。
３０，５０ 半導体チップ ３２ チップ本体 ３６，５２ 長円形状バンプ ３８，５４ 矩形状パッド ４０ キャピラリ ４２ 金線 ４４ キャビティ部 ４６ 実装用基板 ４７ 基板本体 ４８ 配線
Claims (2)
- 【請求項１】 複数の突起電極を有する半導体装置にお
いて、 前記突起電極の形状を長円形状とし、該各突起電極の長
手方向が互いに平行となるよう列設した構成としたこと
を特徴とする半導体装置。 - 【請求項２】 複数のパッドを有すると共に、該パッド
上に突起電極を配設した構成の半導体装置において、 前記突起電極の形状を長円形状とすると共に前記パッド
の形状を矩形状とし、かつ、前記パッドの長手方向と前
記突起電極の長手方向とが一致するよう、前記突起電極
を前記パッドに配設したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30880197A JP3416040B2 (ja) | 1997-11-11 | 1997-11-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30880197A JP3416040B2 (ja) | 1997-11-11 | 1997-11-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145199A true JPH11145199A (ja) | 1999-05-28 |
| JP3416040B2 JP3416040B2 (ja) | 2003-06-16 |
Family
ID=17985481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30880197A Expired - Fee Related JP3416040B2 (ja) | 1997-11-11 | 1997-11-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416040B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009349A (ja) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Ｌｅｄ面発光装置およびその製造方法 |
| JP2002009347A (ja) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Ｌｅｄ光源およびその製造方法 |
| US6822164B2 (en) | 2002-01-25 | 2004-11-23 | Seiko Epson Corporation | Semiconductor device and electro-optical device including the same |
| KR100464218B1 (ko) * | 2000-10-12 | 2005-01-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 패드 전극들의 접속 구조 |
| US7164208B2 (en) | 2004-01-20 | 2007-01-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2007027481A (ja) * | 2005-07-19 | 2007-02-01 | Seiko Epson Corp | 半導体装置 |
| JP2007043071A (ja) * | 2005-07-06 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| JP2007149865A (ja) * | 2005-11-25 | 2007-06-14 | Seiko Epson Corp | 半導体装置、及び、電子機器の製造方法 |
| JP2007214587A (ja) * | 2000-12-29 | 2007-08-23 | Samsung Electronics Co Ltd | 半導体アセンブリ |
| US7777334B2 (en) | 2005-07-06 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device having active element formation region provided under a bump pad |
| DE102012100793A1 (de) * | 2011-09-09 | 2013-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen und Montieren derselben |
| CN103594443A (zh) * | 2012-08-17 | 2014-02-19 | 台湾积体电路制造股份有限公司 | 用于封装件和衬底的接合结构 |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
| US9397059B2 (en) | 2012-08-17 | 2016-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
| US9515038B2 (en) | 2011-06-03 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
| US9548281B2 (en) | 2011-10-07 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
| US9673161B2 (en) | 2012-08-17 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
| US9741659B2 (en) | 2011-10-07 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connections for chip scale packaging |
| US9748188B2 (en) | 2012-07-31 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102900182B1 (ko) | 2021-03-11 | 2025-12-15 | 삼성전자주식회사 | 반도체 패키지 |
-
1997
- 1997-11-11 JP JP30880197A patent/JP3416040B2/ja not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009347A (ja) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Ｌｅｄ光源およびその製造方法 |
| JP2002009349A (ja) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Ｌｅｄ面発光装置およびその製造方法 |
| KR100464218B1 (ko) * | 2000-10-12 | 2005-01-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 패드 전극들의 접속 구조 |
| JP2007214587A (ja) * | 2000-12-29 | 2007-08-23 | Samsung Electronics Co Ltd | 半導体アセンブリ |
| US6822164B2 (en) | 2002-01-25 | 2004-11-23 | Seiko Epson Corporation | Semiconductor device and electro-optical device including the same |
| US7164208B2 (en) | 2004-01-20 | 2007-01-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7777334B2 (en) | 2005-07-06 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device having active element formation region provided under a bump pad |
| JP2007043071A (ja) * | 2005-07-06 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
| US8441125B2 (en) | 2005-07-19 | 2013-05-14 | Seiko Epson Corporation | Semiconductor device |
| JP2007027481A (ja) * | 2005-07-19 | 2007-02-01 | Seiko Epson Corp | 半導体装置 |
| US7936064B2 (en) | 2005-07-19 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device |
| JP2007149865A (ja) * | 2005-11-25 | 2007-06-14 | Seiko Epson Corp | 半導体装置、及び、電子機器の製造方法 |
| US9515038B2 (en) | 2011-06-03 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
| DE102012100793A1 (de) * | 2011-09-09 | 2013-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen und Montieren derselben |
| US8598691B2 (en) | 2011-09-09 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacturing and packaging thereof |
| DE102012100793B4 (de) | 2011-09-09 | 2022-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung, montierte Halbleitervorrichtung und Verfahren zum Herstellen und Montieren derselben |
| US9741659B2 (en) | 2011-10-07 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connections for chip scale packaging |
| US9548281B2 (en) | 2011-10-07 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
| US10163839B2 (en) | 2012-07-31 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure in semiconductor packaged device |
| US9748188B2 (en) | 2012-07-31 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device |
| US10515917B2 (en) | 2012-07-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure in semiconductor packaged device |
| US9673161B2 (en) | 2012-08-17 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
| US9397059B2 (en) | 2012-08-17 | 2016-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
| US10468366B2 (en) | 2012-08-17 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
| US11088102B2 (en) | 2012-08-17 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
| CN103594443A (zh) * | 2012-08-17 | 2014-02-19 | 台湾积体电路制造股份有限公司 | 用于封装件和衬底的接合结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3416040B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416040B2 (ja) | 半導体装置 | |
| US6307256B1 (en) | Semiconductor package with a stacked chip on a leadframe | |
| JP5271088B2 (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法 | |
| JP3874062B2 (ja) | 半導体装置 | |
| US6734557B2 (en) | Semiconductor device | |
| JP3634737B2 (ja) | 半導体デバイスアセンブリ | |
| KR20150041029A (ko) | Bva 인터포저 | |
| US20020192855A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| US6320254B1 (en) | Plug structure | |
| US6013944A (en) | Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| JP4042539B2 (ja) | Ｃｓｐ接続方法 | |
| KR100299465B1 (ko) | 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법 | |
| JP2638557B2 (ja) | 半導体装置 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2006066551A (ja) | 半導体装置の製造方法 | |
| JP2003249621A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000124348A (ja) | Ｖｌｓｉパッケージ | |
| JPH0851180A (ja) | 半導体装置 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP3647665B2 (ja) | 半導体装置の製造方法 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |