JPH11145393A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高精度なアナログ処理回路を備えた半導体装
置を実現する。 【解決手段】 半導体装置１を、アナログ処理回路とし
てのＤ／Ａ変換回路２と、カレントミラー回路３と、そ
の他の回路４とにより構成する。カレントミラー回路３
を、第１のトランジスタ１２と、第２のトランジスタ１
３とにより構成する。第１のトランジスタ１２のドレイ
ン端子１４に定電流源を、第２のトランジスタ１３のド
レイン端子１７に定電圧源をそれぞれ接続し、第２のト
ランジスタ１３のドレイン端子１７に、第２のトランジ
スタ１３が飽和領域となる電圧以上の電圧を印加して、
第２のトランジスタ１３に流れる電流値を測定する。そ
して、定電流源の電流値と、測定された第２のトランジ
スタ１３に流れる電流値との比（ミラー比）のずれを測
定し、その測定結果に基づいて、以降の製造工程におい
て半導体装置１の電気的特性を変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。さらに詳細には、内部にアナログ
処理回路を備えた半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】以下に、従来の半導体装置について、図
５を参照しながら説明する。図５は従来技術における内
部にアナログ処理回路を備えた半導体装置を示す構成図
である。図５において、４７は半導体装置であり、半導
体装置４７は、アナログ処理回路としてのデジタルアナ
ログ変換回路（以下「Ｄ／Ａ変換回路」と略記する。）
３９と、その他の回路３８とを備えている。Ｄ／Ａ変換
回路３９は、コントロール回路４０と、変換回路として
の電流加算型回路からなる電流セルアレー４１とにより
構成されている。Ｄ／Ａ変換回路３９は、デジタル値に
応じて各電流セル内のカレントミラー回路を構成する各
トランジスタ４２〜４６等をオン／オフさせ、その時各
電流セルを流れる電流値の和によって所定の電圧を出力
するように動作する。

【０００３】

【発明が解決しようとする課題】しかし、上記のような
構成を有する従来の半導体装置では、Ｄ／Ａ変換特性の
高精度化に伴い、電流セルアレー４１の大きさが大きく
なり、図５の構成では１００μｍ以上の大きさとなって
いる。このため、半導体装置の製造工程中において、例
えば、各電流セル内のカレントミラー回路の基準電流を
作るトランジスタ４２と、ミラー電流を流すトランジス
タ４４との特性に差が生じ、上記のような電流加算型の
Ｄ／Ａ変換回路３９の場合に、変換特性に誤差が生じる
ようになってきた。従って、上記従来の半導体装置の構
成のままでは、これ以上高精度の変換特性を有するＤ／
Ａ変換回路を実現することは困難である。

【０００４】本発明は、従来技術における前記課題を解
決するためになされたものであり、内部にアナログ処理
回路を備え、高精度なアナログ処理回路を実現すること
のできる半導体装置及びその製造方法を提供することを
目的とする。

【０００５】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の構成は、内部にアナログ
処理回路を備えた半導体装置であって、第１のトランジ
スタと第２のトランジスタとからなり、前記半導体装置
の製造工程中に電気的に測定可能なカレントミラー回路
を少なくとも１つ備えたことを特徴とする。この半導体
装置の構成によれば、カレントミラー回路の電気的特性
の測定結果に基づいて、以降の製造工程において半導体
装置の電気的特性を変更しながら、半導体装置を製造す
ることができる。このため、高精度なアナログ処理回路
を備えた半導体装置を実現することができる。

【０００６】また、前記本発明の半導体装置の構成にお
いては、カレントミラー回路の第１のトランジスタと第
２のトランジスタとが少なくとも１００μｍ離れて配置
されているのが好ましい。

【０００７】また、前記本発明の半導体装置の構成にお
いては、カレントミラー回路の電気的特性の測定結果に
基づいて、以降の製造工程において半導体装置の電気的
特性を変更することが可能な特性変更手段がさらに備わ
っているのが好ましい。

【０００８】また、本発明に係る半導体装置の製造方法
は、内部にアナログ処理回路を備えた半導体装置の製造
方法であって、第１のトランジスタと第２のトランジス
タとからなり、前記半導体装置の製造工程中に電気的に
測定可能なカレントミラー回路を少なくとも１つ備え、
前記カレントミラー回路の電気的特性の測定結果に基づ
いて、以降の製造工程において半導体装置の電気的特性
を変更しながら、前記半導体装置を製造することを特徴
とする。この半導体装置の製造方法によれば、高精度な
アナログ処理回路を備えた半導体装置を実現することが
できる。

【０００９】また、前記本発明の半導体装置の製造方法
においては、カレントミラー回路の第１のトランジスタ
と第２のトランジスタとが少なくとも１００μｍ離れて
配置されているのが好ましい。

【００１０】

【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。 〈第１の実施の形態〉図１は本発明の第１の実施の形態
における内部にアナログ処理回路を備えた半導体装置を
示す構成図である。図１において、１は半導体装置であ
り、半導体装置１は、アナログ処理回路としてのＤ／Ａ
変換回路２と、カレントミラー回路３と、その他の回路
４とを備えている。Ｄ／Ａ変換回路２は、コントロール
回路５と、変換回路としての電流加算型回路からなる電
流セルアレー６とにより構成されている。Ｄ／Ａ変換回
路２は、デジタル値に応じて各電流セル内のカレントミ
ラー回路を構成する各トランジスタ７〜１１をオン／オ
フさせ、その時各電流セルを流れる電流値の和によって
所定の電圧を出力するように動作する。

【００１１】カレントミラー回路３は、Ｎ型のトランジ
スタである第１のトランジスタ１２と、同じくＮ型のト
ランジスタである第２のトランジスタ１３とにより構成
されている。第１のトランジスタ１２と第２のトランジ
スタ１３は、ゲート同士が接続されており、第１のトラ
ンジスタ１２のゲートとドレイン端子１４も互いに接続
されている。第１のトランジスタ１２のソース端子１５
及び基板端子１５ａと第２のトランジスタ１３のソース
端子１６及び基板端子１６ａは共に接地電位に接続され
ている。そして、第１のトランジスタ１２のドレイン端
子１４に定電流源を、第２のトランジスタ１３のドレイ
ン端子１７に定電圧源をそれぞれ接続し、第２のトラン
ジスタ１３のドレイン端子１７に、第２のトランジスタ
１３が飽和領域となる電圧以上の電圧を印加して、第２
のトランジスタ１３に流れる電流値を測定する。このと
き第１のトランジスタ１２に流れる電流値、すなわち定
電流源の電流値と、測定された第２のトランジスタ１３
に流れる電流値との比がミラー比であり、このミラー比
が１となることがカレントミラー回路３の特徴である。
従って、ミラー比のずれを測定することにより、第１の
トランジスタ１２と第２のトランジスタ１３との特性差
を検出することができる。

【００１２】カレントミラー回路３は、第１及び第２の
トランジスタ１２、１３を形成した後の配線工程におい
て端子（ドレイン端子１４、１７、ソース端子１５、１
６）が設けられ、プローブ等によって第１及び第２のト
ランジスタ１２、１３に流れる電流値を測定することが
可能となる。これにより、半導体装置１の製造工程中
に、カレントミラー回路３を構成する第１のトランジス
タ１２と第２のトランジスタ１３との特性差を、電気的
に測定することが可能となる。尚、多層配線工程を有す
る半導体装置の場合には、どの層の配線工程において端
子（ドレイン端子１４、１７、ソース端子１５、１６）
が設けられてもよい。

【００１３】ここで、第１のトランジスタ１２と第２の
トランジスタ１３との距離ａは、１００μｍ以上に設定
するのが好ましい。この１００μｍという距離は、第２
のトランジスタ１３に流れる電流値を測定して、カレン
トミラー回路３のミラー比のずれを測定する際に、測定
上顕著に差が出る距離であり、望ましくは、第１のトラ
ンジスタ１２と第２のトランジスタ１３との距離ａを５
００μｍ以上に設定するのがよい。

【００１４】尚、上記したように、カレントミラー回路
３は、そのドレイン、ソース、基板端子を介してプロー
ブ等により測定することが可能であるため、本実施の形
態のような端子電位を測定する方法以外の方法でもカレ
ントミラー回路３の第１のトランジスタ１２と第２のト
ランジスタ１３との特性差を検出することができる。

【００１５】また、本実施の形態においては、Ｎ型のト
ランジスタである第１のトランジスタ１２と、同じくＮ
型のトランジスタである第２のトランジスタ１３とから
なるカレントミラー回路３を例に挙げて説明したが、必
ずしもこの構成のカレントミラー回路に限定されるもの
ではなく、Ｐ型のトランジスタを用いた構成も可能であ
る。

【００１６】以上のように、第１のトランジスタ１２
と、第２のトランジスタ１３とにより構成され、半導体
装置１の製造工程中に第１のトランジスタ１２と第２の
トランジスタ１３との特性差を電気的に測定することが
可能なカレントミラー回路３を設けたことにより、カレ
ントミラー回路３の電気的特性の測定結果に基づき、以
降の製造工程において、電流セルアレー６の各電流セル
内のカレントミラー回路の電気的特性を変更（調整）し
ながら半導体装置１を製造することが可能となる。従っ
て、内部に高精度なＤ／Ａ変換回路２等のアナログ処理
回路を備えた半導体装置１を実現することができる。特
に、アナログ処理回路が電流加算型の電流セルアレー６
を有するＤ／Ａ変換回路２の場合、変換特性に誤差が生
じることのない半導体装置１を実現することができる。

【００１７】〈第２の実施の形態〉図２は本発明の第２
の実施の形態における半導体装置の電気的特性を変更す
ることが可能な特性変更手段を示す回路図、図３はその
性変更手段における接続手段の一実施例であるマスクパ
ターンを示す概略図である。

【００１８】本実施の形態における半導体装置は、上記
第１の実施の形態と同様に、アナログ処理回路としての
Ｄ／Ａ変換回路２を備えており、Ｄ／Ａ変換回路２の電
流セルアレー６を構成している各電流セルは、複数のト
ランジスタを構成要素として有するカレントミラー回路
からなる（図１参照）。図２に示すように、各電流セル
内のカレントミラー回路は、第１のトランジスタ１８
と、第２のトランジスタ群１９〜２４とにより構成され
ている。第１のトランジスタ１８のゲートと第２のトラ
ンジスタ群１９〜２４の各ゲートは互いに接続されてお
り、第１のトランジスタ１８のゲートとドレイン端子１
８ａも互いに接続されている。ここで、第２のトランジ
スタ群１９〜２４のうちのトランジスタ２０〜２４は、
そのドレイン端子３０が電気的に他の配線又は回路に接
続されておらず、接続手段２５〜２９によってそれぞれ
独立に他の配線又は回路に接続することが可能となる。
そして、図１に示すカレントミラー回路３の第１のトラ
ンジスタ１２と第２のトランジスタ１３との特性差を検
出し、その特性差に基づいて、接続手段２５〜２９をを
適宜オン／オフすることにより、第１のトランジスタ１
８と第２のトランジスタ群１９〜２４とにより構成され
るカレントミラー回路のミラー比が１となるように調整
される。尚、接続手段２５〜２９のオン／オフは、図３
に示すような、接続用のマスクパターン３１が描画され
たマスクと、接続用のマスクパターン３１が描画されて
いないマスクとを使い分けることによって行われる。

【００１９】次に、カレントミラー回路３の電気的特性
の測定結果に基づいて、半導体装置を製造する方法につ
いて、図４を参照しながら説明する。図４は本発明の第
２の実施の形態における半導体装置の製造方法を示す工
程図である。

【００２０】まず、トランジスタ形成工程３２におい
て、半導体基板上に、図２の回路構成を有する電流セル
の集合体である電流セルアレー６を形成する。次いで、
図１に示すカレントミラー回路３の第１のトランジスタ
１２と第２のトランジスタ１３との特性差を検出し（工
程３３）、電流セルアレー６を構成している各電流セル
内の第１のトランジスタ１８と第２のトランジスタ群１
９〜２４とからなるカレントミラー回路の特性調整条件
（ミラー比を１に補正することができる条件）を決定す
る。次いで、決定された特性調整条件に基づいて、特性
調整工程３４である工程１（接続手段２５のみをオンす
る）、工程２（接続手段２５、２６のみをオンする）、
工程３（接続手段２５、２６、２７のみをオンする）、
・・・等に振り分け、第１のトランジスタ１８と第２の
トランジスタ群１９〜２４とにより構成されるカレント
ミラー回路のミラー比が１となるように、半導体装置の
電気的特性を調整する。次いで、後工程３５を経て半導
体装置が完成する。

【００２１】以上のような半導体装置の製造方法を採用
すれば、半導体装置の完成時に、Ｄ／Ａ変換回路２の電
流セルアレー６を構成している各電流セル内の第１のト
ランジスタ１８と第２のトランジスタ群１９〜２４との
特性が揃った状態となるので、高精度な変換特性を有す
るＤ／Ａ変換回路２を備えた半導体装置を実現すること
ができる。また、このように、完成時に、高精度な変換
特性を有するＤ／Ａ変換回路２を備えた半導体装置が得
られるので、完成後の選別等の作業が不要となる。

【００２２】尚、上記実施の形態においては、半導体装
置の特性調整条件を決定するためのカレントミラー回路
３を１つだけ設けているが、必ずしもこの構成に限定さ
れるものではなく、複数のカレントミラー回路３を設け
てもよい。このように複数のカレントミラー回路３を設
ければ、大面積の場合に、それぞれの部位での調整が可
能となる。また、Ｐ型のカレントミラー回路とＮ型のカ
レントミラー回路の両方を設ければ、ＣＭＯＳ構成のア
ナログ処理回路においても、特性差を検出し調整するこ
とが可能となる。

【００２３】また、上記実施の形態においては、アナロ
グ処理回路としてＤ／Ａ変換回路２を備えた半導体装置
１を例に挙げて説明したが、本発明は必ずしもこの構成
の半導体装置だけに適用されるものではない。アナログ
処理回路として、例えばコンパレータセルアレーを用い
た並列型Ａ／Ｄ変換回路を備えた半導体装置に本発明を
適用した場合にも、同様に高精度なアナログ処理回路を
備えた半導体装置を実現することができる。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
カレントミラー回路の電気的特性の測定結果に基づい
て、以降の製造工程において半導体装置の電気的特性を
変更しながら、半導体装置を製造することができる。こ
のため、高精度なアナログ処理回路を備えた半導体装置
を実現することができる。また、完成時に、高精度なア
ナログ処理回路を備えた半導体装置が得られるので、完
成後の選別等の作業が不要となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における内部にアナ
ログ処理回路を備えた半導体装置を示す構成図である。

【図２】本発明の第２の実施の形態における半導体装置
の電気的特性を変更することが可能な特性変更手段を示
す回路図である。

【図３】本発明の第２の実施の形態における半導体装置
の性変更手段における接続手段の一実施例であるマスク
パターンを示す概略図である。

【図４】本発明の第２の実施の形態における半導体装置
の製造方法を示す工程図である。

【図５】従来技術における内部にアナログ処理回路を備
えた半導体装置を示す構成図である。

【符号の説明】

１ 半導体装置 ２ Ｄ／Ａ変換回路 ３ カレントミラー回路 ４ その他の回路 ５ コントロール回路 ６ 電流セルアレー ７ トランジスタ １２ 第１のトランジスタ １３ 第２のトランジスタ １４、１７ ドレイン端子 １５、１６ ソース端子 １８ 第１のトランジスタ １９〜２４ 第２のトランジスタ群 １８ａ、３０ ドレイン端子 ２５〜２９ 接続手段 ３１ 接続用のマスクパターン

Claims (5)

【特許請求の範囲】
1. 【請求項１】 内部にアナログ処理回路を備えた半導体
   装置であって、第１のトランジスタと第２のトランジス
   タとからなり、前記半導体装置の製造工程中に電気的に
   測定可能なカレントミラー回路を少なくとも１つ備えた
   ことを特徴とする半導体装置。
2. 【請求項２】 カレントミラー回路の第１のトランジス
   タと第２のトランジスタとが少なくとも１００μｍ離れ
   て配置された請求項１に記載の半導体装置。
3. 【請求項３】 カレントミラー回路の電気的特性の測定
   結果に基づいて、以降の製造工程において半導体装置の
   電気的特性を変更することが可能な特性変更手段がさら
   に備わった請求項１に記載の半導体装置。
4. 【請求項４】 内部にアナログ処理回路を備えた半導体
   装置の製造方法であって、第１のトランジスタと第２の
   トランジスタとからなり、前記半導体装置の製造工程中
   に電気的に測定可能なカレントミラー回路を少なくとも
   １つ備え、前記カレントミラー回路の電気的特性の測定
   結果に基づいて、以降の製造工程において半導体装置の
   電気的特性を変更しながら、前記半導体装置を製造する
   ことを特徴とする半導体装置の製造方法。
5. 【請求項５】 カレントミラー回路の第１のトランジス
   タと第２のトランジスタとが少なくとも１００μｍ離れ
   て配置された請求項４に記載の半導体装置の製造方法。