JPH11145546A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11145546A JPH11145546A JP9301904A JP30190497A JPH11145546A JP H11145546 A JPH11145546 A JP H11145546A JP 9301904 A JP9301904 A JP 9301904A JP 30190497 A JP30190497 A JP 30190497A JP H11145546 A JPH11145546 A JP H11145546A
- Authority
- JP
- Japan
- Prior art keywords
- current blocking
- layer
- blocking layer
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
- H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3218—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 ＡｌＩｎＰ電流阻止層を備えたＡｌＧａＩｎ
Ｐ可視半導体レーザにおいて、電流阻止層における光吸
収をさらに低減できる構造およびその製造方法を提供す
る。 【解決手段】 ｐ−ＡｌＧａＩｎＰクラッド層５及び７
の平坦部とメサ側部との中間の面方位を有するようにｎ
−ＡｌＧａＡｓ電流阻止層９を形成し、その上にｎ−Ａ
ｌＩｎＰ電流阻止層１０を形成する。
Ｐ可視半導体レーザにおいて、電流阻止層における光吸
収をさらに低減できる構造およびその製造方法を提供す
る。 【解決手段】 ｐ−ＡｌＧａＩｎＰクラッド層５及び７
の平坦部とメサ側部との中間の面方位を有するようにｎ
−ＡｌＧａＡｓ電流阻止層９を形成し、その上にｎ−Ａ
ｌＩｎＰ電流阻止層１０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、電流阻止層の損失を低減する半導
体レーザの構造及びその製造方法に関する。
造方法に関し、特に、電流阻止層の損失を低減する半導
体レーザの構造及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体レーザ、特にＡｌＧａＩｎ
Ｐ可視半導体レーザにおいて、電流阻止層としてＧａＡ
ｓを用いた構造及び製造方法が一般的であった。これに
代わり、近年、低しきい値化・高効率化を目的として、
例えばエレクトロニクス・レターズ、第３２巻、第１０
号、８９４〜８９６頁（Electronics Letters, 9th May
1996 Vol.32 No.10 pp.894-896）に示されるように、電
流阻止層としてＡｌＩｎＰを用いる構造及び製造方法が
検討されている。
Ｐ可視半導体レーザにおいて、電流阻止層としてＧａＡ
ｓを用いた構造及び製造方法が一般的であった。これに
代わり、近年、低しきい値化・高効率化を目的として、
例えばエレクトロニクス・レターズ、第３２巻、第１０
号、８９４〜８９６頁（Electronics Letters, 9th May
1996 Vol.32 No.10 pp.894-896）に示されるように、電
流阻止層としてＡｌＩｎＰを用いる構造及び製造方法が
検討されている。
【０００３】図５は、ＡｌＩｎＰ電流阻止層を用いたＡ
ｌＧａＩｎＰ可視半導体レーザの従来例を製造工程順に
示した縦断面図である。この構造を有する半導体レーザ
は、通常ＭＯＶＰＥ法もしくはＭＢＥ法により製造され
るが、ここでは量産性に優れたＭＯＶＰＥ法を用いた製
造方法について説明する。まず、図５（ａ）に示すｎ−
ＧａＡｓ基板１上に、第１回目のＭＯＶＰＥ成長により
約７００℃の温度で、図５（ｂ）に示すように、ｎ−Ｇ
ａＡｓバッファ層２、ｎ−ＡｌＧａＩｎＰクラッド層
３、活性層４、ｐ−ＡｌＧａＩｎＰ下部クラッド層５、
エッチング停止層６、ｐ−ＡｌＧａＩｎＰ上部クラッド
層７、ｐ−ＧａＩｎＰ層８を形成する。次に、ｐ−Ｇａ
ＩｎＰ層８上にＣＶＤ法によりＳｉＯ2 膜を形成し、こ
れに写真蝕刻を施してストライプ状のマスク１４を形成
し、Ｈ2 ＳＯ4 系の混合液を用いて、図５（ｃ）に示す
ように、エッチング停止層６に達するまでｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７をエッチングして、ストライプ
状のメサを形成する。ここで、例えば、ｎ−ＧａＡｓ基
板１として（００１）基板、ストライプの方向を［１−
１０］とすると、メサの外側の平坦部には（００１）面
が現れ、メサ側面は（１１１）Ａ面が現れる。次いで、
第２回目のＭＯＶＰＥ成長により図５（ｄ）に示すよう
に、ストライプ状のマスク１４を除く部分に、ｎ−Ａｌ
ＩｎＰ電流阻止層１０およびｎ−ＧａＡｓ電流阻止層１
５を選択的に形成し、マスク１４を除去する。次に、第
３回目のＭＯＶＰＥ成長により、全面にｐ−ＧａＡｓコ
ンタクト層１１を形成し、コンタクト層１１の上面にｐ
側電極１２を形成し、ｎ−ＧａＡｓ基板１の下面にｎ側
電極１３を形成することにより、図５（ｅ）に示す構造
の半導体レーザ素子が完成される。
ｌＧａＩｎＰ可視半導体レーザの従来例を製造工程順に
示した縦断面図である。この構造を有する半導体レーザ
は、通常ＭＯＶＰＥ法もしくはＭＢＥ法により製造され
るが、ここでは量産性に優れたＭＯＶＰＥ法を用いた製
造方法について説明する。まず、図５（ａ）に示すｎ−
ＧａＡｓ基板１上に、第１回目のＭＯＶＰＥ成長により
約７００℃の温度で、図５（ｂ）に示すように、ｎ−Ｇ
ａＡｓバッファ層２、ｎ−ＡｌＧａＩｎＰクラッド層
３、活性層４、ｐ−ＡｌＧａＩｎＰ下部クラッド層５、
エッチング停止層６、ｐ−ＡｌＧａＩｎＰ上部クラッド
層７、ｐ−ＧａＩｎＰ層８を形成する。次に、ｐ−Ｇａ
ＩｎＰ層８上にＣＶＤ法によりＳｉＯ2 膜を形成し、こ
れに写真蝕刻を施してストライプ状のマスク１４を形成
し、Ｈ2 ＳＯ4 系の混合液を用いて、図５（ｃ）に示す
ように、エッチング停止層６に達するまでｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７をエッチングして、ストライプ
状のメサを形成する。ここで、例えば、ｎ−ＧａＡｓ基
板１として（００１）基板、ストライプの方向を［１−
１０］とすると、メサの外側の平坦部には（００１）面
が現れ、メサ側面は（１１１）Ａ面が現れる。次いで、
第２回目のＭＯＶＰＥ成長により図５（ｄ）に示すよう
に、ストライプ状のマスク１４を除く部分に、ｎ−Ａｌ
ＩｎＰ電流阻止層１０およびｎ−ＧａＡｓ電流阻止層１
５を選択的に形成し、マスク１４を除去する。次に、第
３回目のＭＯＶＰＥ成長により、全面にｐ−ＧａＡｓコ
ンタクト層１１を形成し、コンタクト層１１の上面にｐ
側電極１２を形成し、ｎ−ＧａＡｓ基板１の下面にｎ側
電極１３を形成することにより、図５（ｅ）に示す構造
の半導体レーザ素子が完成される。
【０００４】この構造では、電流狭窄はｎ−ＡｌＩｎＰ
電流阻止層１０及びｎ−ＧａＡｓ電流阻止層１５によっ
て行われる。また、横モード制御は、ｐ−ＡｌＧａＩｎ
Ｐクラッド層より屈折率の小さいｎ−ＡｌＩｎＰ電流阻
止層１０による実屈折率分布と、ｎ−ＧａＡｓ電流阻止
層１５における光吸収により形成される実効的な屈折率
分布によって行われる。ｎ−ＡｌＩｎＰ電流阻止層１０
は半導体レーザの発振光のエネルギーより大きなバンド
ギャップエネルギーを有するため、ｎ−ＧａＡｓ１５の
みで電流阻止層を構成した場合に比べて光吸収による損
失が小さく、しきい値電流を低減し、効率を高めること
ができる。なお、ｐ−ＧａＩｎＰ層８は、ｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７とｐ−ＧａＡｓコンタクト層１
１との界面で生ずる大きなバンド不連続を緩和し、キャ
リアに対するエネルギー障壁を低減することで、素子の
電気抵抗を低減する効果を持つ。
電流阻止層１０及びｎ−ＧａＡｓ電流阻止層１５によっ
て行われる。また、横モード制御は、ｐ−ＡｌＧａＩｎ
Ｐクラッド層より屈折率の小さいｎ−ＡｌＩｎＰ電流阻
止層１０による実屈折率分布と、ｎ−ＧａＡｓ電流阻止
層１５における光吸収により形成される実効的な屈折率
分布によって行われる。ｎ−ＡｌＩｎＰ電流阻止層１０
は半導体レーザの発振光のエネルギーより大きなバンド
ギャップエネルギーを有するため、ｎ−ＧａＡｓ１５の
みで電流阻止層を構成した場合に比べて光吸収による損
失が小さく、しきい値電流を低減し、効率を高めること
ができる。なお、ｐ−ＧａＩｎＰ層８は、ｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７とｐ−ＧａＡｓコンタクト層１
１との界面で生ずる大きなバンド不連続を緩和し、キャ
リアに対するエネルギー障壁を低減することで、素子の
電気抵抗を低減する効果を持つ。
【０００５】関連する従来の技術として、特開平５−１
３８８２号公報に記載のワイドバンドギャップ材料をｐ
ｎ電流阻止層に用いた半導体光素子は、ダブルへテロ構
造の側部に埋め込み形成されたｐｎ逆接合の電流阻止層
の少なくとも一部を、ＩｎＰと格子整合し、かつ、室温
でのバンドギャップがＩｎＰよりも大きい半導体層より
成るようにすることにより、電流阻止層による電流リー
ク抑制機能を高め、かつ、リーク電流を低減するもので
ある。
３８８２号公報に記載のワイドバンドギャップ材料をｐ
ｎ電流阻止層に用いた半導体光素子は、ダブルへテロ構
造の側部に埋め込み形成されたｐｎ逆接合の電流阻止層
の少なくとも一部を、ＩｎＰと格子整合し、かつ、室温
でのバンドギャップがＩｎＰよりも大きい半導体層より
成るようにすることにより、電流阻止層による電流リー
ク抑制機能を高め、かつ、リーク電流を低減するもので
ある。
【０００６】
【発明が解決しようとする課題】従来技術における問題
点は、ｎ−ＡｌＩｎＰ電流阻止層１０が薄いため、発振
光がｎ−ＡｌＩｎＰ電流阻止層１０より外側のｎ−Ｇａ
Ａｓ電流阻止層１５にまで広がってしまい、ｎ−ＧａＡ
ｓ電流阻止層１５における光吸収による損失を十分に除
去できず、低しきい値化や高効率化の効果が不十分な点
である。
点は、ｎ−ＡｌＩｎＰ電流阻止層１０が薄いため、発振
光がｎ−ＡｌＩｎＰ電流阻止層１０より外側のｎ−Ｇａ
Ａｓ電流阻止層１５にまで広がってしまい、ｎ−ＧａＡ
ｓ電流阻止層１５における光吸収による損失を十分に除
去できず、低しきい値化や高効率化の効果が不十分な点
である。
【０００７】その理由は、メサの外側の平坦部とメサ側
面とでは異なるミラー指数の面が露出しており、原料供
給や成長機構の違いにより、平坦部の（００１）面上と
メサ側面の（１１１）Ａ面上とでｎ−ＡｌＩｎＰ電流阻
止層１０の組成が大きく異なって成長するため、格子不
整合を起こし、十分な厚さにまで成長できないことにあ
る。
面とでは異なるミラー指数の面が露出しており、原料供
給や成長機構の違いにより、平坦部の（００１）面上と
メサ側面の（１１１）Ａ面上とでｎ−ＡｌＩｎＰ電流阻
止層１０の組成が大きく異なって成長するため、格子不
整合を起こし、十分な厚さにまで成長できないことにあ
る。
【０００８】本発明の目的は、大幅な低しきい値化・高
効率化が可能な構造のＡｌＧａＩｎＰ可視光半導体レー
ザ及びその製造方法を提供することにある。具体的に
は、ｐ−ＡｌＧａＩｎＰクラッド層５及び７とｎ−Ａｌ
ＩｎＰ電流阻止層１０との間に、薄いｎ−ＡｌＧａＡｓ
電流阻止層を設けることで、メサ近傍でのＡｌＩｎＰ電
流阻止層１０の組成ずれを解消し、十分な厚さのｎ−Ａ
ｌＩｎＰ電流阻止層を形成することである。その結果、
電流阻止層における光吸収を大幅に低減し、低しきい値
化・高効率化が可能となり、ひいては温度特性向上・信
頼性向上が可能となる。
効率化が可能な構造のＡｌＧａＩｎＰ可視光半導体レー
ザ及びその製造方法を提供することにある。具体的に
は、ｐ−ＡｌＧａＩｎＰクラッド層５及び７とｎ−Ａｌ
ＩｎＰ電流阻止層１０との間に、薄いｎ−ＡｌＧａＡｓ
電流阻止層を設けることで、メサ近傍でのＡｌＩｎＰ電
流阻止層１０の組成ずれを解消し、十分な厚さのｎ−Ａ
ｌＩｎＰ電流阻止層を形成することである。その結果、
電流阻止層における光吸収を大幅に低減し、低しきい値
化・高効率化が可能となり、ひいては温度特性向上・信
頼性向上が可能となる。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型半導体基板上に、第１導電型クラッド層、活
性層、ストライプ状のメサ部を有した第２導電型クラッ
ド層を含んでなるダブルヘテロ構造を有し、このダブル
ヘテロ構造上に前記メサ上部を除いて形成された第１の
電流阻止層および第２の電流阻止層をこの順に有する半
導体装置において、前記第１の電流阻止層の表面が、前
記第２導電型クラッド層の平坦面の面方位とメサ側面の
面方位との中間の角度の面方位を有することを特徴とす
る。
第１導電型半導体基板上に、第１導電型クラッド層、活
性層、ストライプ状のメサ部を有した第２導電型クラッ
ド層を含んでなるダブルヘテロ構造を有し、このダブル
ヘテロ構造上に前記メサ上部を除いて形成された第１の
電流阻止層および第２の電流阻止層をこの順に有する半
導体装置において、前記第１の電流阻止層の表面が、前
記第２導電型クラッド層の平坦面の面方位とメサ側面の
面方位との中間の角度の面方位を有することを特徴とす
る。
【００１０】より詳細には、前記第１導電型半導体基板
はＧａＡｓであり、前記ダブルヘテロ構造はＧａＩｎＰ
およびＡｌＧａＩｎＰからなり、第１の電流阻止層はＡ
ｌＧａＡｓであり、第２の電流阻止層はＡｌＩｎＰであ
ることを特徴とする。
はＧａＡｓであり、前記ダブルヘテロ構造はＧａＩｎＰ
およびＡｌＧａＩｎＰからなり、第１の電流阻止層はＡ
ｌＧａＡｓであり、第２の電流阻止層はＡｌＩｎＰであ
ることを特徴とする。
【００１１】本発明の他の局面によれば、前記第１導電
型半導体基板はＧａＡｓであり、前記ダブルヘテロ構造
はＩｎＧａＡｓおよびＡｌＧａＡｓからなり、第１の電
流阻止層はＡｌＧａＡｓであり、第２の電流阻止層はＡ
ｌＩｎＰであることを特徴とする。
型半導体基板はＧａＡｓであり、前記ダブルヘテロ構造
はＩｎＧａＡｓおよびＡｌＧａＡｓからなり、第１の電
流阻止層はＡｌＧａＡｓであり、第２の電流阻止層はＡ
ｌＩｎＰであることを特徴とする。
【００１２】また、本発明の半導体装置の製造方法は、
導電型半導体基板上に、第１導電型クラッド層、活性
層、第２導電型クラッド層を含んでなるダブルヘテロ構
造を有機金属気相成長法により形成する工程と、前記第
２導電型クラッド層の途中までエッチングする工程と、
前記ダブルヘテロ構造上に第１及び第２の電流阻止層を
有機金属気相成長法により形成する工程とを含む。
導電型半導体基板上に、第１導電型クラッド層、活性
層、第２導電型クラッド層を含んでなるダブルヘテロ構
造を有機金属気相成長法により形成する工程と、前記第
２導電型クラッド層の途中までエッチングする工程と、
前記ダブルヘテロ構造上に第１及び第２の電流阻止層を
有機金属気相成長法により形成する工程とを含む。
【００１３】［作用］本発明によれば、半導体装置、例
えばＡｌＧａＩｎＰ可視半導体レーザにおいて、ｐ−Ａ
ｌＧａＩｎＰクラッド層とｎ−ＡｌＩｎＰ電流阻止層と
の間に、薄いｎ−ＡｌＧａＡｓ電流阻止層を有する。こ
こで、ＡｌＧａＡｓは、Ａｌ組成によらず格子がほぼ一
定であるため、大きな格子不整合を生ずることなくｎ−
ＡｌＧａＡｓ電流阻止層を形成できる。また、ｎ−Ａｌ
ＧａＡｓ電流阻止層は、成長条件を適切に設定すること
で、メサの外側の平坦部［（００１）面］とメサ側面
［（１１１）Ａ面］との中間の面方位［例えば（１１
３）面］を有するように形成でき、平坦部と側面の面方
位の差異を緩和することができる。従って、ｎ−ＡｌＩ
ｎＰ電流阻止層の成長において格子不整合を起こすこと
なく、十分な厚さに形成できる。ここで、ｎ−ＡｌＧａ
Ａｓ電流阻止層のＡｌ組成を、光吸収が生じないように
設定すれば、電流阻止層における光損失をなくすことが
できるため、低しきい値化・高効率化が可能となり、ひ
いては温度特性向上・信頼性向上が可能となる。なお、
電流阻止層としてＡｌＧａＡｓのみを用いた場合には、
水平横モード制御のための、メサ内外での十分な屈折率
差を設けることが難しいため、ＡｌＧａＡｓとＡｌＩｎ
Ｐとの組み合わせは必要である。
えばＡｌＧａＩｎＰ可視半導体レーザにおいて、ｐ−Ａ
ｌＧａＩｎＰクラッド層とｎ−ＡｌＩｎＰ電流阻止層と
の間に、薄いｎ−ＡｌＧａＡｓ電流阻止層を有する。こ
こで、ＡｌＧａＡｓは、Ａｌ組成によらず格子がほぼ一
定であるため、大きな格子不整合を生ずることなくｎ−
ＡｌＧａＡｓ電流阻止層を形成できる。また、ｎ−Ａｌ
ＧａＡｓ電流阻止層は、成長条件を適切に設定すること
で、メサの外側の平坦部［（００１）面］とメサ側面
［（１１１）Ａ面］との中間の面方位［例えば（１１
３）面］を有するように形成でき、平坦部と側面の面方
位の差異を緩和することができる。従って、ｎ−ＡｌＩ
ｎＰ電流阻止層の成長において格子不整合を起こすこと
なく、十分な厚さに形成できる。ここで、ｎ−ＡｌＧａ
Ａｓ電流阻止層のＡｌ組成を、光吸収が生じないように
設定すれば、電流阻止層における光損失をなくすことが
できるため、低しきい値化・高効率化が可能となり、ひ
いては温度特性向上・信頼性向上が可能となる。なお、
電流阻止層としてＡｌＧａＡｓのみを用いた場合には、
水平横モード制御のための、メサ内外での十分な屈折率
差を設けることが難しいため、ＡｌＧａＡｓとＡｌＩｎ
Ｐとの組み合わせは必要である。
【００１４】
【発明の実施の形態】［実施形態１］本発明の実施形態
１について図面を参照して詳細に説明する。
１について図面を参照して詳細に説明する。
【００１５】図１は、実施形態１の半導体レーザの構造
を示す斜視図である。図１に示したＡｌＧａＩｎＰ可視
光半導体レーザの構造は、ｎ−ＧａＡｓ基板１上に、ｎ
−ＧａＡｓバッファ層２が成形され、更にこのバッファ
層２上にはｎ−ＡｌＧａＩｎＰクラッド層３、活性層４
（例えばＧａＩｎＰとＡｌＧａＩｎＰの多重量子井戸構
造）、ｐ−ＡｌＧａＩｎＰ下部クラッド層５からなるダ
ブルヘテロ構造と、エッチング停止層６、ｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７、ｐ−ＧａＩｎＰ層８、ｎ−Ａ
ｌＧａＡｓ電流阻止層９、ｎ−ＡｌＩｎＰ電流阻止層１
０、ｐ−ＧａＡｓコンタクト層１１とが形成され、上端
及び下端には、ｐ側電極１２、ｎ側電極１３が形成され
ている。
を示す斜視図である。図１に示したＡｌＧａＩｎＰ可視
光半導体レーザの構造は、ｎ−ＧａＡｓ基板１上に、ｎ
−ＧａＡｓバッファ層２が成形され、更にこのバッファ
層２上にはｎ−ＡｌＧａＩｎＰクラッド層３、活性層４
（例えばＧａＩｎＰとＡｌＧａＩｎＰの多重量子井戸構
造）、ｐ−ＡｌＧａＩｎＰ下部クラッド層５からなるダ
ブルヘテロ構造と、エッチング停止層６、ｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７、ｐ−ＧａＩｎＰ層８、ｎ−Ａ
ｌＧａＡｓ電流阻止層９、ｎ−ＡｌＩｎＰ電流阻止層１
０、ｐ−ＧａＡｓコンタクト層１１とが形成され、上端
及び下端には、ｐ側電極１２、ｎ側電極１３が形成され
ている。
【００１６】図２は、実施形態１の半導体レーザの構造
を製造工程順に示した縦断面図である。成長方法は減圧
下のＭＯＶＰＥ法を用い、原料として、トリメチルイン
ジウム（ＴＭＩｎ）、トリメチルアルミニウム（ＴＭＡ
ｌ）、トリエチルガリウム（ＴＥＧａ）、ジエチルジン
ク（ＤＥＺｎ）、ジシラン（Ｓｉ2 Ｈ6 ）、ホスフィン
（ＰＨ3 ）、アルシン（ＡｓＨ3 ）などを用い、成長温
度は約７００℃とする。まず、図２（ａ）に示すｎ−Ｇ
ａＡｓ基板１上に、第１回目の成長において、図２
（ｂ）に示すように、ｎ−ＧａＡｓバッファ層２、ｎ−
ＡｌＧａＩｎＰクラッド層３、活性層４（例えばＧａＩ
ｎＰとＡｌＧａＩｎＰの多重量子井戸構造）、ｐ−Ａｌ
ＧａＩｎＰ下部クラッド層５、エッチング停止層６、ｐ
−ＡｌＧａＩｎＰ上部クラッド層７、ｐ−ＧａＩｎＰ層
８を形成する。次に、ｐ−ＧａＩｎＰ層８の上にストラ
イプ状のマスク１４を形成する。次いで、これをマスク
に、Ｈ 2 ＳＯ4 系の混合液を用いて、図２（ｃ）に示す
ように、エッチング停止層６に達するまでｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７をエッチングして、ストライプ
状のメサを形成する。ここで、例えば、ｎ−ＧａＡｓ基
板１として（００１）基板、ストライプの方向を［１−
１０］とすると、メサの外側の平坦部には（００１）面
が現れ、メサ側面には（１１１）面が現れる。次いて、
第２回目の成長において、図２（ｄ）に示すように、ス
トライプ状のマスク１４を除く部分にｎ−ＡｌＧａＡｓ
電流阻止層９を選択的に形成し、さらにｎ−ＡｌＩｎＰ
電流阻止層１０を選択的に形成する。その際、ｎ−Ａｌ
ＧａＡｓ電流阻止層９において、Ａｌ組成は発振光の吸
収がないように設定するのが望ましい。具体的には、例
えば発振波長が６５０ｎｍである場合には、Ａｌ組成は
０．４以上が望ましい。今回、約２００ｎｍ厚のｎ−Ａ
ｌＧａＡｓ電流阻止層９を形成することで、メサ外側の
平坦部とメサ側面との面方位の差異を緩和できた。次
に、マスク１４を除去した後、第３回目の成長におい
て、全面にｐ−ＧａＡｓコンタクト層１１を形成する。
次いで、コンタクト層１１の上面にｐ側電極１２を形成
し、ｎ−ＧａＡｓ基板１の下面にｎ側電極１３を形成す
ることにより、図２（ｅ）に示す構造の半導体レーザ素
子が完成される。
を製造工程順に示した縦断面図である。成長方法は減圧
下のＭＯＶＰＥ法を用い、原料として、トリメチルイン
ジウム（ＴＭＩｎ）、トリメチルアルミニウム（ＴＭＡ
ｌ）、トリエチルガリウム（ＴＥＧａ）、ジエチルジン
ク（ＤＥＺｎ）、ジシラン（Ｓｉ2 Ｈ6 ）、ホスフィン
（ＰＨ3 ）、アルシン（ＡｓＨ3 ）などを用い、成長温
度は約７００℃とする。まず、図２（ａ）に示すｎ−Ｇ
ａＡｓ基板１上に、第１回目の成長において、図２
（ｂ）に示すように、ｎ−ＧａＡｓバッファ層２、ｎ−
ＡｌＧａＩｎＰクラッド層３、活性層４（例えばＧａＩ
ｎＰとＡｌＧａＩｎＰの多重量子井戸構造）、ｐ−Ａｌ
ＧａＩｎＰ下部クラッド層５、エッチング停止層６、ｐ
−ＡｌＧａＩｎＰ上部クラッド層７、ｐ−ＧａＩｎＰ層
８を形成する。次に、ｐ−ＧａＩｎＰ層８の上にストラ
イプ状のマスク１４を形成する。次いで、これをマスク
に、Ｈ 2 ＳＯ4 系の混合液を用いて、図２（ｃ）に示す
ように、エッチング停止層６に達するまでｐ−ＡｌＧａ
ＩｎＰ上部クラッド層７をエッチングして、ストライプ
状のメサを形成する。ここで、例えば、ｎ−ＧａＡｓ基
板１として（００１）基板、ストライプの方向を［１−
１０］とすると、メサの外側の平坦部には（００１）面
が現れ、メサ側面には（１１１）面が現れる。次いて、
第２回目の成長において、図２（ｄ）に示すように、ス
トライプ状のマスク１４を除く部分にｎ−ＡｌＧａＡｓ
電流阻止層９を選択的に形成し、さらにｎ−ＡｌＩｎＰ
電流阻止層１０を選択的に形成する。その際、ｎ−Ａｌ
ＧａＡｓ電流阻止層９において、Ａｌ組成は発振光の吸
収がないように設定するのが望ましい。具体的には、例
えば発振波長が６５０ｎｍである場合には、Ａｌ組成は
０．４以上が望ましい。今回、約２００ｎｍ厚のｎ−Ａ
ｌＧａＡｓ電流阻止層９を形成することで、メサ外側の
平坦部とメサ側面との面方位の差異を緩和できた。次
に、マスク１４を除去した後、第３回目の成長におい
て、全面にｐ−ＧａＡｓコンタクト層１１を形成する。
次いで、コンタクト層１１の上面にｐ側電極１２を形成
し、ｎ−ＧａＡｓ基板１の下面にｎ側電極１３を形成す
ることにより、図２（ｅ）に示す構造の半導体レーザ素
子が完成される。
【００１７】この構造では、電流狭窄はｎ−ＡｌＧａＡ
ｓ電流阻止層９及びｎ−ＡｌＩｎＰ電流阻止層１０によ
って行われる。また、横モード制御は、ｎ−ＡｌＩｎＰ
電流阻止層１０における実屈折率分布により達成され
る。ここで、発振光の吸収がないようにｎ−ＡｌＧａＡ
ｓ電流阻止層９のＡｌ組成を設定すれば、電流阻止層
９，１０における光吸収損失がなくなり、大幅な低しき
い値化・高効率化が可能となる。
ｓ電流阻止層９及びｎ−ＡｌＩｎＰ電流阻止層１０によ
って行われる。また、横モード制御は、ｎ−ＡｌＩｎＰ
電流阻止層１０における実屈折率分布により達成され
る。ここで、発振光の吸収がないようにｎ−ＡｌＧａＡ
ｓ電流阻止層９のＡｌ組成を設定すれば、電流阻止層
９，１０における光吸収損失がなくなり、大幅な低しき
い値化・高効率化が可能となる。
【００１８】この製造方法については、第２回目の成長
において、ｎ−ＡｌＧａＡｓ電流阻止層９及びｎ−Ａｌ
ＩｎＰ電流阻止層１０をストライプ状のマスク１４を除
く部分に選択的に達成する以外は、従来例と同様であ
る。
において、ｎ−ＡｌＧａＡｓ電流阻止層９及びｎ−Ａｌ
ＩｎＰ電流阻止層１０をストライプ状のマスク１４を除
く部分に選択的に達成する以外は、従来例と同様であ
る。
【００１９】［実施形態２］次に、実施形態２について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２０】図３は、実施形態２の半導体レーザの構造
を製造工程順に示した縦断面図である。本実施形態で
は、図３（ｂ）に示すように、ｐ−ＧａＩｎＰ層８を成
長するまでは実施形態１と同様であり、その後、ｐ−Ｇ
ａＡｓコンタクト層１１を形成する。次に、図３（ｃ）
に示すように、ｐ−ＧａＡｓコンタクト層１１の上にス
トライプ状のマスク１４を形成する。以下の工程は実施
形態１と同様である。
を製造工程順に示した縦断面図である。本実施形態で
は、図３（ｂ）に示すように、ｐ−ＧａＩｎＰ層８を成
長するまでは実施形態１と同様であり、その後、ｐ−Ｇ
ａＡｓコンタクト層１１を形成する。次に、図３（ｃ）
に示すように、ｐ−ＧａＡｓコンタクト層１１の上にス
トライプ状のマスク１４を形成する。以下の工程は実施
形態１と同様である。
【００２１】本実施形態では、ｐ−ＧａＩｎＰ層８が第
１回目の成長と第２回目の成長との間で空気中に晒され
ることがなく、且つ、第３回目の成長の昇温時にｐ−Ｇ
ａＩｎＰ層８が熱的劣化を受けないため、実施形態１の
効果に加えて、ｐ−ＧａＩｎＰ層８が電気抵抗を低減す
る効果が一層大きくなる。
１回目の成長と第２回目の成長との間で空気中に晒され
ることがなく、且つ、第３回目の成長の昇温時にｐ−Ｇ
ａＩｎＰ層８が熱的劣化を受けないため、実施形態１の
効果に加えて、ｐ−ＧａＩｎＰ層８が電気抵抗を低減す
る効果が一層大きくなる。
【００２２】［実施形態３］次に、実施形態３について
図面を参照して説明する。
図面を参照して説明する。
【００２３】図４は、実施形態３の半導体レーザの構造
を示した縦断面図である。ｎ−ＧａＡｓ基板１上に、ｎ
−ＡｌＧａＡｓクラッド層１６、ＩｎＧａＡｓ多重量子
井戸活性層１７、ｐ−ＡｌＧａＡｓクラッド層１８から
なるダブルヘテロ構造が形成され、ｎ−ＡｌＧａＡｓ電
流阻止層９、ｎ−ＡｌＩｎＰ電流阻止層１０が形成さ
れ、ｐ−ＧａＡｓコンタクト層１１、ｐ側電極１２およ
びｎ側電極１３が形成されている。その製造方法は、材
料系やエッチャントが異なる点を除いて、実施形態１と
同様である。本実施形態では、０．９８μｍ帯で発振す
る半導体レーザの電流阻止層を、発振光を吸収しないｎ
−ＡｌＧａＡｓおよびｎ−ＡｌＩｎＰで構成した。従っ
て、実施形態１及び実施形態２で示したＡｌＧａＩｎＰ
可視半導体レーザと同様、０．９８μｍ帯で発振する半
導体レーザにおいても、低しきい値化・高効率化が可能
となる。
を示した縦断面図である。ｎ−ＧａＡｓ基板１上に、ｎ
−ＡｌＧａＡｓクラッド層１６、ＩｎＧａＡｓ多重量子
井戸活性層１７、ｐ−ＡｌＧａＡｓクラッド層１８から
なるダブルヘテロ構造が形成され、ｎ−ＡｌＧａＡｓ電
流阻止層９、ｎ−ＡｌＩｎＰ電流阻止層１０が形成さ
れ、ｐ−ＧａＡｓコンタクト層１１、ｐ側電極１２およ
びｎ側電極１３が形成されている。その製造方法は、材
料系やエッチャントが異なる点を除いて、実施形態１と
同様である。本実施形態では、０．９８μｍ帯で発振す
る半導体レーザの電流阻止層を、発振光を吸収しないｎ
−ＡｌＧａＡｓおよびｎ−ＡｌＩｎＰで構成した。従っ
て、実施形態１及び実施形態２で示したＡｌＧａＩｎＰ
可視半導体レーザと同様、０．９８μｍ帯で発振する半
導体レーザにおいても、低しきい値化・高効率化が可能
となる。
【００２４】なお、本発明の半導体レーザの構造及び製
造方法においては、ｐクラッド層とｎ−ＡｌＩｎＰ電流
阻止層との間にｎ−ＡｌＧａＡｓ電流阻止層が挿入され
ていれば、その効果が十分発揮されるため、成長方法、
成長温度、成長回数、原料、基板、レーザの構造、レー
ザを構成する層の組成や厚さは、如何様でも差し支えな
い。また、ｎ−ＡｌＧａＡｓ電流阻止層の代わりに、面
方位の違いにより格子不整合を生じない他の材料を用い
て電流阻止層を形成しても差し支えない。
造方法においては、ｐクラッド層とｎ−ＡｌＩｎＰ電流
阻止層との間にｎ−ＡｌＧａＡｓ電流阻止層が挿入され
ていれば、その効果が十分発揮されるため、成長方法、
成長温度、成長回数、原料、基板、レーザの構造、レー
ザを構成する層の組成や厚さは、如何様でも差し支えな
い。また、ｎ−ＡｌＧａＡｓ電流阻止層の代わりに、面
方位の違いにより格子不整合を生じない他の材料を用い
て電流阻止層を形成しても差し支えない。
【００２５】
【発明の効果】以上説明したように本発明によれば、電
流阻止層として、発振光のエネルギーよりバンドギャッ
プの大きいｎ−ＡｌＧａＡｓ層及びｎ−ＡｌＩｎＰ層を
用いるため、電流阻止層における光吸収をなくし、低し
きい値化・高効率化が可能となる。従って、発振光の吸
収損失を低減できる。これにより、省電力化が可能とな
る。
流阻止層として、発振光のエネルギーよりバンドギャッ
プの大きいｎ−ＡｌＧａＡｓ層及びｎ−ＡｌＩｎＰ層を
用いるため、電流阻止層における光吸収をなくし、低し
きい値化・高効率化が可能となる。従って、発振光の吸
収損失を低減できる。これにより、省電力化が可能とな
る。
【００２６】また、本発明によれば、電流阻止層におけ
る光吸収がなく、低しきい値化・高効率化により動作電
流が低減できるので、通電による素子の発熱が低減でき
る。従って、温度特性を向上できる。これにより、高温
動作が可能となる。
る光吸収がなく、低しきい値化・高効率化により動作電
流が低減できるので、通電による素子の発熱が低減でき
る。従って、温度特性を向上できる。これにより、高温
動作が可能となる。
【００２７】更に、本発明によれば、格子不整合を生ず
ることなくｎ−ＡｌＩｎＰ電流阻止層を形成できるの
で、メサ部分に応力がかからず、また、ｎ−ＡｌＩｎＰ
電流阻止層上に形成するｐ−ＧａＡｓキャップ層の結晶
品質に影響を及ぼさない。従って、結晶品質を向上でき
る。これにより、信頼性の向上が可能となる。
ることなくｎ−ＡｌＩｎＰ電流阻止層を形成できるの
で、メサ部分に応力がかからず、また、ｎ−ＡｌＩｎＰ
電流阻止層上に形成するｐ−ＧａＡｓキャップ層の結晶
品質に影響を及ぼさない。従って、結晶品質を向上でき
る。これにより、信頼性の向上が可能となる。
【図１】本発明の実施形態１による半導体レーザの構造
を示す斜視図である。
を示す斜視図である。
【図２】本発明の実施形態２による半導体レーザの構造
を製造工程順に示す縦断面図である。
を製造工程順に示す縦断面図である。
【図３】本発明の実施形態３による半導体レーザの構造
を製造工程順に示す縦断面図である。
を製造工程順に示す縦断面図である。
【図４】本発明の実施形態３による半導体レーザの構造
を示す縦断面図である。
を示す縦断面図である。
【図５】従来例による半導体レーザの構造を製造工程順
に示す縦断面図である。
に示す縦断面図である。
１ ｎ−ＧａＡｓ基板 ２ ｎ−ＧａＡｓバッファ層 ３ ｎ−ＡｌＧａＩｎＰクラッド層 ４ 活性層 ５ ｐ−ＡｌＧａＩｎＰ下部クラッド層 ６ エッチング停止層 ７ ｐ−ＡｌＧａＩｎＰ上部クラッド層 ８ ｐ−ＧａＩｎＰ層 ９ ｎ−ＡｌＧａＡｓ電流阻止層 １０ ｎ−ＡｌＩｎＰ電流阻止層 １１ ｐ−ＧａＡｓコンタクト層 １２ ｐ側電極 １３ ｎ側電極 １４ マスク １５ ｎ−ＧａＡｓ電流阻止層 １６ ｎ−ＡｌＧａＡｓクラッド層 １７ ＩｎＧａＡｓ多重量子井戸活性層 １８ ｐ−ＡｌＧａＡｓクラッド層
Claims (4)
- 【請求項１】 第１導電型半導体基板上に、第１導電型
クラッド層、活性層、ストライプ状のメサ部を有した第
２導電型クラッド層を含んでなるダブルヘテロ構造を有
し、このダブルヘテロ構造上に前記メサ上部を除いて形
成された第１の電流阻止層および第２の電流阻止層をこ
の順に有する半導体装置において、前記第１の電流阻止
層の表面が、前記第２導電型クラッド層の平坦面の面方
位とメサ側面の面方位との中間の角度の面方位を有する
ことを特徴とする半導体装置。 - 【請求項２】 前記第１導電型半導体基板はＧａＡｓで
あり、前記ダブルヘテロ構造はＧａＩｎＰおよびＡｌＧ
ａＩｎＰからなり、第１の電流阻止層はＡｌＧａＡｓで
あり、第２の電流阻止層はＡｌＩｎＰであることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】 前記第１導電型半導体基板はＧａＡｓで
あり、前記ダブルヘテロ構造はＩｎＧａＡｓおよびＡｌ
ＧａＡｓからなり、第１の電流阻止層はＡｌＧａＡｓで
あり、第２の電流阻止層はＡｌＩｎＰであることを特徴
とする請求項１に記載の半導体装置。 - 【請求項４】 第１導電型半導体基板上に、第１導電型
クラッド層、活性層、第２導電型クラッド層を含んでな
るダブルヘテロ構造を有機金属気相成長法により形成す
る工程と、前記第２導電型クラッド層の途中までエッチ
ングする工程と、前記ダブルヘテロ構造上に第１及び第
２の電流阻止層を有機金属気相成長法により形成する工
程とを含む半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301904A JPH11145546A (ja) | 1997-11-04 | 1997-11-04 | 半導体装置及びその製造方法 |
| CN98123314A CN1225520A (zh) | 1997-11-04 | 1998-11-04 | 半导体器件及其制造方法 |
| KR1019980047155A KR19990045003A (ko) | 1997-11-04 | 1998-11-04 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301904A JPH11145546A (ja) | 1997-11-04 | 1997-11-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145546A true JPH11145546A (ja) | 1999-05-28 |
Family
ID=17902525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9301904A Pending JPH11145546A (ja) | 1997-11-04 | 1997-11-04 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11145546A (ja) |
| KR (1) | KR19990045003A (ja) |
| CN (1) | CN1225520A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550664B (zh) * | 2018-04-02 | 2020-08-07 | 江西壹创军融光电科技有限公司 | 一种基于砷化镓衬底的平面式led外延结构及其制作方法 |
-
1997
- 1997-11-04 JP JP9301904A patent/JPH11145546A/ja active Pending
-
1998
- 1998-11-04 KR KR1019980047155A patent/KR19990045003A/ko not_active Abandoned
- 1998-11-04 CN CN98123314A patent/CN1225520A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990045003A (ko) | 1999-06-25 |
| CN1225520A (zh) | 1999-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP4028158B2 (ja) | 半導体光デバイス装置 | |
| JPH11220222A (ja) | 半導体発光素子 | |
| JP2980302B2 (ja) | 半導体レーザ | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JP2001057459A (ja) | 半導体レーザ | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| JP2000058982A (ja) | 半導体発光素子 | |
| JPH11145546A (ja) | 半導体装置及びその製造方法 | |
| JP2002111136A (ja) | 半導体レーザ装置 | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2001057458A (ja) | 半導体発光装置 | |
| JP2001185810A (ja) | 半導体光デバイス装置及びその製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2699671B2 (ja) | 半導体レーザ | |
| JP2751699B2 (ja) | 半導体レーザ | |
| JP4517437B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2003051643A (ja) | 半導体レーザ装置 | |
| JPH11346033A (ja) | 半導体レ―ザ装置及びその製造方法 | |
| JPH10209562A (ja) | 半導体レーザ素子の製造方法 | |
| JP2946781B2 (ja) | 半導体レーザ | |
| JPH11163463A (ja) | 半導体発光素子とその製造方法 | |
| JP2830813B2 (ja) | 自励発振型半導体レーザの製造方法 | |
| JP2839337B2 (ja) | 可視光半導体レーザ |