JPH11145878A

JPH11145878A - 適応フィルタによる未知システム同定の方法及び装置

Info

Publication number: JPH11145878A
Application number: JP9306012A
Authority: JP
Inventors: Akihiko Sugiyama; 昭彦杉山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-11-07
Filing date: 1997-11-07
Publication date: 1999-05-28
Anticipated expiration: 2017-11-07
Also published as: US6351457B1; JP3180739B2

Abstract

(57)【要約】【課題】インパルス応答の固定遅延部分を除いた応答
波形部分に対応する適応フィルタのタップだけに係数を
配置して、伝送路や空間音響結合経路などの未知システ
ムを同定する際に、強い非定常性を有した信号を入力し
たときにも、係数値やタップ位置に誤りを生じることな
しに収束時間短縮と残留誤差減少を達成する。【解決手段】タップ制御回路９１は、遅延素子２０₁
〜２０_Nから入力信号サンプルを受けてこれを評価し、
その評価結果に応じて、ステップサイズをゼロに設定
し、また、タップ位置制御を停止するための信号を発生
する入力信号評価回路１７０を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送路や空間音響
結合経路などの未知システムを同定するための方法及び
装置に関する。

【０００２】

【従来の技術】適応フィルタによる未知システム同定の
応用として、エコー・キャンセラ、ノイズ・キャンセ
ラ、ハウリング・キャンセラ、適応等化器などが知られ
ている。ここでは、２線／４線変換回路の４線側におい
て送信側から受信側へ漏れ込むエコーを除去するエコー
・キャンセラを例として、従来技術を説明する。

【０００３】エコー・キャンセラは、エコー経路のイン
パルス応答長に等しいか又はこれを越える数のタップ係
数を有する適応フィルタを用いて、送信信号に対応した
疑似エコー（エコー・レプリカ）を生成することによ
り、２線／４線変換回路の４線側において送信回路から
受信回路へ漏れ込むエコーを抑圧するように動作する。
このとき、適応フィルタの各タップ係数は、エコーと受
信信号の混在する混在信号からエコー・レプリカを差引
いて得られる誤差信号と送信信号との相関をとることに
より修正される。このような適応フィルタの係数修正ア
ルゴリズムの代表的なものとして、ＬＭＳアルゴリズム
「１９７５年１２月、プロシーディングス・オブ・アイ
・イー・イー・イー、第63巻、第1２号(PROCEEDINGS OF
IEEE,VOL.63,NO.12,DECEMBER,1975)、1692〜1716 ペー
ジ」（文献１）と学習同定法(LIM)「１９６７年９月、
アイ・イー・イー・イー・トランザクションズ・オン・
オートマティック・コントロール、第１２巻、第３号(I
EEE TRANSACTIONS ON AUTOMATIC CONTROL, VOL.1２, N
O.3,MARCH, 1967)、282〜287 ページ」（文献２）が知
られている。

【０００４】実際にエコー・キャンセラの挿入される４
線回線上の地点と２線／４線変換回路のある地点の間に
固定遅延が存在する場合、エコー・キャンセラのタップ
数は想定される最大の固定遅延量と実質的なインパルス
応答の応答波形部分の双方を十分にカバーするだけ必要
である。従って、固定遅延が大きい場合はタップ数は膨
大になり、ハードウェア規模の増大、係数相互干渉によ
る収束時間の増加を引起こす。これらの問題を解決する
ため、エコー経路のインパルス応答から固定遅延を除い
た波形応答部の位置を推定し、推定された位置周辺に適
応フィルタのタップ係数を配置するように係数配置を適
応制御する方法が、「１９９６年９月、アイ・イー・イ
ー・イー・トランザクションズ・オン・サーキッツ・ア
ンド・システムス−II：アナログ・アンド・ディジタル
・シグナル・プロセシング、第４３巻、第９号(IEEE TR
ANSACTIONS ON CIRCUITS AND SYSTEMS-II: ANALOG AND
DIGITAL SIGNAL PROCESSING, VOL.４3, NO.9, SEPTEMBE
R, 1996)、629〜636ページ」（文献３）に記載されてい
る。

【０００５】文献３に示された方法のポイントは、まず
波形応答部のおおよその位置を推定し、その近傍に限定
してタップ係数の配置を行なうことで、収束時間を短縮
することである。また、係数の配置されないタップの番
号を格納する待ち行列を、波形応答部近傍に対応したも
のと波形応答部近傍以外に対応したものに分割すること
によって、タップ係数が正しい位置に配置されるまでに
要する収束時間を短縮している。波形応答部の位置推定
はタップ係数絶対値の最大値を用いて行なわれ、タップ
係数配置を限定する範囲は一つしか指定されない。従っ
て、複数の波形応答部が存在する場合（エコーの場合は
マルチエコーと呼ばれる）は、これら全てをカバーする
ようにタップ配置限定範囲を広くとらなければならな
い。このため、それぞれの波形応答部の間に大きな固定
遅延があるときには、タップ配置位置を限定する効果が
減少し、収束時間の増加が避けられない。この問題に対
しては、マルチエコーに対しても高速に収束し、波形応
答部だけにタップ係数を配置することのできる方法が、
特開平０７−２０２７６６号公報（文献４）及び「１９
９４年４月、アイ・イー・イー・イー・プロシーディン
グス・インターナショナル・カンファレンス・オン・ア
クースティクス・スピーチ・アンド・シグナル・プロセ
シング、第III 巻(IEEE PROCEEDINGS OF INTERNA-TIONA
L CONFERENCE ON ACOUSTICS, SPEECH AND SIGNAL PROCE
SS-ING, vol.III, PP.41-44, APRIL, 1994）、４１〜４
４ページ」（文献５）に記載されている。

【０００６】図２４は、文献４に提案されたエコー・キ
ャンセラの構成を示すブロック図である。図２４に示さ
れた適応フィルタは、送信信号入力端子１から入力され
た送信信号を遅延させる遅延素子２０₁から遅延素子２
０_N-1までの（Ｎ−１）個の遅延素子を有し、遅延が零
のタップも含め全タップ数はＮである。一方、適応フィ
ルタのタップ係数を発生するために、Ｌ個の係数発生回
路３０₁〜３０_Lが備えられており、適応フィルタの全
タップ数Ｎと係数発生回路の数ＬにはＮ＞Ｌの関係があ
る。すなわち、図２４に示された適応ＦＩＲフィルタ
は、通常の適応ＦＩＲフィルタと異なり、固定遅延部分
を除いた実質的な波形応答部を実現できる程度のタップ
係数を備え、そのタップ係数を応答波形部分に適応的に
配置する。そのため、遅延素子の出力と係数発生回路の
間の接続を切替える経路スイッチ７を有しており、この
経路スイッチ７の制御を目的としてタップ制御回路９を
有している。経路スイッチ７は、出力端子９００を経て
タップ制御回路９から受けた情報に基づいてＬ個の遅延
素子の出力を選択し、係数発生回路に伝達するように動
作する。経路スイッチ７の出力であるＬ個の遅延信号
は、対応する係数発生回路３０₁〜３０_L と乗算器４０
₁〜４０_L に供給される。乗算器４０₁〜４０_Lは、係
数発生回路３０₁〜３０_L の出力するタップ係数値と経
路スイッチ７の出力する遅延信号をそれぞれ乗算し、結
果を加算回路８に供給する。加算回路８は、乗算器４０
₁〜４０_L から供給される乗算結果を全て加算し、エコ
ー・レプリカとして出力する。タップ制御回路９から
は、出力端子９０１₁ 〜９０１_L を介して、係数発生回
路３０₁〜３０_L が係数更新の際に使用するステップサ
イズが供給される。また、タップ制御回路９の出力端子
９０２₁〜９０２_L を介して、係数クリア信号が係数発
生回路３０₁〜３０_L に供給されており、係数をゼロリ
セットするために使用される。一方、タップ制御回路９
は、係数発生回路３０₁〜３０_L の発生する係数値を入
力端子９０３₁〜９０３_L を介して受け、タップ位置制
御信号、ステップサイズ、係数クリア信号を発生するた
めに使用する。

【０００７】送信信号入力端子１に入力された送信信号
は、送信信号出力端子２から伝送路に送出され、２線／
４線変換回路３において２線側に送られるが、インピー
ダンス不整合のため、送信信号の一部がエコーとして受
信側に漏れ込む。受信信号入力端子４より入力されたエ
コーは、減算器５に供給される。減算器５は、エコーか
ら加算回路８の出力するエコー・レプリカを減算し、得
られた減算結果を受信信号出力端子６へ伝達する。ま
た、減算結果は同時に係数更新のための誤差信号とし
て、係数発生回路３０₁ 〜３０_L に供給される。

【０００８】いま、係数更新アルゴリズムとして「１９
８５年アダプティブ・シグナル・プロセッシング(Adapt
ive Signal Processing), 1985, Prentice-Hall Inc.,U
SA」（文献６）に示されたＬＭＳアルゴリズムを仮定す
れば、ｉ番目係数の第ｋ＋１回目の更新後の値ｃ_i （ｋ
＋１）は、第ｋ回目の更新後の値ｃ_i （ｋ）を用いて、ｃ_i （ｋ＋１）＝ｃ_i （ｋ）＋μ_i ｅ（ｋ）×（ｋ−ａ（ｉ））（１）で与えられる。ここに、μ_i はｉ番目係数に対するステ
ップサイズ、ｅ（ｋ）は残留エコー、ｘ（ｋ−ａ
（ｉ））は第ｋ−ａ（ｉ）回の係数更新時の入力信号サ
ンプルである。ａ（ｉ）は、経路スイッチ７が選択して
いる遅延素子の番号から構成される集合であり、要素数
はＬである。

【０００９】このとき、係数発生回路３０_i （ｉ＝1，
２，．．．，Ｌ）の構成は、図２５のように表すこと
ができる。誤差信号は乗算器３１でステップサイズと乗
算され、さらに乗算器３２で経路スイッチ７から供給さ
れる遅延信号と乗算される。乗算器３２の出力は係数の
修正量を表し、記憶回路３４に記憶されている係数値と
加算器３３で加算され、加算結果が記憶回路３４に帰還
される。記憶回路３４で遅延された値が、更新後の係数
値となる。なお、記憶回路３４は、タップ制御回路９か
ら出力端子９０２_i （ｉ＝１，２，．．．，Ｌ）を経て
係数クリア信号が入力されると、保持している係数値を
強制的にゼロに設定する機能を有する。

【００１０】以上の説明から明らかなように、適応フィ
ルタのタップ係数は経路スイッチ７によって選択された
一部の遅延素子にだけ接続される。以下、タップ係数の
接続されたタップを有効タップ、接続されていないタッ
プを無効タップと呼ぶ。実際のタップ係数適応配置で
は、初期値として、実際の総タップ数より少ないタップ
係数を、例えば等間隔で配置する。これらが有効タップ
に、係数が配置されていないタップが無効タップにな
る。また、有効タップの初期配置は、先頭からタップ番
号の小さい順としても良いし、ランダムに与えても良
い。

【００１１】図２６は、タップ制御回路９の構成を示す
ブロック図である。記憶回路群１１０₁ 、１１０
₂ 、．．．１１０_Mは、長さＮ／ＭのＦＩＦＯ（First-
In-First-Out）構造を有し、Ｎ−Ｌ個の無効タップ番号
を記憶する。無効タップは、全タップをＭ等分して得ら
れるＮ／Ｍ個のタップの番号から構成されるグループ毎
に分けて記憶される。このグループを、タップグループ
と呼ぶ。例えば、全タップ数Ｎを２０、タップグループ
数Ｍを５とすると、各タップグループに属するタップの
数Ｎ／Ｍは４となる。また、タップグループをＧ（ｎ）
（ｎ＝１，２，．．．，５）とし、Ｇ（ｎ）に属する
タップ番号を｛｝で括って表すと、Ｇ（１）＝｛１，２，３，４｝Ｇ（２）＝｛５，６，７，８｝Ｇ（３）＝｛９，１０，１１，１２｝Ｇ（４）＝｛１３，１４，１５，１６｝Ｇ（５）＝｛１７，１８，１９，２０｝となる。これらの番号のうち、現在無効とされているも
のが、対応する記憶回路に記憶される。上記の例では、
Ｇ（ｎ）（ｎ＝１，２，．．．，５）の要素は１１０_n
に記憶されることになる。

【００１２】選択回路１１２は、Ｑ回の係数更新毎に、
記憶回路１５０から供給されるタップグループ選択信号
に応じて記憶回路群１１０₁ 、１１０₂ 、．．．、１１
０_Mのいづれかを選択し、その先頭に格納されているタ
ップ番号を取り出し、新たな有効タップ番号として記憶
回路１１４へ伝達する。記憶回路１１４は、記憶回路群
１１０₁ 、１１０₂ 、．．．、１１０_M に含まれないＬ
個の有効タップ番号を記憶しており、有効タップ番号を
タップ位置制御信号として、出力端子９００に供給す
る。初期状態における有効タップ番号、すなわち記憶回
路１１４の初期設定値は、任意の順に並べたタップ番号
とすることができる。例えば、タップ番号が小さい順に
Ｌ個の番号を設定しても良いし、ランダムにＬ個選択し
て設定しても良い。たとえば、全タップ番号の小さい方
から連続してＬタップとなるように選択する場合を考え
る。先の例では、全タップ番号は、１，２，
３，．．．，２０となる。このとき、有効タップ数Ｌ＝
３、無効タップ数Ｎ−Ｌ＝１７とすると、有効タップ番
号は、１，２，３と小さい方から３タップが選ばれ、記
憶回路１１４に初期値として保持される。記憶回路群１
１０₁ 、１１０₂ 、．．．、１１０_M に対する初期値
は、記憶回路１１４において設定された初期値以外のタ
ップ番号とする。上記の例では、１，２，３を除いた
４，５，６，２０が初期値として選択され、記憶回路群
１１０₁ 、１１０₂ 、．．．、１１０_M のうち対応する
記憶回路に格納される。以上の初期状態設定後、経路ス
イッチ７によって選択された有効タップの係数更新が行
なわれる。Ｑ回（Ｑは正整数）の係数更新毎に有効タッ
プを更新し、係数配置を変更する。有効タップ更新は、
以下の手順で実行される。

【００１３】最小係数検出回路１１６は、記憶回路１１
４の出力する有効タップ番号と、入力端子９０３₁ 〜９
０３_L に供給される各係数発生回路の出力、すなわちタ
ップ係数を受けて、絶対値が最小である係数に対応した
有効タップ番号を検出する。検出された有効タップ番号
は、記憶回路１１４、分配回路１１８、評価回路１２
０、及び係数クリア回路１２２に供給される。係数クリ
ア回路１２２は、入力されたタップ番号に対応する係数
発生回路に対して係数クリア信号を発生し、これを対応
する出力端子９０２₁ 〜９０２_L のいづれかに伝達す
る。この係数クリア信号は、対応した係数発生回路に供
給され、係数を零に設定する。評価回路１２０は、最小
係数検出回路１１６から供給されたタップ番号が属する
タップグループを算出し、対応するタップグループ番号
を分配回路１１８に伝達する。分配回路１１８は、評価
回路１２０から供給されたタップグループ番号に対応し
た記憶回路を記憶回路群１１０₁ 、１１０₂ 、．．．、
１１０_M から選択し、最小係数検出回路１１６から供給
された最小係数を有するタップ番号を伝達する。伝達さ
れたタップ番号は、分配回路１１８によって指定された
記憶回路１１０_i に記憶される。記憶回路１１４は、最
小係数検出回路１１６から供給されたタップ番号を記憶
内容から削除し、選択回路１１２から供給された新たな
有効タップ番号を記憶することにより、記憶している有
効タップ番号を更新する。

【００１４】係数値評価回路１３０は、各係数発生回路
が出力するタップ係数値と記憶回路１１４が出力する有
効タップ番号を受けて、係数絶対値の総和を各タップグ
ループ毎に計算する。これらＭ個の係数絶対値総和を大
きさの順に並べ替え、対応するタップグループ番号を
「順序」として、タップグループ選択情報更新回路１４
０に伝達する。また、係数値評価回路１３０は、係数絶
対値総和を「係数和」としてタップグループ選択情報更
新回路１４０に伝達する。タップグループ選択情報更新
回路１４０は、これらの情報に基づいてタップグループ
選択順序を計算し、これを「選択順序」として記憶回路
１５０に伝達する。記憶回路１５０は、タップグループ
選択情報更新回路１４０から供給された「選択順序」、
すなわち、選択する順序に並べ替えられたタップグルー
プ番号を記憶し、順番に選択回路１１２に供給する。記
憶回路１５０に設定するタップグループ番号の初期値
は、任意の順に並べたタップグループ番号とすることが
できる。例えば、タップグループ番号が小さい順に設定
しても良いし、ランダムに設定しても良い。すなわち、
記憶回路１５０の保持するタップグループ番号をＺ
（ｎ）（ｎ＝１，２，．．．，Ｍ）で表すと、先の例
で、タップグループ番号が小さい順に設定した場合に
は、Ｚ（１）＝１Ｚ（２）＝２Ｚ（３）＝３Ｚ（４）＝４Ｚ（５）＝５が初期値となる。また、記憶回路１５０のデータ読み出
し位置を規定するアドレスポインタの初期値は先頭に設
定され、先頭のタップグループ番号、すなわち、上記の
例ではＺ(１）＝１を初期値として選択回路１１２に対
して出力する。このタップグループ選択信号を受けて、
選択回路１１２は最初、記憶回路１１０₁を選択し、そ
の先頭に格納されているタップ番号を取り出して、記憶
回路１１４に伝達する。読出しアドレスポインタの変更
は、タップグループ選択情報更新回路１４０から供給さ
れる「変更信号」によって行われる。「変更信号」がタ
ップグループ選択情報更新回路１４０から供給される度
に、記憶回路１５０は記憶しているタップグループに対
する読出しアドレスポインタを１進める。

【００１５】係数値評価回路１３０は、また、供給され
た係数の絶対値をとり、それらを各タップグループ毎に
合計する。各タップグループ毎の係数絶対値総和の最大
値Ｃ_maxと各タップグループ内の係数絶対値総和の比を
計算する。例えば、タップグループ数Ｍである場合の各
タップグループ内係数絶対値総和をＣ_j,max （１≦ j≦
Ｍ）とすれば、それらの比Ｒ_j＝Ｃ_j,max ／Ｃ_maxが計
算され、ステップ・サイズ発生回路１６０に伝達され
る。また、各タップグループの係数絶対値総和の合計を
Ｃ_maxと定義しても、同様の結果が得られる。ステップ
・サイズ発生回路１６０は、係数値評価回路１３０から
供給されたＲ_jを用いてステップ・サイズを発生し、対
応する出力端子９０１_i （ｉ＝１，．．．，Ｌ）に伝達
する。ステップ・サイズｊは、Ｒ_jと予め定められた定
数との乗算結果からμ_j ＝μ×Ｒ_jに従って求める。ｊ
とｉ（１≦ｉ≦Ｌ）の対応関係は、第ｊタップグループ
に属する係数の更新に使用するステップ・サイズがμ_j
となるように、記憶回路１１４から供給されるタップ位
置制御信号を用いて計算される。計算された対応関係に
基づいて、ｊは対応する係数発生回路３０_i に伝達され
る。このステップサイズの計算法により、係数絶対値が
大きいタップグループ内の係数を更新する際のステップ
サイズが大きくなり、適応フィルタの収束時間が短縮さ
れる。

【００１６】図２７は、タップグループ選択情報更新回
路１４０の構成を示すブロック図である。係数値評価回
路１３０から供給された「係数和」は、選択継続時間算
出回路１４０１に伝達される。選択継続時間算出回路１
４０１では、選択回路１１２において各タップグループ
の選択を継続する時間を「係数和」に基づいて算出す
る。具体的には、係数絶対値総和が大きいタップグルー
プの選択継続時間が長くなるように設定し、そのタップ
グループに集中して新しい有効タップが設定されるよう
にする。例えば、先の例で、ｊ番めのタップグループ選
択継続時間をＴ_j（ｊ＝１，２，３，４，５）とする
と、

【００１７】

【数１】

【００１８】とすることができることが、文献５に記載
されている。ここに、Ａ_j 、Ａ_max 、Ｔ_max 、Ｔ
_minは、それぞれ、ｊ番めのタップグループにおける係
数絶対値総和、各タップグループにおける係数絶対値総
和のうちの最大値、タップグループ選択継続時間の最大
値、及び最小値である。すなわち、係数絶対値総和が最
小のタップグループに対する選択継続時間がＴ_min 、係
数絶対値総和が最大のタップグループに対する選択継続
時間がＴ_max 、他のタップグループに対する選択継続時
間が係数絶対値総和に対応した大きさに決定される。

【００１９】一般にＴ_jは係数更新回数を単位として表
され、この値がカウンタ１４０２に伝達される。カウン
タ１４０２は、係数更新回数を数えるカウンタであり、
係数更新回数がＴ_j に達する毎に、読出しアドレス変更
信号をカウンタ１４０３に供給すると同時に、記憶回路
１５０に伝達する。カウンタ１４０３は、カウンタ１４
０２から読出しアドレス変更信号が供給される度にカウ
ントアップし、タップグループ総数Ｍまでカウントアッ
プすると、スイッチ１４０４に対してタップグループ選
択順序変更を指示する信号を伝達し、カウント値をゼロ
にリセットする。スイッチ１４０４は、このタップグル
ープ選択順序変更を指示する信号を受けたときに回路を
閉じ、係数値評価回路１３０から「順序」として供給さ
れるタップグループ番号を、供給された順序で「タップ
グループ選択順序」として出力する。出力された信号
は、記憶回路１５０の先頭アドレスから書込まれ、この
書込み動作によって、記憶回路１５０が保持するタップ
グループ選択順序が変更される。

【００２０】以上の説明から明らかなように、タップ制
御範囲は全タップに渡って次々に移動するため、マルチ
エコーのように実質的な波形応答部が複数ある場合にも
高速に収束し、波形応答部だけにタップ係数を配置する
ことができる。また、記憶回路群１１０₁ 、１１０
₂ 、．．．、１１０_M のうちのひとつの記憶回路から取
り出されたタップ番号は１００％有効タップになり、無
駄がない。また、選択回路１１２で新しく係数を配置す
るタップの番号を決定する際に、最も重要度の高いタッ
プグループに対応した記憶回路が最も長い時間選択さ
れ、また順序も最初に選択されるために、係数が短時間
で正しいタップに配置され、収束時間を短縮できること
になる。さらに、係数更新におけるステップ・サイズ
を、各係数が属するタップグループの重要度に応じて変
化させるために、収束時間が短縮される。

【００２１】

【発明が解決しようとする課題】これまで説明してきた
従来の適応フィルタに、音声信号などのような強い非定
常性を有した信号を入力すると、入力信号振幅が小さい
ときに行う係数更新とタップ位置の更新により、係数値
やタップ位置に誤りが生じる。これは、小さい入力信号
振幅が付加雑音などに妨害されやすく、このような入力
信号に基づいて行う係数更新とタップ位置の更新が、不
正確なためである。本発明の目的は、強い非定常性を有
した信号を入力したときにも、係数値やタップ位置に誤
りが生じない、適応フィルタによる未知システム同定の
方法及び装置を提供することである。

【００２２】

【課題を解決するための手段】本発明の第１の適応フィ
ルタによる未知システム同定の装置では、適応フィルタ
に供給される信号サンプルの全部又は一部を評価して、
これが予め定められた値よりも小さい場合には、係数更
新及びタップ位置更新を停止する。より具体的には、遅
延素子２０₁〜２０_Nから入力信号サンプルを受けてこ
れを評価する入力信号評価回路１７０を含むタップ制御
回路９１を有する。入力信号評価回路１７０における評
価結果に応じて、ステップサイズをゼロに設定し、ま
た、タップ位置制御を停止する。

【００２３】本発明の第２の適応フィルタによる未知シ
ステム同定の装置では、有効タップに供給される入力信
号サンプルを評価して、これが予め定められた値よりも
小さい場合には、係数更新及びタップ位置更新を停止す
る。より具体的には、経路スイッチ７から入力信号サン
プルを受けてこれを評価する入力信号評価回路１７４を
含むタップ制御回路９２を有する。入力信号評価回路１
７４における評価結果に応じて、ステップサイズをゼロ
に設定し、また、タップ位置制御を停止する。

【００２４】

【発明の実施の形態】図面を参照して、本発明の実施の
形態について詳細に説明する。図１は本発明の第１の実
施の形態を示すブロック図である。図１と従来例のブロ
ック図である図２４は、タップ制御回路９１を除いて同
一であるので、以下、この相違点を中心に詳細な動作を
説明する。

【００２５】図１に示されたタップ制御回路９１と図２
４に示されたタップ制御回路９の違いは、タップ制御回
路９１に備えられた入力端子９０４₀〜９０４_N-1であ
る。入力端子９０４₀〜９０４_N-1には、遅延素子２０
₁ の入力及び２０₁〜２０_N-1 の出力から、入力信号サ
ンプルが供給されている。これらの入力信号サンプル
は、適応フィルタに供給される信号であり、タップ制御
回路９１はこれを評価して、評価結果が予め定められた
値よりも小さい場合には、係数更新及びタップ位置更新
を停止する。

【００２６】図２は、タップ制御回路９１の構成を示す
ブロック図である。図２とタップ制御回路９のブロック
図である図２６は、入力信号評価回路１７０を除いて同
一であるので、以下、この相違点を中心に詳細な動作を
説明する。入力信号評価回路１７０には、入力端子９０
４₀〜９０４_N-1を介して遅延素子２０₁の入力及び２
０₁〜２０_N-1の出力における入力信号サンプルが供給
されている。入力信号評価回路１７０は、これらの入力
信号サンプルを用いて、入力信号電力を評価する。求め
た入力信号電力が予め定められた第１のしきい値よりも
小さいときに、入力信号評価回路１７０は、係数更新停
止信号を出力する。この係数更新停止信号は、ステップ
サイズ発生回路１６０に伝達され、全てのステップサイ
ズをゼロに設定するために使用される。従って、このよ
うな場合に出力端子９０１₁〜９０１_L を介して係数発
生回路３０₁ 〜３０_L に伝達されるステップサイズはゼ
ロとなる。すなわち、係数更新動作は行われるが、係数
は実際に更新されない。

【００２７】入力信号評価回路１７０は、また、求めた
入力信号電力が予め定められた第２のしきい値よりも小
さいときに、タップ位置更新停止信号を出力する。この
タップ位置更新停止信号は、記憶回路１１４、係数値評
価回路１３０、タップグループ選択情報更新回路１４
０、及び最小係数検出回路１１６に伝達され、タップ位
置更新を停止するために使用される。記憶回路１１４
は、タップ位置更新停止信号を受けて、最小係数検出回
路１１６から供給されたタップ番号を選択回路１１２か
ら供給されたタップ番号で置き換える動作を停止する。
係数値評価回路１３０は、タップ位置更新停止信号を受
けて、「係数和」及び「順序」の算出及びタップグルー
プ選択情報更新回路１４０への伝達を停止する。タップ
グループ選択情報更新回路１４０は、タップ位置更新停
止信号を受けて、タップグループ選択情報の更新を停止
する。最小係数検出回路１１６は、タップ位置更新停止
信号を受けて、絶対値が最小である係数に対応したタッ
プ番号の検出と検出された番号の記憶回路１１４、評価
回路１２０、分配回路１１８、係数クリア回路１２２へ
の伝達を停止する。これら一連の停止動作によって、タ
ップ位置の更新が停止される。

【００２８】図３は、入力信号評価回路１７０の構成を
示すブロック図である。入力信号評価回路１７０に供給
された遅延素子２０₁の入力及び２０₁〜２０_N-1の出
力における入力信号サンプルは、２乗回路１７０１₀〜
１７０１_N-1においてすべて２乗され、加算回路１７０
４に供給される。加算回路１７０４は、２乗された入力
信号サンプルをすべて加算して入力信号電力を求め、比
較回路１７０６及び比較回路１７０８へ伝達する。比較
回路１７０６及び比較回路１７０８は、加算回路１７０
４から供給された入力信号電力を、それぞれ記憶回路１
７０７から供給される第１のしきい値及び記憶回路１７
０９から供給される第２のしきい値と比較する。入力信
号電力が第１のしきい値より小さいときには、比較回路
１７０６の出力として、タップ位置更新停止信号が出力
される。入力信号電力が第２のしきい値より小さいとき
には、比較回路１７０８の出力として、係数更新停止信
号が出力される。

【００２９】図２のタップ制御回路９１においては、入
力信号評価回路１７０の代わりに入力信号評価回路１７
１を使用することもできる。入力信号評価回路１７１
は、入力信号サンプルを用いて、入力信号の絶対値を評
価する。求めた入力信号の絶対値総和が予め定められた
第１のしきい値よりも小さいときに、入力信号評価回路
１７１は、係数更新停止信号を出力する。入力信号評価
回路１７１は、また、求めた入力信号の絶対値総和が予
め定められた第２のしきい値よりも小さいときに、タッ
プ位置更新停止信号を出力する。

【００３０】図４は、入力信号評価回路１７１の詳細を
示すブロック図である。入力信号評価回路１７０との違
いは、入力信号評価回路１７０における２乗回路１７０
１₀〜１７０１_N-1が全て、絶対値回路１７０２₀〜１
７０２_N-1で置換されていることである。すなわち、加
算回路１７０４に供給される信号が、入力信号サンプル
の２乗値ではなく、絶対値となっている。従って、加算
回路１７０４は、入力信号サンプルの絶対値をすべて加
算して入力信号の絶対値総和を求め、比較回路１７０６
及び比較回路１７０８へ伝達する。これ以外の構成及び
動作は、入力信号評価回路１７０と等しいので説明を省
略する。

【００３１】図２のタップ制御回路９１においては、入
力信号評価回路１７０の代わりに入力信号評価回路１７
２を使用することもできる。入力信号評価回路１７２
は、入力信号評価回路１７０と同じ構成・動作で得られ
た係数更新停止信号及びタップ位置更新停止信号を、予
め定められた時間だけ保持した後、開放する。この保持
動作によって、係数更新停止信号及びタップ位置更新停
止信号が出力されてからしばらくの間、係数更新及びタ
ップ位置更新が停止される。

【００３２】図５は、入力信号評価回路１７２の詳細を
示すブロック図である。図３に示した入力信号評価回路
１７０との違いは、比較回路１７０６及び比較回路１７
０８の出力信号が、多重化回路１７３２、記憶回路１７
３６、カウンタ１７３５、スイッチ１７３３、遅延素子
１７３４、及び分離回路１７３７で、さらに処理されて
いることである。比較回路１７０６から出力された係数
更新停止信号及び比較回路１７０８から出力されたタッ
プ位置更新停止信号は、多重化回路１７３２に供給され
る。多重化回路１７３２は、係数更新停止信号及びタッ
プ位置更新停止信号を多重化して多重化信号とし、これ
をスイッチ１７３３の一方の入力端子及びカウンタ１７
３５に供給する。スイッチ１７３３の他方の入力端子に
は、遅延素子１７３４を介してスイッチ１７３３の出力
信号が帰還されている。すなわち、スイッチ１７３３が
この帰還経路を選択しているときは、スイッチ１７３３
の出力が保持され、他方の入力端子を選択しているとき
は、新しい多重化信号が出力される。分離回路１７３７
は、スイッチ１７３３の出力を受け、これを係数更新停
止信号及びタップ位置更新停止信号に分離した後、別々
に出力する。スイッチ１７３３は、カウンタ１７３５に
よって制御される。カウンタ１７３５は、多重化回路１
７３２から多重化信号が供給されるとカウンタをリセッ
トし、カウントアップを開始する。また同時に、スイッ
チ１７３３が遅延素子１７３４から供給される帰還信号
を選択して出力するように、経路を切替える。カウント
アップは、入力信号のサンプリング周波数に等しい周波
数を有するクロックによって行う。カウンタ１７３５
は、カウント値が記憶回路１７３６から供給される値に
等しくなったときに、切替え信号を出力する。スイッチ
１７３３は、カウンタ１７３５から切替え信号を受ける
と、多重化回路１７３２から供給される多重化信号を選
択して出力するように、経路を切替える。これ以外の構
成及び動作は、入力信号評価回路１７０と等しいので説
明を省略する。

【００３３】図２のタップ制御回路９１においては、入
力信号評価回路１７２の代わりに入力信号評価回路１７
３を使用することもできる。入力信号評価回路１７３
は、入力信号サンプルを用いて、入力信号の絶対値を評
価する。求めた入力信号の絶対値総和が予め定められた
第１のしきい値よりも小さいときに、入力信号評価回路
１７３は、係数更新停止信号を出力する。入力信号評価
回路１７３は、また、求めた入力信号の絶対値総和が予
め定められた第２のしきい値よりも小さいときに、タッ
プ位置更新停止信号を出力する。

【００３４】図６は、入力信号評価回路１７３の詳細を
示すブロック図である。入力信号評価回路１７２との違
いは、入力信号評価回路１７２における２乗回路１７０
１₀〜１７０１_N-1 が全て、絶対値回路１７０２₀ 〜１
７０２_N-1で置換されていることである。すなわち、加
算回路１７０４に供給される信号が、入力信号サンプル
の２乗値ではなく、絶対値となっている。従って、加算
回路１７０４は、入力信号サンプルの絶対値をすべて加
算して入力信号の絶対値総和を求め、比較回路１７０６
及び比較回路１７０８へ伝達する。これ以外の構成及び
動作は、入力信号評価回路１７２と等しいので説明を省
略する。

【００３５】図５及び図６においては、係数更新停止信
号及びタップ位置更新停止信号を多重化して多重化信号
とし、これをスイッチ１７３３の一方の入力端子に供給
していたが、多重化せず独立に、スイッチ１７３３の一
方の入力端子に供給することもできる。この場合、多重
化回路１７３２及び分離回路１７３７が不要になるが、
これらの停止信号を保持するために、記憶回路１７３
６、カウンタ１７３５、スイッチ１７３３、遅延素子１
７３４と全く同じ構成の別回路が新たに必要になる。

【００３６】以上の説明において、入力信号評価回路１
７０、入力信号評価回路１７１、入力信号評価回路１７
２、及び入力信号評価回路１７３の入力を処理したもの
全てを加算回路１７０４で加算したが、このうちの一部
だけを加算する構成も可能である。例えば、入力信号評
価回路１７０に具備される加算回路１７０４において、
２乗回路１７０１₀ 〜１７０１_N-1 の出力の代わりに１
７０１₀ 〜１７０１_K-1の出力を加算して、出力するこ
ともできる。ここに、ＫはＮより小さい正の整数であ
る。また、２乗回路１７０１₀〜１７０１_N-1の出力の
代わりに１７０１_K 〜１７０１_N-1の出力を加算して、
出力することもできる。さらに、２乗回路１７０１₀〜
１７０１_N-1の出力の代わりに１７０１₀〜１７０１
_N-1のうち任意のＫ個を選択して、その出力を加算した
ものを出力することもできる。

【００３７】例えば、入力信号評価回路１７２に具備さ
れる加算回路１７０４において、２乗回路１７０１₀〜
１７０１_N-1 の出力の代わりに１７０１₀〜１７０１
_N/M-1の出力を加算することを考える。これは、第１番
めのタップグループに対応する遅延素子に供給された入
力信号サンプルである。これらのサンプルを入力信号評
価回路１７２で評価することにより、遅延素子２０₁〜
２０_N-1から構成されるタップ付き遅延線に無音部分が
到着したことがいち早く検出できる。無音部分の到着を
検出してから、記憶回路１７３６に記憶される値で規定
される間、係数更新停止信号及びタップ位置更新停止信
号を保持することにより、無音部分がタップ付き遅延線
から抜け出るまで、係数更新とタップ位置更新を停止す
ることができる。このとき、記憶回路１７３６に記憶さ
れる値は、全遅延素子の数に等しいＮより少し大きい値
となる。

【００３８】図７は本発明の第２の実施の形態を示すブ
ロック図である。第１の実施の形態と第２の実施の形態
の相違点は、図１のタップ制御回路９１が図２において
はタップ制御回路９２に置換されていることである。タ
ップ制御回路９１は、入力端子９０４₀〜９０４_N-1を
介して受けた遅延素子２０₁ の入力及び２０₁ 〜２０
_N-1 の出力を評価して係数更新及びタップ位置更新を停
止するが、タップ制御回路９２は、入力端子９０５₁〜
９０５_L を介して受けた有効タップに対応する入力信号
サンプルを評価して係数更新及びタップ位置更新を停止
する。このために、タップ制御回路９２の入力端子９０
５₁〜９０５_L には、有効タップに対応する入力信号サ
ンプルが供給されている。

【００３９】図８は、タップ制御回路９２の構成を示す
ブロック図である。図８とタップ制御回路９１のブロッ
ク図である図２は、入力信号評価回路１７０と入力信号
評価回路１７４を除いて同一であるので、以下、この相
違点を中心に詳細な動作を説明する。入力信号評価回路
１７４には、入力端子９０５₁〜９０５_L を介して遅延
素子２０_i の出力における入力信号サンプルが供給され
ている。ｉの実際の値は、経路スイッチ７で規定され
る。入力信号評価回路１７４は、これらの入力信号サン
プルを用いて、入力信号電力を評価する。求めた入力信
号電力が予め定められた第１のしきい値よりも小さいと
きに、入力信号評価回路１７４は、係数更新停止信号を
出力する。入力信号評価回路１７４は、また、求めた入
力信号電力が予め定められた第２のしきい値よりも小さ
いときに、タップ位置更新停止信号を出力する。係数更
新停止信号及びタップ位置更新停止信号を用いて係数更
新及びタップ位置更新を停止させるための動作は、入力
信号評価回路１７０と全く等しいので、説明を省略す
る。

【００４０】入力信号評価回路１７４の構成としては、
図３に示した入力信号評価回路１７０の構成をそのまま
使用することができる。ただし、図３では入力がＮ種類
であったために２乗回路を１７０１₀〜１７０１_N-1の
Ｎ個具備しているが、入力信号評価回路１７４の構成と
しては１７０１₀〜１７０１_L-1 のＬ個でよい。また、
同様に２乗回路及び絶対値回路の数を増減すれば、入力
信号評価回路１７４の構成として図４、５、６に示した
構成も使用することができることは明らかである。さら
に、入力信号評価回路１７４の入力を処理したもののう
ちの一部だけを加算回路１７０４で加算する構成も、入
力信号評価回路１７０の場合と同様に、可能である。

【００４１】本発明の第３の実施の形態は、図１に示し
た本発明の第１の実施の形態を示すブロック図に記載さ
れたタップ制御回路９１をタップ制御回路９３で置換す
ることにより得られる。本発明の第２の実施の形態との
相違点はタップ制御回路９３だけなので、以下、図９を
参照してタップ制御回路９３について説明する。

【００４２】図９は、タップ制御回路９３の構成を示す
ブロック図である。図９とタップ制御回路９１のブロッ
ク図である図８は、入力信号評価回路１７４と入力信号
評価回路１７５を除いて同一であるので、以下、この相
違点を中心に詳細な動作を説明する。入力信号評価回路
１７４は、経路スイッチ７から有効タップに供給される
入力信号サンプルを受けて、入力信号電力を評価する。
評価結果に基づいて、係数更新停止信号及びタップ位置
更新停止信号を出力する。これに対して、入力信号評価
回路１７５は、遅延素子２０₁ の入力及び２０₁〜２０
_N-1 の出力における入力信号サンプルを受けて、入力信
号電力を評価する。入力信号評価回路１７４と同様に、
評価結果に基づいて係数更新停止信号及びタップ位置更
新停止信号を出力するが、その際、有効タップに相当す
る遅延素子から供給された入力信号サンプルだけを選択
的に使用する。そのために、入力信号評価回路１７５に
は、記憶回路１１４からタップ位置制御信号が供給され
ている。すなわち、入力信号評価回路１７４と入力信号
評価回路１７５の構成は異なるが動作は等しく、出力さ
れる信号にも互換性がある。タップ制御回路９３にお
いて、入力信号評価回路１７５以外の構成要素は、タッ
プ制御回路９１における入力信号評価回路１７４以外
の構成要素と全く等しく、また動作においても違いがな
いので、詳細な説明を省略する。

【００４３】本発明の第４の実施の形態は、図７に示し
た本発明の第２の実施の形態を示すブロック図に記載さ
れたタップ制御回路９２をタップ制御回路９４で置換す
ることにより得られる。本発明の第２の実施の形態との
相違点はタップ制御回路９４だけなので、以下、図１０
を参照してタップ制御回路９４について説明する。

【００４４】図１０は、タップ制御回路９４の構成を示
すブロック図である。図１０とタップ制御回路９２のブ
ロック図である図８は、係数値評価回路１３０と係数値
評価回路１３１を除いて同一であるので、以下、この相
違点を中心に詳細な動作を説明する。係数値評価回路１
３０は、「係数和」として係数絶対値の総和を各タップ
グループ毎に計算していたが、係数値評価回路１３１
は、係数２乗値の総和を各タップグループ毎に計算す
る。計算された係数２乗値総和は、タップグループ選択
情報更新回路１４０に伝達される。また、ステップサイ
ズ発生回路１６０に伝達される比Ｒ_jも、各タップグル
ープ内係数絶対値総和ではなく、係数２乗値総和をＣ
_j,max （１≦ｊ≦Ｍ）として、Ｒ_j＝Ｃ_j,max ／Ｃ_max
で計算される。Ｃ_max は、各タップグループ毎の係数
２乗値総和の最大値である。タップ制御回路９４におい
て、係数値評価回路１３１以外の構成要素は、タップ制
御回路９２における係数値評価回路１３０以外の構成要
素と全く等しく、また動作においても違いがないので、
詳細な説明を省略する。基本的に、タップ制御回路９２
の説明において、係数絶対値を係数２乗値で置き換えれ
ば、そのままタップ制御回路９４の説明として使用でき
る。

【００４５】本発明の第５の実施の形態は、図１に示し
た本発明の第１の実施の形態を示すブロック図に記載さ
れたタップ制御回路９１を図１１に示すタップ制御回路
９５で置換することにより得られる。本発明の第１の実
施の形態との相違点はタップ制御回路９５だけである。
また、タップ制御回路９１とタップ制御回路９５の関係
は、タップ制御回路９２とタップ制御回路９４の関係に
等しく、これは既に図１０を参照して説明したので、詳
細な説明は省略する。

【００４６】本発明の第６の実施の形態は、図７に示し
た本発明の第２の実施の形態を示すブロック図に記載さ
れたタップ制御回路９２をタップ制御回路９６で置換す
ることにより得られる。本発明の第２の実施の形態との
相違点はタップ制御回路９６だけなので、以下、図１２
を参照してタップ制御回路９６について説明する。

【００４７】図１２は、タップ制御回路９６の構成を示
すブロック図である。図１２とタップ制御回路９２のブ
ロック図である図８は、係数値評価回路１３０と最大係
数検出回路１３２を除いて同一であるので、以下、この
相違点を中心に詳細な動作を説明する。係数値評価回路
１３０は、「係数和」として係数絶対値の総和を各タッ
プグループ毎に計算していたが、最大係数検出回路１３
２は、絶対値が最大の係数値を各タップグループ毎に検
出する。検出された最大係数絶対値は、「最大係数値」
としてタップグループ選択情報更新回路１４０に伝達さ
れる。各タップグループの選択を継続する時間を「係数
和」の代わりに「最大係数値」に基づいて算出する。ま
た、これらＭ個の最大値を大きさの順に並べ替え、対応
するタップグループ番号を「順序」として、タップグル
ープ選択情報更新回路１４０に伝達する。最大係数検出
回路１３２は、また、各タップグループ毎の最大係数値
の最大値Ｃ_max と各タップグループ内の最大係数値の比
を計算する。例えば、タップグループ数Ｍである場合の
各タップグループの最大係数値をＣ_j,max （１≦ j≦
Ｍ）とすれば、それらの比Ｒ_j＝Ｃ_j,max ／Ｃ_max が計
算され、ステップ・サイズ発生回路１６０に伝達され
る。また、各タップグループの最大係数値総和をＣ_max
と定義しても、同様の結果が得られる。タップ制御回路
９６において、最大係数検出回路１３２以外の構成要素
は、タップ制御回路９２における係数値評価回路１３０
以外の構成要素と全く等しく、また動作においても違い
がないので、詳細な説明を省略する。基本的に、タップ
制御回路９２の説明において、係数絶対値総和を最大係
数絶対値で置き換えれば、そのままタップ制御回路９６
の説明として使用できる。

【００４８】本発明の第７の実施の形態は、図１に示し
た本発明の第１の実施の形態を示すブロック図に記載さ
れたタップ制御回路９１を図１３に示すタップ制御回路
９７で置換することにより得られる。本発明の第１の実
施の形態との相違点はタップ制御回路９７だけである。
また、タップ制御回路９１とタップ制御回路９７の関係
は、タップ制御回路９２とタップ制御回路９６の関係に
等しく、これは既に図１２を参照して説明したので、詳
細な説明は省略する。

【００４９】本発明の第８の実施の形態は、図７に示し
た本発明の第２の実施の形態を示すブロック図に記載さ
れたタップ制御回路９２をタップ制御回路９８で置換す
ることにより得られる。本発明の第２の実施の形態との
相違点はタップ制御回路９８だけなので、以下、図１４
を参照してタップ制御回路９８について説明する。

【００５０】図１４は、タップ制御回路９８の構成を示
すブロック図である。図１４とタップ制御回路９２のブ
ロック図である図８は、係数値評価回路１３０と有効タ
ップ数評価回路１３３を除いて同一であるので、以下、
この相違点を中心に詳細な動作を説明する。係数値評価
回路１３０は、「係数和」として係数絶対値の総和を各
タップグループ毎に計算していたが、有効タップ数評価
回路１３３は、有効タップの個数を各タップグループ毎
に検出する。検出された有効タップ数は、「個数」とし
てタップグループ選択情報更新回路１４０に伝達され
る。タップグループ選択情報更新回路１４０は、各タッ
プグループの選択を継続する時間を「係数和」の代わり
に「個数」に基づいて算出する。有効タップ数評価回路
１３３は、また、各タップグループ毎の有効タップ数の
最大値Ｃ_max と各タップグループ内の有効タップ数の比
を計算する。例えば、タップグループ数Ｍである場合の
各タップグループの有効タップ数をＣ_j,max（１≦ｊ≦
Ｍ）とすれば、それらの比Ｒ_j＝Ｃ_j,max ／Ｃ_max が計
算され、ステップ・サイズ発生回路１６０に伝達され
る。また、各タップグループの有効タップ数総和をＣ
_max と定義しても、同様の結果が得られる。タップ制御
回路９８において、有効タップ数評価回路１３３以外の
構成要素は、タップ制御回路９２における係数値評価回
路１３０以外の構成要素と全く等しく、また動作におい
ても違いがないので、詳細な説明を省略する。基本的
に、タップ制御回路９２の説明において、係数絶対値を
有効タップ数で置き換えれば、そのままタップ制御回路
９８の説明として使用できる。

【００５１】本発明の第９の実施の形態は、図１に示し
た本発明の第１の実施の形態を示すブロック図に記載さ
れたタップ制御回路９１を図１５に示すタップ制御回路
９９で置換することにより得られる。本発明の第１の実
施の形態との相違点はタップ制御回路９９だけである。
また、タップ制御回路９１とタップ制御回路９９の関係
は、タップ制御回路９２とタップ制御回路９８の関係に
等しく、これは既に図１４を参照して説明したので、詳
細な説明は省略する。

【００５２】本発明の第１から第９の実施の形態に関す
る説明において、係数値評価回路１３０及びその同等回
路として係数値評価回路１３１、最大係数検出回路１３
２、有効タップ数評価回路１３３について説明してき
た。これらの回路の基本動作は、有効タップとそれらの
係数値を記憶回路１１４と入力端子９０３₁〜９０３_L
から受けて、各タップグループに関する第１の評価指標
の値とその指標を大きい順にタップグループ選択情報更
新回路１４０に伝達することである。また、各タップグ
ループに関する第２の評価指標の値の不均一の程度を、
第２の評価指標の総和と各タップグループの第２の評価
指標との比、または第２の評価指標の最大値と各タップ
グループの第２の評価指標との比として表し、ステップ
サイズ発生路１６０に伝達することも、これらの回路の
基本動作である。これまでの説明では、第１の評価指標
及び第２の評価指標として、係数絶対値総和、係数２乗
値総和、係数絶対値の最大値、有効タップの個数を例と
して示してきた。また、これらの指標は同一と仮定して
説明してきた。しかし、これらの例として示したもの以
外の指標を使用することもできるし、第１の評価指標と
第２の評価指標を異なったものにすることもできる。こ
のような、異なった第１の評価指標と第２の評価指標の
組合せの例について、次に説明する。

【００５３】本発明の第１０の実施の形態は、図８に示
した本発明の第２の実施の形態を示すブロック図に記載
されたタップ制御回路９２をタップ制御回路１００で置
換することにより得られる。本発明の第２の実施の形態
との相違点はタップ制御回路１００だけなので、以下、
図１６を参照してタップ制御回路１００について説明す
る。

【００５４】図１６は、タップ制御回路１００の構成を
示すブロック図である。図１６とタップ制御回路９２の
ブロック図である図８は、係数値評価回路１３０と係数
値評価回路１３４を除いて同一であるので、以下、この
相違点を中心に詳細な動作を説明する。係数値評価回路
１３４は、各係数発生回路が出力するタップ係数値と記
憶回路１１４が出力する有効タップ番号を受けて、係数
値評価回路１３０と全く同様の手続きで求めた「係数
和」と「順序」を、タップグループ選択情報更新回路１
４０に伝達する。最大係数検出回路１３４は、また、各
タップグループ毎の最大絶対係数値の最大値Ｃ_max と各
タップグループ内の最大絶対係数値の比を計算する。例
えば、タップグループ数Ｍである場合の各タップグルー
プの最大絶対係数値をＣ_j,max （１≦ｊ≦Ｍ）とすれ
ば、それらの比Ｒ_j＝Ｃ_j,max ／Ｃ_maxが計算され、ス
テップ・サイズ発生回路１６０に伝達される。また、各
タップグループの最大絶対係数値総和をＣ_maxと定義し
ても、同様の結果が得られる。

【００５５】本発明の第１から第１０の実施の形態に関
する説明において、ステップサイズ発生回路１６０が各
タップグループに対して異なったステップサイズを発生
する例に関して説明してきた。しかし、各タップグルー
プに対して等しいステップサイズを発生するように構成
することによって、本発明の第１１の実施の形態とする
ことも可能である。

【００５６】図１７は本発明の第１１の実施の形態を示
すブロック図である。第２の実施の形態と第１１の実施
の形態の相違点は、図２のタップ制御回路９２が図１７
においてはタップ制御回路１０１に置換されていること
である。タップ制御回路９２は、出力端子９０１₁ 〜９
０１_L を介して、係数発生回路３０₁〜３０_L に対して
異なったステップサイズを供給していたが、タップ制御
回路１０１は、出力端子９０１を介して、係数発生回路
３０₁〜３０_L に対して共通のステップサイズを供給す
る。このために、タップ制御回路１０１は、複数の出力
端子９０１₁〜９０１_L の代わりに、出力端子９０１だ
けを有する。

【００５７】図１８は、タップ制御回路１０１の構成を
示すブロック図である。図１８とタップ制御回路９２の
ブロック図である図８は、ステップサイズ発生回路１６
０とステップサイズ発生回路１６１を除いて同一である
ので、以下、この相違点を中心に詳細な動作を説明す
る。ステップ・サイズ発生回路１６１は、ステップ・サ
イズ発生回路１６０とは異なり、係数値評価回路１３０
からＲ_jの供給を受けない。また、記憶回路１１４から
有効タップに関する情報の供給も受けない。ステップ・
サイズ発生回路１６１は、入力信号評価回路１７４から
係数更新停止信号が供給されたときだけ、出力端子９０
１に供給するステップサイズをゼロに設定する。それ以
外のときには、予め定められた値を係数発生回路３０₁
〜３０_L に対する共通のステップサイズとして、出力端
子９０１に供給する。

【００５８】図１９は、ステップサイズ発生回路１６１
の構成を示すブロック図である。ステップサイズ発生回
路１６１は、記憶回路１６１０及びスイッチ１６１１か
ら構成される。記憶回路１６１０は、ゼロ及び通常時の
ステップサイズとしてを記憶しており、これらをスイッ
チ１６１１の２つの入力端子に供給する。スイッチ１６
１１は、入力信号評価回路１７４から供給される係数更
新停止信号によって制御される。スイッチ１６１１は、
通常、記憶回路１６１０から供給されるを選択してステ
ップサイズとして出力するが、入力信号評価回路１７４
から係数更新停止信号が供給されたときには、ゼロを選
択して出力するように動作する。

【００５９】これまでの説明から明らかなように、タッ
プ制御回路１０１において、係数更新停止信号を発生す
るために、入力信号評価回路１７４に代えて、入力信号
評価回路１７０、入力信号評価回路１７１、入力信号評
価回路１７２、入力信号評価回路１７３のいづれも使用
することができる。また、ステップサイズ発生回路１６
１は、タップ制御回路９１、タップ制御回路９３、タッ
プ制御回路９４、タップ制御回路９５、タップ制御回路
９６、タップ制御回路９７、タップ制御回路９８、タッ
プ制御回路９９、タップ制御回路１００のいずれにおい
ても、ステップサイズ発生回路１６０と置き換えて使用
することができる。

【００６０】これまでの本発明の実施の形態では、ＬＭ
S アルゴリズムを例としてタップ係数更新に関して説明
してきたが、他にも数々のアルゴリズムが適用できる。
例えば、本発明の第２の実施の形態において、ＬＭＳア
ルゴリズムの代わりに「１９８５年、アダプティブ・フ
ィルタ（Adaptive Filters），1985， Kulwer Academic
Publishers，USA」（文献７）に記載されたノーマライ
ズドＬＭＳ（ＮＬＭＳ）アルゴリズムを用いることによ
って、本発明の第１２の実施の形態とすることも可能で
ある。

【００６１】本発明の第１２の実施の形態は、図７に示
した本発明の第２の実施の形態を示すブロック図に記載
されたタップ制御回路９２をタップ制御回路１０２で置
換することにより得られる。本発明の第２の実施の形態
との相違点はタップ制御回路１０２だけなので、以下、
図２０を参照してタップ制御回路１０２について説明す
る。

【００６２】図２０は、タップ制御回路１０２の構成を
示すブロック図である。図２０とタップ制御回路９２の
ブロック図である図８は、ステップサイズ発生回路１６
２と入力信号評価回路１７６を除いて同一であるので、
以下、この相違点を中心に詳細な動作を説明する。タッ
プ制御回路９２とタップ制御回路１０２の最大の違い
は、入力信号評価回路１７６からステップサイズ発生回
路１６２に、有効タップ入力信号電力が供給されている
ことである。ＮＬＭＳアルゴリズムを用いた場合のフィ
ルタ係数更新は、

【００６３】

【数２】

【００６４】となる。ａ（ｉ）は、式（１）に合わせて
説明したとおり、有効タップの番号から構成される集合
であり、要素数はＬである。式（３）をＬＭＳアルゴリ
ズムを表す式（１）と比較すると、違いは右辺第２項を
正規化する

【００６５】

【数３】

【００６６】であることがわかる。この有効タップ入力
信号電力が入力信号評価回路１７６において計算され、
ステップサイズ発生回路１６２に供給される。タップ制
御回路１０２において、ステップサイズ発生回路１６２
及び入力信号評価回路１７６以外の構成要素は、タップ
制御回路９２におけるステップサイズ発生回路１６０及
び入力信号評価回路１７４以外の構成要素と全く等し
く、また動作においても違いがないので、詳細な説明を
省略する。

【００６７】タップ制御回路９２を置換することなし
に、本発明の第２の実施の形態において、ＬＭＳアルゴ
リズムをＮＬＭＳアルゴリズムで置き換えた構成とする
ことも可能であり、これを本発明の第１３の実施の形態
として説明する。図２１は本発明の第１３の実施の形態
を示すブロック図である。第２の実施の形態と第１３の
実施の形態の相違点は、係数発生回路３０₁〜３０_L が
係数発生回路３００₁〜３００_L で置き換えられ、新た
に電力評価回路１１が具備されていることである。電力
評価回路１１には、入力端子９０５₁〜９０５_L と同様
に、有効タップに供給される入力信号サンプルが供給さ
れている。電力評価回路１１は、

【００６８】

【数４】

【００６９】を計算し、その逆数を正規化係数として、
係数発生回路３００₁〜３００_L に供給する。係数発
生回路３００_i (ｉ＝１，２，．．．，Ｌ）の構成を図
２２に示す。図２５に示した係数発生回路３０_i （ｉ＝
１，２，．．．，Ｌ）との違いは、乗算器３１の出力信
号が、乗算器３５において正規化係数と乗算されてか
ら、乗算器３２に供給されることである。この違いによ
り、乗算器３２の出力である係数の修正量が、図２５の
乗算器３２の出力と比べて

【００７０】

【数５】

【００７１】になり、式（３）に示した係数更新式が実
現される。係数発生回路３００_i （ｉ＝１，
２，．．．，Ｌ）に関するその他の構成及び動作は、係
数発生回路３０_i（ｉ＝１，２，．．．，Ｌ）と等しい
ので、説明を省略する。

【００７２】また、本発明の第１の実施の形態におい
て、ＬＭＳアルゴリズムの代わりにＮＬＭＳアルゴリズ
ムを用いることによって、本発明の第１４の実施の形態
とすることも可能である。図２３は本発明の第１４の実
施の形態を示すブロック図である。第１の実施の形態と
第１４の実施の形態の相違点は、係数発生回路３０₁〜
３０_L が係数発生回路３００₁ 〜３００_L で置き換えら
れ、新たに電力評価回路１１が具備されていることであ
る。第１の実施の形態と第１４の実施の形態の相違点
は、第２の実施の形態と第１３の実施の形態の相違点に
等しく、これについては既に説明したので、省略する。

【００７３】ここでは、本発明の第１及び第２の実施の
形態に対して係数更新アルゴリズムを変更したが、同様
の変更が本発明の第４〜第１１の実施の形態に対しても
可能であることは、明らかである。また、本発明の第１
２、第１３及び第１４の実施の形態においても、本発明
の第１１の実施の形態のように、各タップグループに対
して等しいステップサイズを発生するように構成するこ
とも可能である。さらに、適応フィルタのアルゴリズム
としては、文献６に記載されているシーケンシャル・リ
グレッション・アルゴリズム（Sequantial Regression
Alorithm：ＳＲＡ）や文献７に記載されているＲＬＳア
ルゴリズムなども同様に使用できるが、具体的な構成例
については説明を省略する。

【００７４】これまで説明した実施の形態では、１回の
タップ制御で再配置を行なう係数の数を１と仮定した
が、２以上とすることもできる。また、エコー・キャン
セラを例として本発明の実施の形態について詳細に説明
してきたが、同様の原理で本発明は、ノイズ・キャンセ
ラ、ハウリング・キャンセラ、適応等化器等にも適用で
きる。

【００７５】

【発明の効果】本発明の効果は、強い非定常性を有した
信号を入力したときにも、係数値やタップ位置に誤りを
生じることなしに収束時間短縮と残留誤差減少を達成で
きることである。その理由は、入力信号評価回路で入力
信号サンプルを評価し、その評価結果に応じて、ステッ
プサイズをゼロに設定し、また、タップ位置制御を停止
するためである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示すブロック図。

【図２】本発明の第１の実施の形態のタップ制御回路の
構成を示すブロック図。

【図３】本発明の第１の実施の形態のタップ制御回路に
含まれる入力信号評価回路の第１の構成を示すブロック
図。

【図４】本発明の第１の実施の形態のタップ制御回路に
含まれる入力信号評価回路の第２の構成を示すブロック
図。

【図５】本発明の第１の実施の形態のタップ制御回路に
含まれる入力信号評価回路の第３の構成を示すブロック
図。

【図６】本発明の第１の実施の形態のタップ制御回路に
含まれる入力信号評価回路の第４の構成を示すブロック
図。

【図７】本発明の第２の実施の形態を示すブロック図。

【図８】本発明の第２の実施の形態のタップ制御回路の
構成を示すブロック図。

【図９】本発明の第３の実施の形態のタップ制御回路の
構成を示すブロック図。

【図１０】本発明の第４の実施の形態のタップ制御回路
の構成を示すブロック図。

【図１１】本発明の第５の実施の形態のタップ制御回路
の構成を示すブロック図。

【図１２】本発明の第６の実施の形態のタップ制御回路
の構成を示すブロック図。

【図１３】本発明の第７の実施の形態のタップ制御回路
の構成を示すブロック図。

【図１４】本発明の第８の実施の形態のタップ制御回路
の構成を示すブロック図。

【図１５】本発明の第９の実施の形態のタップ制御回路
の構成を示すブロック図。

【図１６】本発明の第１０の実施の形態のタップ制御回
路の構成を示すブロック図。

【図１７】本発明の第１１の実施の形態の構成を示すブ
ロック図。

【図１８】本発明の第１１の実施の形態のタップ制御回
路の構成を示すブロック図。

【図１９】本発明の第１１の実施の形態のタップ制御回
路に含まれるステップサイズ発生回路の構成を示すブロ
ック図。

【図２０】本発明の第１２の実施の形態のタップ制御回
路の構成を示すブロック図。

【図２１】本発明の第１３の実施の形態を示すブロック
図。

【図２２】本発明の第１３の実施の形態の係数発生回路
の構成を示すブロック図。

【図２３】本発明の第１４の実施の形態を示すブロック
図。

【図２４】従来例の構成を示すブロック図。

【図２５】従来例の係数発生回路の構成を示すブロック
図。

【図２６】従来例のタップ制御回路の構成を示すブロッ
ク図。

【図２７】従来例のタップ制御回路に含まれるタップグ
ループ選択情報更新回路の構成を示すブロック図。

【符号の説明】１送信信号入力端子２送信信号出力端子３２線／４線変換回路４受信信号入力端子５減算器６受信信号出力端子７経路スイッチ８，１７０４加算回路９，９１，９２，９３，９４，９５，９６，９７，９
８，９９，１００，１０１，１０２タップ制御回路１１電力評価回路２０₁〜２０_N-1 ，１７３４遅延素子３０₁〜３０_L ，３００₁〜３００_L 係数発生回路３１，３２，３５，４０₁〜４０_L 乗算器３３加算器３４，１１０₁〜１１０_M ，１１４，１５０，１６１
０，１７０７，１７０９，１７３６記憶回路１１２選択回路１１６最小係数検出回路１１８分配回路１２０評価回路１２２係数クリア回路１３０，１３１，１３４係数値評価回路１３２最大係数検出回路１３３有効タップ数評価回路１４０タップグループ選択情報更新回路１６０，１６１，１６２ステップサイズ発生回路１７０，１７１，１７２，１７３，１７４，１７５，１
７６入力信号評価回路１４０１選択継続時間算出回路１４０２，１４０３，１７３５カウンタ１４０４，１６１１，１７３３スイッチ１７０１₀〜１７０１_N-1 ２乗回路１７０２₀〜１７０２_N-1 絶対値回路１７０６，１７０８比較回路１７３２多重化回路１７３７分離回路

Claims

【特許請求の範囲】

【請求項１】適応フィルタの全タップのうち、積和演算
に対応した係数を使用する一部のタップ番号を有効タッ
プ番号として記憶し、係数を有効タップにだけ配置し、
前記積和演算に使用しないタップの番号を無効タップ番
号として待行列に記憶し、前記有効タップ番号に対応す
る係数を更新した後に、前記有効タップ番号のうち、対
応する係数の絶対値が小さいタップ番号を無効として前
記待行列の最後尾に格納し、前記待行列の先頭にある無
効タップ番号を取り出して新たに有効とするように動作
してタップ位置を適応制御する適応フィルタを用いて未
知システムの同定を行なう際に、前記適応フィルタの入
力信号サンプルに対する評価関数の値を求め、該評価関
数値と予め定められたしきい値との比較結果に応じて係
数更新及びタップ位置適応制御を停止することを特徴と
する適応フィルタによる未知システム同定の方法。
【請求項２】前記適応フィルタの一部のタップにおける
入力信号サンプルに対する評価関数の値を求め、該評価
関数値と予め定められたしきい値との比較結果に応じて
係数更新及びタップ位置適応制御を停止することを特徴
とする請求項１記載の適応フィルタによる未知システム
同定の方法。
【請求項３】前記適応フィルタの有効タップにおける入
力信号サンプルに対する評価関数の値を求め、該評価関
数値と予め定められたしきい値との比較結果に応じて係
数更新及びタップ位置適応制御を停止することを特徴と
する請求項１記載の適応フィルタによる未知システム同
定の方法。
【請求項４】入力信号サンプルに対する第１の評価関数
の値と第２の評価関数の値を求め、該第１の評価関数値
と予め定められた第１のしきい値との比較結果に応じて
係数更新を停止し、該第２の評価関数値と予め定められ
た第２のしきい値との比較結果に応じてタップ位置適応
制御を停止することを特徴とする請求項１、２または３
記載の適応フィルタによる未知システム同定の方法。
【請求項５】評価関数として、２乗値総和を用いること
を特徴とする請求項１、２または３記載の適応フィルタ
による未知システム同定の方法。
【請求項６】評価関数として、絶対値総和を用いること
を特徴とする請求項１、２または３記載の適応フィルタ
による未知システム同定の方法。
【請求項７】第１の評価関数として、２乗値総和を用い
ることを特徴とする請求項４記載の適応フィルタによる
未知システム同定の方法。
【請求項８】第１の評価関数として、絶対値総和を用い
ることを特徴とする請求項４記載の適応フィルタによる
未知システム同定の方法。
【請求項９】第２の評価関数として、２乗値総和を用い
ることを特徴とする請求項４記載の適応フィルタによる
未知システム同定の方法。
【請求項１０】第２の評価関数として、絶対値総和を用
いることを特徴とする請求項４記載の適応フィルタによ
る未知システム同定の方法。
【請求項１１】未知システムの出力から適応フィルタの
出力する同定信号を差引いて得られる誤差信号を用いて
係数更新する適応フィルタによって未知システム同定を
行なう装置において、未知システムの入力信号に対して
遅延を与える縦続接続された複数の遅延素子と、該複数
の遅延素子出力である遅延信号の一部を選択して出力す
る経路スイッチと、該経路スイッチの出力信号と前記誤
差信号と係数クリア信号とステップ・サイズを受けてタ
ップ係数値を発生する複数の係数発生回路と、該係数発
生回路の出力である各係数値と前記経路スイッチの出力
信号をそれぞれ乗算する複数の乗算器と、該複数の乗算
器出力を加算し前記同定信号を出力する加算回路と、前
記未知システムの出力から前記同定信号を減算して前記
誤差信号を得る減算器と、前記入力信号サンプル及び前
記複数の遅延素子出力と前記係数発生回路の出力する係
数値を受けて、前記経路スイッチを制御するためのタッ
プ位置制御信号と前記係数クリア信号とステップ・サイ
ズを発生するタップ制御回路を少なくとも具備し、前記
タップ制御回路は、前記入力信号サンプル及び前記複数
の遅延素子出力に対する評価関数の値によって前記ステ
ップサイズをゼロに設定し、また前記タップ位置制御信
号の更新を停止する入力信号評価回路を含むことを特徴
とする適応フィルタによる未知システム同定の装置。
【請求項１２】未知システムの出力から適応フィルタの
出力する同定信号を差引いて得られる誤差信号を用いて
係数更新する適応フィルタによって未知システム同定を
行なう装置において、未知システムの入力信号に対して
遅延を与える縦続接続された複数の遅延素子と、該複数
の遅延素子出力である遅延信号の一部を選択して出力す
る経路スイッチと、該経路スイッチの出力信号を受けて
入力信号電力を評価する電力評価回路と、前記経路スイ
ッチの出力信号と前記誤差信号と係数クリア信号とステ
ップ・サイズと前記入力信号電力を受けてタップ係数値
を発生する複数の係数発生回路と、該係数発生回路の出
力である各係数値と前記経路スイッチの出力信号をそれ
ぞれ乗算する複数の乗算器と、該複数の乗算器出力を加
算し前記同定信号を出力する加算回路と、前記未知シス
テムの出力から前記同定信号を減算して前記誤差信号を
得る減算器と、前記入力信号サンプル及び前記複数の遅
延素子出力と前記係数発生回路の出力する係数値を受け
て、前記経路スイッチを制御するためのタップ位置制御
信号と前記係数クリア信号とステップ・サイズを発生す
るタップ制御回路を少なくとも具備し、前記タップ制御
回路は、前記入力信号サンプル及び前記複数の遅延素子
出力に対する評価関数の値によって前記ステップサイズ
をゼロに設定し、また前記タップ位置制御信号の更新を
停止する入力信号評価回路を含むことを特徴とする適応
フィルタによる未知システム同定の装置。
【請求項１３】前記タップ制御回路は、前記入力信号サ
ンプル及び前記複数の遅延素子出力の一部を評価する入
力信号評価回路を含むことを特徴とする請求項１１また
は１２記載の適応フィルタによる未知システム同定の装
置。
【請求項１４】前記タップ制御回路は、前記入力信号サ
ンプル及び前記複数の遅延素子出力の代わりに、前記経
路スイッチの出力を受けて、前記タップ位置制御信号と
前記係数クリア信号とステップ・サイズを発生すること
を特徴とする請求項１１または１２記載の適応フィルタ
による未知システム同定の装置。
【請求項１５】前記タップ制御回路は、第１の評価関数
の値及び第２の評価関数の値を計算し、前記第１の評価
関数値と予め定められた第１のしきい値との比較結果に
応じて前記ステップサイズをゼロに設定し、前記第２の
評価関数値と予め定められた第２のしきい値との比較結
果に応じて前記タップ位置制御信号の更新を停止する入
力信号評価回路を含むことを特徴とする請求項１１、１
２、１３または１４記載の適応フィルタによる未知シス
テム同定の装置。
【請求項１６】前記入力信号評価回路は、入力信号サン
プルを２乗する複数の２乗回路と、該複数の２乗回路の
出力を受けて総和を計算する加算回路を具備し、該加算
回路の出力を評価関数として用いることを特徴とする請
求項１１、１２、１３または１４記載の適応フィルタに
よる未知システム同定の装置。
【請求項１７】複数の２乗回路の代わりに複数の絶対値
回路を具備することを特徴とする請求項１６記載の適応
フィルタによる未知システム同定の装置。
【請求項１８】前記入力信号評価回路は、入力信号サン
プルを２乗する複数の２乗回路と、該複数の２乗回路の
出力を受けて総和を計算する加算回路を具備し、該加算
回路の出力を第１の評価関数として用いることを特徴と
する請求項１５記載の適応フィルタによる未知システム
同定の装置。
【請求項１９】複数の２乗回路の代わりに複数の絶対値
回路を具備することを特徴とする請求項１８記載の適応
フィルタによる未知システム同定の装置。
【請求項２０】前記入力信号評価回路は、入力信号サン
プルを２乗する複数の２乗回路と、該複数の２乗回路の
出力を受けて総和を計算する加算回路を具備し、該加算
回路の出力を第２の評価関数として用いることを特徴と
する請求項１５記載の適応フィルタによる未知システム
同定の装置。
【請求項２１】複数の２乗回路の代わりに複数の絶対値
回路を具備することを特徴とする請求項２０記載の適応
フィルタによる未知システム同定の装置。