JPH11146155A

JPH11146155A - 光電変換装置、光電変換方法、画像情報処理装置、画像情報処理方法、および画像形成装置

Info

Publication number: JPH11146155A
Application number: JP9311876A
Authority: JP
Inventors: Kenichi Iwai; 謙一岩井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-11-13
Filing date: 1997-11-13
Publication date: 1999-05-28
Anticipated expiration: 2017-11-13
Also published as: CN1217487A; JP3766192B2; WO1999026406A1; EP0975138A1; CN1135828C; US6683703B1; EP0975138A4

Abstract

(57)【要約】【課題】４チャンネル出力ＣＣＤを用いた際の画像濃度
に対する画像データの偏差補正と画像データの信号配列
を整列化する。【解決手段】高速スキャナ制御ＡＳＩＣ１３５におい
て、４チャンネル出力ＣＣＤからの出力信号が前処理シ
ステムで処理されて前処理システムのＡ／Ｄコンバータ
１３３、１３４から入力される画像データをバス幅変換
回路１４０を介してシェーディング補正回路１４１〜１
４４で補正処理した後、左右補正回路１６０で画像濃度
に対する画像データの信号の偏差を補正し、ビット反転
回路１６１〜１６４でビット反転した後、ラスタ変換回
路１６５で画像データの信号配列を整列化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、たとえば原稿の
光画像情報を受光して電気信号を出力する光電変換装置
と光電変換方法、この光電変換装置からの電気信号を処
理する画像情報処理装置と画像情報処理方法、この画像
情報処理装置を有して画像を形成する電子複写機等の画
像形成装置に関する。

【０００２】

【従来の技術】従来、電子複写機、ファクシミリなど画
像形成装置の機器において、例えば、画像読取りのＣＣ
Ｄ（光電変換素子）の制御は、読取りの速度が上がるほ
ど画素送り出しの周波数が高くなり、その信号の取り扱
いが困難になる。このためにＣＣＤの画像領域における
画素送り出しの分割を奇数（ｏｄｄ）と偶数（ｅｖｅ
ｎ）の２分割にして高速処理を行っている。

【０００３】図１５は従来の２チャンネル出力のＣＣＤ
を示すもので、このようなＣＣＤから出力される２チャ
ンネルの信号の前処理システムは、図１６に示すように
ＣＣＤの出力信号を偶数成分、奇数成分で同一の信号伝
達経路（処理経路）によって処理が行われる構成となっ
ている。

【０００４】図１６に示す前処理システムにおいて、信
号増幅処理、ＡＤ変換処理された画像信号は、１画素８
ビット（ｂｉｔ）のデジタル信号の状態で偶数成分、奇
数成分の２チャンネルでスキャナ制御用ＡＳＩＣに入力
され、まず最初に１チャンネルに合成処理される。つま
り、これにより１ライン分の画像データはＣＣＤの画素
配列と同じ状態になる。

【０００５】この１チャンネル化された画像データに対
してシェーディング処理を施すことによって、画像濃度
に対する画像データの各画素毎に生じる濃度勾配的な偏
差、つまり照度ムラ、ＣＣＤの受光素子（フォトダイオ
ード等）毎の感度ばらつき、ＣＣＤ内部の受光素子で発
生する暗電流の影響等が、それぞれの画素毎に補正され
る。

【０００６】シェーディング補正された画像データはビ
ット反転され、そのまま画像処理ＡＳＩＣへと受け渡さ
れ、ここで画像処理ＡＳＩＣ内部において、フィルタリ
ング処理、レンジ補正処理、倍率変換（拡大、縮小）処
理、γ補正濃度変換処理、階調処理といった画像処理に
よる一連のデータ加工処理が施される。

【０００７】従来の２チャンネル出力ＣＣＤを用いた前
処理システムは、ＣＣＤの出力信号を偶数成分、奇数成
分で同一の信号伝達経路（処理経路）によって処理が行
われる構成であるため、このシステム構成にて生じる画
像濃度に影響する要因としては、照度ムラ、ＣＣＤの受
光素子毎の感度ばらつき、ＣＣＤ内部の受光素子で発生
する暗電流の影響といった、いわゆる画像濃度に対する
画像データの各画素毎に生じる濃度勾配的な偏差だけで
あり、この偏差の影響はシェーディング処理によって補
正されるものであった。

【０００８】しかしながら、この２チャンネル出力ＣＣ
Ｄの前処理システムの構成をベースにして、高速化対応
とした４チャンネル出力ＣＣＤを用いて前処理システム
を構成した場合、そのシステム構成、ＣＣＤ、アンプ
（Ａｍｐ）そのもののチップの内部構造上の理由によっ
て生じる信号の伝達経路（処理経路）の違い、つまり回
路特性的な偏差による画像データへの影響、つまり画像
濃度に対する画像データへのリニアリティ的な偏差によ
る影響を考慮する必要性があるという問題が新たに生じ
る。

【０００９】また、ＣＣＤの信号出力構成を比較した場
合、従来使用している２チャンネル出力ＣＣＤが、信号
出力としてＣＣＤの１ライン分の画素信号の並び順とし
て見た場合にこれら２出力は偶数成分と奇数成分それぞ
れが左端の画素信号から整列化した状態（画像処理上、
適切な配列）で出力されるのに対して、高速対応ＣＣ
Ｄ、つまり４チャンネル出力ＣＣＤでは信号出力として
ＣＣＤの１ライン分の画素信号の並び順として見た場合
にこれら４出力は偶数成分と奇数成分それぞれについ
て、左側の出力は左端の画素信号から順番に最後は中央
の画素信号、右側の出力は右端の画素信号から順番に最
後は中央の画素信号といった具合に出力されるため、信
号の配列が整列化されてない状態（画像処理上、不適切
な配列）になるという問題も生じる。

【００１０】つまり、この２つの問題は従来のシステム
構成においては生じることのない問題、つまり高速化を
意識して構築したシステム固有の新たな問題であるた
め、この問題に対する解決手段は従来のシステムには存
在しないということに問題がある。つまり新システムに
おいて新規に追加しなければならない手段が発生すると
いうことになる。

【００１１】

【発明が解決しようとする課題】上記したように、高速
化対応として４チャンネル出力ＣＣＤを用いた際、その
前処理システム構成、ＣＣＤ、アンプのチップ内部構造
上の理由によって生じる信号の伝達経路（処理経路）の
違い、つまり回路特性的な偏差による画像データへの影
響、つまり画像濃度に対する画像データへのリニアリテ
ィ的な偏差が生じ、また、４チャンネル出力ＣＣＤの出
力信号の配列が整列化されていない状態で出力されると
いう問題があった。

【００１２】そこで、この発明は、４チャンネル出力Ｃ
ＣＤを用いた際の画像濃度に対する画像データの偏差補
正と、画像データの信号配列を整列化することのできる
光電変換装置、光電変換方法、画像情報処理装置、画像
情報処理方法、および画像形成装置を提供することを目
的とする。

【００１３】

【課題を解決するための手段】この発明の光電変換装置
は、光画像情報を受光して光電変換した電位信号を１ラ
インの素子に蓄積する蓄積手段と、この蓄積手段に蓄積
した電気信号を前記１ラインの素子のうちラインの第１
の方向の端部から偶数おきに出力し、前記１ラインの素
子のうち前記第１の方向の端部から奇数おきに出力し、
前記１ラインの素子のうち前記第１の方向と反対の第２
の方向から偶数おきに出力し、前記１ラインの素子のう
ち前記第２の方向の端部から奇数おきに出力する出力手
段とから構成されている。

【００１４】この発明の光電変換装置は、光画像情報を
受光して光電変換した電気信号を１ラインの素子に蓄積
する蓄積手段と、この蓄積手段に蓄積された電気信号の
うち、前記１ラインの素子のうちラインの第１の方向の
端部から偶数おきに蓄積された電気信号を保持する第１
の保持手段と、前記蓄積手段に蓄積された電気信号のう
ち、前記１ラインの素子のうちラインの第１の方向の端
部から奇数おきに蓄積された電気信号を保持する第２の
保持手段と、前記蓄積手段に蓄積された電気信号のう
ち、前記１ラインの素子のうち前記第１の方向と反対の
ラインの第２の方向の端部から偶数おきに蓄積された電
気信号を保持する第３の保持手段と、前記蓄積手段に蓄
積された電気信号のうち、前記１ラインの素子のうち前
記第１の方向と反対のラインの第２の方向の端部から奇
数おきに蓄積された電気信号を保持する第４の保持手段
と、前記第１の保持手段、第２の保持手段、第３の保持
手段、第４の保持手段にそれぞれ保持されている信号を
所定の順序に並べ替えて出力する制御手段とから構成さ
れている。

【００１５】この発明の光電変換方法は、光画像情報を
受光して光電変換した電気信号を１ラインの素子に蓄積
するステップと、蓄積された電気信号を前記１ラインの
素子のうちラインの第１の方向の端部から偶数おきに出
力するステップと、蓄積された電気信号を前記１ライン
の素子のうち前記第１の方向の端部から奇数おきに出力
するステップと、蓄積された電気信号を前記１ラインの
素子のうち前記第１の方向と反対の第２の方向から偶数
おきに出力するステップと、蓄積された電気信号を前記
１ラインの素子のうち前記第２の方向の端部から奇数お
きに出力するステップとからなることを特徴とする。

【００１６】この発明の画像情報処理装置は、光画像情
報を受光して光電変換した電気信号を１ラインの素子に
蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号
を前記１ラインの素子のうちラインの第１の方向の端部
から偶数おきに出力し、前記１ラインの素子のうち前記
第１の方向の端部から奇数おきに出力し、前記１ライン
の素子のうち前記第１の方向と反対の第２の方向から偶
数おきに出力し、前記１ラインの素子のうち前記第２の
方向の端部から奇数おきに出力する出力手段と、この出
力手段から出力される出力信号のうち、前記ラインの第
１の方向の端部から奇数おきに出力された第１の信号
と、前記ラインの第２の方向の端部から奇数おきに出力
された第２の信号のうち前記蓄積手段のラインの中央位
置に相当する双方の信号が一致するように、前記第１の
信号および前記第２の信号のどちらか一方を補正する第
１の補正手段と、前記出力手段から出力される出力信号
のうち、前記ラインの第１の方向の端部から偶数おきに
出力された第３の信号と、前記ラインの第２の方向の端
部から偶数おきに出力された第４の信号のうち前記蓄積
手段のラインの中央位置に相当する双方の信号が一致す
るように、前記第３の信号および前記第４の信号のどち
らか一方を補正する第２の補正手段とから構成されてい
る。

【００１７】この発明の画像情報処理装置は、光画像情
報を受光して光電変換した電気信号を１ラインの素子に
蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号
を前記１ラインの素子のうちラインの第１の方向の端部
から偶数おきに出力し、前記１ラインの素子のうち前記
第１の方向の端部から奇数おきに出力し、前記１ライン
の素子のうち前記第１の方向と反対の第２の方向から偶
数おきに出力し、前記１ラインの素子のうち前記第２の
方向の端部から奇数おきに出力する出力手段と、この出
力手段から出力される出力信号のうち、前記ラインの第
１の方向の端部から奇数おきに出力された第１の信号
と、前記ラインの第２の方向の端部から奇数おきに出力
された第２の信号を増幅する第１の増幅器と、前記出力
手段から出力される出力信号のうち、前記ラインの第１
の方向の端部から偶数おきに出力された第３の信号と、
前記ラインの第２の方向の端部から偶数おきに出力され
た第４の信号を増幅する第２の増幅器と、前記第１の増
幅器により増幅された前記第１の信号と前記第２の信号
のうち前記蓄積手段のラインの中央位置に相当する双方
の信号が一致するように、前記第１の信号および前記第
２の信号のどちらか一方を補正する第１の補正手段と、
前記第２の増幅器により増幅された前記第３の信号と前
記第４の信号のうち前記蓄積手段のラインの中央位置に
相当する双方の信号が一致するように、前記第３の信号
および前記第４の信号のどちらか一方を補正する第２の
補正手段とから構成されている。

【００１８】この発明の画像情報処理方法は、光画像情
報を受光して光電変換した電気信号を１ラインの素子に
蓄積し、この蓄積した電気信号を前記１ラインの素子の
うちラインの第１の方向の端部から偶数おきに出力し、
前記１ラインの素子のうち前記第１の方向の端部から奇
数おきに出力し、前記１ラインの素子のうち前記第１の
方向と反対の第２の方向から偶数おきに出力し、前記１
ラインの素子のうち前記第２の方向の端部から奇数おき
に出力し、この出力される出力信号のうち、前記ライン
の第１の方向の端部から奇数おきに出力された第１の信
号と、前記ラインの第２の方向の端部から奇数おきに出
力された第２の信号のうち前記１ラインの素子の中央位
置に相当する双方の信号が一致するように、前記第１の
信号および前記第２の信号のどちらか一方を補正し、前
記出力される出力信号のうち、前記ラインの第１の方向
の端部から偶数おきに出力された第３の信号と、前記ラ
インの第２の方向の端部から偶数おきに出力された第４
の信号のうち前記１ラインの素子の中央位置に相当する
双方の信号が一致するように、前記第３の信号および前
記第４の信号のどちらか一方を補正するようにしたこと
を特徴とする。

【００１９】この発明の画像形成装置は、光画像情報を
受光して光電変換した電気信号を１ラインの素子に蓄積
する蓄積手段と、この蓄積手段に蓄積した電気信号を前
記１ラインの素子のうちラインの第１の方向の端部から
偶数おきに出力し、前記１ラインの素子のうち前記第１
の方向の端部から奇数おきに出力し、前記１ラインの素
子のうち前記第１の方向と反対の第２の方向から偶数お
きに出力し、前記１ラインの素子のうち前記第２の方向
の端部から奇数おきに出力する出力手段と、この出力手
段から出力される出力信号のうち、前記ラインの第１の
方向の端部から奇数おきに出力された第１の信号と、前
記ラインの第２の方向の端部から奇数おきに出力された
第２の信号のうち前記蓄積手段のラインの中央位置に相
当する双方の信号が一致するように、前記第１の信号お
よび前記第２の信号のどちらか一方を補正する第１の補
正手段と、前記出力手段から出力される出力信号のう
ち、前記ラインの第１の方向の端部から偶数おきに出力
された第３の信号と、前記ラインの第２の方向の端部か
ら偶数おきに出力された第４の信号のうち前記蓄積手段
のラインの中央位置に相当する双方の信号が一致するよ
うに、前記第３の信号および前記第４の信号のどちらか
一方を補正する第２の補正手段と、前記第１の補正手段
で補正された前記第１の信号または第２の信号と補正さ
れない前記第１の信号または第２の信号、および前記第
２の補正手段で補正された前記第３の信号または前記第
４の信号と補正されない前記第３の信号または前記第４
の信号とに基づいて画像を形成する画像形成手段とから
構成されている。

【００２０】

【発明の実施の形態】以下、この発明の一実施の形態に
ついて図面を参照して説明する。

【００２１】図１は、この発明の画像形成装置に係る高
速化対応の４チャンネル出力ＣＣＤを用いたデジタル複
写機（ＤＰＰＣ）の内部構造を示す断面図である。

【００２２】図１に示すように、デジタル複写機は装置
本体１０を備え、この装置本体１０内には、画像読取手
段として機能するスキャナ部４、および画像形成手段と
して機能するプリンタ部６が設けられている。

【００２３】装置本体１０の上面には、読取対象物、つ
まり原稿Ｄが載置される透明なガラスからなる原稿載置
台１２が設けられている。また、装置本体１０の上面に
は、原稿載置台１２上に原稿を自動的に送る自動原稿送
り装置７（以下、ＡＤＦと称する）が配設されている。
このＡＤＦ７は、原稿載置台１２に対して開閉可能に配
設され、原稿載置台１２に載置された原稿Ｄを原稿載置
台１２に密着させる原稿押さえとしても機能する。

【００２４】ＡＤＦ７は、原稿Ｄがセットされる原稿ト
レイ８、原稿の有無を検出するエンプティセンサ９、原
稿トレイ８から原稿を一枚づつ取り出すピックアップロ
ーラ１４、取り出された原稿を搬送する給紙ローラ１
５、原稿の先端を整位するアライニングローラ対１６、
原稿載置台１２のほぼ全体を覆うように配設された搬送
ベルト１８を備えている。そして、原稿トレイ８に上向
きにセットされた複数枚の原稿は、その最下の頁、つま
り、最終頁から順に取り出され、アライニングローラ対
１６により整位された後、搬送ベルト１８によって原稿
載置台１２の所定位置へ搬送される。

【００２５】ＡＤＦ７において、搬送ベルト１８を挟ん
でアライニングローラ対１６と反対側の端部には、反転
ローラ２０、非反転センサ２１、フラッパ２２、排紙ロ
ーラ２３が配設されている。後述するスキャナ部４によ
り画像情報の読取られた原稿Ｄは、搬送ベルト１８によ
り原稿載置台１２上から送り出され、反転ローラ２０、
フラッパ２１、および排紙ローラ２２を介してＡＤＦ７
上面の原稿排紙部２４上に排出される。原稿Ｄの裏面を
読取る場合、フラッパ２２を切換えることにより、搬送
ベルト１８によって搬送されてきた原稿Ｄは、反転ロー
ラ２０によって反転された後、再度搬送ベルト１８によ
り原稿載置台１２上の所定位置に送られる。

【００２６】装置本体１０内に配設されたスキャナ部４
は、原稿載置台１２に載置された原稿Ｄを照明する光源
としての露光ランプ２５、および原稿Ｄからの反射光を
所定の方向に偏向する第１のミラー２６を有し、これら
の露光ランプ２５および第１のミラー２６は、原稿載置
台１２の下方に配設された第１のキャリッジ２７に取り
付けられている。

【００２７】第１のキャリッジ２７は、原稿載置台１２
と平行に移動可能に配置され、図示しない歯付きベルト
等を介して後述するスキャニングモータ３５により、原
稿載置台１２の下方を往復移動される。

【００２８】また、原稿載置台１２の下方には、原稿載
置台１２と平行に移動可能な第２のキャリッジ２８が配
設されている。第２のキャリッジ２８には、第１のミラ
ー２６により偏向された原稿Ｄからの反射光を順に偏向
する第２および第３のミラー３０、３１が互いに直角に
取り付けられている。第２のキャリッジ２８は、第１の
キャリッジ２７を駆動する歯付きベルト等により、第１
のキャリッジ２７に対して従動されるとともに、第１の
キャリッジに対して、１／２の速度で原稿載置台１２に
沿って平行に移動される。

【００２９】また、原稿載置台１２の下方には、第２の
キャリッジ２８上の第３のミラー３１からの反射光を集
束する結像レンズ３２と、結像レンズにより集束された
反射光を受光して光電変換する４チャンネル出力ＣＣＤ
（光電変換素子）３４とが配設されている。結像レンズ
３２は、第３のミラー３１により偏向された光の光軸を
含む面内に、駆動機構を介して移動可能に配設され、自
身が移動することで反射光を所望の倍率で結像する。そ
して、４チャンネル出力ＣＣＤ３４は、入射した反射光
を光電変換し、読み取った原稿Ｄに対応する電気信号を
出力する。

【００３０】一方、プリンタ部６は、潜像形成手段とし
て作用するレーザ露光装置４０を備えている。レーザ露
光装置４０は、光源としての半導体レーザ４１と、半導
体レーザ４１から出射されたレーザ光を連続的に偏向す
る走査部材としてのポリゴンミラー３６と、ポリゴンミ
ラー３６を後述する所定の回転数で回転駆動する走査モ
ータとしてもポリゴンモータ３７と、ポリゴンミラーか
らのレーザ光を偏向して後述する感光体ドラム４４へ導
く光学系４２とを備えている。このような構成のレーザ
露光装置４０は、装置本体１０の図示しない支持フレー
ムに固定支持されている。

【００３１】半導体レーザ４１は、スキャナ部４により
読取られた原稿Ｄの画像情報、あるいはファクシミリ送
受信文書情報等に応じてオン・オフ制御され、このレー
ザ光はポリゴンミラー３６および光学系４２を介して感
光体ドラム４４へ向けられ、感光体ドラム４４周面を走
査することにより感光体ドラム４４周面上に静電潜像を
形成する。

【００３２】また、プリンタ部６は、装置本体１０のほ
ぼ中央に配設された像担持体としての回転自在な感光体
ドラム４４を有し、感光体ドラム４４周面は、レーザ露
光装置４０からのレーザ光により露光され、所望の静電
潜像が形成される。感光体ドラム４４の周囲には、ドラ
ム周面を所定の電荷に帯電させる帯電チャージャ４５、
感光体ドラム４４周面上に形成された静電潜像に現像剤
としてのトナーを供給して所望の画像濃度で現像する現
像器４６、後述する用紙カセットから給紙された被転写
材、つまり、コピー用紙Ｐを感光体ドラム４４から分離
させるための剥離チャージャ４７を一体に有し、感光体
ドラム４４に形成されたトナー像を用紙Ｐに転写させる
転写チャージャ４８、感光体ドラム４４周面からコピー
用紙Ｐを剥離する剥離爪４９、感光体ドラム４４周面に
残留したトナーを清掃する清掃装置５０、および、感光
体ドラム４４周面の除電する除電器５１が順に配置され
ている。

【００３３】装置本体１０内の下部には、それぞれ装置
本体から引出し可能な上段カセット５２、中段カセット
５３、下段カセット５４が互いに積層状態に配設され、
各カセット内にはサイズの異なるコピー用紙が装填され
ている。これらのカセットの側方には大容量フィーダ５
５が設けられ、この大容量フィーダ５５には、使用頻度
の高いサイズのコピー用紙Ｐ、例えば、Ａ４サイズのコ
ピー用紙Ｐが約３０００枚収納されている。また、大容
量フィーダ５５の上方には、手差しトレイ５６を兼ねた
給紙カセット５７が脱着自在に装着されている。

【００３４】装置本体１０内には、各カセットおよび大
容量フィーダ５５から感光体ドラム４４と転写チャージ
ャ４８との間に位置した転写部を通って延びる搬送路５
８が形成され、搬送路５８の終端には定着ランプ６０ａ
を有する定着装置６０が設けられている。定着装置６０
に対向した装置本体１０の側壁には排出口６１が形成さ
れ、排出口６１にはシングルトレイのフィニッシャ１５
０が装着されている。

【００３５】上段カセット５２、中段カセット５３、下
段カセット５４、給紙カセット５７の近傍および大容量
フィーダ５５の近傍には、カセットあるいは大容量フィ
ーダから用紙Ｐを一枚づつ取り出すピックアップローラ
６３がそれぞれ設けられている。また、搬送路５８に
は、ピックアップローラ６３により取り出されたコピー
用紙Ｐを搬送路５８を通して搬送する多数の給紙ローラ
対６４が設けられている。

【００３６】搬送路５８において感光体ドラム４４の上
流側にはレジストローラ対６５が設けられている。レジ
ストローラ対６５は、取り出されたコピー用紙Ｐの傾き
を補正するとともに、感光体ドラム４４上のトナー像の
先端とコピー用紙Ｐの先端とを整合させ、感光体ドラム
４４周面の移動速度と同じ速度でコピー用紙Ｐを転写部
へ給紙する。レジストローラ対６５の手前、つまり、給
紙ローラ６４側には、コピー用紙Ｐの到達を検出するア
ライニング前センサ６６が設けられている。

【００３７】ピックアップローラ６３により各カセット
あるいは大容量フィーダ５５から１枚づつ取り出された
コピー用紙Ｐは、給紙ローラ対６４によりレジストロー
ラ対６５へ送られる。そして、コピー用紙Ｐは、レジス
トローラ対６５により先端が整位された後、転写部に送
られる。

【００３８】転写部において、感光体ドラム４４上に形
成された現像剤像、つまり、トナー像が、転写チャージ
ャ４８により用紙Ｐ上に転写される。トナー像の転写さ
れたコピー用紙Ｐは、剥離チャージャ４７および剥離爪
４９の作用により感光体ドラム４４周面から剥離され、
搬送路５２の一部を構成する搬送ベルト６７を介して定
着装置６０に搬送される。そして、定着装置６０によっ
て現像剤像がコピー用紙Ｐに溶融定着さた後、コピー用
紙Ｐは、給紙ローラ対６８および排紙ローラ対６９によ
り排出口６１を通してフィニッシャ１５０上へ排出され
る。

【００３９】搬送路５８の下方には、定着装置６０を通
過したコピー用紙Ｐを反転して再びレジストローラ対６
５へ送る自動両面装置７０が設けられている。自動両面
装置７０は、コピー用紙Ｐを一時的に集積する一時集積
部７１と、搬送路５８から分岐し、定着装置６０を通過
したコピー用紙Ｐを反転して一時集積部７１に導く反転
路７２と、一時集積部に集積されたコピー用紙Ｐを一枚
づつ取り出すピックアップローラ７３と、取り出された
用紙を搬送路７４を通してレジストローラ対６５へ給紙
する給紙ローラ７５とを備えている。また、搬送路５８
と反転路７２との分岐部には、コピー用紙Ｐを排出口６
１あるいは反転路７２に選択的に振り分ける振り分けゲ
ート７６が設けられている。

【００４０】両面コピーを行う場合、定着装置６０を通
過したコピー用紙Ｐは、振り分けゲート７６により反転
路７２に導かれ、反転された状態で一時集積部７１に一
時的に集積された後、ピックアップローラ７３および給
紙ローラ対７５により、搬送路７４を通してレジストロ
ーラ対６５へ送られる。そして、コピー用紙Ｐはレジス
トローラ対６５により整位された後、再び転写部に送ら
れ、コピー用紙Ｐの裏面にトナー像が転写される。その
後、コピー用紙Ｐは、搬送路５８、定着装置６０および
排紙ローラ６９を介してフィニッシャ１５０に排紙され
る。

【００４１】フィニッシャ１５０は排出された一部構成
の文書を一部単位でステープル止めし貯めていくもので
ある。ステープルするコピー用紙Ｐが一枚排出口６１か
ら排出される度にガイドバー１５１にてステープルされ
る側に寄せて整合する。全てが排出され終わると紙押え
アーム１５２が排出された一部単位のコピー用紙Ｐを抑
えステープラユニット（図示しない）がステープル止め
を行う。その後、ガイドバー１５１が下がり、ステープ
ル止めが終わったコピー用紙Ｐはその一部単位でフィニ
ッシャ排出ローラ１５５にてそのフィニッシャ排出トレ
イ１５４に排出される。フィニッシャ排出トレイ１５４
の下がる量は排出されるコピー用紙Ｐの枚数によりある
程度決められ、一部単位に排出される度にステップ的に
下がる。また排出されるコピー用紙Ｐを整合するガイド
バー１５１はフィニッシャ排出トレイ１５４上に載った
既にステープル止めされたコピー用紙Ｐに当たらないよ
うな高さの位置にある。

【００４２】また、フィニッシャ排出トレイ１５４は、
ソートモード時、一部ごとにシフト（たとえば、前後左
右の４つの方向へ）するシフト機構（図示しない）に接
続されている。

【００４３】また、装置本体１０の前面上部には、様々
な複写条件並びに複写動作を開始させる複写開始信号な
どを入力する操作パネル３８０が設けられている。

【００４４】次に、図２を参照してデジタル複写機の制
御システムについて説明する。

【００４５】デジタル複写機の制御システムは、全体は
大きく３つのブロックより成り、スキャナ部４、プリン
タ部６との間を画像処理部５で繋ぎ、デジタル複写機を
構成する基本部３０１と、この基本部３０１からの画像
データを受け取り記録し、その記録した画像データを再
び基本部３０１に転送することでメモリコピー（電子ソ
ート）を実現するページメモリ部３０２と、このページ
メモリ部３０２の圧縮画像データを記憶するための２次
メモリとしてのハードディスク（ＨＤ）、公衆回線を通
して外部と画像圧縮データのやり取りを行うＦＡＸボー
ド（Ｇ４／Ｇ３・ＦＡＸ制御手段）３６９、ＬＡＮを経
由してデータのやり取りを行うＬＡＮボード（ローカル
エリアネットワーク回線制御手段）３７１、またそれ等
をシステムバス３７３とＩＳＡバス３７４を通して制御
する拡張部ＣＰＵ３６１、拡張部ＣＰＵ３６１が使用す
るメインメモリ３６１ａ、ＩＳＡバス３７４上でのＤＭ
Ａ転送を制御するＤＭＡＣ３６２とから成るマザーボー
ド等で構成される拡張部３０３から構成される。

【００４６】基本部３０１とページメモリ部３０２は制
御データをやりとりする基本部システムインタフェース
３１６、画像データをやりとりする基本部画像インタフ
ェース３１７とで接続されている。また、ページメモリ
部３０２と拡張部３０３は制御データをやりとりする拡
張部システムインタフェース３７６、画像データをやり
とりする拡張部画像インタフェース３７７とで接続され
ている。

【００４７】基本部３０１は、入力手段（スキャナ部）
４、出力手段（プリンタ部）６、画像処理部５、および
これらを制御する制御手段（基本部ＣＰＵ）３１１から
構成される。

【００４８】スキャナ部４は列状に配置された複数の受
光素子（１ラインのＣＣＤ）からなる上述した４チャン
ネル出力ＣＣＤ３４を有し、原稿載置台１２に載置され
た原稿の画像を基本部ＣＰＵ３１１からの指示に従い１
ライン毎に読取り、画像の濃淡を８ビットのデジタル・
データに変換した後、スキャナインタフェース（図示し
ない）を介して、同期信号と共に時系列デジタル・デー
タとして画像処理部５へ出力する。

【００４９】基本部ＣＰＵ３１１は上記基本部３０１内
の上記各手段及び後述するページメモリ部３０２の各手
段を制御する。

【００５０】ページメモリ部３０２は基本部３０１内の
基本部ＣＰＵ３１１と拡張部３０３内の拡張部ＣＰＵ３
６１との制御情報の通信を制御したり、基本部３０１お
よび拡張部３０３からのページメモリ３２３へのアクセ
スを制御し、通信メモリ３０５を内蔵するシステム制御
手段３０４、画像データを一時的に記憶しておく記憶手
段（ページメモリ）３２３、ページメモリ３２３のアド
レスを生成するアドレス制御部３０６、ページメモリ部
３０２内の各デバイス間のデータ転送を行う画像バス３
２０、ページメモリ部３０２内の各デバイスとシステム
制御手段３０４との間の制御信号の転送を行う制御バス
３２１、画像バス３２０を介してページメモリ３２３と
他のデバイスとのデータ転送を行うときのデータ転送を
制御するデータ制御手段３０７、基本部画像インタフェ
ース３１７を介して基本部３０１と画像データを転送す
るときに画像データをインタフェースする画像データＩ
／Ｆ手段３０８、解像度の異なる機器に画像データを送
信するときに画像データを他の機器の解像度に変換した
り、解像度の異なる機器から受信した画像データを基本
部３０１のプリンタ部６の解像度に変換したり、２値画
像データの９０度回転処理を実行する解像度変換／２値
回転手段３２５、ファクシミリ送信や光ディスク記憶の
ように画像データを圧縮して送信したり、記憶したりす
るデバイスのために入力した画像データを圧縮したり、
圧縮された形態の画像データをプリンタ部６を介して可
視化するために伸長する圧縮／伸長手段３２４、画像デ
ータＩ／Ｆ手段３０８に接続され、プリンタ部６から画
像データを出力するときに画像データを９０度あるいは
−９０度回転して出力するときに使用する多値回転メモ
リ３０９で構成される。

【００５１】拡張部３０３は下記の拡張部３０３内の各
デバイスを拡張部システムバス３７３を介して制御する
制御手段（拡張部ＣＰＵ）３６１、この拡張部ＣＰＵ３
６１が使用するメインメモリ３６１ａ、汎用的なＩＳＡ
バス３７４、拡張部システムバス３７３とＩＳＡバス３
７４をインタフェースするＩＳＡバスコントローラ（Ｉ
ＳＡ・Ｂ／Ｃ）３６３、ＩＳＡバス３７４上でのデータ
転送を制御するＤＭＡコントローラ（ＤＭＡＣ）３６
２、ＩＳＡバス３７４に接続され画像データを電子的に
保存するための保存手段（ＨＤＤ）３６５、そのインタ
フェースであるＨＤ・ＦＤインタフェース（ＨＤ・ＦＤ
Ｉ／Ｆ）３６４、ＩＳＡバス３７４に接続され画像デー
タを電子的に保存するための保存手段（光ディスク装
置；ＯＤＤ）３６８、そのインタフェースであるＳＣＳ
Ｉインタフェース３６７、ＬＡＮ機能を実現するための
ローカルエリアネットワーク回線制御手段（ＬＡＮ）３
７１、プリンタ機能を実現するためのプリンタコントロ
ーラ手段３７０、Ｇ４／Ｇ３・ＦＡＸ制御機能を有する
Ｇ４／Ｇ３・ＦＡＸ制御手段３６９、プリンタコントロ
ーラ手段３７０からのイメージデータをシステム画像イ
ンタフェース３７７を介してページメモリ部３０２へ出
力するための拡張部画像バス３７５で構成される。

【００５２】上記ＨＤＤ３６５に内蔵されるハードディ
スクＨＤには、圧縮された１頁あるいは複数頁からなる
１文書ごとの圧縮イメージデータがファイルとして、そ
の文書を検索するための検索データで管理された状態で
記憶されるようになっている。

【００５３】また、拡張部システムバス３７３には、拡
張部３０３に対する指示を行うキーボードとディスプレ
イからなる上述した操作パネル８０が接続されている。

【００５４】保存手段（ＯＤＤ）３６８はＳＣＳＩイン
タフェース３６７を介してＩＳＡバス３７４と接続さ
れ、拡張部ＣＰＵ３６１はＳＣＳＩコマンドを用いて拡
張部システムバス３７３、ＩＳＡ・Ｂ／Ｃ６３、ＩＳＡ
バス３７４を介して保存手段３６８を制御する。

【００５５】次に、画像データＩ／Ｆ手段（イメージデ
ータ制御手段）３０８について説明する。画像データＩ
／Ｆ手段３０８は画像バス３２０上のデバイスでスキャ
ナ部４あるいはプリンタ部６とページメモリ３２３との
間の画像データ転送を画像処理部５を介して行う。ま
た、拡張部３０３内の拡張部画像バス３７５に接続され
たプリンタコントローラ３７０等とページメモリ３２３
との画像データ転送も行う。

【００５６】ここで、ページメモリ部３０２のページメ
モリ３２３は大きなメモリ空間を有したものである。

【００５７】図３は、図１、図２で示したデジタル複写
機の概略構成を示すものである。すなわち、上述したよ
うにスキャナ部４、画像処理部５、プリンタ部６から構
成されている。図３に示すようにデジタル複写機の場合
の原稿画像の読み込みは、原稿面に露光ランプ２５で直
接光をあてて、その反射光をミラー２６、３０、３１、
結像レンズ３２を用いて４チャンネル出力ＣＣＤ３４ま
で導き、４チャンネル出力ＣＣＤ３４によってこの光画
像データを光電変換することによって複数（例えば６０
０ｄｐｉの場合７５００個）のそれぞれの受光素子毎に
電荷信号に置き換えられる。この電荷信号は、４チャン
ネル出力ＣＣＤ３４内部の後述するＣＣＤアナログシフ
トレジスタによってアナログ信号として順番に転送出力
される。上記ＨＤＤ３６５に内蔵されるハードディスク
ＨＤには、圧縮された１頁あるいは複数頁からなる１文
書ごとの圧縮イメージデータがファイルとして、その文
書を検索するための検索データで管理された状態で記憶
されるようになっている。

【００５８】また、拡張部システムバス３７３には、拡
張部３０３に対する指示を行うキーボードとディスプレ
イからなる上述した操作パネル８０が接続されている。

【００５９】保存手段（ＯＤＤ）３６８はＳＣＳＩイン
タフェース３６７を介してＩＳＡバス３７４と接続さ
れ、拡張部ＣＰＵ３６１はＳＣＳＩコマンドを用いて拡
張部システムバス３７３、ＩＳＡ・Ｂ／Ｃ６３、ＩＳＡ
バス３７４を介して保存手段３６８を制御する。

【００６０】次に、画像データＩ／Ｆ手段（イメージデ
ータ制御手段）３０８について説明する。画像データＩ
／Ｆ手段３０８は画像バス３２０上のデバイスでスキャ
ナ部４あるいはプリンタ部６とページメモリ３２３との
間の画像データ転送を画像処理部５を介して行う。ま
た、拡張部３０３内の拡張部画像バス３７５に接続され
たプリンタコントローラ３７０等とページメモリ３２３
との画像データ転送も行う。

【００６１】ここで、ページメモリ部３０２のページメ
モリ３２３は大きなメモリ空間を有したものである。

【００６２】図３は、図１、図２で示したデジタル複写
機の概略構成を示すものである。すなわち、上述したよ
うにスキャナ部４、画像処理部５、プリンタ部６から構
成されている。図３に示すようにデジタル複写機の場合
の原稿画像の読み込みは、原稿面に露光ランプ２５で直
接光をあてて、その反射光をミラー２６、３０、３１、
結像レンズ３２を用いて４チャンネル出力ＣＣＤ３４ま
で導き、４チャンネル出力ＣＣＤ３４によってこの光画
像データを光電変換することによって複数（例えば６０
０ｄｐｉの場合７５００個）のそれぞれの受光素子毎に
電荷信号に置き換えられる。この電荷信号は、４チャン
ネル出力ＣＣＤ３４内部の後述するＣＣＤアナログシフ
トレジスタによってアナログ信号として順番に転送出力
される。

【００６３】図３に示すように、図２で示した制御シス
テムは、４チャンネル出力ＣＣＤ３４を含んだ読み込み
制御部８１、ページメモリボード８２、編集ボード８
３、画像処理部８４と書き込み制御処理部８５、レーザ
駆動部８７、ポリゴンモータドライブ８８で構成され、
半導体レーザ４１からのレーザ光がポリゴンミラー３６
で偏向されて感光体ドラム４４へ導かれるように構成さ
れている。

【００６４】図４は、４チャンネル出力ＣＣＤ３４の構
成を詳細に示したもので、順番に配列された受光素子
（フォトダイオード等）Ｓ１〜Ｓ７５００、シフトゲー
ト１０１、シフトゲート１０２、ＣＣＤアナログシフト
レジスタ１１１〜１１４、出力バッファ１２１〜１２４
で構成される。

【００６５】図４に示すように４チャンネル出力ＣＣＤ
３４の場合は、信号出力が偶数成分と奇数成分を、さら
にそれぞれを左右に分割して４系統の出力構成としてい
るため、ＣＣＤアナログシフトレジスタ１１１、１１
２、１１３、１１４が４つ存在する。したがってＣＣＤ
アナログシフトレジスタ１１１によって奇数成分の左端
の受光素子による信号より順番に転送出力され、アナロ
グシフトレジスタ１１２によって偶数成分の左端の受光
素子による信号より順番に転送出力され、アナログシフ
トレジスタ１１３によって奇数成分の右端の受光素子に
よる信号より順番に転送出力され、アナログシフトレジ
スタ１１４によって偶数成分の右端の受光素子による信
号より順番に転送出力されることになる。

【００６６】また、奇数成分、偶数成分それぞれの左右
から出力される最後の信号は、受光素子Ｓ１〜Ｓ７５０
０の中央にて、となりあわせてならぶ受光素子Ｓ３７４
９，Ｓ３７５０，Ｓ３７５１，Ｓ３７５２による信号と
なる。この４チャンネル出力ＣＣＤ３４を駆動するため
に必要な制御信号（転送クロック、シフトゲート信号、
リセット信号、クランプ信号）は後述する高速スキャナ
制御ＡＳＩＣのＣＣＤ駆動機能により生成される。

【００６７】図５は、読み込み制御部８１に搭載される
４チャンネル出力ＣＣＤ３４における画像データの転送
を行う前処理システム１３０と高速スキャナ制御ＡＳＩ
Ｃ１３５の構成を示すものである。なお、、前処理シス
テム１３０は、アンプ１３１、１３２、Ａ／Ｄコンバー
タ１３３、１３４とから構成されている。

【００６８】前処理システム１３０において、４チャン
ネル出力ＣＣＤ３４から出力されたアナログ信号はアン
プ（Ａｍｐ：アナログ信号処理集積回路）１３１、１３
２において画素信号毎にサンプリングして信号増幅す
る。

【００６９】ここで使用するアンプ１３１、１３２は、
１チップで２チャンネル分の処理が並列（パラレル）で
可能である。アンプ１３１には、４チャンネル出力ＣＣ
Ｄ３４の画素信号の奇数成分の左右２チャンネル（出力
端子ＯＳ１、ＯＳ３）を入力し、アンプ１３２には４チ
ャンネル出力ＣＣＤ３４の画素信号の偶数成分の左右２
チャンネル（出力端子ＯＳ２、ＯＳ４）を入力としてい
る。

【００７０】それぞれのアンプ１３１，１３２内部にお
いては，４チャンネル出力ＣＣＤ３４の左右からの２チ
ャンネルの画素信号が並列で処理（サンプリングおよび
信号増幅）され、そのあと１チャンネルに合成（マルチ
プレクス）する。すなわち、アンプ１３１においては奇
数成分の左右の信号を合成して１チャンネルに、アンプ
１３２においては偶数成分の左右の信号を合成して１チ
ャンネルにし、それぞれアンプ１３１、１３２より出力
するという方式をとっている。

【００７１】これはアンプ１３１では４チャンネル出力
ＣＣＤ３４の奇数成分の左右の画素信号をまとめて処理
し、アンプ１３２では４チャンネル出力ＣＣＤ３４の偶
数成分の左右の画素信号をまとめて処理するという構成
であり、このような構成をとることによって４チャンネ
ル出力ＣＣＤ３４の出力信号の偶数成分、奇数成分、そ
れぞれの左右の信号の歪みがアンプ（１３１、１３２）
のチップ間のバラツキ（チップ差による回路特性のばら
つき）に依存しないようにするための配慮となってい
る。

【００７２】また、この場合、アンプ１３１、１３２か
らの信号出力レートは、アンプ１３１、１３２への信号
入力レートの２倍となる。このアンプ１３１、１３２よ
り出力される信号処理上適切なレベルまで増幅された画
素毎のアナログ信号は、Ａ／Ｄコンバータ（ＡＤＣ１３
３、１３４）によってＡＤ変換されてデジタル信号とな
る。

【００７３】アンプ１３１は、４チャンネル出力ＣＣＤ
３４から出力された奇数成分の左右２チャンネルの画素
信号をそれぞれ並列でサンプリングして信号増幅し、さ
らにこの信号を１チャンネルに合成し、このアンプ１３
１より出力されるアナログ信号についてはＡ／Ｄコンバ
ータ１３３によってＡＤ変換するようになっている。ま
た、アンプ１３２は、４チャンネル出力ＣＣＤ３４から
出力された偶数成分の左右２チャンネルの画素信号をそ
れぞれ並列でサンプリングして信号増幅し、さらにこの
信号を１チャンネルに合成し、このアンプ１３２より出
力されるアナログ信号についてはＡ／Ｄコンバータ１３
４によってＡＤ変換するようになっている。また、ここ
で使用するＡ／Ｄコンバータ１３３、１３４の分解能
は、８ビット（ｂｉｔ：２５６ステップ）なので、画素
データとしては１画素あたり８ビットデータとなる。

【００７４】このように４チャンネル出力ＣＣＤ３４に
て読込まれた画像情報（光画像データとして４チャンネ
ル出力ＣＣＤ３４に入力されるもの）に基づいて４チャ
ンネル出力ＣＣＤ３４より出力される画素信号（アナロ
グ信号）をアンプ１３１、１３２にて信号増幅および合
成し、その信号をＡ／Ｄコンバータ１３３、１３４によ
ってＡＤ変換してデジタル信号にするといった一連の処
理をスキャナ部４における前処理と呼び、前処理システ
ム１３０を構成する。

【００７５】また、アンプ１３１、１３２を駆動するた
めに必要な制御信号（サンプルホールドパルス、合成信
号、クランプ信号）およびＡ／Ｄコンバータ１３３、１
３４においてＡＤ変換処理に必要なＡＤ変換用クロック
については、高速スキャナ制御ＡＳＩＣ１３５の前処理
ＬＳＩ駆動機能より生成される。このようにして前処理
を施された画像情報に基づく画素信号（１画素あたり８
ビットデータ、以下画像データと記述する）は、高速ス
キャナ制御ＡＳＩＣ１３５へと入力され、高速スキャナ
制御ＡＳＩＣ１３５内部においてシェーディング補正処
理および本発明である左右補正処理、ラスタ変換処理が
施される。

【００７６】図６は、本発明に係る高速スキャナ制御Ａ
ＳＩＣ１３５の構成を示すものである。すなわち、高速
スキャナ制御ＡＳＩＣ１３５は、バス幅変換回路１４
０、シェーディング補正回路１４１、１４２、１４３、
１４４、バスセレクト回路（ＳＥＬ）１４５、１４６、
１４７、１４８、左右補正回路１６０、ビット反転回路
１６１、１６２、１６３、１６４、およびラスタ変換回
路１６５から構成されている。

【００７７】前処理システム１３０で前処理が施された
画像データは、ＤＯＡＸ（８ビット：奇数成分の左右合
成されたデータ）およびＤＯＢＸ（８ビット：偶数成分
の左右合成されたデータ）として２チャンネルで高速ス
キャナ制御ＡＳＩＣ１３５に入力される。

【００７８】高速スキャナ制御ＡＳＩＣ１３５内部にお
ける全ての処理は、前処理システム１３０においてデジ
タル化された画像データに対して行われるものである。
これらの画像データは、まずバス幅変換回路１４０を通
ることにより奇数成分、偶数成分それぞれにおいて左の
データと右のデータに分けられる。即ち、奇数成分の左
右合成されたデータであるＤＯＡＸ（８ビット）は、バ
ス幅変換回路１４０によりＤＯＡ１Ｘ（８ビット：奇数
成分の左のデータ）とＤＯＡ２Ｘ（８ビット：奇数成分
の右のデータ）に分解され、偶数成分の左右合成された
データであるＤＯＢＸ（８ビット）はバス幅変換回路１
４０によりＤＯＢ１Ｘ（８ビット：偶数成分の左のデー
タ）とＤＯＢ２Ｘ（８ビット：偶数成分の右のデータ）
に分解される。

【００７９】従って、バス幅変換回路１４０によって２
チャンネルで入力される画像データは４チャンネルに分
解されるため、例えば、画像データのデータレートが２
チャンネルで１チャンネル当り４０ＭＨｚとしてＤＯＡ
Ｘ、ＤＯＢＸより入力された場合、バス幅変換処理後の
出力としての画像データは４チャンネルで１チャンネル
当り２０ＭＨｚとしてＤＯＡ１Ｘ、ＤＯＡ２Ｘ、ＤＯＢ
１Ｘ、ＤＯＢ２Ｘに変換された状態で出力され、次段に
入力されることになる。

【００８０】バス幅変換処理により分解されたそれぞれ
の画像データＤＯＡ１Ｘ（８ビット：奇数成分の左のデ
ータ）、ＤＯＡ２Ｘ（８ビット：奇数成分の右のデー
タ）、ＤＯＢ１Ｘ（８ビット：偶数成分の左のデー
タ）、ＤＯＢ２Ｘ（８ビット：偶数成分の右のデータ）
は、シェーディング補正回路１４１、１４２、１４３、
１４４によりシェーディング補正処理が施される。ま
た、図に示すように高速スキャナ制御ＡＳＩＣ１３５の
場合、シェーディング補正回路を４つ準備することによ
り、バス幅変換処理された４チャンネルの画像データＤ
ＯＡ１Ｘ，ＤＯＡ２Ｘ，ＤＯＢ１Ｘ，ＤＯＢ２Ｘをそれ
ぞれ並列で同時に処理できるような構成をとっている。

【００８１】ここでシェーディング補正機能について簡
単に説明する。シェーディング補正には白レベルシェー
ディング補正と黒レベルシェーディング補正があり、こ
の高速スキャナ制御ＡＳＩＣ１３５の機能としては両方
の補正に対応したアルゴリズムに基づいた回路構成とな
っている。

【００８２】白レベルシェーディング補正とは、４チャ
ンネル出力ＣＣＤ３４で読込んだ原稿上の読取データ
（画像データ）をあらかじめ４チャンネル出力ＣＣＤ３
４により読込んだ白基準データで各画素毎に割ることに
より、原稿上の読取データ（画像データ）を画素毎に正
規化（補正）する。これにより照度むらおよび４チャン
ネル出力ＣＣＤ３４の受光素子毎の感度ばらつきを補正
することができる。

【００８３】黒レベルシェーディング補正とは、黒レベ
ルを歪ませる主な要因である４チャンネル出力ＣＣＤ３
４内部の受光素子で発生する暗電流の影響等対して、４
チャンネル出力ＣＣＤ３４で読込んだ原稿上の読取デー
タ（画像データ）と白基準データより、あらかじめ４チ
ャンネル出力ＣＣＤ３４により読込んだ黒基準データを
各画素毎に減ずることによりキャンセル（補正）するも
のである。

【００８４】シェーディング補正されたそれぞれの画像
データは、本発明である左右補正回路１６０によって偶
数成分、奇数成分それぞれの左右のデータに対して補正
処理され、そのあとビット反転回路１６１、１６２、１
６３、１６４でビット反転して、本発明であるラスタ変
換回路１６５によって画像データの並び順の整列化処理
が行われる。

【００８５】このように高速スキャナ制御ＡＳＩＣ１３
５内部においてこれら一連の処理が施された画像データ
は、ＡＩＤＴＡＸ（８ビット）、ＡＩＤＴＢＸ（８ビッ
ト）、ＡＩＤＴＣＸ（８ビット）、ＡＩＤＴＤＸ（８ビ
ット）として高速スキャナ制御ＡＳＩＣ１３５より出力
され、画像処理ＡＳＩＣ８４へと受け渡される。画像処
理ＡＳＩＣ８４に入力された画像データは、画像処理Ａ
ＳＩＣ８４内部において、フィルタリング処理、レンジ
補正処理、倍率変換（拡大、縮小）処理、γ補正濃度変
換処理、階調処理といった画像処理による一連のデータ
加工処理が施される。

【００８６】図７は、左右補正回路１６０の構成を示す
ものである。左右補正回路１６０は、補正メモリ用チッ
プイネーブル発生回路１７０、バスセレクト回路（ＳＥ
Ｌ）１７１、１７２、１７３、１７４、１７５、１７
６、左右補正用のメモリ１８０、およびバスセレクト回
路（ＳＥＬ）１８１、１８２、１８３、１８４、１８５
から構成されている。この左右補正回路１６０は、ＣＰ
Ｕ−ＩＦ回路１７７を介して制御される。

【００８７】前述したように、高速デジタル複写機の読
取りスキャナ用として使用する高速対応ラインセンサ
（４チャンネル出力ＣＣＤ３４）は、高速化という要求
仕様に対応するため図４で示したように、受光素子Ｓ１
〜Ｓ７５００により光電変換された電荷信号を４組のＣ
ＣＤアナログシフトレジスタ（左奇数成分の電荷信号移
送用）１１１、ＣＣＤアナログシフトレジスタ（左偶数
成分の電荷信号移送用）１１２、ＣＣＤアナログシフト
レジスタ（右奇数成分の電荷信号移送用）１１３、ＣＣ
Ｄアナログシフトレジスタ（右偶数成分の電荷信号移送
用）１１４を用いて、その左右両側に配置された４組の
出力バッファ（左奇数成分の信号出力駆動用）１２１、
出力バッファ（左偶数成分の信号出力駆動用）１２２、
出力バッファ（右奇数成分の信号出力駆動用）１２３、
出力バッファ（右偶数成分の信号出力駆動用）１２４に
よって４チャンネル出力ＣＣＤ３４の１ライン分の画素
信号（例えば６００ｄｐｉの場合７５００画素分の画素
信号）を４系統に分割して出力するといった構成をとっ
ている。

【００８８】また、このような構成により、奇数成分、
偶数成分それぞれの左右から出力される最後の画素信号
は、４チャンネル出力ＣＣＤ３４の中央にてとなりあわ
せてならぶ受光素子Ｓ３７４９，Ｓ３７５０，Ｓ３７５
１，Ｓ３７５２による信号となっている。従って、４チ
ャンネル出力ＣＣＤ３４の場合、信号出力構成として４
チャンネル出力ＣＣＤ３４の１ライン分の画素信号は、
偶数成分、奇数成分のそれぞれについて左右別々の出力
バッファ（１２１と１２３、１２２と１２４）により駆
動されて出力されることになるため、信号の伝達経路は
まず４チャンネル出力ＣＣＤ３４の出力段において明ら
かに４系統に別れることになる。

【００８９】また、４チャンネル出力ＣＣＤ３４より出
力された画素信号（アナログ信号）は、前述した前処理
システム１３０によって信号増幅、ＡＤ変換され、画像
データとしてデジタル化されるわけであるが、ここにお
いても前処理システム１３０としての構成の仕方によっ
て信号の伝達経路が１から４系統の間で任意に変わって
くる。

【００９０】従って、光画像信号として４チャンネル出
力ＣＣＤ３４に入力される画像情報は、４チャンネル出
力ＣＣＤ３４内部の複数の受光素子（Ｓ１〜Ｓ７５０
０）毎に光電変換され電荷信号になるわけであるが、こ
のときその読取りの対象となる原稿上の画像情報として
原稿の反射率が同一濃度である光画像信号を各受光素子
（Ｓ１〜Ｓ７５００）によって光電変換した電荷信号で
あっても、この電荷信号の伝達経路（処理経路）が異な
ってしまうと４チャンネル出力ＣＣＤ３４内部および前
処理システム１３０の回路特性的な偏差によって、画素
信号間（画像データ）において歪みが生じてしまう可能
性がある。

【００９１】現に、この回路特性の偏差による悪影響
は、それをコピーとして印刷した場合、図１９に示す従
来の２チャンネル出力ＣＣＤを用いた前処理システムの
ようにＣＣＤの出力信号を偶数成分、奇数成分で同一の
信号伝達経路（処理経路）による処理の場合は印刷され
た画像上に平均濃度差として現れないのに対して、図５
に示した高速デジタル複写機用の４チャンネル出力ＣＣ
Ｄ３４を用いた前処理システム１３０のように偶数成
分、奇数成分のそれぞれを更に左右に分割するような信
号伝達経路（処理経路）による処理になると、印刷され
た画像上において目視にて確認できるレベルで左右に平
均濃度差として現れてしまうのをシミュレーションによ
り確認している。

【００９２】つまり、奇数成分、偶数成分の信号伝達経
路（処理経路）が異なることについてはさほど重要では
ないが、ここで問題視すべき点は、高速化対応された４
チャンネル出力ＣＣＤ３４を用いた場合、左右の信号伝
達経路（処理経路）は本来同一であることが望ましいと
いうことである。もしこれが４チャンネル出力ＣＣＤ３
４、前処理システム１３０の構成として可能であれば回
路特性による偏差の悪影響に対して特別な対応は必要と
しない。

【００９３】しかし、物理的に可能なシステム構成とし
ては、図５に示した前処理システム１３０の構成である
が、ＣＣＤについては４チャンネル出力ＣＣＤ３４の構
造上、受光素子Ｓ１〜Ｓ７５００により光電変換された
電荷信号を４組のＣＣＤアナログシフトレジスタ１１
１、１１２、１１３、１１４を用いて、その左右両側に
配置された４組の出力バッファ１２１、１２２、１２
３、１２４によってＣＣＤ３４の１ライン分の画素信号
を４系統に分割して出力する。このため、ここでそれぞ
れのＣＣＤアナログシフトレジスタ（１１１、１１２、
１１３、１１４）の伝達効率、出力バッファ（１２１、
１２２、１２３、１２４）の特性等による偏差が生じ
る。

【００９４】図５に示すように４チャンネル出力ＣＣＤ
３４からの出力信号に対して、奇数成分の左右の信号に
ついてはアンプ１３１でまとめて処理し、偶数成分の左
右の信号についてはアンプ１３２でまとめて処理すると
いった構成をとっている。これにより、アンプ１３１と
アンプ１３２のチップ差にて生じるアンプ内部の回路特
性の偏差が左右の信号に対して影響しないように配慮し
ている。

【００９５】しかし、それぞれ１つのチップとして考え
た場合、アンプ（１３１、１３２）内部においては、ア
ンプ（１３１、１３２）内部の回路構成上、サンプリン
グ処理、信号増幅処理は２チャンネルの入力信号に対し
て並列処理つまり回路が２系統存在するため、左右の信
号の伝達経路はアンプ（１３１、１３２）内部において
は異なることになる。したがってチップ内部の２系統の
回路間においては、特性の偏差が生じることが考えられ
る。

【００９６】Ａ／Ｄコンバータ１３３、１３４について
は、奇数成分、偶数成分それぞれ左右の信号の変換経路
は同一となる構成とするよう配慮している。すなわち、
奇数成分の左右の信号（アンプ１３１において１チャン
ネルに合成された状態）はＡ／Ｄコンバータ１３３によ
ってＡＤ変換処理し、偶数成分の左右の信号（アンプ１
３２において１チャンネルに合成された状態）はＡ／Ｄ
コンバータ１３４によってＡＤ変換処理するといった構
成にしているため、左右の信号に対する回路特性による
偏差の影響はないと考える。

【００９７】よって、図５で示した高速デジタル複写機
のための４チャンネル出力ＣＣＤ３４、前処理システム
１３０の構成において、システム構成的には組み合わせ
によってチップ間のばらつきによる影響がないよう配慮
することはできる。

【００９８】しかし、４チャンネル出力ＣＣＤ３４、ア
ンプ１３１、１３２で説明したように、チップそのもの
の内部構造上の理由において生じる回路特性的な偏差に
よる左右の画像データへの悪影響（画像濃度に対する画
像データのリニアリティ的な偏差によって生じる左右の
濃度差）についてはやはり外部においてなんらかの補正
手段を設けなければ対応できないのが事実である。この
手段こそが本発明である左右補正回路１６０であり、こ
の回路としては高速スキャナ制御ＡＳＩＣ１３５の一回
路として配置されることになる。

【００９９】この左右補正回路１６０の処理の位置づけ
としては、図７に示すように高速スキャナ制御ＡＳＩＣ
１３５の内部において、シェーディング補正回路１４
１、１４２、１４３、１４４のあとに位置し、かつ画像
データ処理の流れとして画像処理ＡＳＩＣ８４によるフ
ィルタリング処理、レンジ補正処理、倍率変換（拡大、
縮小）処理、γ補正濃度変換処理、階調処理といった画
像処理による一連のデータ加工処理が施されるまえに位
置するものとする。

【０１００】この位置づけの意味については後程説明す
るとして、これより左右補正回路１６０の構成について
説明する。

【０１０１】左右補正回路１６０における左右補正は、
メモリ１８０を使用したデータ変換テーブル方式による
ものである。つまり、変換したいデータ（この場合画像
データ）をメモリ１８０のアドレスに入力し、変換後の
データはメモリ１８０のデータ出力より、あらかじめメ
モリ１８０のそれぞれのアドレスに対してセットされた
データ（補正後のデータ）が代わりに出力されることで
変換処理を行なうというものである。

【０１０２】したがって、高速スキャナ制御ＡＳＩＣ１
３５内部において取り扱う画像データは、１画素８ビッ
ト、分解能２５６ステップ（００ＨからＦＦＨ）のデジ
タル信号なので、この画像データに対してデータ変換テ
ーブル用に準備するメモリ１８０としては２５６ワード
（ｗｏｒｄ）＊８ビットということになる。

【０１０３】左右補正回路１６０は、このような２５６
ワード＊８ビットの２ポートＲＡＭであるメモリ１８
０、チップイネーブル発生回路１７０、バスセレクト回
路１７１、１７２、１７３、１７４、１７５、１７６、
１８１、１８２、１８３、１８４、１８５により構成さ
れ、ＣＰＵ−ＩＦ回路１７７を介して制御される。この
メモリ１８０は、高速スキャナ制御ＡＳＩＣ１３５内部
でのデータ処理によるアクセスモード（データ補正処
理）と基本部ＣＰＵ（外部）３１１からのアクセスモー
ド（変換テーブル用のデータセット）がモード設定信号
（メモリアクセスモード設定信号：ＤＡＭにより設定）
により切換えられようになっている。

【０１０４】さらに、左右補正実行選択（左右補正設定
信号：ＬＲＡＤＪにより設定）も設定できるようになっ
ているため、画像データを左右補正しない状態で次段の
処理に流すことも可能となっている（この場合の画像デ
ータの経路を破線にて示す）。また、各種モードの設
定については、図示しないモード設定用レジスタが高速
スキャナ制御ＡＳＩＣ１３５内部に準備されており、こ
れらのレジスタは全て基本部ＣＰＵ（外部）３１１から
の設定変更が可能となっている。

【０１０５】まず、メモリ１８０が高速スキャナ制御Ａ
ＳＩＣ１３５内部でのデータ処理によるアクセスモード
（データ補正処理が可能な状態）でかつ左右補正設定信
号が補正する場合、メモリ１８０に高速スキャナ制御Ａ
ＳＩＣ１３５内部の画像データバスが接続される。

【０１０６】つまり、前処理システム１３０においてデ
ジタル化され、２チャンネルで高速スキャナ制御ＡＳＩ
Ｃ１３５に入力される画像データは、まずバス幅変換回
路１４０によって最初に４チャンネル（奇数成分の左デ
ータ、奇数成分の右データ、偶数成分の左データ、偶数
成分の右データ）に分解され、それぞれの画像データ
は、並列で４チャンネル同時にシェーディング補正回路
１４１、１４２、１４３、１４４でシェーディング補正
処理される。

【０１０７】このシェーディング補正後の４チャンネル
それぞれの画像データのうち、奇数成分の左右どちらか
片チャンネル、例えば右データバス、偶数成分の左右ど
ちらか片チャンネル、例えば右データバスの２チャンネ
ルについて補正用のメモリ１８０に接続されるようなバ
スセレクト回路１７１〜１７５，１８１〜１８４になっ
ている。すなわち、破線で示すバスラインがディセー
ブル状態になり、太線実線で示すように、奇数成分の左
右どちらか片チャンネル、例えば右データ（左右補正前
の画像データ）はメモリ１８０のポートＡのアドレス入
力ＡＡＸに接続され、そのデータに対する変換後のデー
タ（左右補正後の画像データ）はポートＡのデータ出力
ＡＯＸより出力され、偶数成分の左右どちらか片チャン
ネル、例えば右データ（左右補正前の画像データ）は補
正メモリのポートＢのアドレス入力ＢＡＸに接続され、
そのデータに対する変換後のデータ（左右補正後の画像
データ）はポートＢのデータ出力ＢＯＸより出力される
ことになる。

【０１０８】つまり、偶数成分、奇数成分のそれぞれ左
右どちらか片チャンネル、例えば右データ対してメモリ
１８０によるデータ変換テーブルを用いたデータ操作が
できるようになっている。また、これでわかるようにメ
モリ１８０によるデータ変換テーブルを用いたデータ操
作は、４チャンネルの画像データのうち偶数成分、奇数
成分のそれぞれの左右のどちらか片チャンネルについて
行なうためのメモリとして２チャンネル分の入出力が必
要であり、かつその２チャンネルの画像データは同一の
データ変換テーブルによって並列に処理（メモリアクセ
ス）することを目的とするため、これらの条件を満たす
２ポートタイプのメモリを使用している。

【０１０９】この方式による左右のデータ補正の考え方
の大きなポイントのひとつとしては、偶数成分、奇数成
分のそれぞれ左右どちらか片チャンネル、例えば左デー
タを基準として考え、それに対するもう一方のチャンネ
ル、例えば左データを基準とした場合は右データを補正
メモリによるデータ変換テーブルを用いてデータ操作す
る。つまり、左右どちらか片チャンネルだけをデータ操
作することによりあわせ込んでいくことで、画像濃度に
対する左右の画像データのリニアリティ的な偏差を矯正
（補正）するということにある。

【０１１０】次に、この左右補正処理の配置位置の持つ
意味について説明する。

【０１１１】前処理システム１３０によってデジタル化
され、高速スキャナ制御ＡＳＩＣ１３５において内部処
理を施される前の画像データは、画像濃度に対する画像
データの各画素毎に生じる濃度勾配的な偏差、つまり照
度ムラ、４チャンネル出力ＣＣＤ３４の受光素子毎の感
度ばらつき、４チャンネル出力ＣＣＤ３４内部の受光素
子Ｓ１〜Ｓ７５００、およびＣＣＤアナログシフトレジ
スタ１１１〜１１４で発生する暗電流の影響をそれぞれ
の画素毎に含んだ状態の画像データであり、かつこれに
加えて今回の高速対応のための４チャンネル出力ＣＣＤ
３４、前処理システム１３０の構成において生じる固有
の偏差である画像濃度に対する左右の画像データ間に生
じるリニアリティ的な偏差、つまり４チャンネル出力Ｃ
ＣＤ３４、前処理システム１３０における左右の信号伝
達経路（処理経路）が異なることによって生じる回路特
性の偏差の影響を含むものである。

【０１１２】また、この２つの偏差による影響は、画像
データへの作用の仕方が異なる。つまり、画像濃度に対
する画像データの各画素毎に生じる濃度勾配的な偏差の
影響が画像データの各画素毎に作用するのに対して画像
濃度に対する左右の画像データ間（信号伝達経路間（処
理経路間））に生じるリニアリティ的な偏差の影響は信
号伝達経路毎（処理経路毎）に作用する。

【０１１３】つまり、ある２つの信号伝達経路（処理経
路）Ａ，Ｂ（この場合左右）があって、これらの信号伝
達経路間（処理経路間）に回路特性的な偏差が生じた場
合、例えば信号伝達経路（処理経路）Ａを基準として考
えれば、もう一方の信号伝達経路（処理経路）Ｂに回路
特性による偏差が作用したことになり、このときこの偏
差による影響は信号伝達経路（処理経路）Ｂにおいて伝
達（処理）される画素信号全てに対してある一定量で均
一に作用すると考えられる。

【０１１４】したがって、前処理システム１３０におい
てデジタル化された画像データの含むこれらの性格の異
なる２つの偏差による影響（画像濃度に対する画像デー
タの各画素毎に生じる濃度勾配的な偏差の影響と画像濃
度に対する左右の画像データ間（信号伝達経路間（処理
経路間））に生じるリニアリティ的な偏差の影響）は、
別々の補正手段により補正すべきものであると考える。

【０１１５】つまり、画像濃度に対する画像データの各
画素毎に生じる濃度勾配的な偏差の影響については、シ
ェーディング補正機能により補正し、画像濃度に対する
左右の画像データ間（信号伝達経路間（処理経路間））
に生じるリニアリティ的な偏差の影響を本発明である左
右補正回路１６０により補正するという考え方である。

【０１１６】この考え方に基づき、高速スキャナ制御Ａ
ＳＩＣ１３５内部における画像データに対する処理の構
成（処理の流れ）として、図６に示すようにまずシェー
ディング補正回路１４１〜１４４を配置することにより
画像データに対してシェーディング補正を施し、そのシ
ェーディング補正された状態の画像データに対して左右
補正回路１６０を配置することにより左右補正を施す構
成をとるものとし、かつこれら２つの補正処理は、画像
処理ＡＳＩＣ８４によるフィルタリング処理、レンジ補
正処理、倍率変換（拡大、縮小）処理、γ補正濃度変換
処理、階調処理といった画像処理による一連のデータ加
工処理が施されるまえに行われるものである。

【０１１７】また、このような処理構成にすることには
もうひとつ大きな意味がある。つまりこの処理構成によ
り本発明である左右補正回路１６０による方式が、補正
機能として有効な働きを示すものになることである。

【０１１８】このような処理構成により、前処理システ
ム１３０によってデジタル化され、高速スキャナ制御Ａ
ＳＩＣ１３５において内部処理を施される前の画像濃度
に対する画像データの各画素毎に生じる濃度勾配的な偏
差の影響と画像濃度に対する左右の画像データ間（信号
伝達経路間（処理経路間））に生じるリニアリティ的な
偏差の影響を含んだ画像データは、まずシェーディング
補正処理により画像濃度に対する画像データの各画素毎
に生じる濃度勾配的な偏差の影響が補正される。

【０１１９】つまり、画像データは、シェーディング補
正処理された時点で各画素毎に作用する偏差の要因、つ
まり画素毎のばらつきが補正される。即ち、シェーディ
ング補正により各画素毎にばらつきをもった画素信号に
より形成される４チャンネル出力ＣＣＤ３４からの画像
信号を全ての画素に対して正規化（規格化）、つまり前
処理システム１３０においてＡ／Ｄコンバータ１３３、
１３４によるＡＤ変換後のデジタル化された画素信号
（この場合１画素８ビットのデジタル信号である画素信
号）は、全て１つの横軸を原稿に対する光の反射率（０
％→１００％：黒→白）、縦軸を信号値（この場合、画
素信号は８ビットのデジタル信号なので００Ｈ→ＦＦ
Ｈ：黒→白）とした規格テーブル上において直線的に表
現される。

【０１２０】そもそも本発明である左右補正回路１６０
を用いた方式は、メモリ１８０を使用したデータ変換テ
ーブル方式、つまり入力されてくる画像データの信号値
（この場合８ビットのデジタル信号なので００Ｈ→ＦＦ
Ｈ）をあらかじめメモリ１８０にセットした値（補正
値）に置き換えて出力するといった方式、つまり、信号
値そのものに対してある値からある値に、この場合取り
扱う信号が８ビットのデジタル信号なので００ＨからＦ
ＦＨの範囲で置き換えるような１つのデータ変換テーブ
ルを用いて行なうものである。

【０１２１】したがってこの方式は、信号伝達経路毎
（処理経路毎）に作用し、かつ補正処理を施す方の信号
伝達経路（処理経路毎）により伝達（処理）される画像
データを形成する画素信号全てに対してある一定量で均
一に作用する画像濃度に対する左右の画像データ間（信
号伝達経路間（処理経路間））に生じるリニアリティ的
な偏差の影響を補正することを目的とした方式であり、
画素毎のばらつきを含んだものに対する画素毎の補正を
目的としたものではないため、この方式を用いて補正処
理を行なう場合、画像データの持つ各画素毎のばらつ
き、つまり画像濃度に対する画像データの各画素毎に生
じる濃度勾配的な偏差の影響をあらかじめシェーディン
グ補正によってキャンセルしておく必要があるわけであ
る。

【０１２２】また、シェーディング補正された画像デー
タは、結果として前記にて説明したように全ての画素信
号について正規化（規格化）された状態であるため、本
発明である左右補正の方式、つまり信号値そのものに対
してある値からある値に、この場合取り扱う信号が８ビ
ットのデジタル信号なので００ＨからＦＦＨの範囲で置
き換えるような１つのデータ変換テーブルを、補正を必
要とする信号伝達経路（処理経路）において伝達（処
理）される画像データを形成する全ての画素信号の信号
値に対して、共通で使用することが可能になるわけであ
る。

【０１２３】ここが、本発明である左右補正回路１６０
のもうひとつの大きなポイントとなる。つまり、まずシ
ェーディング補正によって各画素毎のばらつき、つまり
画像濃度に対する画像データの各画素毎に生じる濃度勾
配的な偏差の影響を補正した（つまり正規化（規格化）
された）画像データに対して、本発明である左右補正の
方式、つまり信号値そのものに対してある値からある値
に（この場合取り扱う信号が８ビットのデジタル信号な
ので００ＨからＦＦＨの範囲）置き換えるような１つの
データ変換テーブルを、補正を必要とする信号伝達経路
（処理経路）において伝達（処理）される画像データを
形成する全ての画素信号の信号値に対して、共通で使用
することによって補正することが可能ということであ
る。

【０１２４】また、これら処理は、４チャンネル出力Ｃ
ＣＤ３４、前処理システム１３０によって生じる２つの
偏差の影響を補正するのが目的であるため、当然このあ
との画像処理ＡＳＩＣ８４によるフィルタリング処理、
レンジ補正処理、倍率変換（拡大、縮小）処理、γ補正
濃度変換処理、階調処理といった画像処理による一連の
データ加工処理よりまえに施すべき処理であるというこ
とである。

【０１２５】次に、本発明である左右補正回路１６０に
おけるメモリ１８０への変換テーブル用データ（補正デ
ータ）のセット方法について説明する。

【０１２６】前記においてもふれたがメモリ１８０は、
高速スキャナ制御ＡＳＩＣ１３５内部でのデータ処理に
よるアクセスモード（データ補正処理）と基本部ＣＰＵ
（外部）３１１からのアクセスモード（変換テーブル用
のデータセット）とがモード設定信号（メモリアクセス
モード設定信号：ＤＡＭにより設定）により切換えられ
ようになっている。

【０１２７】したがって、メモリ１８０が基本部ＣＰＵ
（外部）３１１からのアクセスモード（基本部ＣＰＵ３
１１より変換テーブル用のデータのセットが可能な状
態）の場合、図７に示すように、高速スキャナ制御ＡＳ
ＩＣ１３５内部のＣＰＵ−ＩＦ回路１７７を介してメモ
リ１８０には基本部ＣＰＵ（外部）３１１からのアドレ
ス、データバスが接続される。つまり、破線で示すラ
インがイネーブル状態となるので、このとき、基本部Ｃ
ＰＵ（外部）３１１は左右の画像データ間に生じた偏差
に基づいて生成した変換テーブル用の補正データをメモ
リ１８０にセット（ライト）する方法である。

【０１２８】また、基本部ＣＰＵ（外部）３１１からメ
モリ１８０へのアクセスは、リード／ライト可能なので
メモリ１８０内のデータを参照することもできるように
なっている。

【０１２９】次に、ラスタ変換回路１６５について説明
する。

【０１３０】このラスタ変換回路１６５の機能も、高速
デジタル複写機の読取りスキャナ用として高速対応ライ
ンセンサ、つまり４チャンネル出力ＣＣＤ３４を使用す
ることによって必要となる固有の機能である。ラスタ変
換回路１６５の目的は、画像データの配列操作による整
列化、つまり並び換えである。

【０１３１】ここで、なぜ４チャンネル出力ＣＣＤ３４
を使用すると、画像データの並び換えをしなくてはなら
ないのかというところから図８、図９を用いて説明す
る。

【０１３２】図８に、従来の２チャンネル出力ＣＣＤを
用いた場合のデータ配列の流れ、図９に、本発明の４チ
ャンネル出力ＣＣＤ３４を用いた場合のデータ配列の流
れをそれぞれ示す。２チャンネル出力ＣＣＤの画素の配
列は図８、４チャンネル出力ＣＣＤの画素の配列は図９
にそれぞれ配列１として示すように、ダミー画素と有効
画素により構成される。

【０１３３】これは、読取りの対象となる原稿の画像情
報は、有効画素により有効画素信号としてＣＣＤより出
力されるものであり、これらの有効画素は６００ｄｐｉ
対応のＣＣＤとしては７５００画素（Ｓ１〜Ｓ７５０
０）存在する。この有効画素は、配列１に示すように左
側をＳ１として右側へＳ７５００といった具合に順番に
配列された状態になっており、この有効画素の配列につ
いては従来の２チャンネル出力ＣＣＤも本発明の４チャ
ンネル出力ＣＣＤ３４も同様である。つまり、受光素子
（Ｓ１〜Ｓ７５００）の物理的な配列である。

【０１３４】図３を用いて説明したように、高速デジタ
ル複写機の場合における原稿画像の読み込みは、原稿面
に直接光をあてて、その反射光をミラー２６、３０、３
１、結像レンズ３２を用いて４チャンネル出力ＣＣＤ３
４まで導き、４チャンネル出力ＣＣＤ３４によってこの
光画像データつまり画像情報を光電変換することによっ
てまずそれぞれの受光素子毎、つまり有効画素毎に電荷
信号に置き換えられ、この信号が有効画素信号として４
チャンネル出力ＣＣＤ３４より出力される。また、この
読取り光学系の構造としては、原稿の左右と４チャンネ
ル出力ＣＣＤ３４の左右が対応するような構造、つまり
ＣＣＤによって読取られる方向、つまり、主走査方向に
おける原稿の左右は配列１に示す４チャンネル出力ＣＣ
Ｄ３４の有効画素の左右の配列と対応するようになって
いる。

【０１３５】したがって画像処理ＡＳＩＣ８４によるフ
ィルタリング処理、レンジ補正処理、倍率変換（拡大、
縮小）処理、γ補正濃度変換処理、階調処理といった画
像処理による一連のデータ加工処理のアルゴリズムの根
本的な概念として、画像処理ＡＳＩＣ８４に入力される
画像データのデータ配列（主走査方向に対する１ライン
分の画素単位のデータ配列）、つまり主走査方向におけ
るライン毎の画像情報としての画像データは、４チャン
ネル出力ＣＣＤ３４の画素配列、つまり配列１に示す配
列と同じ、またはそれと同等の整列化された状態の配列
であることが前提となっている。

【０１３６】つまり、画像処理ＡＳＩＣ８４による一連
のデータ加工処理におけるそれぞれのデータ操作のアル
ゴリズムは配列１と同じ、またはそれと同等の整列化さ
れた状態のデータ配列で入力されてくる画像データに対
して成立するものである。

【０１３７】従来の方式、つまり２チャンネル出力ＣＣ
Ｄを使用した場合のシステムにおいては、図８に示すよ
うにＣＣＤの画素配列とスキャナ制御ＡＳＩＣより画像
処理ＡＳＩＣに出力される画像データの配列、つまり配
列１と配列３はイコールとなっている。

【０１３８】つまり、従来の２チャンネル出力ＣＣＤを
使用した場合のシステムにおいては、まずＣＣＤより出
力される信号はＣＣＤにおける画素配列、つまり配列１
に対して偶数成分、奇数成分にて２チャンネルに分割し
て配列２に示すように、出力端子ＯＳ１として奇数画素
による有効画素信号を左側の有効画素Ｓ１をスタート方
向をとして、以降、順番にＳ３、Ｓ５、…、Ｓ７４９
５、Ｓ７４９７、Ｓ７４９９（エンド方向としての最右
側の有効画素）といった具合に出力し、出力端子ＯＳ２
として偶数画素による有効画素信号を左側の有効画素Ｓ
２をスタート方向をとして以降順番にＳ４、Ｓ６、…、
Ｓ７４９６、Ｓ７４９８、Ｓ７５００（エンド方向とし
ての最右側の有効画素）といった具合に出力され、この
配列のまま２チャンネルでスキャナ制御ＡＳＩＣに入力
される。

【０１３９】入力された２チャンネルの画像データはま
ずスキャナ制御ＡＳＩＣ内部において１チャンネルに合
成（マルチプレクス）される。つまり、画像データは配
列３に示す状態になり、この状態でスキャナ制御ＡＳＩ
Ｃ内部での処理、つまり配列３に示すようなデータ配列
の画像データは、シェーディング補正処理が施され、ビ
ット反転されたあとＡＩＤＴＸとしてそのまま画像処理
ＡＳＩＣへと受け渡されるようになっているため、配列
１から配列３までの間においてはデータ操作による整列
化つまり並び換えのための処理をとくに必要としないこ
とがわかる。

【０１４０】これに対して図９に示す本発明の４チャン
ネル出力ＣＣＤ３４を用いた高速対応システムの場合、
まず４チャンネル出力ＣＣＤ３４より出力される信号
は、４チャンネル出力ＣＣＤ３４における画素配列、つ
まり配列１に対して偶数成分、奇数成分とここまでは２
チャンネル出力ＣＣＤと同じだが、これをさらに４チャ
ンネル出力ＣＣＤ３４の中央を境にしてそれぞれ左右に
分割して配列２に示すように出力端子ＯＳ１として奇数
画素による有効画素信号を左側の有効画素Ｓ１をスター
ト方向をとして、以降順番にＳ３、Ｓ５、…、Ｓ３７４
５、Ｓ３７４７、Ｓ３７４９（エンド方向としての中央
の有効画素）といった具合に出力する。

【０１４１】同様に、出力端子ＯＳ２として偶数画素に
よる有効画素信号を左側の有効画素Ｓ２をスタート方向
をとして、以降順番にＳ４、Ｓ６、…、Ｓ３７４６、Ｓ
３７４８、Ｓ３７５０（エンド方向としての中央の有効
画素）といった具合に出力する。

【０１４２】同様に、出力端子ＯＳ３として奇数画素に
よる有効画素信号を右側の有効画素Ｓ７４９９をスター
ト方向をとして、以降順番にＳ７４９７、Ｓ７４９５、
…、Ｓ３７５５、Ｓ３７５３、Ｓ３７５１（エンド方向
としての中央の有効画素）といった具合に出力する。

【０１４３】同様に、出力端子ＯＳ４として偶数画素に
よる有効画素信号を右側の有効画素Ｓ７５００をスター
ト方向をとして、以降順番にＳ７４９８、Ｓ７４９６、
…、Ｓ３７５６、Ｓ３７５４、Ｓ３７５２（エンド方向
としての中央の有効画素）といった具合に出力する。

【０１４４】これら４チャンネルの信号は、前処理シス
テム１３０においてアンプ１３１、１３２内部でそれぞ
れ奇数成分の左右、つまり出力端子ＯＳ１と出力端子Ｏ
Ｓ３を１チャンネルに合成、偶数成分の左右、つまり出
力端子ＯＳ２と出力端子ＯＳ４を１チャンネルに合成
し、この状態で偶数成分、奇数成分として２チャンネル
で高速スキャナＡＳＩＣ１３５に入力される。

【０１４５】入力された２チャンネルの画像データは、
まず高速スキャナＡＳＩＣ１３５内部において図６に示
すようにバス幅変換回路１４０の処理によって、再度画
像データの配列が配列２と同じ状態の４チャンネルに分
解される。

【０１４６】この状態で４チャンネルそれぞれに対し
て、高速スキャナＡＳＩＣ１３５内部での処理、つまり
配列２に示すデータ配列の４チャンネルそれぞれの画像
データに対して並列で同時にシェーディング補正回路１
４１〜１４４によるシェーディング補正処理、左右補正
回路１６０による左右補正処理が施され、それぞれビッ
ト反転回路１６１〜１６４によるビット反転した状態で
これら４チャンネルの画像データがラスタ変換回路１６
５によって画像データの配列操作による整列化、つまり
並び換え処理を行なうことによって配列３に示す状態に
して、つまり配列２の状態を配列３の状態に変換してＡ
ＩＤＴＡＸ、ＡＩＤＴＢＸ、ＡＩＤＴＣＸ、ＡＩＤＴＤ
Ｘの４チャンネル構成の画像データとして画像処理ＡＳ
ＩＣ８４へと受け渡すといった構成をとる。

【０１４７】まずここで、画像処理ＡＳＩＣ８４に受け
渡す画像データが従来の１チャンネルに対して４チャン
ネル構成になっている理由だが、これは高速デジタル複
写機の場合、当然、画像処理速度に対しても高速化が要
求される。したがって４チャンネル出力ＣＣＤ３４から
の１ライン分の画像データを１チャンネルで処理した場
合、画素あたりのデータ転送レート、つまり処理速度が
非常に高速になってしまうためハード的な処理に対する
各種マージン不足が生じることになる。

【０１４８】したがってこれを解消するために１ライン
分の画像データを４チャンネルに分解し、それぞれを同
時に並列処理することで対応する方式をとっている。つ
まり、４チャンネルで並列処理することにより、画素あ
たりのデータ転送レートつまり処理速度を１／４にす
る。例えば、１チャンネルで８０Ｍ処理の場合、１チャ
ンネルあたり２０Ｍ処理の４チャンネル並列処理で、取
り扱う情報量としては同じとなる。

【０１４９】したがって、４チャンネル出力ＣＣＤ３４
を用いた高速対応システムの場合、配列３としてのデー
タ出力構成が４チャンネルとなるため、従来の２チャン
ネル出力ＣＣＤを用いたシステムのように配列１と配列
３とのデータ配列の関係を全くのイコールにできなくな
る。

【０１５０】また、配列２の状態で内部処理を施された
画像データをそのまま画像処理ＡＳＩＣ８４に受け渡さ
ず、本発明であるラスタ変換回路１６５によって、配列
３の状態に変換してから受け渡す理由としては前記でも
説明したように画像処理ＡＳＩＣ８４による一連のデー
タ加工処理におけるそれぞれのデータ操作のアルゴリズ
ムは配列１と同じ、またはそれと同等の整列化された状
態のデータ配列で入力されてくる画像データに対して成
立するという条件に基づいている。

【０１５１】つまり、配列２は、画像処理ＡＳＩＣ８４
による一連のデータ加工処理に対して不適切なデータ配
列ということであり、配列３を配列１と同等の整列化さ
れた状態のデータ配列と定義するということである。し
たがって、４チャンネル出力ＣＣＤ３４を用いた高速対
応システムの場合、配列１に対して配列２を配列３に並
び換えることを本発明であるラスタ変換回路１６５にお
けるデータ操作による整列化つまり並び換え処理の定義
とし、あらかじめ高速スキャナ制御ＡＳＩＣ１３５と画
像処理ＡＳＩＣ８４間のインターフェース仕様として取
り決めるものとする。

【０１５２】次に、ラスタ変換回路１６５の構成、動作
について説明する。

【０１５３】図１０は、ラスタ変換回路１６５の構成を
示すものである。ラスタ変換回路１６５は、ラインメモ
リ（ＬＭＡ）９０、ラインメモリ（ＬＭＢ）９１、およ
びメモリ制御回路９２から構成されている。ラインメモ
リ９０とラインメモリ９１は、メモリＡ〜Ｈで構成され
ている。また、ラスタ変換回路１６５には、基本部ＣＰ
Ｕ（外部）３１１からメモリアクセスを可能とするＣＰ
Ｕ−ＩＦ回路１６６が接続されている。

【０１５４】本発明におけるラスタ変換は専用に準備し
たメモリを使用して、そのメモリ制御によってデータ配
列を操作、つまり並び換えを行なうものである。ハード
構成としては図１０に示すように、メモリは１０２４ワ
ード（ｗｏｒｄ）＊８ビット（ｂｉｔ）のＲＡＭ８個を
組み合わせてひとつのラインメモリとして構成し、それ
を２ライン分準備（ＬＭＡ９０、ＬＭＢ９１）したもの
と、そのメモリ制御回路９２により構成される。メモリ
制御回路９２は、構成としてアドレス発生回路（アッ
プ、ダウン）９２ａ、バスセレクト回路９２ｂ、チップ
イネーブル発生回路９２ｃからなる。

【０１５５】また、メモリ容量を１ライン分８１９２ワ
ードとしているのは、本発明であるラスタ変換機能が、
画像データをライン単位で処理、つまり１ライン分の画
像データを全て一度メモリにたくわえ（メモリへのデー
タライト処理）、そのデータをメモリから出力（メモリ
からのデータリード処理）する際にデータ配列を並び換
えるといった方式であるためであり、またこれを２ライ
ン分準備（ＬＭＡ９０、ＬＭＢ９１）しているのは、こ
れらを交互にアクセスすることによって画像データをラ
イン単位で連続的に処理、つまりライン単位でのメモリ
へのデータライト処理とメモリからのデータリード処理
を、同時にかつ非同期的に可能にするためである。例え
ば、ＬＭＢ９０に対してデータライト処理をしている時
は、同時かつ非同期的にＬＭＡ９１に対してデータリー
ド処理をするということである。

【０１５６】次に、実際の並び換えの動作について説明
する。

【０１５７】高速スキャナ制御ＡＳＩＣ１３５内部にお
いて、４チャンネルのそれぞれの画像データ（ＤＯＡ１
Ｘ、ＤＯＡ２Ｘ、ＤＯＢ１Ｘ、ＤＯＢ２Ｘ）はシェーデ
ィング補正処理、左右補正処理を施され、ビット反転さ
れた状態で本発明であるラスタ変換回路１６５に伝達さ
れる。

【０１５８】この際のデータ配列は、図９に示す配列２
の状態である。まずこれらのデータはラインメモリ９
０、９１にたくわえられるわけであるが、このときのデ
ータライト処理におけるメモリアクセス動作について図
１１を用いて説明する。

【０１５９】本実施例において取り扱う１ライン分の画
像データを形成する画素データ数は、７５０４画素（Ｃ
ＣＤの有効画素数：７５００画素＋ダミー画素：４画
素）とする。前記でもふれたが、このラインメモリ９
０、９１は、１０２４ワード＊８ビットのＲＡＭを８
個、つまりメモリＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈを組
み合わせることによって構成している。したがって８個
それぞれが独立した入出力ポートを持つ、つまり８個そ
れぞれが独立したアクセスが可能である。

【０１６０】これら８個のメモリを図１１に示すように
４個づつグルーピング、つまりメモリＡ，Ｂ，Ｃ，Ｄを
グループ１、メモリＥ，Ｆ，Ｇ，Ｈをグループ２として
考える。まず、バスセレクト回路９２ｂを用いて、４チ
ャンネルそれぞれの画像データバスは、グループ１のそ
れぞれのメモリ（Ａ，Ｂ，Ｃ，Ｄ）のデータ入力ポート
に接続され、４チャンネルそれぞれの画像データの先頭
画素データ（４個のダミーデータ）がグループ１のそれ
ぞれのメモリ（Ａ，Ｂ，Ｃ，Ｄ）のアドレス０００Ｈ番
地に同時にライトされる。つぎに４チャンネルそれぞれ
の画像データバスは、グループ２のそれぞれのメモリ
（Ｅ，Ｆ，Ｇ，Ｈ）のデータ入力ポートに接続され、４
チャンネルそれぞれの画像データのつぎの画素データつ
まりＳ１，Ｓ２，Ｓ７４９９，Ｓ７５００がグループ２
のそれぞれのメモリ（Ｅ，Ｆ，Ｇ，Ｈ）のアドレス００
０Ｈ番地に同時にライトされる。

【０１６１】このようにして４チャンネルの画像データ
バスをグループ１のメモリ（Ａ，Ｂ，Ｃ，Ｄ）のデータ
入力ポートとグループ２のメモリ（Ｅ，Ｆ，Ｇ，Ｈ）の
データ入力ポートとで画素データ毎に交互に接続を切換
え、かつグループ１とグループ２のアドレス発生回路９
２ａによってメモリアドレスをカウントアップさせなが
ら順番にメモリ（Ａ〜Ｈ）に画素データをライトしてい
き、この動作を画像データの最終画素データがグループ
２のそれぞれのメモリ（Ｅ〜Ｈ）にライトされるまで繰
り返す。

【０１６２】この様子をタイミングチャートで示したも
のが図１２である。この図１２で示すように、この処理
はクロック同期によって４チャンネルそれぞれの画像デ
ータを形成するそれぞれの画素データがグループ１のメ
モリ（Ａ，Ｂ，Ｃ，Ｄ）とグループ２のメモリ（Ｅ，
Ｆ，Ｇ，Ｈ）に交互にライトされるものである。白で示
す画素データがグループ１にライトされるデータ、斜線
で示す画素データがグループ２にライトされるデータで
ある。また、このタイミングチャートをみてもわかるよ
うに、２つにグルーピングしたメモリ（Ａ，Ｂ，Ｃ，Ｄ
とＥ，Ｆ，Ｇ，Ｈ）を交互にアクセスすることによっ
て、ひとつのグループのメモリとして見た場合、メモリ
のアクセススピードつまりライトサイクルは、画像デー
タの転送レートの１／２となっている。

【０１６３】つまり、メモリに対するハード的なタイミ
ングマージンが有利な方向に作用しているということで
ある。またメモリに対するライト開始タイミングのトリ
ガはＨＤＥＮ（主走査方向画像有効信号）によりとるも
のとする。

【０１６４】この処理が１ライン分の画像データに対し
て終了したときの８個のそれぞれのメモリＡ，Ｂ，Ｃ，
Ｄ，Ｅ，Ｆ，Ｇ，Ｈ内の画素データの配列状態を図１１
に示す。これをみてわかるように１ライン分の画像デー
タを形成する画素データ数７５０４画素に対して、８個
のそれぞれのメモリＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈに
は偶数成分の左の画素データ、偶数成分の右の画素デー
タ、奇数成分の左の画素データ、奇数成分の右の画素デ
ータがそれぞれ別々に４画素おきに均等数つまりメモリ
１個あたりにつき、メモリアドレス０００Ｈ番地から３
Ａ９Ｈ番地の空間に９３８画素分のデータがたくわえら
れることになる。

【０１６５】つぎにこのラインメモリ（９０、９１）に
たくわえられた１ライン分の画像データをメモリより出
力する際に、４チャンネルの出力画像データ（ＡＩＤＴ
ＡＸ，ＡＩＤＴＢＸ，ＡＩＤＴＣＸ，ＡＩＤＴＤＸ）の
配列として整列化した状態、つまり図９に示す配列３に
なるようにメモリの読み出し制御を行なうわけである
が、このときのデータリード処理におけるメモリアクセ
ス動作について図１３を用いて説明する。

【０１６６】データリード処理においてもデータライト
処理同様、８個のメモリを４個ずつグルーピングするわ
けだが、その組み合わせはデータライト処理の時とは異
なる。つまり、図１３に示すように、メモリＡ，Ｂ，
Ｅ，Ｆをグループ１、メモリＧ，Ｈ，Ｃ，Ｄをグループ
２として考える。まず、４チャンネルの出力画像データ
バスは、グループ１のそれぞれのメモリ（Ａ，Ｂ，Ｅ，
Ｆ）のデータ出力ポートに接続され、４チャンネルそれ
ぞれの出力用画像データの先頭画素データとしてグルー
プ１のそれぞれのメモリ（Ａ，Ｂ，Ｅ，Ｆ）のアドレス
０００Ｈ番地のデータである２個のダミーデータとＳ
１，Ｓ２が同時にリードされる。以降グループ１のメモ
リＡ，Ｂ，Ｅ，Ｆに対してグループ１のアドレス発生回
路９２ａによってメモリアドレスをカウントアップさせ
ながら順番にメモリＡ，Ｂ，Ｅ，Ｆ内のデータをリード
していき、グループ１のそれぞれのメモリ（Ａ，Ｂ，
Ｅ，Ｆ）内にたくわえられた全てのデータのリードが終
了したら、つまりメモリアドレス３Ａ９Ｈ番地のデータ
Ｓ３７４７，Ｓ３７４８，Ｓ３７４９，Ｓ３７５０まで
リードが終了したら、今度は４チャンネルの出力画像デ
ータバスをグループ２のそれぞれのメモリ（Ｇ，Ｈ，
Ｃ，Ｄ）のデータ出力ポートに接続を切換える。

【０１６７】グループ１のそれぞれのメモリ（Ａ，Ｂ，
Ｅ，Ｆ）から最後にリードしたデータ、つまりメモリア
ドレス３Ａ９Ｈ番地のＳ３７４７，Ｓ３７４８，Ｓ３７
４９，Ｓ３７５０につづけてグループ２を構成するそれ
ぞれのメモリ（Ｇ，Ｈ，Ｃ，Ｄ）に、データライト処理
によって最後にライトされたデータ、つまりメモリアド
レス３Ａ９Ｈ番地のデータＳ３７５１，Ｓ３７５２，Ｓ
３７５３，Ｓ３７５４よりリードしていく。以降グルー
プ２のメモリＧ，Ｈ，Ｃ，Ｄについてはグループ２のア
ドレス発生回路９２ａによって、３Ａ９Ｈ番地をスター
トアドレスとしてメモリアドレスをカウントダウンさせ
ながら順番にメモリＧ，Ｈ，Ｃ，Ｄ内のデータをリード
していき、グループ２のそれぞれのメモリ（Ｇ，Ｈ，
Ｃ，Ｄ）内にたくわえられた全てのデータの最後にリー
ドされるデータつまりメモリアドレス０００Ｈ番地のデ
ータＳ７４９９，Ｓ７５００と２個のダミーデータまで
リード処理をつづける。

【０１６８】この様子をタイミングチャートで示したも
のが図１４である。この図１４に示すように、この処理
はクロック同期によって４チャンネルそれぞれの出力画
像データを形成するそれぞれの画素データグループ１の
メモリＡ，Ｂ，Ｅ，Ｆ内のデータをすべてリードしたの
ち、グループ２のメモリＧ，Ｈ，Ｃ，Ｄ内のデータを全
てリードするものである。またメモリに対するリード開
始のタイミングのトリガはＲＤＳＴＡ（読み出し開始信
号）によるものとする。このようにして１ライン分の画
像データはラスタ変換回路１６５によって、専用のライ
ンメモリ（ＬＭＡ９０，ＬＭＢ９１）に対してデータラ
イト処理→データリード処理を行なうことによって画素
データの配列が操作され、図９に示す配列２を配列３の
状態に並び換えられることになる。

【０１６９】また、このラインメモリ（ＬＭＡ９０，Ｌ
ＭＢ９１）を２本準備することで、上記処理をラインメ
モリ（ＬＭＡ９０，ＬＭＢ９１）間にて交互に行なうこ
とで、画像データをライン単位で連続的に処理すること
が可能になる。

【０１７０】このようにして、４チャンネル出力ＣＣＤ
３４により出力された画像信号は、画像処理による一連
のデータ加工処理を行なうのに適切なデータ配列に変換
された、つまり整列化された画像データとして高速スキ
ャナ用ＡＳＩＣ１３５より画像処理ＡＳＩＣ８４へと受
け渡される。

【０１７１】以上説明したように上記発明の実施の形態
によれば、４チャンネル出力ＣＣＤを用いた前処理シス
テムを構築した場合に生じる、そのシステム構成、ＣＣ
Ｄ、アンプのチップ内部構造上の理由によって生じる信
号の伝達経路（処理経路）の違い、つまり回路特性的な
偏差による画像データへの影響、つまり画像濃度に対す
る画像データへのリニアリティ的な偏差の補正をするこ
とができる。

【０１７２】また、ＣＣＤの信号出力構成、つまり４チ
ャンネル出力ＣＣＤは信号出力としてＣＣＤの１ライン
分の画素信号の並び順として見た場合にこれら４出力は
偶数成分と奇数成分それぞれについて、左側の出力は左
端の画素信号から順番に最後は中央の画素信号、右側の
出力は右端の画素信号から順番に最後は中央の画素信号
といった具合に出力されるため、信号の配列が整列化さ
れてない状態、つまり画像処理上で不適切な配列となる
ことを解消する、つまり画像処理による一連のデータ加
工処理を行うのに適切なデータ配列に変換された、つま
り整列化された画像データとなるわけである。

【０１７３】また、高速処理のために４分割処理を行っ
た場合でも、データの整列性を保つことができるもので
ある。

【０１７４】

【発明の効果】以上詳述したようにこの発明によれば、
４チャンネル出力ＣＣＤを用いた際の画像濃度に対する
画像データの偏差補正と、画像データの信号配列を整列
化することのできる光電変換装置、光電変換方法、画像
情報処理装置、画像情報処理方法、および画像形成装置
を提供することができる。

【図面の簡単な説明】

【図１】この発明の画像形成装置に係るデジタル複写機
の内部構造を示す断面図。

【図２】デジタル複写機の制御システムを示すブロック
図。

【図３】図１で示したデジタル複写機の概略構成を示す
図。

【図４】４チャンネル出力ＣＣＤの構成を示す図。

【図５】前処理システムと高速スキャナ制御ＡＳＩＣの
構成を示す図。

【図６】高速スキャナ制御ＡＳＩＣの構成を示すブロッ
ク図。

【図７】左右補正回路の構成を示す図。

【図８】従来の２チャンネル出力ＣＣＤを用いた場合の
データ配列の流れを示す図。

【図９】本発明の４チャンネル出力ＣＣＤを用いた場合
のデータ配列の流れを示す図。

【図１０】ラスタ変換回路の構成を示す図。

【図１１】データライト処理におけるメモリアクセス動
作を説明するための図。

【図１２】データライト処理におけるメモリアクセス動
作を説明するためのタイミングチャート。

【図１３】データリード処理におけるメモリアクセス動
作を説明するための図。

【図１４】データリード処理におけるメモリアクセス動
作を説明するためのタイミングチャート。

【図１５】従来の２チャンネル出力ＣＣＤを示す図。

【図１６】従来の前処理システムとスキャナ制御用ＡＳ
ＩＣを説明するための図。

【符号の説明】

４…スキャナ部５…画像処理部６…プリンタ部３４…４チャンネル出力ＣＣＤ８４…画像処理ＡＳＩＣ９０、９１…ラインメモリ９２…メモリ制御回路１３０…前処理システム１３５…高速スキャナ制御ＡＳＩＣ１４１、１４２、１４３、１４４…シェーディング補正
回路１６０…左右補正回路１６１、１６２、１６３、１６４…ビット反転回路１６５…ラスタ変換回路１８０…メモリ

Claims

【特許請求の範囲】

【請求項１】光画像情報を受光して光電変換した電位
信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、を具備したことを特徴とする光電変換装置。
【請求項２】前記出力手段は、前記１ラインの素子の
うち前記第１の方向の端部から奇数おき、前記第２の方
向の端部から奇数おき、前記第１の方向から偶数おき、
前記第２の方向から偶数おきの順番に出力することを特
徴とする請求項１記載の光電変換装置。
【請求項３】光画像情報を受光して光電変換した電気
信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から偶数おき
に蓄積された電気信号を保持する第１の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から奇数おき
に蓄積された電気信号を保持する第２の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から偶数おきに蓄積された電気信号を保持す
る第３の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から奇数おきに蓄積された電気信号を保持す
る第４の保持手段と、を具備したことを特徴とする光電変換装置。
【請求項４】光画像情報を受光して光電変換した電気
信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から偶数おき
に蓄積された電気信号を保持する第１の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から奇数おき
に蓄積された電気信号を保持する第２の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から偶数おきに蓄積された電気信号を保持す
る第３の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から奇数おきに蓄積された電気信号を保持す
る第４の保持手段と、前記第１の保持手段、第２の保持手段、第３の保持手
段、第４の保持手段にそれぞれ保持されている信号を所
定の順序に並べ替えて出力する制御手段と、を具備したことを特徴とする光電変換装置。
【請求項５】光画像情報を受光して光電変換した電気
信号を１ラインの素子に蓄積するステップと、蓄積された電気信号を前記１ラインの素子のうちライン
の第１の方向の端部から偶数おきに出力するステップ
と、蓄積された電気信号を前記１ラインの素子のうち前記第
１の方向の端部から奇数おきに出力するステップと、蓄積された電気信号を前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力するス
テップと、蓄積された電気信号を前記１ラインの素子のうち前記第
２の方向の端部から奇数おきに出力するステップと、からなることを特徴とする光電変換方法。
【請求項６】光画像情報を受光して光電変換した電気
信号を１ラインの素子に蓄積するステップと、蓄積された電気信号を前記１ラインの素子のうちライン
の第１の方向の端部から偶数おきに第１の信号として出
力するステップと、蓄積された電気信号を前記１ラインの素子のうち前記第
１の方向の端部から奇数おきに第２の信号として出力す
るステップと、蓄積された電気信号を前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに第３の信号
として出力するステップと、蓄積された電気信号を前記１ラインの素子のうち前記第
２の方向の端部から奇数おきに第４の信号として出力す
るステップと、前記第１乃至第４の信号を所定の順序に並べ替えて出力
するステップと、からなることを特徴とする光電変換方法。
【請求項７】光画像情報を受光して光電変換した電気
信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
１の信号および前記第２の信号のどちらか一方を補正す
る第１の補正手段と、前記出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
３の信号および前記第４の信号のどちらか一方を補正す
る第２の補正手段と、を具備したことを特徴とする画像情報処理装置。
【請求項８】光画像情報を受光して光電変換した電気
信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力された信号に対してシェーディン
グ補正を行うシェーディング補正手段と、このシェーディング補正手段によりシェーディング補正
を施された信号に対して、前記ラインの第１の方向の端
部から奇数おきに出力された第１の信号と、前記ライン
の第２の方向の端部から奇数おきに出力された第２の信
号のうち前記蓄積手段のラインの中央位置に相当する双
方の信号が一致するように、前記第１の信号および前記
第２の信号のどちらか一方を補正する第１の補正手段
と、前記シェーディング補正手段によりシェーディング補正
を施された信号に対して、前記ラインの第１の方向の端
部から偶数おきに出力された第３の信号と、前記ライン
の第２の方向の端部から偶数おきに出力された第４の信
号のうち前記蓄積手段のラインの中央位置に相当する双
方の信号が一致するように、前記第３の信号および前記
第４の信号のどちらか一方を補正する第２の補正手段
と、を具備したことを特徴とする画像情報処理装置。
【請求項９】光画像情報を受光して光電変換した信号
を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力された信号に対してシェーディン
グ補正を行うシェーディング補正手段と、このシェーディング補正手段によりシェーディング補正
が施された信号に対して、前記蓄積手段の１ライン中に
おける信号のばらつきを補正する処理を指示する指示手
段と、この指示手段により信号のばらつきを補正する処理が指
示されているとき、前記シェーディング補正手段により
シェーディング補正を施された信号に対して、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
１の信号および前記第２の信号のどちらか一方を補正す
る第１の補正手段と、前記指示手段により信号のばらつきを補正する処理が指
示されているとき、前記シェーディング補正手段により
シェーディング補正を施された信号に対して、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
３の信号および前記第４の信号のどちらか一方を補正す
る第２の補正手段と、を具備することを特徴とする画像情報処理装置。
【請求項１０】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号を増幅する第１の増幅器と、前記出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号を増幅する第２の増幅器と、を具備することを特徴とする画像情報処理装置。
【請求項１１】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号を増幅する第１の増幅器と、前記出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号を増幅する第２の増幅器と、前記第１の増幅器により増幅された前記第１の信号と前
記第２の信号のうち前記蓄積手段のラインの中央位置に
相当する双方の信号が一致するように、前記第１の信号
および前記第２の信号のどちらか一方を補正する第１の
補正手段と、前記第２の増幅器により増幅された前記第３の信号と前
記第４の信号のうち前記蓄積手段のラインの中央位置に
相当する双方の信号が一致するように、前記第３の信号
および前記第４の信号のどちらか一方を補正する第２の
補正手段と、を具備したことを特徴とする画像情報処理装置。
【請求項１２】前記第１の補正手段は第１の信号およ
び第２の信号のうちいずれか一方の信号を固定して、他
方の信号を前記固定した信号に合わせるように補正し、前記第２の補正手段は前記第３の信号および第４の信号
のうちいずれか一方の信号を固定して、他方の信号を前
記固定した信号に合わせるように補正する請求項７、
８、９、１１に記載の画像情報処理装置。
【請求項１３】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積し、この蓄積された電気
信号のうち、前記１ラインの素子のうちラインの第１の
方向の端部から偶数おきに蓄積された電気信号を保持
し、前記蓄積された電気信号のうち、前記１ラインの素
子のうちラインの第１の方向の端部から奇数おきに蓄積
された電気信号を保持し、前記蓄積された電気信号のう
ち、前記１ラインの素子のうち前記第１の方向と反対の
ラインの第２の方向の端部から偶数おきに蓄積された電
気信号を保持し、前記蓄積された電気信号のうち、前記
１ラインの素子のうち前記第１の方向と反対のラインの
第２の方向の端部から奇数おきに蓄積された電気信号を
保持するようにしたことを特徴とする光電変換方法。
【請求項１４】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積し、この蓄積された電気
信号のうち、前記１ラインの素子のうちラインの第１の
方向の端部から偶数おきに蓄積された電気信号を保持
し、前記蓄積された電気信号のうち、前記１ラインの素
子のうちラインの第１の方向の端部から奇数おきに蓄積
された電気信号を保持し、前記蓄積された電気信号のう
ち、前記１ラインの素子のうち前記第１の方向と反対の
ラインの第２の方向の端部から偶数おきに蓄積された電
気信号を保持し、前記蓄積された電気信号のうち、前記
１ラインの素子のうち前記第１の方向と反対のラインの
第２の方向の端部から奇数おきに蓄積された電気信号を
保持し、前記それぞれ保持されている信号を所定の順序
に並べ替えて出力するようにしたことを特徴とする光電
変換方法。
【請求項１５】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積し、この蓄積した電気信
号を前記１ラインの素子のうちラインの第１の方向の端
部から偶数おきに出力し、前記１ラインの素子のうち前
記第１の方向の端部から奇数おきに出力し、前記１ライ
ンの素子のうち前記第１の方向と反対の第２の方向から
偶数おきに出力し、前記１ラインの素子のうち前記第２
の方向の端部から奇数おきに出力し、この出力される出
力信号のうち、前記ラインの第１の方向の端部から奇数
おきに出力された第１の信号と、前記ラインの第２の方
向の端部から奇数おきに出力された第２の信号のうち前
記１ラインの素子の中央位置に相当する双方の信号が一
致するように、前記第１の信号および前記第２の信号の
どちらか一方を補正し、前記出力される出力信号のう
ち、前記ラインの第１の方向の端部から偶数おきに出力
された第３の信号と、前記ラインの第２の方向の端部か
ら偶数おきに出力された第４の信号のうち前記１ライン
の素子の中央位置に相当する双方の信号が一致するよう
に、前記第３の信号および前記第４の信号のどちらか一
方を補正するようにしたことを特徴とする画像情報処理
方法。
【請求項１６】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積し、この蓄積した電気信
号を前記１ラインの素子のうちラインの第１の方向の端
部から偶数おきに出力し、前記１ラインの素子のうち前
記第１の方向の端部から奇数おきに出力し、前記１ライ
ンの素子のうち前記第１の方向と反対の第２の方向から
偶数おきに出力し、前記１ラインの素子のうち前記第２
の方向の端部から奇数おきに出力し、この出力された信
号に対してシェーディング補正を行い、このシェーディ
ング補正を施された信号に対して、前記ラインの第１の
方向の端部から奇数おきに出力された第１の信号と、前
記ラインの第２の方向の端部から奇数おきに出力された
第２の信号のうち前記１ラインの素子の中央位置に相当
する双方の信号が一致するように、前記第１の信号およ
び前記第２の信号のどちらか一方を補正し、前記シェー
ディング補正を施された信号に対して、前記ラインの第
１の方向の端部から偶数おきに出力された第３の信号
と、前記ラインの第２の方向の端部から偶数おきに出力
された第４の信号のうち前記１ラインの素子の中央位置
に相当する双方の信号が一致するように、前記第３の信
号および前記第４の信号のどちらか一方を補正するよう
にしたことを特徴とする画像情報処理方法。
【請求項１７】光画像情報を受光して光電変換した信
号を１ラインの素子に蓄積し、この蓄積した電気信号を
前記１ラインの素子のうちラインの第１の方向の端部か
ら偶数おきに出力し、前記１ラインの素子のうち前記第
１の方向の端部から奇数おきに出力し、前記１ラインの
素子のうち前記第１の方向と反対の第２の方向から偶数
おきに出力し、前記１ラインの素子のうち前記第２の方
向の端部から奇数おきに出力し、この出力された信号に
対してシェーディング補正を行い、前記シェーディング
補正が施された信号に対して、前記ライン中における信
号のばらつきを補正する処理を指示し、信号のばらつき
を補正する処理が指示されているとき、前記シェーディ
ング補正を施された信号に対して、前記ラインの第１の
方向の端部から奇数おきに出力された第１の信号と、前
記ラインの第２の方向の端部から奇数おきに出力された
第２の信号のうち前記１ラインの素子の中央位置に相当
する双方の信号が一致するように、前記第１の信号およ
び前記第２の信号のどちらか一方を補正し、前記信号の
ばらつきを補正する処理が指示されているとき、前記シ
ェーディング補正を施された信号に対して、前記ライン
の第１の方向の端部から偶数おきに出力された第３の信
号と、前記ラインの第２の方向の端部から偶数おきに出
力された第４の信号のうち前記１ラインの素子の中央位
置に相当する双方の信号が一致するように、前記第３の
信号および前記第４の信号のどちらか一方を補正するよ
うにしたことを特徴とする画像情報処理方法。
【請求項１８】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積し、この蓄積した電気信
号を前記１ラインの素子のうちラインの第１の方向の端
部から偶数おきに出力し、前記１ラインの素子のうち前
記第１の方向の端部から奇数おきに出力し、前記１ライ
ンの素子のうち前記第１の方向と反対の第２の方向から
偶数おきに出力し、前記１ラインの素子のうち前記第２
の方向の端部から奇数おきに出力し、この出力される出
力信号のうち、前記ラインの第１の方向の端部から奇数
おきに出力された第１の信号と、前記ラインの第２の方
向の端部から奇数おきに出力された第２の信号を増幅
し、前記出力される出力信号のうち、前記ラインの第１
の方向の端部から偶数おきに出力された第３の信号と、
前記ラインの第２の方向の端部から偶数おきに出力され
た第４の信号を増幅するようにしたことを特徴とする画
像情報処理方法。
【請求項１９】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積し、この蓄積した電気信
号を前記１ラインの素子のうちラインの第１の方向の端
部から偶数おきに出力し、前記１ラインの素子のうち前
記第１の方向の端部から奇数おきに出力し、前記１ライ
ンの素子のうち前記第１の方向と反対の第２の方向から
偶数おきに出力し、前記１ラインの素子のうち前記第２
の方向の端部から奇数おきに出力し、この出力される出
力信号のうち、前記ラインの第１の方向の端部から奇数
おきに出力された第１の信号と、前記ラインの第２の方
向の端部から奇数おきに出力された第２の信号を増幅
し、前記出力される出力信号のうち、前記ラインの第１
の方向の端部から偶数おきに出力された第３の信号と、
前記ラインの第２の方向の端部から偶数おきに出力され
た第４の信号を増幅し、前記増幅された前記第１の信号
と前記第２の信号のうち前記１ラインの素子の中央位置
に相当する双方の信号が一致するように、前記第１の信
号または前記第２の信号のどちらか一方を補正し、前記
増幅された前記第３の信号と前記第４の信号のうち前記
１ラインの素子の中央位置に相当する双方の信号が一致
するように、前記第３の信号または前記第４の信号のど
ちらか一方を補正するようにしたことを特徴とする画像
情報処理方法。
【請求項２０】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から偶数おき
に蓄積された電気信号を保持する第１の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から奇数おき
に蓄積された電気信号を保持する第２の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から偶数おきに蓄積された電気信号を保持す
る第３の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から奇数おきに蓄積された電気信号を保持す
る第４の保持手段と、上記第１の保持手段、第２の保持手段、第３の保持手
段、第４の保持手段に保持された信号に基づいて画像を
形成する画像形成手段と、を具備したことを特徴とする画像形成装置。
【請求項２１】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から偶数おき
に蓄積された電気信号を保持する第１の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうちラインの第１の方向の端部から奇数おき
に蓄積された電気信号を保持する第２の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から偶数おきに蓄積された電気信号を保持す
る第３の保持手段と、前記蓄積手段に蓄積された電気信号のうち、前記１ライ
ンの素子のうち前記第１の方向と反対のラインの第２の
方向の端部から奇数おきに蓄積された電気信号を保持す
る第４の保持手段と、前記第１の保持手段、第２の保持手段、第３の保持手
段、第４の保持手段にそれぞれ保持されている信号を所
定の順序に並べ替えて出力する制御手段と、この制御手段から出力される信号に基づいて画像を形成
する画像形成手段と、を具備したことを特徴とする画像形成装置。
【請求項２２】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
１の信号および前記第２の信号のどちらか一方を補正す
る第１の補正手段と、前記出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
３の信号および前記第４の信号のどちらか一方を補正す
る第２の補正手段と、前記第１の補正手段で補正された前記第１の信号または
第２の信号と補正されない前記第１の信号または第２の
信号、および前記第２の補正手段で補正された前記第３
の信号または前記第４の信号と補正されない前記第３の
信号または前記第４の信号とに基づいて画像を形成する
画像形成手段と、を具備したことを特徴とする画像形成装置。
【請求項２３】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力された信号に対してシェーディン
グ補正を行うシェーディング補正手段と、このシェーディング補正手段によりシェーディング補正
を施された信号に対して、前記ラインの第１の方向の端
部から奇数おきに出力された第１の信号と、前記ライン
の第２の方向の端部から奇数おきに出力された第２の信
号のうち前記蓄積手段のラインの中央位置に相当する双
方の信号が一致するように、前記第１の信号および前記
第２の信号のどちらか一方を補正する第１の補正手段
と、前記シェーディング補正手段によりシェーディング補正
を施された信号に対して、前記ラインの第１の方向の端
部から偶数おきに出力された第３の信号と、前記ライン
の第２の方向の端部から偶数おきに出力された第４の信
号のうち前記蓄積手段のラインの中央位置に相当する双
方の信号が一致するように、前記第３の信号および前記
第４の信号のどちらか一方を補正する第２の補正手段
と、前記第１の補正手段で補正された前記第１の信号または
第２の信号と補正されない前記第１の信号または第２の
信号、および前記第２の補正手段で補正された前記第３
の信号または前記第４の信号と補正されない前記第３の
信号または前記第４の信号とに基づいて画像を形成する
画像形成手段と、を具備したことを特徴とする画像形成装置。
【請求項２４】光画像情報を受光して光電変換した信
号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力された信号に対してシェーディン
グ補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正
が施された信号に対して、前記蓄積手段の１ライン中に
おける信号のばらつきを補正する処理を指示する指示手
段と、この指示手段により信号のばらつきを補正する処理が指
示されているとき、前記シェーディング補正手段により
シェーディング補正を施された信号に対して、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
１の信号および前記第２の信号のどちらか一方を補正す
る第１の補正手段と、前記指示手段により信号のばらつきを補正する処理が指
示されているとき、前記シェーディング補正手段により
シェーディング補正を施された信号に対して、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号のうち前記蓄積手段のラインの中
央位置に相当する双方の信号が一致するように、前記第
３の信号および前記第４の信号のどちらか一方を補正す
る第２の補正手段と、前記第１の補正手段で補正された前記第１の信号または
第２の信号と補正されない前記第１の信号または第２の
信号、および前記第２の補正手段で補正された前記第３
の信号または前記第４の信号と補正されない前記第３の
信号または前記第４の信号とに基づいて画像を形成する
画像形成手段と、を具備したことを特徴とする画像形成装置。
【請求項２５】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号を増幅する第１の増幅器と、前記出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号を増幅する第２の増幅器と、前記第１の増幅器で増幅された第１の信号と第２の信
号、および前記第２の増幅器で増幅された第３の信号と
第４の信号とに基づいて画像を形成する画像形成手段
と、を具備したことを特徴とする画像形成装置。
【請求項２６】光画像情報を受光して光電変換した電
気信号を１ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記１ラインの素子
のうちラインの第１の方向の端部から偶数おきに出力
し、前記１ラインの素子のうち前記第１の方向の端部か
ら奇数おきに出力し、前記１ラインの素子のうち前記第
１の方向と反対の第２の方向から偶数おきに出力し、前
記１ラインの素子のうち前記第２の方向の端部から奇数
おきに出力する出力手段と、この出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から奇数おきに出力された第１の
信号と、前記ラインの第２の方向の端部から奇数おきに
出力された第２の信号を増幅する第１の増幅器と、前記出力手段から出力される出力信号のうち、前記ライ
ンの第１の方向の端部から偶数おきに出力された第３の
信号と、前記ラインの第２の方向の端部から偶数おきに
出力された第４の信号を増幅する第２の増幅器と、前記第１の増幅器により増幅された前記第１の信号と前
記第２の信号のうち前記蓄積手段のラインの中央位置に
相当する双方の信号が一致するように、前記第１の信号
および前記第２の信号のどちらか一方を補正する第１の
補正手段と、前記第２の増幅器により増幅された前記第３の信号と前
記第４の信号のうち前記蓄積手段のラインの中央位置に
相当する双方の信号が一致するように、前記第３の信号
および前記第４の信号のどちらか一方を補正する第２の
補正手段と、前記第１の補正手段で補正された前記第１の信号または
第２の信号と補正されない前記第１の信号または第２の
信号、および前記第２の補正手段で補正された前記第３
の信号または前記第４の信号と補正されない前記第３の
信号または前記第４の信号とに基づいて画像を形成する
画像形成手段と、を具備したことを特徴とする画像形成装置。
【請求項２７】前記第１の補正手段は第１の信号およ
び第２の信号のうちいずれか一方の信号を固定して、他
方の信号を前記固定した信号に合わせるように補正し、前記第２の補正手段は前記第３の信号および第４の信号
のうちいずれか一方の信号を固定して、他方の信号を前
記固定した信号に合わせるように補正する請求項２２、
２３、２４、２６に記載の画像形成装置。