JPH11147335A - 描画処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模の小さなハードウェアで、画像処理
本来の処理機能と、補助的なアクセラレータ機能とを実
行できるようにする。 【解決手段】 要求速度で処理できない画像データは演
算装置１から演算装置Ｉ／Ｆ５を経由してノンリアルタ
イムパス７に送られて処理され、その後、演算装置Ｉ／
Ｆ５を経由して、指定された記憶装置のアドレスに転送
される。転送されたデータは、必要であれば、さらに演
算装置１で処理され、またはノンリアルタイムパス７で
繰り返し処理され、またはリアルタイムパス６へ転送さ
れ、最終的に出力デバイス３に送られる。要求速度で処
理できる画像データは、演算装置Ｉ／Ｆを介して直接に
リアルタイムパス６へ送られる。リアルタイムパス６へ
送られた画像データは出力デバイスＩ／Ｆ８を経由して
出力デバイス３に出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンピュータで生成
された画像データを処理し、表示・出力する描画処理装
置に関する。

【０００２】

【従来の技術】従来、コンピュータで生成された画像を
処理し、画面に表示したりプリンタに出力する場合、特
にカラー画像ではその処理に多くの時間がかかるため、
処理を加速する装置が付加される。たとえばカラー画像
をコンパクトにするための圧縮伸張処理、編集に必要な
回転や拡大処理、座標値を計算するためのベクトル演算
処理、画質を向上させるための色補正、フィルタリング
などがある。これら付加的な装置は、一般的に、ハード
ウェアアクセラレータと呼ばれ、これらハードウェアア
クセラレータを使うと、コンピュータの演算処理装置を
使ってソフトウェアで処理するよりも処理の高速化が図
れる。ハードウェアアクセラレータの欠点はアクセラレ
ートしたい機能をすべてハードウェアで用意しておく必
要があるという点である。そのためサポートする機能の
数にも依存するが、基本的に回路規模が大きくなってし
まう。また本来の処理機能、たとえばプリンタではペー
ジ記述言語（ＰＤＬ）ファイルを解釈し、画像を展開
し、プリンタを動作させ正常終了を監視する装置機能を
持ったハードウェアとは別に、上記のアクセラレータハ
ードウェアが必要になる。

【０００３】それに対し、特開平０６−１３１１５５号
公報では、プログラマブルロジックをアドレスジェネレ
ータブロックと演算ブロックとに使用して様々な画像処
理の変更データをファイルとして記憶することで共通の
プログラマブルロジックを変更して様々な画像処理に対
応する装置が提案されている。

【０００４】また特開平０６−２８２４３２公報では、
各種処理に応じてそれらの演算回路の組み合わせに対す
るデータの流れを制御することで各種の処理をより少な
い演算の組み合わせで行い、もって演算回路を小さくす
る装置が提案されている。

【０００５】しかしながら、これら従来の方式では画像
処理を行うときの制約が大きく、回路規模を十分生かせ
ない。演算装置に所定の画像処理に必要なマクロ処理群
が登録され、外部から入力される命令コードを一旦デコ
ードしてアドレスを生成し演算を選択して処理する方法
は、処理が単純な処理の集まりである場合は有効であ
る。しかし、複雑でかつ種類が多い処理を実現するには
効率が悪い方法である。また算術論理ユニット（ＡＬ
Ｕ）を複数設置して並列処理することは一つの改善であ
る。しかし、画像処理の場合逐次処理して行くパイプラ
イン化に向いており、並列化では汎用プログラム処理よ
りは高速化できるものの、ハードウェアアクセラレータ
としては規模の割に効果が小さい。

【０００６】そしてこれらの技術は本来の処理とは別の
画像処理の一部を担うものであり、装置全体としてはコ
ンパクトには成らない。

【０００７】

【発明が解決しようとする課題】本発明の目的は、上記
のような従来技術の問題を解決し、画像処理本来の処理
機能と、例外的に重い処理を加速させるアクセラレータ
機能とを、ともにハードウェアとして実現するととも
に、上記ハードウェアは小さな回路規模で構成できるよ
うにすることにある。

【０００８】

【課題を解決するための手段】本発明によれば、上述目
的を達成するために、描画処理装置をハードウェアで構
成し、この描画処理装置に、上記出力デバイスの画像処
理速度に同期して処理するリアルタイムパス手段と、上
記同期速度より遅い速度で処理するノンリアルタイムパ
ス手段と、上記入力された画像データの内容に基づい
て、上記画像データを上記リアルタイムパス手段に転送
するか上記ノンリアルタイムパス手段に転送するかを決
定するパス決定手段とを設け、少なくとも上記ノンリア
ルタイムパス手段を、処理機能を再構成するための書き
換え可能なハードウェアを含ませて構成するようにして
いる。

【０００９】この構成においては、ノンリアルタイムの
処理を再構成可能なハードウェアで実現しているので様
々な種類のノンリアルタイムの処理を同一のハードウェ
アで実行することができ回路規模を小さなものに抑える
ことができる。また、ソフトウェアで実行する場合に比
べ高速の処理が可能となる。

【００１０】本発明をさらに詳細に説明する。本発明に
より実現されるシステムの一例は、全体として、演算装
置と一体化描画処理装置と出力デバイスとからなり、一
体化描画処理装置は、演算装置インターフェース（Ｉ／
Ｆ）と、リアルタイムパスと、ノンリアルタイムパス
と、出力デバイスＩ／Ｆとを含んで構成されている。演
算装置Ｉ／Ｆは入力バッファとパス決定部からできてい
て、ノンリアルタイムパスは再構成データ制御部、再構
成可能なハードウェア、ワークメモリ、出力バッファか
らなる。演算装置から送られるデータにはヘッダ情報が
付加されていて、リアルタイムパス、ノンリアルタイム
パスの指定、パラメータがついている。またヘッダには
ＩＤナンバーが付与されている場合、ＩＤナンバーに基
づいて再構成データ制御部が再構成可能ハードウェアに
処理ロジックをロードし機能させる。パススイッチがパ
スの切り替えを行い、ノンリアルタイムパスの中の再構
成可能ハードウェアをリアルタイムパスで使用すること
もできる。

【００１１】

【発明の実施の形態】以下、図面に基づき本発明の実施
例について説明する。

【００１２】［実施例］図１は、本発明に係わる一体化
描画処理装置を使ったシステムの一構成例を示す。図１
において、コンピュータなどの演算装置１でＰｏｓｔＳ
ｃｒｉｐｔ（米国アドビシステムズ社商標）などのＰＤ
Ｌで書かれた文書やＧＤＩ（Ｇｒａｐｈｉｃ Ｄｅｖｉ
ｃｅ Ｉｎｔｅｒｆａｃｅ、米国マイクロソフト社の商
標）などの表示向けフォーマットなどを、アプリケーシ
ョンソフトウェアを使って生成する。また、演算装置１
は、予め別のコンピュータを使って作られたファイルを
ネットワーク経由で受け取り、このファイル（電子情
報）を可視化する処理を行ってもよい。一体化描画処理
装置２には可視化処理に必要なハードウェア、ソフトウ
ェアの動作環境が具備されている。演算装置１は、一体
化描画処理装置２を使って、例えば表示用やプリント用
の出力デバイス３に出力できるビットマップデータに変
換する。一体化描画処理装置２は出力デバイス３と直接
に接続されており出力デバイス３を駆動する。

【００１３】図２は一体化描画処理装置２の構成例を示
す。図２に示すように一体化描画処理装置２は、演算装
置インターフェース（Ｉ／Ｆ）５と、出力デバイスイン
ターフェース（Ｉ／Ｆ）８と、リアルタイムパス６と、
ノンリアルタイムパス７とから構成されている。演算装
置Ｉ／Ｆは一体化描画処理装置を演算装置１にハードウ
ェア上またはソフトウェア上接続するためのものであ
る。出力デバイスＩ／Ｆは一体化描画処理装置２と出力
デバイス３との間の接続を行うものである。リアルタイ
ムパス６は、演算装置１から受けた画像データを出力デ
バイス３の要求速度、または、画像データを可視化する
のに必要な速度で処理を実行するものである。ノンリア
ルタイムパス７は要求速度より遅い速度で処理を実行す
るものである。演算装置１から演算装置Ｉ／Ｆ５を経由
してノンリアルタイムパス７に送られた画像データは、
ノンリアルタイムパス７において処理され、その後、演
算装置Ｉ／Ｆ５を経由して、指定された記憶装置のアド
レスに転送される。転送されたデータは、必要であれ
ば、さらに演算装置１で処理され、またはノンリアルタ
イムパス７で繰り返し処理され、またはリアルタイムパ
ス６へ転送され、最終的に出力デバイス３に送られる。
演算装置１から演算装置Ｉ／Ｆ５を経由してリアルタイ
ムパス６へ送られた画像データは出力デバイスＩ／Ｆ８
を経由して出力される。要求速度で処理できることがあ
らかじめ判明している画像データは、リアルタイムパス
６へ送られる。リアルタイムパス６で処理された結果は
出力デバイスＩ／Ｆ８を経由して出力デバイス３へ送ら
れる。ここでの出力デバイス３は、プリンタや表示デバ
イスを言う。プリンタは白黒プリンタ、カラープリンタ
を含み、カラープリンタは例えばカスケード式、タンデ
ム式である。表示デバイスは例えばＣＲＴ、液晶表示装
置である。

【００１４】演算装置１から送られてくる画像データ
は、以下の実施例の説明では２次元静止画にするけれど
も、それにとどまらず、３次元静止画や動画なども基本
的には同じフローとなり、同様に処理対象として扱うこ
とができる。

【００１５】図３は、図１のシステムにおける各機能ユ
ニットおよび画像データの処理フローを示す。図３の処
理フローの前処理としてアプリケーションソフトウェア
でプリントや表示したいデータを生成する。それらはＰ
ＤＬであったりＧＤＩタイプであったりＰＤＦ（Ｐｏｒ
ｔａｂｌｅ Ｄｏｃｕｍｅｎｔ Ｆｏｒｍａｔ）であっ
たりする。処理したいデータが直接、またはネットワー
クを経由して演算装置１に入力される。

【００１６】図３において、まず、処理データ入力部１
０１ではデータファイルを固まりとして一旦記憶装置で
記憶し、順次字句解析部１０２でファイルに書かれた内
容を記述のシンタックスに従って解析し、トークンとし
て切り出し、オブジェクトに分けて必要な処理を施す。

【００１７】字句解析結果が線画命令であれば文字図形
処理部１０３が処理する。線画命令は、文字であれば、
文字コード、フォントＩＤ、座標マトリクス描画色など
であり、図形であれば、ベクター、座標変換マトリク
ス、線属性、描画色などであり、それらの処理を文字図
形処理部１０３で行う。描画命令郡とそれに付加された
情報、フォントデータ情報を使用してまずベクターデー
タ生成を行い、ベクターデータは変換マトリクスによっ
て変換される。変換されたベクトルはベジエなどの曲線
で表されるのでこれを複数の直線ベクターで近似する。
直線近似したベクトルを台形データなどの矩形の集合で
表現する。

【００１８】字句解析結果が画像描画画命令であればラ
スタ処理部１０４が処理する。画像については、ソース
画像データ、ソース画像ヘッダ情報（サイズ、深さ、
色、圧縮など）、座標マトリクスなどがあり、それらの
処理をラスタ処理部１０４で行う。ソース画像データに
付いたヘッダ情報にもとづき演算処理が行われる。演算
内容は伸張であったり、拡大処理、回転処理、色補正処
理などである。結果は同様に矩形で生成される。

【００１９】中間データ生成部１０５は処理結果並べ替
え部２０１（図１２）、バンド単位分割部２０２（図１
２）、文字図形ラスタ合成部（図１２）から成る。まず
処理結果並べ替え部では字句解析部１０２で順次処理さ
れた描画命令群をある領域単位で並べ替えることを行
う。領域単位は出力デバイス３ごとに異なる。プリンタ
の場合は、プリント出力する走査方向に沿って所定数の
ライン単位で区切り、出力する側の先頭から領域を作っ
てゆく。一つにはバンドという単位がある。ディスプレ
イでも同様に操作方向のラインにしたがって領域を分け
る。文字図形やラスタ画像は表示画面または１ページ上
に広がって記述される。そのため、領域の先頭から並べ
替えたものを領域に当てはめると美辞図形やラスタ画像
が領域の境界上に重なる場合がある。そのときにはバン
ド単位分割部で矩形データを複数の領域に分割し、それ
ぞれの領域に入るような矩形を新たに生成する。文字図
形、ラスタごとに処理を行い、文字図形ラスタ合成部で
領域ごとにまとまった中間データを生成する。

【００２０】中間データの生成の例を図７〜図１０に示
す。図７および図８は文字図形に関するものである。あ
る図形データを波線で示すような三角、または台形で区
切る。さらにバンド境界で区切る。区切られた結果５つ
に区切られオブジェクトＩＤ、外接矩形、処理ＩＤ、色
処理などが付加された情報が生成される。

【００２１】図９および図１０はラスタ処理に関するも
のである。通常四角形の写真がバンド境界で２つに分け
られる。文字図形と同様にオブジェクトＩＤ、台形数、
外接矩形、処理ＩＤ、台形それぞれの画像ヘッダと画像
データが生成される。このように中間データには領域ご
とにどんな展開処理が必要なのかのヘッダ情報が付与さ
れる。ラスタについては中間データ展開部１０７との役
割分担により中間データ形式はいくつかの選択が可能で
あり、最終のデータに必要な処理から中間データ展開部
１０７で行う処理を引いた残りがあらかじめ中間データ
生成に必要な処理となる。必要な展開処理を色変換、解
像度変換、スクリーンとすれば、それらがヘッダ情報と
して付与される。文字図形ラスタ合成部はそれぞれ別に
処理された文字図形とラスタ画像を、共通のバンディン
グ単位で図８、図１０の情報をまとめてゆく。

【００２２】生成された中間データは中間データ記憶部
１０６で記憶され、中間データ展開部１０７で展開処理
する。文字図形データの展開処理は矩形の直線ベクトル
描画である。矩形のエッジ座標を計算し、二つの座標計
算処理から出された矩形データから座標計算処理座標値
により矩形のｘ軸に平行な直線を描画し、色情報に基づ
き矩形内を塗りつぶす。ラスタデータについてはヘッダ
情報から色変換、解像度変換をする必要があるとする。
色空間がＲＧＢで入力されたとすると、テーブルを使っ
てそれぞれの値に対応したＹＭＣＫを出力する。テーブ
ルが大きくなる場合には出力された代表値とその近辺の
値を算出する補間計算部により小さなテーブルでもＹＭ
ＣＫが出力される。出力デバイス３がディスプレイの場
合はＲＧＢ（標準）からデバイス特性にあったＲＧＢ
（固有）を出力する計算となり、ＹＭＣＫ出力より単純
計算ですむ。ソース画像が小さなサイズのデータで、出
力デバイスにあわせて大きくする場合には、解像度変換
をする。すなわち、ラスタデータを読み込み、補間処理
により出力デバイスの画素にあわせてアドレスを計算す
る。これらを分割した領域ごとに処理し、出力デバイス
３へ出力する。

【００２３】中間データ展開部１０７はソフトウェアに
よる展開処理方法も採用できるけれども、ＤＤＡ（Ｄｉ
ｇｉｔａｌ Ｄｉｆｆｅｒｅｎｔｉａｌ Ａｎａｌｙｚ
ｅｒ）を使った座標計算や、文字図形とラスタを含んだ
中間フォーマットを直接にパイプライン処理ハードウェ
アにより展開処理する方法がすでに知られている。

【００２４】図３で示した処理フローはリアルタイムパ
ス６とノンリアルタイムパス７を含めた総合的なフロー
である。中間データを生成するまでは演算装置１で処理
を行うが、ラスタを中心とした処理は負荷が重く単純に
演算装置１のソフトウェア処理では時間がかかる。

【００２５】図４にノンリアルタイムパス７の処理ブロ
ックを示す。なお、演算装置１（図１、図２）にはメモ
リおよびＣＰＵの性能、出力するデバイス３の要求速
度、一体化描画処理装置２に関するデータベースがあら
かじめ登録されている。データベースを用いて、例えば
画像処理であれば、その処理内容、さらに、対象画像サ
イズからリアルタイムパス６へ送るかノンリアルタイム
パス７へ送るかを、大まかに決定する。リアルタイムパ
スで処理可能かどうか判断が困難な場合には自動的にノ
ンリアルタイムパス７になる。

【００２６】図４において、演算装置Ｉ／Ｆは入力バッ
ファ５１およびパス決定部５２を含む。ノンリアルタイ
ムパス７は、再構成データ制御部７１、再構成可能ハー
ドウェア７２、ワークメモリ７３、出力バッファ７４を
含んで構成されている。演算装置１でパスが決定され必
要なヘッダ情報を付加した画像データは演算装置Ｉ／Ｆ
５に送られる。演算装置Ｉ／Ｆ５は画像データを入力バ
ッファ５１へ蓄え、ヘッダ情報に書かれたリアルタイ
ム、またはノンリアルタイムの識別に基づいてパス決定
部５２がデータの送る方向を決める。ノンリアルタイム
のデータの場合、データのヘッダには画像処理内容を示
すＩＤ、画像データサイズ、転送速度、演算装置１内の
メモリアドレスなどが含まれる。ヘッダ情報は再構成デ
ータ制御部７１に送られ、この再構成データ制御部７１
はヘッダ情報に書かれた次に動作させる処理内容を、再
構成可能ハードウェア７２にロードする。再構成ハード
ウェア７２は動的に書き換え可能なＦＰＧＡ（フィール
ドプログラマブルゲートアレイ）素子でできていて、一
部、または全部のロジック部を書き換えることができ
る。入力バッファ５１はノンリアルタイムパス７で処理
するデータを再構成可能ハードウェア７２に送る。再構
成可能ハードウェア７２はワークメモリ７３を使用して
演算処理しその結果を出力バッファ７４に送り、出力バ
ッファ７４はヘッダに書かれたメモリアドレスへ転送す
る。

【００２７】再構成データ制御部７１にはラスタ処理を
中心とした処理ロジックがあらかじめ蓄積されている。
処理ロジックが再構成可能ハードウェア７２にロードさ
れると、再構成可能ハードウェア７２は一般のＡＳＩＣ
（特定用途向けＩＣ）などと同様の機能を果たすように
記述されている。一般のＡＳＩＣと同様、動作の論理記
述をＨＤＬなどのハードウエア記述言語で記述し、コン
パイルしてハードウェアのロジックデータに変換し、動
作シミュレーションで期待通りのタイミングで動作する
かどうかをチェックする。再構成可能ハードウェア７２
の最大サイズも考慮する。例えば最大ゲートサイズを越
える場合には、動作速度を遅くしてもハードウェア記述
をコンパクトに最大サイズ内に納める。正常に動作した
ロジックデータを再構成データ制御部７１へ登録する。
登録方法はコンピュータである演算装置１に入力し、演
算装置Ｉ／Ｆ５を経由して転送する。またはあらかじめ
ＲＯＭなどに記憶させたデータを制御部７１に設置する
方法もある。フラッシュメモリなどであれば設置した後
に演算装置１よりダウンロードすることもできる。

【００２８】図１１は再構成可能ハードウェア７２への
書き込み手順を示す。図１１に示すように処理ＩＤを入
力すると再構成データ制御部７１にあるテーブルを参照
する（Ｓ１１、Ｓ１２）。ＩＤナンバーとテーブル番号
とは一致するように配置されている。ＩＤから参照した
テーブル番号内にはアドレス情報が書かれている。アド
レス情報から再構成データ制御部７１で蓄積されている
処理ロジックを読み出す（Ｓ１３）。処理以外に関連す
る必要な入出力割り当て対応データを読み出し（Ｓ１
４）、処理系と入出力系を併せて再構成可能ハードウェ
ア７２にロードする（Ｓ１５）。

【００２９】図５にヘッダ情報の例を示す。ヘッダ情報
は、パス決定部５２がノンリアルタイムかリアルタイム
パスかを選択するための情報であり、図ではリアルタイ
ムを０１、ノンリアルタイムを０２というコードで示し
ている。リアルタイムではその後の処理に必要なパラメ
ータが付加されている。たとえば画像を２倍に拡大する
場合は拡大処理名と倍率２という数字が入っている。ノ
ンリアルタイムでは送られたデータをどのように処理し
てほしいかのＩＤ番号が付加されている。処理パラメー
タは色補正を行う場合の演算係数が入っている。処理パ
ラメータの後に、画像サイズ、転送速度、メモリアドレ
スが続く。

【００３０】演算装置１がノンリアルタイムパス７を使
用する場合には処理したいデータにヘッダ情報を付与す
る。演算装置Ｉ／Ｆ５は受け取ったデータを一旦入力バ
ッファ５１へ蓄積する。ヘッダ１の内容がノンリアルタ
イムになっているので、パス決定部５２はデータをノン
リアルタイムパス７へ送る。ヘッダ情報は再構成データ
制御部７１へ送られ、この制御部７１は次々に送られて
くるデータに対応して処理ロジックを動的にロードす
る。ロードされた再構成可能ハードウェア７２は処理す
るデータをパス決定部５２経由で受け取り、ワークメモ
リ７３を使用して順次処理し出力バッファ７４へ渡す。
再構成データ制御部７１は処理内容によりワークメモリ
７３の使用可能領域を決定する。また送られたヘッダ情
報に出力バッファ７４が送るべき先のアドレスが設定さ
れているので、出力バッファ７４へヘッダ情報を送る。
出力バッファ７４は送り先アドレス情報に基づいて出力
データを転送する。

【００３１】色補正処理を例にして一連の流れを説明す
る。色処理の内容は出力デバイス３や記述方法、処理し
たい品質などで１０種類以上の組み合わせがある。記述
は入力がＲＧＢ系、Ｌａｂ系、ＹＭＣＫ系があり、出力
がＲＧＢ系、ＹＭＣＫ系がある。変換精度によりテーブ
ル方式、マトリクス方式、テーブル及び補正方式があ
る。出力デバイス３への適合処理では出力デバイス３の
色空間範囲マッピング処理がある。組み合わせた処理モ
ジュールの処理ロジックがすべて再構成データ制御部７
１に蓄積されている。蓄積されていない場合は演算装置
１から演算装置Ｉ／Ｆ５を経由してダウンロードでき
る。処理ロジックにはすべてＩＤナンバーが付与されて
いて、入力されるヘッダのＩＤナンバーと一対一で対応
がつく。たとえばＩＤナンバーがテーブル及び補正方式
を示すとテーブル及び補正方式の処理ロジックがロード
される。テーブル及び補正処理のハードウェア論理数約
５０ｋゲート相当が再構成可能ハードウェア７２に書き
込まれる。再構成可能ハードウェア７２は１００ｋゲー
ト書き込めるものとする。より大きなサイズも実装可能
である。演算に必要なパラメータはヘッダ情報から入手
し、再構成可能ハードウェア７２に設定される。再構成
可能ハードウェア７２は高速メモリ素子ＳＲＡＭが内蔵
され、演算に必要な係数や参照テーブルなどを構成でき
る。処理データはインターネット上のファイルで使われ
ている標準的な表現の一つであるＲＧＢ（標準）で入力
され、数画素単位以上でワークメモリ７３へ一旦蓄積し
演算のたびに読み出され、再構成ハードウェア７２で処
理されＹＭＣＫデータが生成される。１画素は２４ビッ
ト入力、３２ビット出力であるが、この値は出力デバイ
ス３の表現できる範囲できまる。ＹＭＣＫは３２ビット
単位で出力バッファ７４に送られ、出力バッファ７４は
指定されたアドレスへ転送する。再構成ハードウェアと
ワークメモリ７３は所定の一定速度のクロックに同期し
て動作するため、高速処理が可能になる。ワークメモリ
７３はダイナミックＲＡＭを用いることができ、高速ア
クセスできるもの、またはバス幅を広げて接続されるも
のが採用される。転送のために指定されるアドレスは演
算装置１内のメモリ装置となる。

【００３２】再構成ハードウェア７２の動作クロックは
素子の特性にもよるが１００ＭＨｚクロックで動作し、
テーブル及び補正処理では１画素５クロックで終了する
とすると、２０Ｍ画素／秒となる。例えば出力デバイス
３へリアルタイムで送る場合は５０Ｍ画素／秒必要とな
るためリアルタイムパス６へ送ることはできないが、演
算装置１でソフトウエアによる処理では４Ｍ画素／秒程
度であるため、ノンリアルタイムパス７を使用すると数
倍高速化できるようになる。

【００３３】色補正に関する必要な処理ロジックを合計
すると４００ｋから５００ｋゲートになるがノンリアル
タイムパス７を使うことで十分小さな再構成可能ハード
ウェア７２ですべての機能をサポートすることができる
ようになる。

【００３４】［変形例］今までは再構成可能ハードウエ
ア７２の利用方法をノンリアルタイムパス７のみで説明
してきたけれども、処理内容と動作速度とによって出力
デバイス３の要求速度に間にあうケースもでてくる。そ
のときは再構成可能ハードウエア７２はリアルタイムパ
ス６のリソースとして使用できる。

【００３５】図６は再構成可能ハードウェア７２をリア
ルタイムパス６としても使用する構成を示す。図６にお
いて、全体の構成は図２と同じである。一体化描画処理
装置２内にパススイッチ９が加わる。図４に示す演算装
置ｌ／Ｆ５内のパス決定部５２からリアルタイムパス６
へゆくビデオの流れる矢印はパススイッチ９へ入力され
る。そのほかの再構成データ制御部７１やワークメモリ
７３などに変更はない。パススイッチ９とノンリアルタ
イムパス７間は双方向のバスが具備される。再構成可能
ハードウエア７２で動作する処理は、例えば色補正処理
であり、テーブル及び補正方式より処理が単純なマトリ
クス方式を使用するものとする。変換精度の要求があま
り高くないケース、または同じ色の系（ＲＧＢ（標準）
からＬａｂへの変換など）の中での変換などにはマトリ
クス方式が使われる。マトリクス方式を用いると、処理
ロジックのゲート数が５Ｋの処理ロジックにより１画素
１クロックで処理できるため、再構成可能ハードウエア
７２の動作速度は１００Ｍ画素／秒となることを、演算
装置１はデータベースから判断できる。その結果、演算
装置１はまずヘッダにリアルタイムパス６を指定し、通
常のリアルタイムパス７のヘッダにはないＩＤ情報を付
与する（図５に示すように）。ＩＤから処理ロジックが
決まり再構成データ制御部７１は指定のモジュールをロ
ードする。演算装置ｌ／Ｆ５のパス決定部５２はこれら
の条件からノンリアルタイムパス７にある再構成可能ハ
ードウエア７２を、パススイッチ９を使ってリアルタイ
ムパスでも使用できるように切り替える。データライン
の１６本ないし３２本とタイミング制御、通信制御ライ
ンを切り替える。演算装置ｌ／Ｆ５からでたラインはパ
ススイッチ９へ入りパススイッチ９からノンリアルタイ
ム７の再構成可能ハードウェア７２に入り出力バッファ
７４の出力はパススイッチ９へつながりリアルタイムパ
ス６へ入力され処理される。ＩＤナンバーから再構成デ
ータ制御部７１はマトリクス方式の処理ロジックをロー
ドする。その後にヘツダーに付いているパラメータがロ
ードされ再構成可能ハードウエア７２の動作が可能にな
る。再構成可能ハードウェア７２が可能になると入力バ
ッファ５１から画像データが転送開始される。再構成可
能ハードウエア７２は出力デバイス３の要求速度である
５０Ｍ画素／秒で処理し、その結果は出力バッファ３か
らリアルタイムパス６へつながり、リアルタイムパス６
で別の処理が行われ出力デバイスｌ／Ｆ８へ転送され
る。その結果は出力デバイス３へ表示、プリントされ
る。

【００３６】今までの説明では、ノンリアルタイムパス
７とリアルタイムパス６の動作をシリーズに行っている
けれども、演算装置１と一体型描画処理装置２との接続
がＩＥＥＥ１３５５のように、同時双方向で高速データ
転送が可能であれば、ノンリアルタイムとりアルタイム
の処理を時間的に平行して動作させることができる。演
算装置Ｉ／Ｆ５を２系統にしたり入力バッファ５１の容
量を拡張することで平行動作時の性能を向上させること
ができる。以上で一体化描画処理装置２を使った動作を
説明する。

【００３７】演算装置１は処理するデータの固まり、通
常は、プリントしたり表示したりするドキュメント一式
を、処理する。このときの最小単位は１ページまたは１
画面である。最小単位でバンド処理を開始する。

【００３８】バンド処理を行う各機能部および相互の動
作フローを図１２に示す。図１２において、処理結果並
べ替え部２０１、バンド単位分割部２０２、文字図形ラ
スタ合成部２０４、パス判断部２０４が、バンド処理を
行なう。パス判断部２０４は、生成されたバンドがリア
ルタイムパス６に送れるかどうかを、データベース２０
５を使ってチェックし、処理負荷が重い処理はノンリア
ルタイムパス７を使って処理する。リアルタイムパスと
判断された場合は次のバンド処理を行う。最小単位を終
了して出力するケースのほかに、ドキュメント一式をす
べて処理してから出力デバイスへ出力するケースとがあ
る。ドキュメント一式をすべて処理する方法では上記の
平行動作が特に有用になる。

【００３９】以上説明したように、本実施例では演算装
置に接続された一体化描画処理装置は処理した結果を直
接出力デバイスへ接続されている。一体化描画処理装置
は画像データの処理を行い出力デバイスを直接ドライブ
するりアルタイムパスと、出力デバイスを直接ドライブ
する処理速度よりも遅い処理を行うノンリアルタイムパ
スとを具備する。演算装置は画像データにリアルタイム
またはノンリアルタイムパスかの判断をして、処理ＩＤ
などの必要なへツダ−情報を添付し、一体化描画処理装
置はノンリアルタイム処理であれば処理ＩＤに従って処
理ロジックを再構成可能ハードウエアにロードし出力バ
ッファ経由で演算装置へ送り返すことで演算装置のコン
ピュータを使ってソフトウェア処理するより高速に処理
が可能となる。ノンリアルタイムパスにある再構成可能
ハードウエアで動作する処理ロジックを数多く用意して
おくことで、小さいハードウエア規模で多くの画像処理
をソフトウェアより高速に行うことができる。

【００４０】ノンリアルタイムパスにある再構成可能ハ
ードウエアの性能が高い場合または処理する内容が比較
的単純で十分リアルタイム処理が可能な場合はパススイ
ッチを使ってリアルタイムパスとつなげて処理できるた
め、ノンリアルタイムパスを通さず、さらに高速な処理
が可能となり、小さなハードウエア規模で動作可能であ
ることは変わらない。

【００４１】またノンリアルタイムパスの処理結果は転
送先アドレスを指定すればよく、指定を演算装置にすれ
ば一体化描画処理装置は大きなメモリがいらずカードサ
イズでハードウエア実装が可能になる。

【００４２】接続する出力デバイス特性が変わったとき
でも処理ロジックを新たにダウンロードしたり、処理パ
ラメータを変更すればよく、性能が変更したときはデー
タベースを変更してリアルタイムパスを活用することで
広い範囲に対応可能である。また一体化したハードウエ
アであり複数のボードは不要であるため安価に構成でき
る。

【００４３】

【発明の効果】本発明によれば、ノンリアルタイムパス
を構成する再構成可能ハードウエアで動作する処理ロジ
ックを数多く用意しておくことで、小さいハードウエア
規模で多くの画像処理をソフトウェアより高速に行うこ
とができる。

【図面の簡単な説明】

【図１】 本発明の実施例のシステム全体の構成を示す
ブロック図である。

【図２】 一体化描画処理装置の内部ブロック図であ
る。

【図３】 データ処理のフローを説明する図である。

【図４】 ノンリアルタイムパスの内部ブロック図であ
る。

【図５】 ヘッダ情報の内部ブロック図である。

【図６】 パススイッチを入れた一体化描画処理装置の
内部ブロック図である。

【図７】 文字図形のバンドを説明する図である。

【図８】 文字図形のバンドおよび添付情報を説明する
図である。

【図９】 ラスタのバンドを説明する図である。

【図１０】 ラスタのバンドおよび添付情報を説明する
図である。

【図１１】 処理ロジックを決定するフローを説明する
図である。

【図１２】 パスを決定するフローを説明する図であ
る。

【符号の説明】

１ 演算装置 ２ 一体化描画処理装置 ３ 出力デバイス ５ 演算装置Ｉ／Ｆ ５１ 入力バッファ ５２ パス決定部 ６ リアルタイムパス ７ ノンリアルタイムパス ７１ 再構成データ制御部 ７２ 再構成可能ハードウェア ７３ ワークメモリ ７４ 出力バッファ ８ 出力デバイスＩ／Ｆ ９ パススイッチ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 内部素子の接続関係で機能が決定される
   ハードウェアにより構成され、入力される画像データを
   処理し出力デバイスをドライブする描画処理装置におい
   て、 上記出力デバイスの画像処理速度に同期して処理するリ
   アルタイムパス手段と、 上記同期速度より遅い速度で処理するノンリアルタイム
   パス手段と、 上記入力された画像データの内容に基づいて、上記画像
   データを上記リアルタイムパス手段に転送するか上記ノ
   ンリアルタイムパス手段に転送するかを決定するパス決
   定手段とを有し、 少なくとも上記ノンリアルタイムパス手段は処理機能を
   再構成するための書き換え可能なハードウェアを含んで
   いることを特徴とする描画処理装置。
2. 【請求項２】 上記処理機能を再構成するための書き換
   え可能なハードウェアは少なくともＦＰＧＡ（フィール
   ドプログラマブルゲートアレイ）とメモリとから成る請
   求項１記載の描画処理装置。
3. 【請求項３】 描画処理装置本体は演算装置に接続さ
   れ、上記ノンリアルタイムパス手段の処理結果を、ノン
   リアルタイムパス手段に送るデータに含まれた、転送先
   アドレス情報に基づいて転送するようにした請求項１ま
   たは２記載の描画処理装置。
4. 【請求項４】 上記ノンリアルタイムパス手段に送るデ
   ータには、処理を選択する情報、および、処理に必要な
   パラメータを添付する請求項１、２または３記載の描画
   処理装置。
5. 【請求項５】 上記ノンリアルタイムパス手段の処理結
   果が転送される転送アドレスは、上記演算装置内の記憶
   装置のアドレスとする請求項３記載の描画処理装置。
6. 【請求項６】 上記ノンリアルタイムパス手段は再構成
   データ制御部を備え、上記再構成データ制御部は、指定
   された処理ロジックのロードと、転送されたパラメータ
   のロードとを行う請求項１、２、３、４または５記載の
   描画処理装置。
7. 【請求項７】 上記処理機能を再構成するための書き換
   え可能なハードウェアは、出力先をノンリアルタイムパ
   ス手段およびリアルタイムパス手段の一方に択一的に切
   り替えるパススイッチを有する請求項１、２、３、４、
   ５または６記載の描画処理装置。
8. 【請求項８】 カードサイズに構成される請求項１、
   ２、３、４、５、６または７記載の描画処理装置。
9. 【請求項９】 上記演算装置は、描画処理装置本体の性
   能を示すデータベースを具備し、上記データベースの情
   報に基づいて転送パスが判別される請求項１、２、３、
   ４、５、６、７または８記載の描画処理装置。
10. 【請求項１０】 転送パスの切り替えが所定の画像デー
    タ単位で実行される請求項１、２、３、４、５、６、
    ７、８または９記載の描画処理装置。
11. 【請求項１１】 画像データを生成する演算装置と、 内部素子の接続関係で機能が決定されるハードウェアに
    より構成されて上記画像データを処理する描画処理装置
    であって、入力されたデータのパスを決定するパス決定
    手段と、必要な画像処理速度に同期して処理するリアル
    タイムパス手段と、同期速度より遅い速度で処理するノ
    ンリアルタイムパス手段と、入力された画像データの内
    容に基づいて、上記画像データを上記リアルタイムパス
    手段に転送するか上記ノンリアルタイムパス手段に転送
    するかを決定するパス決定手段とを具備するものと、 上記描画処理装置の処理結果により駆動される出力装置
    とを有することを特徴とする画像処理装置。