JPH11148946A

JPH11148946A - 集積化加速度センサ

Info

Publication number: JPH11148946A
Application number: JP9315566A
Authority: JP
Inventors: Makoto Ishida; 誠石田; Hidekuni Takao; 英邦高尾; Yoshinobu Matsumoto; 佳宣松本
Original assignee: Asahi Chemical Industry Co Ltd
Current assignee: Asahi Chemical Industry Co Ltd
Priority date: 1997-11-17
Filing date: 1997-11-17
Publication date: 1999-06-02

Abstract

(57)【要約】【課題】オフセットドリフトを補償して感度の安定化
を図り、低ノイズ化および高分解能化を図ることが可能
な加速度センサ。【解決手段】応力が加わる検出軸方向の加速度成分に
対しては差動モードとし、他軸方向の加速度成分に対し
ては同相モードとして出力する差動増幅回路５１０を用
い、この差動増幅回路５１０の利得を負帰還処理により
決定し、感度ばらつきを低減させる。また、補償回路の
補償電圧を差動増幅回路５１０の入力端子、および、電
流制御端子に入力することにより、オフセット電圧、オ
フセット電圧ドリフト、温度の補償を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、梁のたわみを利用
して加速度を検出する集積化加速度センサに係り、特
に、マイクロマシンで構成された構造体に信号処理回路
を混載し、多軸方向の加速度成分を検出することが可能
な集積化加速度センサに関する。

【０００２】

【従来の技術】近年では、１軸方向の加速度しか検出で
きなかった集積化加速度センサに代わり、２軸、あるい
は、３軸方向の加速度を検出できるセンサが発表されて
いる（特開平９−１１３５３４号公報等参照）。

【０００３】まず、第１の従来例として、３軸方向の加
速度成分を検出する集積化加速度センサの構造を、図１
〜図３に基づいて説明する。

【０００４】図１において、１０２は、３軸方向の加速
度成分を検出する加速度センサ１０２の断面図である。
この加速度センサ１０２は、円筒形状の台座１０４と、
この台座１０４上に接着された円形のシリコン基板１０
５とを備えている。シリコン基板１０５の中央底面に
は、パイレックスガラスからなる円柱状の重り部１０７
が接着されている。

【０００５】シリコン基板１０５のうち、台座１０４に
接着された周辺部１０５ａと重り部１０７に接着された
中心部１０５ｂとの間の領域は、肉厚が薄く形成された
可撓部１０８で構成されている。

【０００６】図２は、加速度センサ１０２の平面図であ
る。可撓部１０８の表面には、シリコン基板１０２の中
心を原点として、Ｘ軸上の正および負の部分にピエゾ抵
抗素子Ｒx1，Ｒx2，Ｒx3，Ｒx4が２個ずつ設けられ、Ｙ
軸上の正および負の部分にピエゾ抵抗素子Ｒy1，Ｒy2，
Ｒy3，Ｒy4が２個ずつ設けられ、さらに、Ｘ軸上の各ピ
エゾ抵抗素子Ｒx1〜Ｒx4に近接した位置にはピエゾ抵抗
素子Ｒz1，Ｒz2，Ｒz3，Ｒz4が平行に配置されている。

【０００７】ピエゾ抵抗素子Ｒx1〜Ｒx4と、ピエゾ抵抗
素子Ｒy1〜Ｒy4と、ピエゾ抵抗素子Ｒz1〜Ｒz4とは、そ
れぞれブリッジ回路を構成している。これら３つのブリ
ッジ回路は、加速度測定前のときは、ブリッジバランス
がとれ、出力ゼロの状態にある。

【０００８】そして、このような構造とされた加速度セ
ンサ１０２において、加速度が加えられると、中央の重
り部１０７の重量によって可撓部１０８に応力が加わ
り、その可撓部１０８が機械的に変形する。

【０００９】この機械的な変形により、応力が加わった
方向の可撓部１０８上に配置されたピエゾ抵抗素子の抵
抗値が変化し、そのブリッジ回路のブリッジバランスが
崩れて出力が現れる。そのブリッジ回路を構成するピエ
ゾ抵抗素子の抵抗値の変化は、加速度の大きさと向きと
によって相違するため、各ブリッジ回路の抵抗変化を測
定することにより、Ｘ，Ｙ，Ｚ軸の３軸方向の加速度成
分を測定することが可能となる。

【００１０】図３は、Ｚ軸方向の加速度成分を検出する
ピエゾ抵抗素子Ｒz1〜Ｒz4により構成されたブリッジ回
路の例を示す。図１において、加速度が下から上の方向
へ加わると、Ｒz1，Ｒz4には−（マイナス）、Ｒz2，Ｒ
z3には＋（プラス）の応力が加わることになり、これに
より、ブリッジバランスが崩れ、端子Ｖab間に電位差が
生じてＺ軸方向の加速度成分を検出することができる。

【００１１】また、第２の従来例として、差動増幅回路
を有する電流検出型の加速度センサを、図４（ａ）
（ｂ）に基づいて説明する（特開平６−２０７９４８号
公報参照）。

【００１２】図４（ａ）において、半導体基板１５０の
表面には、この基板と反対の導電性を有する拡散層１５
１，１５２が形成されている。また、拡散層１５１と拡
散層１５２との間における半導体基板１５０の上方には
所定の間隔を隔てて電極１５３が配置されている。この
電極１５３は梁構造の可動電極となっている。このよう
に空気を絶縁膜としたＭＩＳ（Ｍetal Insulator Ｓem
iconductor）型トランジスタを構成している。

【００１３】そして、電極１５３に適当な電圧を加える
ことにより、電極１５３の直下に反転層１５４が形成さ
れ、拡散層１５１と拡散層１５２とは導通し、電極１５
３と半導体基板１５０との間の静電容量に比例した電流
が流れる。

【００１４】今、半導体基板１５０と垂直なＸ軸方向に
加速度が加わると、電極１５３は基板面に対して垂直方
向に変位し、電極１５３と基板面との距離が変化する。
これにより、静電容量が変化して反転層１５４に流れる
電流量が変化するため、この電流量の変化に比例した加
速度を測定できる。

【００１５】また、図４（ｂ）において、ＭＯＳトラン
ジスタを２個用いて１組の差動増幅回路を構成した場
合、Ｘ軸方向の加速度は、２個のＭＯＳトランジスタ１
６０，１６１の両方に対して同じように作用するため、
ＭＯＳトランジスタ１６０，１６１を流れる電流に差は
生じない。しかし、Ｚ軸方向の変位に対して、ＭＯＳト
ランジスタ１６０の重なり幅ＷａとＭＯＳトランジスタ
１６１の重なり幅Ｗｂとは、一方が増加すれば他方は減
少するという関係にある。これにより、２個のＭＯＳト
ランジスタ１６０，１６１を流れる電流も、重なり幅Ｗ
ａ，Ｗｂに対応して変化するため、Ｚ軸方向の加速度の
みを検出することができる。

【００１６】一方、圧力センサや加速度センサを用いる
各種システムでは、センサの小型化、低消費電力化がす
すみ、最近では、センサ本体にとどまらず、周辺回路ま
でセンサ基板に搭載したモジュールが出現している。さ
らに、この種のモジュールのコンピュータ等への接続を
考慮して、直接デジタル出力が得られるＡ／Ｄ変換機能
付きのセンサも開発されている。この種のセンサを搭載
するＡ／Ｄ変換回路として、論理しきい値の異なる複数
のＣＭＯＳインバータを並列接続した簡易型Ａ／Ｄ変換
回路も提案されている。

【００１７】

【発明が解決しようとする課題】上記図１の第１の従来
例では、可撓部１０８上にピエゾ抵抗素子として半導体
拡散抵抗層を形成し、４個のピエゾ抵抗素子を１組とし
てブリッジ回路を構成し、ピエゾ抵抗効果を利用して加
速度を測定している。

【００１８】しかし、半導体拡散抵抗層を用いた構造の
場合、ブリッジ回路の動作点電圧の製造上のばらつきを
調整する機能はなく、オフセット電圧を十分に小さくす
ることができない。従って、製造上のばらつきによるオ
フセット電圧を補償するための補償回路が必要となり、
製造コストが増大する。

【００１９】また、そのようなブリッジ回路を用いた構
成では、検出した信号を増幅する増幅機能がないため、
出力信号レベルが小さい。特に、加速度センサでは、出
力信号レベルが小さく検出感度が悪いため、その小さな
出力信号を増幅する増幅回路の負担が大きくなり、消費
電力も大きくなる。

【００２０】しかも、そのようなブリッジ回路を用いて
加速度を測定する場合、応力が加わる自軸方向以外の他
軸方向の検出成分に対して、他軸方向の検出感度を調整
する機能はなく、測定精度の点で問題がある。

【００２１】また、図４に示す第２の従来例の場合、電
極１５３の直下は空気を絶縁膜とした静電容量型の構造
とされ、静電容量変化に比例した電流検出を行うことに
よって、加速度を測定している。

【００２２】しかし、そのような静電容量型の加速度セ
ンサは、ピエゾ抵抗素子を用いて構成されておらず、ま
た、周知のＣＭＯＳのＬＳＩ製造技術をそのまま利用し
て製造することができない。その結果、製造工程が複雑
化し、製造コストを抑えて安価なセンサを作製すること
ができないという問題がある。

【００２３】また、２つの入力トランジスタのゲート電
極が共通であるため、差動回路のオフセット電圧を回路
上補償することが不可能である。

【００２４】さらに、３軸方向の加速度成分を検出する
加速度センサにおいては、オフセット電圧の補償と、３
軸方向全てのＳＮ比の向上とを同時に行うことができな
いという問題がある。

【００２５】そこで、本発明の第１の目的は、製造条件
のばらつきに関係なく、オフセットおよびオフセットド
リフトの影響をなくし、回路構成が簡単で、安価な集積
化加速度センサを提供することにある。

【００２６】また、本発明の第２の目的は、センサ感度
の温度補償を行うことが可能な集積化加速度センサを提
供することにある。

【００２７】また、本発明の第３の目的は、低周波ノイ
ズの影響をなくし、センサ感度に優れた集積化加速度セ
ンサを提供することにある。

【００２８】また、本発明の第４の目的は、検出感度を
高めると共に、他軸感度を抑制することにより、測定精
度を向上させることが可能な集積化加速度センサを提供
することにある。

【００２９】

【課題を解決するための手段】本発明は、固定された支
持体と、可動自在とされた重り部と、前記支持体と前記
重り部とを接続した肉厚の薄い梁とを有し、応力による
前記梁のたわみを利用して加速度を測定する集積化加速
度センサであって、前記梁の応力集中部に配設され、該
梁に加わる応力を検出する複数個のひずみ検出素子と、
前記支持体に配設された第１および第２の増幅回路を有
し、前記複数個のひずみ検出素子により出力された出力
値に対して、応力が加わる自軸方向成分に対しては差動
モードとして検出し、かつ、他軸方向成分に対しては同
相モードとして検出する差動増幅回路と、前記第１およ
び第２の増幅回路の各出力信号に応答して当該第１およ
び第２の増幅回路の各々におけるオフセットの補償を行
うためのオフセット補償信号を作成し、当該オフセット
補償信号を当該第１および第２の増幅回路の各対応する
入力側に帰還するオフセット補償手段とを具えることに
よって、集積化加速度センサを構成する。

【００３０】ここで、前記オフセット補償手段により作
成した前記オフセット補償信号を、前記第１および第２
の増幅回路の各々の入力端子に入力することができる。

【００３１】前記帰還処理の施された前記第１および第
２の増幅回路の各出力信号に対して、温度の補償を行う
ための温度補償信号を作成する温度補償手段をさらに具
えることができる。

【００３２】前記温度補償手段により作成した前記温度
補償信号を、前記第１および第２の増幅回路の各電流源
の制御端子に入力することができる。

【００３３】前記第１および第２の増幅回路は、クロッ
クに同期して動作状態が切り替えられるスイッチ素子を
さらに具えることができる。

【００３４】前記ひずみ検出素子は、ＭＯＳ型トランジ
スタにより構成することができる。

【００３５】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。

【００３６】本発明の第１の実施の形態を、図５〜図１
４に基づいて説明する。

【００３７】まず、加速度センサの構造を、図５〜図９
に基づいて説明する。

【００３８】図５において、中央部には支持体１が設け
られ、この支持体１の周辺部には重り部２が設けられて
いる。支持体１と重り部２とは、肉厚の薄い厚さ１０μ
ｍ程度の梁３により接続されている。梁３は、Ｘ軸およ
びＹ軸の方向に沿って形成されている。支持体１の下部
にはガラス（ＳｉＯ₂ を主成分とする）からなる台座５
が接合されている。

【００３９】梁３の応力集中部には、ひずみ検出素子４
１１〜４１４，４２１〜４２４，４３１〜４３４が合計
１２個設けられている。これらひずみ検出素子４１１〜
４３４は、各々ｐチャンネル型ＭＯＳＦＥＴ（以下、ｐ
ＭＯＳトランジスタという）によって構成されている。
この場合、ｐＭＯＳトランジスタ４１１〜４３４を、ｐ
型反転層として形成することによってひずみ検出を行
う。

【００４０】支持体１内には、信号処理部５００が設け
られている。この信号処理部５００は、ｐＭＯＳトラン
ジスタ４１１〜４３４に電気接続された差動増幅回路５
１０や、制御部６００を備えている。この差動増幅回路
５１０は、図７の増幅部５２０が２個１組を１軸方向成
分として構成される。なお、この信号処理部５００は、
信号処理用のＣＭＯＳ集積回路として構成されている。

【００４１】支持体１と、重り部２と、梁３とは、結晶
面（１００）のシリコン単結晶基板を用いて構成されて
いる。梁３は、支持体１と重り部２との間で、結晶軸＜
０１１＞に平行な方向に接続されている。

【００４２】図６において、Ｘ軸方向の梁３の応力集中
部となる端部には、Ｘ軸方向の応力を検出するためのｐ
ＭＯＳトランジスタ４１１〜４１４が設けられている。
この場合、ｐＭＯＳトランジスタ４１１，４１２は重り
部２との境界付近の端部に配置され、ｐＭＯＳトランジ
スタ４１３，４１４は支持体２との境界付近の端部に配
置されている。

【００４３】Ｙ軸方向の梁３の応力集中部となる端部に
は、Ｙ軸方向の応力を検出するためのｐＭＯＳトランジ
スタ４２１〜４２４が設けられている。この場合、ｐＭ
ＯＳトランジスタ４２１，４２２は重り部２との境界付
近の端部に配置され、ｐＭＯＳトランジスタ４２３，４
２４は支持体２との境界付近の端部に配置されている。

【００４４】Ｘ軸、Ｙ軸方向の梁３の応力集中部となる
端部には、Ｚ軸方向の応力を検出するためのｐＭＯＳト
ランジスタ４３１〜４３４が設けられている。この場
合、ｐＭＯＳトランジスタ４３１はＸ軸方向に配置され
たｐＭＯＳトランジスタ４１４と同じ位置に配置され、
ｐＭＯＳトランジスタ４３２はＸ軸方向に配置されたｐ
ＭＯＳトランジスタ４１１と同じ位置に配置されてい
る。ｐＭＯＳトランジスタ４３３はＹ軸方向に配置され
たｐＭＯＳトランジスタ４２２と同じ位置に配置され、
ｐＭＯＳトランジスタ４３４はＹ軸方向に配置されたｐ
ＭＯＳトランジスタ４２３と同じ位置に配置されてい
る。

【００４５】次に、ｐ型反転層のピエゾ抵抗効果、およ
び、シリコン単結晶基板の結晶面（１００）、結晶軸＜
０１１＞の効果について説明する。

【００４６】シリコン表面の垂直電界により発生する反
転層中においても、バルクシリコンと同様に、ピエゾ抵
抗効果が発生することが知られている。ｐ型反転層にお
けるピエゾ抵抗係数（π11，π12）は、バルクｐ型シリ
コンのピエゾ抵抗係数と大きく異なるが、支配的となる
ピエゾ抵抗係数（π44）はバルクｐ型シリコンとほぼ同
等の値をもつ。従って、反転層を梁上の応力集中部に形
成し、従来の拡散抵抗によるピエゾ抵抗と置き換えるこ
とは十分可能であり、特に、ＣＭＯＳのＬＳＩ製造技術
を用いて周辺回路を同時に集積するような場合には、従
来の製造プロセスを全く変更せずに検出素子を形成する
ことができるため、極めて有効な手法である。また、反
転層のピエゾ抵抗係数は垂直電界依存性をもつことも知
られており、ゲート電圧でピエゾ抵抗効果を制御できる
利点がある。

【００４７】一般的に、機械的な応力を半導体素子に加
えることによって、キャリアの移動度が変化する。ＭＯ
ＳＦＥＴの場合、そのキャリアの移動度はドレイン電流
と比例関係にあることから、機械的な応力により半導体
素子に生じるひずみと、ドレイン電流との関係を、ピエ
ゾ抵抗係数として定義することができる。

【００４８】ここで、ｐＭＯＳトランジスタのひずみε
とドレイン電流Ｉd との関係について説明する。なお、
πl は、電流の流れる方向と平行な方向に応力を加えた
ときのピエゾ抵抗係数とする。πt は、電流の流れる方
向に直交する方向に応力を加えたときのピエゾ抵抗係数
とする。

【００４９】結晶面（１００）、結晶軸＜０１１＞のと
きのピエゾ抵抗係数πl ，πt 、および、結晶面（１０
０）、結晶軸＜０^- １１＞のときのピエゾ抵抗係数πl
，πt が、ひずみεに対するドレイン電流Ｉd の変化
特性が良い。従って、本例では、図６に示すように、結
晶面（１００）の基板を用いて、ｐＭＯＳトランジスタ
４１１〜４３４が形成された梁３を、結晶軸＜０１１＞
又は結晶軸＜０^- １１＞に平行な方向に形成する。これ
により、各軸方向の加速度に対して、ドレイン電流Ｉd
の変化すなわち差動増幅器５１０の出力電圧の検出精度
を良好なものとすることができる。

【００５０】次に、加速度センサの差動増幅回路５１０
を構成する増幅部（以下、アンプという）５２０の回路
構成を、図７に基づいて説明する。

【００５１】アンプ５２０内において、４１１，４１２
は、前記図６のＸ軸上の梁３の応力集中部に設けられた
ｐ型反転層を形成するｐＭＯＳトランジスタ（ひずみ検
出素子）である。

【００５２】ｐＭＯＳトランジスタ４１１のゲートには
スイッチ３５０が接続され、そのソース，ドレインには
スイッチ３５２，３５４が接続されている。同様に、ｐ
ＭＯＳトランジスタ４１２のゲートにはスイッチ３５１
が接続され、そのソース，ドレインにはスイッチ３５
３，３５５が接続されている。また、これらスイッチ３
５０〜３５５に代わって、スイッチ３６０〜３６５が接
続されるようなスイッチ切り替え構造となっている。そ
して、これらスイッチ３５０〜３５５、又は、スイッチ
３６０〜３６５を介して、ｐＭＯＳトランジスタ４１
１，４１２にバイアス電流Ｉｏが供給される。３７１，
３７２は、ダミースイッチである。

【００５３】３０１〜３０８はｐＭＯＳトランジスタで
あり、３１０〜３１５はｎＭＯＳトランジスタである。
３１６はｐＭＯＳトランジスタであり、３１７はｎＭＯ
Ｓトランジスタである。また、３２０はｎＭＯＳトラン
ジスタである。なお、ｐＭＯＳトランジスタ４１１，４
１２以外の全ての回路素子は、支持体１内に形成されて
いる。Ｖ_GSCCは、ｎＭＯＳトランジスタ３２０のゲート
に印加される電流制御用のゲート電圧である。

【００５４】３０１，３０７，３２０の各ＭＯＳトラン
ジスタにより、バイアス発生回路を構成する。３０１は
バイアス発生用トランジスタ、３０７はレベルシフタト
ランジスタ、３２０は電流制御用トランジスタである。

【００５５】３０２，３０８，３１０，３１１は、カス
ケードトランジスタ用のバイアス発生回路である。３１
０のゲート電圧が、カスケードトランジスタ３１２，３
１４のゲートをバイアスする。３０２は３０３と同一電
流をバイアス段へ供給するトランジスタ、３０８はひず
み検出素子４１１，４１２のダミートランジスタであ
る。３１０，３１１は、３１２と３１４，３１３と３１
５のダミートランジスタである。

【００５６】３０３，４１１，４１２，３１２，３１
４，３１３，３１５は、差動アンプの入力段である。３
０３は電流源である。３１２，３１４はカスケードゲー
ト接地アンプ素子である。３１３，３１５は負荷カレン
トミラー回路である。

【００５７】３０４，３１６は、レベルシフタ（ｐＭＯ
Ｓソースフォロワ）を構成し、後段のＢ級アンプをＡＢ
級としてバイアスする。また、３０５，３１７は、出力
段のＡＢ級アンプである。

【００５８】このような図７に示すアンプ５２０は、Ｘ
軸の２個のｐＭＯＳトランジスタ４１１，４１２によっ
て構成されているものであり、Ｘ軸の他の２個のｐＭＯ
Ｓトランジスタ４１３，４１４についても同様な回路構
成とすることにより、２個のアンプ５２０を１組とした
Ｘ軸成分検出用の差動増幅回路５１０が構成される。同
様にして、Ｙ軸，Ｚ軸についても、それぞれ２個のアン
プ５２０を１組として構成することにより、Ｙ軸，Ｚ軸
成分検出用の各差動増幅回路５１０を構成することがで
きる。

【００５９】そして、３軸成分検出用の差動増幅回路を
構成する場合には、図７に示すアンプ５２０を２個１組
として、図６に示すセンサチップの支持体１内に３組形
成することによって構成することができる。この場合、
梁３上にｐＭＯＳトランジスタ４１１〜４３４を配置す
ることによって、Ｘ，Ｙ，Ｚ軸の各方向に加速度が加わ
った場合、１組（１軸方向成分）の出力電圧Ｖｏは、自
軸方向の加速度成分に対しては差動モードの信号として
出力され、他軸方向の加速度成分に対しては同相モード
の信号として出力される。従って、加速度を、自軸成分
に対しては高い検出感度で検出し、他軸成分に対しては
低い検出感度で検出することができる。

【００６０】また、図７において、アンプ５２０の−入
力端子ｎ１には電圧Ｖin（後述するオフセット電圧に相
当する）が入力され、＋入力端子ｎ２はアース接続され
ている。また、出力端子ｎ３にはアンプ５２０の出力電
圧Ｖｏが現れる。このアンプ５２０の入出力間に抵抗ｒ
１，ｒ２を接続することにより、反転増幅器５３０を構
成することができる。この反転増幅器５３０は、２個を
１組として構成することによって、Ｘ軸，Ｙ軸，Ｚ軸の
各１軸成分検出用として用いることができる。

【００６１】次に、前記図７のアンプ５２０（２個１組
が１軸方向成分に相当する）を用いて構成される差動増
幅回路５１０の動作原理を、図８に基づいて説明する。

【００６２】図８は、本センサで用いる応力−電気信号
変換回路の基本構成を示す。図７のアンプ５２０は閉ル
ープ増幅器として構成したのに対して、図８では開ルー
プ増幅器として構成した場合の例である。この図８の回
路が２個１組として構成されることにより、１軸方向成
分の差動増幅回路５１０が構成される。

【００６３】４１１，４１２は、図７のアンプ５２０の
ｐＭＯＳトランジスタに対応する。従って、１軸方向成
分として構成する場合は、さらに、ｐＭＯＳトランジス
タ４１３，４１４を用いた同様な回路を付加する。

【００６４】Ｖd は、ｐＭＯＳトランジスタ４１１，４
１２により生じる出力オフセットをなくすために印加さ
れる補正電圧の働きをするゲート差動電圧である。Ｖcm
b は、ｐＭＯＳトランジスタ４１１，４１２に、ｐ型反
転層を形成するための同相ゲートバイアス電圧を設定す
る電源である。この場合、同相ゲートバイアス電圧Ｖcm
b は、ｐ型反転層への垂直電界を変化させ、同時に、増
幅器の動作点も変化させるので、ピエゾ抵抗係数πや回
路パラメータ等が変わり、全体としてセンサ感度を変化
させる。

【００６５】以下、図８に示す回路の動作原理について
説明する。

【００６６】本等価回路では、応力σin1 による伝導度
の変調を考慮して、電流源ｇｍｍσin1 を新たに設け
る。この場合、電流源ｇｍｍσin1 が応力によって制御
されていることから、ｐＭＯＳトランジスタ４１１の応
力に対する機械的トランスコンダクタンスｇｍｍを比例
定数としている。

【００６７】一方、通常のＭＯＳＦＥＴの小信号等価回
路では、電流源はｇｍと入力電圧との積で表わされる。
本回路では、応力σin1 の入力によりｐＭＯＳトランジ
スタ４１１のソース電位ｖが変化し、ゲートソース間電
圧Ｖｇｓを変化させるので、電流源をｇｍｖとして表わ
す。

【００６８】従って、ドレイン電流ｉd1としては、通常
の電流源ｇｍｖと、応力による電流源ｇｍｍσin1 との
和として表わすことができる。

【００６９】同様に、ｐＭＯＳトランジスタ４１２の場
合には、ドレイン電流ｉd2として、電流源ｇｍｖと、電
流源ｇｍｍσin2 との和として表わすことができる。

【００７０】また、ｎＭＯＳトランジスタ３１３を流れ
るドレイン電流をｉd3とし、ｎＭＯＳトランジスタ３１
５を流れるドレイン電流をｉd4とする。これらｎＭＯＳ
トランジスタ３１３，３１５の電流源をｇｍｌｖ２とし
て表わす。なお、ｐＭＯＳトランジスタ４１１，４１２
の基板効果は無視するものとする。

【００７１】そして、ｐＭＯＳトランジスタ４１１，４
１２と、ｎＭＯＳトランジスタ３１３，３１５との全て
が飽和領域であるとすると、ｐＭＯＳトランジスタ４１
１，４１２のドレイン電流ｉd1，ｉd2の変化は、応力σ
in1 ，σin2 による変化分と、ソース電圧ｖによる変化
分との和となり、下記の式（１）（２）で表わされる。

【００７２】

【数１】

【００７３】

【数２】

【００７４】また、電流源が理想的であるとすると、式
（３）が成り立つ。

【００７５】

【数３】

【００７６】式（１）〜（３）を、ドレイン電流ｉd1，
ｉd2について解くと、式（４）で表わされる。

【００７７】

【数４】

【００７８】ｐＭＯＳトランジスタ４１１の電流変化
は、低インピーダンスのｎＭＯＳトランジスタ３１３の
ドレイン電流の変化と等しく、カレントミラーを構成し
ているｎＭＯＳトランジスタ３１５にも電流変化を与え
る。各電流の関係は、式（５）となる。

【００７９】

【数５】

【００８０】そして、出力端子３５０に流れ込む電流
は、式（６）で表わされる。

【００８１】

【数６】

【００８２】出力端子３５０には、ｐＭＯＳトランジス
タ４１２と、ｎＭＯＳトランジスタ３１５とのドレイン
コンダクタンスが負荷になっているので、差動増幅器の
出力電圧は、

【００８３】

【数７】

【００８４】となる。これにより、ｐＭＯＳトランジス
タ３０５、ｎＭＯＳトランジスタ３１７より形成したソ
ースフォロワにこの電圧を入力すれば、電圧利得１倍で
あるので、低出力インピーダンスの出力端子に同じ電圧
を得られる。応力σin1 ，σin2 の差動信号（＝σin1
−σin2 ）に比例した出力電圧Ｖout を得られる。

【００８５】ここで、応力σに対する機械的トランスコ
ンダクタンスｇｍｍについて考える。

【００８６】πとσとを各々電流の方向を考慮した場合
の反転層のピエゾ抵抗係数、反転層に加わる応力である
とし、移動度以外の応力による変化を無視できるとする
と、飽和領域で動作しているｐＭＯＳトランジスタ４１
１，４１２のドレイン電流ＩD （＝ｉd1，ｉd2）は、式
（８）のように表わされる。ＩDoは、応力入力がゼロの
場合のドレイン電流である。

【００８７】

【数８】

【００８８】ただし、μｎは応力がない状態でのＭＯＳ
ＦＥＴのキャリア移動度、ＣoxはＭＯＳＦＥＴのゲート
容量、Ｗはゲート幅、Ｌはゲート長、ＶT は閾値電圧で
ある。

【００８９】従って、ｐＭＯＳトランジスタ４１１，４
１２のｇｍｍは、

【００９０】

【数９】

【００９１】となる。これにより、ｇｍｍは、ドレイン
電流と、ピエゾ抵抗係数とに比例する。そして、式７か
ら、差動信号の出力電圧Ｖout への変換係数Ｔｄｍ（回
路の差動応力感度）は、

【００９２】

【数１０】

【００９３】となる。

【００９４】以上説明したように、図８に示す回路は、
電圧増幅器である差動増幅回路と構成が等しく、同相の
応力入力に対しては高い同相応力信号除去比をもつ（原
理的には、同相入力の場合、式７は零となり、同相応力
感度は零となる）。

【００９５】従って、加速度を検出している自軸以外の
他軸の加速度成分によって回路に入力される応力が同相
モードとなり、自軸の加速度成分によって回路に入力さ
れる応力が差動モードとなるようにｐＭＯＳトランジス
タ４１１〜４３４を、梁３上に配置することによって、
他軸と自軸の感度比（他軸感度）は検出回路の同相応力
信号除去比の逆数となる。

【００９６】なお、差動増幅回路における入力トランジ
スタ（ひずみ検出素子）としては、ｐチャンネルＭＯＳ
ＦＥＴに限るものではなく、バイポーラトランジスタ等
を用いてもよい。

【００９７】次に、他軸の加速度成分を除去して、加速
度が加わっている自軸方向の加速度成分のみを検出する
原理について説明する。ｐＭＯＳトランジスタ４１１〜
４１４の配設位置は、図６の梁３上の位置に対応する。

【００９８】（Ｘ，Ｙ軸方向の検出原理）Ｘ軸方向の検
出原理について説明する。ここでは、ｐＭＯＳトランジ
スタ４１１とｐＭＯＳトランジスタ４１２とにより構成
される回路を例にとる。

【００９９】Ｘ軸方向（図中左方向）に加速度が加わっ
たとき、ｐＭＯＳトランジスタ４１１には−（マイナ
ス）の応力σin1 が加わり、ｐＭＯＳトランジスタ４１
２には＋（プラス）の応力σin2 が加わるため、式７の
（σin1 −σin2 ）は足し合わされる。この（σin1 −
σin2 ）に式１０の変換係数Ｔdmを掛けた値が出力電圧
として出力される。

【０１００】Ｚ軸方向（図中上方向）に加速度が加わっ
たとき、ｐＭＯＳトランジスタ４１１とｐＭＯＳトラン
ジスタ４１２とには、同一符号（−）で大きさの等しい
応力σin1 ，応力σin2 が加わるため、式７の（σin1
−σin2 ）は零となり、これにより出力電圧は零とな
る。同様な原理により、Ｙ軸方向も検出することができ
る。

【０１０１】（Ｚ軸方向の検出原理）Ｚ軸方向の検出原
理について説明する。ここでは、ｐＭＯＳトランジスタ
４３１とｐＭＯＳトランジスタ４３２とにより構成され
る回路を例にとる。

【０１０２】Ｘ軸方向（図中左方向）に加速度が加わっ
たとき、ｐＭＯＳトランジスタ４３１とｐＭＯＳトラン
ジスタ４３２とには、同一符号（−）で大きさの等しい
応力σin1 ，応力σin2 が加わるため、式７の（σin1
−σin2 ）は零となり、これにより出力電圧は零とな
る。また、Ｙ軸方向でも同様に、同一符号（＋）で等し
い応力が加わるため零となり、出力も零となる。

【０１０３】Ｚ軸方向（図中上方向）に加速度が加わっ
たとき、ｐＭＯＳトランジスタ４３１には＋（プラス）
の応力σin1 が加わり、ｐＭＯＳトランジスタ４３２に
は−（マイナス）の応力σin2 が加わるため、式７の
（σin1 −σin2 ）は足し合わされ、出力電圧が得られ
る。

【０１０４】従って、加速度が加わっている自軸方向の
加速度成分のみを差動モードとして検出し、他軸の加速
度成分を同相モードとして検出することにより、他軸成
分を除去することができる。

【０１０５】次に、本加速度センサを試作して測定した
各種特性を、図９に基づいて説明する。ここでは、入力
周波数を５０Ｈｚ〜５ｋＨｚの間で変化させる加振機を
用いて測定した結果について述べる。

【０１０６】（加速度検出特性と他軸感度との関係）図
９は、Ｚ軸方向へ加速度が加わった場合における各軸の
加速度成分の出力特性を示す。これにより、他軸となる
Ｘ，Ｙ軸の出力電圧を低く抑え、自軸となるＺ軸の出力
電圧を加速度に比例した値とすることができる。

【０１０７】本センサの検出回路を電圧入力の差動増幅
器と考えた場合、同相電圧信号除去比の測定結果の逆数
は、０．００２（０．２％）となる。これにより、入力
が応力の場合にも、同相応力信号に対する感度は、差動
信号に対して０．００２倍程度になると予想される。し
かし、試作したセンサ素子において、Ｚ軸方向に加速度
を入力した場合の同相応力感度（Ｘ、Ｙ軸成分出力）と
差動応力感度（Ｚ軸成分検出出力）との比は、０．０２
８（２．８％）となる。この値は上記０．２％と比べて
一桁程度大きい。このことは、センサ製作時に発生する
構造の非対称誤差によって生じる応力のアンバランスが
約２．８％あったことを示している。製作誤差の大きさ
は通常数％あると考えられ、同相応力信号に対して感度
の大きさはほとんど製作誤差の大きさで決定されている
と考えられる。全ての軸方向に対してセンサ感度が同じ
であれば、２．８％がそのまま他軸感度になるが、本セ
ンサの場合、Ｘ，Ｙ軸感度とＺ軸感度とが異なるので、
他軸感度の関係はやや複雑になる。

【０１０８】試作したセンサ素子の各軸検出回路の検出
感度、他軸感度を表１に示す。

【０１０９】

【表１】

【０１１０】Ｚ軸の加速度成分に対して梁部に発生する
応力は、Ｘ，Ｙ軸成分の場合の１０倍程度であるので、
Ｘ，Ｙ軸感度はＺ軸感度の１０％程度になっている。こ
のため、Ｘ，Ｙ軸検出回路には、Ｚ軸の加速度成分によ
って１０倍近く大きい同相応力が入力され、他軸感度が
１０倍程度大きくなってしまう（約２５％）。

【０１１１】この感度差の違いは、Ｘ，Ｙ軸加速度成分
によって発生する応力をＺ軸加速度成分の場合と同等に
なるまで高めれば解決するが、重り部２の下部にガラス
を接合する等の作業が必要となる。また、その他の解決
手法としては、本センサからの出力信号をマイクロプロ
セッサによって演算処理したり、アナログ回路による補
正信号処理等を行うことによって、他軸感度による誤差
出力を打ち消すことが可能である。

【０１１２】（システム構成）次に、加速度センサに補
償回路を付加したシステム構成例を、図１０〜図１３に
基づいて説明する。

【０１１３】図１０は、図７に示したアンプ５２０を有
する反転増幅器５３０を２個（１軸方向成分検出用）用
いて構成した場合のシステム構成例である。反転増幅器
５３０の出力電圧Ｖｏ１，Ｖｏ２は、クロス結合スイッ
チ回路５５０、ローパスフィルタ回路５６０を介して、
制御部６００に入力される。

【０１１４】クロス結合スイッチ回路５５０は、両方の
アンプ５２０からの出力電圧Ｖｏ１，Ｖｏ２を同期検波
して変調されていた信号を復調し、低周波ノイズを高周
波に変調する。ローパスフィルタ回路５６０は、アンプ
５２０や信号線で発生した高周波に変調されたノイズを
除去する。

【０１１５】制御部６００は、出力電圧Ｖｏ１，Ｖｏ２
に基づいて、オフセット補償用のオフセット電圧Ｖｉ
１，Ｖｉ２や、温度補償用の電圧Ｖ_GSCCを作成し、これ
ら補償用の信号Ｖｉ１，Ｖｉ２，Ｖ_GSCCは、反転増幅器
５３０にフィードバックされることにより、負帰還の制
御が行われる。なお、Ｖkcは、クロス結合スイッチ回路
５５０で信号を復調する場合に同期検波を行うためのク
ロック信号である。

【０１１６】図１１は、制御部６００内部の構成を示
す。６０１は、システム全体の制御を司るＣＰＵであ
る。６０２は、本発明に係るオフセット補償制御プログ
ラム６０２ａを記憶したＲＯＭである。なお、オフセッ
ト補償制御プログラム６０２ａは、別体として、フロッ
ピーディスク等に記憶させてもよい。６０３は、演算処
理を実行するための領域として用いられるＲＡＭであ
る。６０４は、書き替え可能なＥＰＲＯＭである。この
ＥＰＲＯＭ６０４には、オフセット補償データ６０４ａ
が記憶されている。６０５はＡ／Ｄ変換器であり、６０
６はＤ／Ａ変換器である。また、この制御部６００は、
温度補償を行うために温度センサ５７０の出力信号Ｔが
入力される。この温度センサ５７０は、前記図６の支持
体１内に設置されている。

【０１１７】図１２および図１３は、反転増幅器５３０
を用いた負帰還の原理を示す。

【０１１８】図１２は、図７の反転増幅器５３０を用い
た負帰還回路の原理を示す。ｎ１，ｎ２は入力端子、ｎ
３は出力端子である。今、加速度センサに作用する応力
によって、アンプ５２０の入力端子ｎ１とｎ２との間に
オフセット電圧Ｖstr が発生するものとする。これによ
り、入力電圧Ｖｉは、

【０１１９】

【数１１】

【０１２０】となる。また、反転増幅器５３０の帰還利
得をＡNFB とし、アンプ５２０の開ループ利得をＡｏと
すると、帰還利得ＡNFB は、

【０１２１】

【数１２】

【０１２２】

【数１３】

【０１２３】

【数１４】

【０１２４】となる。この反転増幅器５３０の出力電圧
Ｖｏは、帰還利得ＡNFB と、差動の応力入力によって発
生するオフセット電圧Ｖstr との積となり、

【０１２５】

【数１５】

【０１２６】として表わすことができる。

【０１２７】また、出力電圧Ｖｏはオフセット電圧Ｖst
r が応力に関係することから、

【０１２８】

【数１６】

【０１２９】となる。ここで、Ｉｏは、前記図７で示し
た差動段のバイアス電流である。この場合、増幅率は外
部帰還回路で決定されているので、オフセット電圧Ｖst
r と応力との間の比例定数が感度を決定する。歪み検出
素子が強反転状態にある場合、Ｖstr すなわち感度は、
バイアス電流Ｉｏの平方根に比例して増加する。バイア
ス電流Ｉｏは、閾値以上の領域で電流制御用のｎＭＯＳ
トランジスタ３２０のゲート電圧Ｖ_GSCCの２乗に比例す
るので、この応力によるオフセット電圧Ｖstr すなわち
感度は、

【０１３０】

【数１７】

【０１３１】に示すように、ゲート電圧Ｖ_GSCCに比例し
て変化する。βｓ、βｃｃは、それぞれ検出用、電流制
御用トランジスタのドレイン電流係数である。Ｖｔは、
ｎＭＯＳトランジスタ３２０の閾値電圧である。πは、
ｐＭＯＳトランジスタの反転層のピエゾ抵抗係数であ
る。この式１７により、帰還型の増幅器は電圧によって
その感度を線形に制御することが可能である。

【０１３２】図１３は、図１２の反転増幅器５３０と、
図１１の制御部６００との間での信号をやりとりを示
す。この図１３において、加速度によって加速度センサ
のひずみ検出素子に応力が加わると、Ａｏのアンプ５２
０に入力換算されたオフセット電圧Ｖstr が発生し、こ
のオフセット電圧Ｖstr が帰還利得ＡNFB 倍され、出力
電圧Ｖｏ＝Ｖstr ・ＡNFB として出力される。この出力
電圧Ｖｏの値は、加速度に比例して変化する。

【０１３３】そして、回路全体のオフセット電圧を、例
えば負帰還構成とした反転増幅器５３０の入力端子ｎ
１，ｎ２から入力することによって、オフセットを打ち
消すことができる。この場合、オフセット電圧に対する
アンプ出力の増幅率は帰還利得ＡNFB でほぼ一定となっ
ており、感度補正による増幅器自体の利得変動は無視す
ることができる。従って、帰還型の反転増幅器５３０か
らなる検出回路においては、その検出感度やオフセット
電圧が、製造工程に依存せず、常に電圧と線形関係で制
御を行うことが可能となる。

【０１３４】ここでいう回路全体のオフセット電圧と
は、負帰還増幅回路がもつオフセット電圧という意味で
あり、入力がない場合には、例えば電源が±２．５Ｖの
とき、出力電圧が０Ｖからどれだけずれているかという
意味である。本例では、制御部６００の演算によって出
力された値（Ｖｉ１）が、オフセット電圧補正用に用い
られる。また、感度ドリフトがある場合にはＶ_GSCCを用
いて補正する。

【０１３５】（センサ感度およびオフセット電圧の温度
依存性）次に、本発明の第２の実施の形態を、図１４〜
図１６に基づいて説明する。なお、第１の実施の形態と
同一部分についての説明は省略し、同一符号を付す。

【０１３６】本例は、反転増幅器５３０の温度補償につ
いての例である。反転増幅器５３０の温度補償を行う場
合は、温度情報を得るために、図１１に示すように、制
御部６００に温度センサ５７０からの温度信号Ｔを入力
する。温度センサ５７０としては、例えばポリシリコン
抵抗体を用いる。

【０１３７】図１１に示す制御部６００において温度補
償を行うときは、予め、加速度センサのオフセット、感
度の温度特性を打ち消すような補償電圧を測定してお
き、その補償電圧をＥＰＲＯＭ６０４内の補償データ６
０４ａとして記憶しておく。そして、その記憶された補
償データを実際に温度センサ５７０で測定した出力電圧
Ｔに対応させ、記憶された補償データに対応した値を出
力するようにＣＰＵ６０１はＤ／Ａコンバータ６０６に
命令を出して補償電圧を発生させる。このようにして発
生させた補償電圧を、オフセット電圧（Ｖｉ１、Ｖｉ
２）ならびに感度補正電圧（Ｖ_GSCC）として用い、反転
増幅器５３０の各入力端子に入力することによって、オ
フセットおよび感度のドリフトが打ち消され、温度補償
を行うことができる。なお、オフセット電圧のドリフト
とは、室温におけるオフセット電圧を基準点とし、温度
変化と共にどれだけオフセット電圧が変化したかを表わ
すものであり、温度Ｔ１からＴ２へ変化した場合のオフ
セット電圧の変化分△Ｖoff は、

【０１３８】

【数１８】

【０１３９】として表わすことができる。

【０１４０】ここで、温度補償制御の具体例について説
明する。

【０１４１】反転増幅器５１０の検出感度Ｖｓ、オフセ
ットＶoff は、補償電圧（Ｖin＝Ｖｉ１，Ｖｉ２、Ｖ
_GSCC）によって、

【０１４２】

【数１９】

【０１４３】

【数２０】

【０１４４】のように制御される。図１４（ａ）（ｂ）
は、そのセンサ特性の１例を示す。

【０１４５】これにより、補正信号であるオフセット電
圧（Ｖin＝Ｖｉ１，Ｖｉ２、Ｖ_GSCC）は、

【０１４６】

【数２１】

【０１４７】

【数２２】

【０１４８】ただし、ｋs ，ｋo は傾きの係数となる。

【０１４９】式２１、式２２の関係から、温度によって
検出感度Ｖｓ、オフセットＶoff が変動しても、その変
動に合わせてオフセット電圧（Ｖin＝Ｖｉ１，Ｖｉ２、
Ｖ_GSCC）を変化させれば、それらの値を一定に保つこと
ができる。

【０１５０】また、式２１において、検出感度Ｖｓは温
度Ｔに対してほぼ線形的に変化し、係数ｋs も温度Ｔに
対して線形的に減少する。従って、検出感度Ｖｓを温度
に対して一定に保つためには、Ｔの２乗に比例したオフ
セット電圧Ｖ_GSCCを反転増幅器５３０のｎＭＯＳトラン
ジスタ３２０のゲートに加えればよい。

【０１５１】式２２において、オフセットＶoff は温度
Ｔに比例して変化するが、係数ｋoは帰還利得ＡNFB の
ためほぼ一定と考えられる。従って、オフセットＶoff
を温度に対して一定に保つためには、Ｔに比例したオフ
セット電圧Ｖinを反転増幅器５３０の入力端子に加えれ
ばよい。

【０１５２】図１１に示すＥＰＲＯＭ６０４には、式２
１〜式２２に示す関係の値がオフセット補償データ６０
４ａとして格納される。すなわち、このオフセット補償
データ６０４ａには、式２１、式２２に示す温度Ｔと補
償電圧（Ｖin＝Ｖｉ１，Ｖｉ２、Ｖ_GSCC）との関係をセ
ンサ毎に調べたデータが記憶される。

【０１５３】また、ＲＯＭ６０２ａには、式２１〜式２
２に示す式を演算処理するための補償制御プログラム６
０２ａが記録されている。

【０１５４】そして、実際の温度制御を行う場合は、Ｃ
ＰＵ６０１は、ある周期で温度センサ５７０の出力値を
Ａ／Ｄコンバータ６０５を介して検出し、その検出した
温度Ｔに対応したパラメータｋs ，ｋo ，Ｖs ，Ｖoff
をＥＰＲＯＭ６０４の補償データ６０４ａから読み出
す。そして、その読み出した値と温度Ｔとを用いて、式
２１〜式２２に従った演算処理を行うことにより、オフ
セット電圧（Ｖin＝Ｖｉ１，Ｖｉ２、Ｖ_GSCC）を算出す
る。このようにして算出した値は、Ｄ／Ａコンバータ６
０５を介して制御部６００から出力され、反転増幅器５
３０の各入力端子に印加される。このようにしてオフセ
ットならびに感度の温度補償を行うことができる。

【０１５５】図１５は、室温（３０℃）からの各温度に
対する、感度、および、図７のアンプ５２０の電圧利得
の温度係数ＴＣＳ（Ｔemperature Ｃoefficient of Ｓ
ensitivity）、ＴＣＧ（Ｔemperature Ｃoefficient o
f Ｇain ）を示す。この場合、温度係数ＴＣＳは、

【０１５６】

【数２３】

【０１５７】Ｔ：測定温度Ｓ30：３０℃における感度として求めることができる。この図１５から、温度上昇
による感度の低下が線形（温度係数が一定）であること
がわかる。

【０１５８】図１６は、補償回路７００をアナログ回路
により最も単純に構成したハード的な補償回路の１例で
ある。この補償回路７００は、温度センサ５７０からの
温度情報を増幅して出力電圧Ｖｔを出力するアンプ７１
０と、増幅度Ｘのアンプ（二乗器）７２０と、増幅度Ａ
のアンプ７３０とを備えている。この補償回路７００に
おいて制御部６００によるデジタル方式の制御を用いな
くてもある程度正確な１次近似の温度ドリフト補正が可
能となる。

【０１５９】そして、補償出力値であるオフセット電圧
（Ｖin＝Ｖｉ１，Ｖｉ２、Ｖ_GSCC）は、

【０１６０】

【数２４】

【０１６１】

【数２５】

【０１６２】ただし、Ｘｏ、Ａｏはセンサを動作させる
ためのバイアス電圧Ｘ，Ａは比例定数（回路の利得）となる。

【０１６３】そこで、加速度センサの感度が一定となる
ように、Ｖ_GSCCを補償回路７００において発生させるこ
とによって、感度の温度による変化を補償することがで
きる。

【０１６４】また、温度上昇によるオフセット電圧ドリ
フトも線形であり、この電圧ドリフトに相当する電圧
（Ｖｉ１、Ｖｉ２）を補償回路７００によって発生させ
ることによって、オフセット電圧の温度ドリフトを補償
することができる。

【０１６５】（スイッチ切り替え機構）次に、本発明の
第３の実施の形態を、図７および図１７に基づいて説明
する。なお、前述した第１，２の実施の形態と同一部分
についての説明は省略し、同一符号を付す。

【０１６６】本例は、図７の反転増幅器５３０における
スイッチ切り替え機構についての例である。

【０１６７】図７において、アナログスイッチであるス
イッチ３５０，３５１，３５２，３５３，３５４，３５
５と、スイッチ３６０，３６１，３６２，３６３，３６
４，３６５とは、図４および図１１に示す制御部６００
からのクロック信号Ｖkcの入力に基づいて、交互に切り
替えることができる。このような切り替えによって、ひ
ずみ検出素子であるｐＭＯＳトランジスタ４１１，４１
２のスイッチ接続状態を切り替えることができる。

【０１６８】図１７は、スイッチ３５０〜３５５、スイ
ッチ３６０〜３６５の構成例を示す。これらスイッチ
は、一般的なＣＭＯＳトランスミッションゲートの構成
からなっている。今、ｎＭＯＳトランジスタに、クロッ
ク“ハイレベル”が加えられるとスイッチはオンとな
り、また、クロック“ローレベル”が加えられると、ス
イッチはオフとなる。

【０１６９】また、ダミースイッチ３７１，３７２は、
常にオンされた同一形状のスイッチであり、カスケード
トランジスタのゲートを適切な電圧でバイアスするため
のバイアス回路に含まれる。

【０１７０】そして、例えば、クロック信号Ｖkcがハイ
レベルのときは、スイッチ３５２，３５３，３５４，３
５５が導通し、クロック信号Ｖkcがローレベルのとき
は、スイッチ３６２，３６３，３６４，３６５が導通す
る。また、安定した負帰還をかけるために、ｐＭＯＳト
ランジスタ４１１，４１２のゲート端子もクロック信号
Ｖkcにより切り替え、ハイレベルのときはスイッチ３５
０，３５１が導通し、ローレベルのときはスイッチ３６
０，３６１が導通する。

【０１７１】このようなスイッチの切り替えにより、図
１０に示す出力電圧Ｖｏ１，Ｖｏ２はクロック周波数の
奇数次高調波に変調され、式１６に従った振幅で出力さ
れる。図１０において、出力電圧Ｖｏ１，Ｖｏ２は、ク
ロス結合スイッチ回路５５０に同期検波されて復調され
る。この復調操作により変調されていた信号はベースバ
ンドに戻る一方で、ひずみ検出素子以外の増幅回路や帰
還抵抗を含む反転増幅器５３０、信号線内で発生する低
周波ノイズが高周波に変調され、その変調されたノイズ
は後段のローパスフィルタ回路５６０において除去され
る。

【０１７２】このようなスイッチ機構を実現することに
より、通常の演算増幅器と全く同様に安定して負帰還を
かけることができる。また、応力が加えられるＭＯＳト
ランジスタを入力としたカスコード型で、ＡＢ級出力段
を接続することにより、利得を一段と向上させることが
でき、負帰還回路の精度を向上させることができる。

【０１７３】以下、具体例を、図１８〜図２２に基づい
て説明する。

【０１７４】（具体例１）図１８は、図１０および図１
１のシステム構成において、帰還抵抗比を変えて利得を
変化させた場合の反転増幅器５１０の感度特性を示す。
２本のグラフともに、閉ループ回路の負帰還量（バイア
ス電流制御用のゲート電圧Ｖ_GSCC＝１，２Ｖ）のみを変
えて測定した。これにより、式１６に従って大きなＶ
_GSCCでは、より大きな感度を得ることができる。

【０１７５】（具体例２）図１９は、図７に示すバイア
ス電流Ｉｏの制御用のゲート電圧Ｖ_GSCCと、加速度セン
サの検出感度との関係を示す。電流制御用のｎＭＯＳト
ランジスタ３２０の閾値電圧は０．８Ｖとする。この場
合、０．８Ｖ〜２．４Ｖの範囲では、検出感度がＶ_GSCC
に比例した関係にある。これにより、検出感度は、Ｖ
_GSCCによって線形的に制御することが可能となる。

【０１７６】（具体例３）図２０は、感度およびオフセ
ット電圧の温度に対するドリフトを示す。感度ドリフト
は、反転増幅器５３０の入力端子に補償電圧をかけない
場合は、波形Ａに示すように、温度の上昇と共に感度が
変動する。これに対して、適切な補償電圧をＶ_GSCCとし
て加えた場合は、波形Ｃに示すように感度ドリフトを抑
制することができる。波形Ｂは、出力端子のオフセット
ドリフトを打ち消すために、反転増幅器５３０の入力端
子に加えた電圧値である。

【０１７７】（具体例４）図２１、図２２は、図１０の
システムにおけるチョッパ技術を用いたノイズ低減効果
の例を示す。測定方法は、クロス結合スイッチ回路５５
０の切り替えを、反転増幅器５３０のトランジスタ切り
替え用のクロックと同期して行うことにより、出力信号
を検波した。

【０１７８】図２１は、クロック入力をオフ、すなわち
チョッパ効果がない場合におけるシステムの出力信号の
ノイズスペクトルである。一方、図２２は、クロック周
波数１０ＫＨｚでシステムをチョッパ動作させた場合に
おけるシステムの出力信号のノイズスペクトルである。
チョッパ効果により、図２１に比べて、１／ｆノイズが
およそ半分以下に低減されている。また、信号線に混入
していたハム（６０Ｈｚ）ノイズが変調され、信号帯域
から完全に除去されている。従って、本システムを採用
することにより、ノイズ低減によるセンサの分解能向上
を図ることができる。

【０１７９】次に、加速度センサの変形例を、図２３に
基づいて説明する。

【０１８０】図２３は、内側を重り部２とし、外側を支
持体１とした構造例である。各軸方向の梁３には、ｐＭ
ＯＳトランジスタ４１１〜４３４が配置されている。本
例においても、図７と同様な差動増幅回路を構成するこ
とにより、各軸方向の加速度成分を検出することができ
る。

【０１８１】

【発明の効果】以上説明したように、本発明によれば、
差動増幅回路の利得を負帰還処理により決定したので、
製造誤差による感度のばらつきを低減して安定化を図る
ことができ、また、温度による利得変化を低減して温度
特性の向上を図ることができる。

【０１８２】また、本発明によれば、補償回路からの補
償電圧を差動増幅回路の入力端子に入力するので、オフ
セット電圧、オフセット電圧ドリフトを補償することが
できる。

【０１８３】また、本発明によれば、補償回路からの補
償電圧を差動増幅回路の電流源の制御端子に入力するの
で、感度の温度による変化を制御して安定化を図ること
ができる。

【０１８４】また、本発明によれば、差動増幅回路のス
イッチ素子をクロックに同期して入れ替え、出力信号を
クロックに同期して対称に反転させて検波するようにし
たので、出力信号とノイズ成分とを分離することがで
き、低ノイズ化を図ることができる。

【０１８５】また、本発明によれば、梁上に配置された
複数個のひずみ検出素子を用いて、応力を電気的に増幅
して検出するので、従来の拡散抵抗を用いたブリッジ回
路に比べて出力信号レベルを大きくして、検出感度を大
きくとることができ、また、これによりブリッジ回路を
省略でき、増幅回路の負担を小さくできるため、消費電
力を抑えることが可能となる。

【０１８６】また、本発明によれば、差動増幅回路を用
いて、応力が加わる検出軸方向の加速度成分に対しては
差動モードとして出力し、他軸方向の加速度成分に対し
ては同相モードとして出力するようにしたので、検出軸
と他軸との感度比を大きくとることができる。

【０１８７】さらに、本発明によれば、差動増幅された
出力信号を用いているので、製造条件のばらつきによら
ず、オフセット出力、および、他軸感度を小さく抑える
ことができる。

【図面の簡単な説明】

【図１】第１の従来例である加速度センサの構造を示す
断面図である。

【図２】図１の加速度センサの平面図である。

【図３】Ｚ軸のブリッジ回路を示す回路図である。

【図４】（ａ）は第２の従来例を示す断面図、（ｂ）は
その平面図である。

【図５】本発明の第１の実施の形態である加速度センサ
の構造を示す斜視図である。

【図６】センサ部を構造を示す平面図である。

【図７】反転増幅器の電気的な配線を拡大して示す回路
図である。

【図８】基本回路の構成を示す回路図である。

【図９】加速度と出力電圧との関係を示す特性図であ
る。

【図１０】本発明のシステム構成を示すブロック図であ
る。

【図１１】制御部の内部構成を示すブロック図である。

【図１２】反転増幅器を示す回路図である。

【図１３】反転増幅器と制御部との信号のやりとりを示
すブロック図である。

【図１４】本発明の第２の実施の形態であるセンサの出
力特性を示す特性図である。

【図１５】温度上昇に対する感度の変化を示す特性図で
ある。

【図１６】アナログ回路による補償回路の１例を示す回
路図である。

【図１７】本発明の第３の実施の形態であるスイッチ素
子の基本構成を示す特性図である。

【図１８】増幅器利得と応力感度との関係を示す特性図
である。

【図１９】電流制御トランジスタのバイアスと加速度感
度との関係を示す特性図である。

【図２０】温度に対する感度およびオフセットのドリフ
トを示す特性図である。

【図２１】クロックがオフ時における差動増幅回路の出
力ノイズレベルを示す特性図である。

【図２２】クロックが１０ＫＨｚ時における差動増幅回
路の出力ノイズレベルを示す特性図である。

【図２３】加速度センサの変形例を示す平面図である。

【符号の説明】

５１０差動増幅回路５２０アンプ５３０反転増幅回路６００制御部７００補償回路

Claims

【特許請求の範囲】

【請求項１】固定された支持体と、可動自在とされた
重り部と、前記支持体と前記重り部とを接続した肉厚の
薄い梁とを有し、応力による前記梁のたわみを利用して加速度を測定する
集積化加速度センサであって、前記梁の応力集中部に配設され、該梁に加わる応力を検
出する複数個のひずみ検出素子と、前記支持体に配設された第１および第２の増幅回路を有
し、前記複数個のひずみ検出素子により出力された出力
値に対して、応力が加わる自軸方向成分に対しては差動
モードとして検出し、かつ、他軸方向成分に対しては同
相モードとして検出する差動増幅回路と、前記第１および第２の増幅回路の各出力信号に応答して
当該第１および第２の増幅回路の各々におけるオフセッ
トの補償を行うためのオフセット補償信号を作成し、当
該オフセット補償信号を当該第１および第２の増幅回路
の各対応する入力側に帰還するオフセット補償手段とを
具えたことを特徴とする集積化加速度センサ。
【請求項２】前記オフセット補償手段により作成した
前記オフセット補償信号を、前記第１および第２の増幅
回路の各々の入力端子に入力することを特徴とする請求
項１記載の集積化加速度センサ。
【請求項３】前記帰還処理の施された前記第１および
第２の増幅回路の各出力信号に対して、温度の補償を行
うための温度補償信号を作成する温度補償手段をさらに
具えたことを特徴とする請求項１又は２記載の集積化加
速度センサ。
【請求項４】前記温度補償手段により作成した前記温
度補償信号を、前記第１および第２の増幅回路の各電流
源の制御端子に入力することを特徴とする請求項３記載
の集積化加速度センサ。
【請求項５】前記第１および第２の増幅回路は、クロ
ックに同期して動作状態が切り替えられるスイッチ素子
をさらに具えたことを特徴とする請求項１〜４のいずれ
かに記載の集積化加速度センサ。
【請求項６】前記ひずみ検出素子は、ＭＯＳ型トラン
ジスタであることを特徴とする請求項１ないし５のいず
れかに記載の集積化加速度センサ。