JPH11149407A - メモリシステムおよび外部不揮発メモリの使用方法 - Google Patents
メモリシステムおよび外部不揮発メモリの使用方法Info
- Publication number
- JPH11149407A JPH11149407A JP31373797A JP31373797A JPH11149407A JP H11149407 A JPH11149407 A JP H11149407A JP 31373797 A JP31373797 A JP 31373797A JP 31373797 A JP31373797 A JP 31373797A JP H11149407 A JPH11149407 A JP H11149407A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- nonvolatile memory
- rom
- written
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 内部ＲＯＭ、外部不揮発メモリの何れのプロ
グラムによる動作モードによっても通常動作を実行する
ことでき、内部ＲＯＭ動作モード時でも外部不揮発メモ
リへ情報を書込むことができるメモリシステムおよび外
部不揮発メモリの使用方法を提供すること。 【解決手段】 内部にＲＯＭ１１２を備えたＣＰＵ１０
１と、ＣＰＵ１０１の外部に設けられる書換え可能なフ
ラッシュＲＯＭ１０３と、ＣＰＵ１０１内に設けられ、
ＲＯＭ１１２およびフラッシュＲＯＭ１０３内に記録さ
れたプログラムの何れか一方を選択してＣＰＵ１０１を
作動させるための抵抗１１３および内部／外部スイッチ
１１４からなる動作形態設定手段とを有し、ＣＰＵ１０
１がＲＯＭ１１２内のプログラムによって作動している
ときは、フラッシュＲＯＭ１０３に所定情報が書き込ま
れているか否かを検証し、フラッシュＲＯＭ１０３に所
定情報が書き込まれていないことが検証されたときは、
フラッシュＲＯＭ１０３に所定データを書込むことがで
きる。
グラムによる動作モードによっても通常動作を実行する
ことでき、内部ＲＯＭ動作モード時でも外部不揮発メモ
リへ情報を書込むことができるメモリシステムおよび外
部不揮発メモリの使用方法を提供すること。 【解決手段】 内部にＲＯＭ１１２を備えたＣＰＵ１０
１と、ＣＰＵ１０１の外部に設けられる書換え可能なフ
ラッシュＲＯＭ１０３と、ＣＰＵ１０１内に設けられ、
ＲＯＭ１１２およびフラッシュＲＯＭ１０３内に記録さ
れたプログラムの何れか一方を選択してＣＰＵ１０１を
作動させるための抵抗１１３および内部／外部スイッチ
１１４からなる動作形態設定手段とを有し、ＣＰＵ１０
１がＲＯＭ１１２内のプログラムによって作動している
ときは、フラッシュＲＯＭ１０３に所定情報が書き込ま
れているか否かを検証し、フラッシュＲＯＭ１０３に所
定情報が書き込まれていないことが検証されたときは、
フラッシュＲＯＭ１０３に所定データを書込むことがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵおよび該Ｃ
ＰＵ外部の書換え可能な不揮発メモリを備えたメモリシ
ステム、並びに、該メモリシステムにおける外部不揮発
メモリの使用方法に関する。
ＰＵ外部の書換え可能な不揮発メモリを備えたメモリシ
ステム、並びに、該メモリシステムにおける外部不揮発
メモリの使用方法に関する。
【０００２】
【従来の技術】従来のメモリシステムとしては、例えば
図４に示すようなものがある。同図のシステムは、ＣＰ
Ｕ４０１の外部に、書換え可能なプログラマブルＲＯＭ
としてフラッシュＲＯＭ４０３を備えた構成である。こ
のようなシステムにおいて、フラッシュＲＯＭ４０３を
使用する場合、該フラッシュＲＯＭ４０３に対してアド
レスバスおよびデータバスを引いて情報の書込みを行っ
た後、ＣＰＵ４０１のＲＯＭとして使用していた。
図４に示すようなものがある。同図のシステムは、ＣＰ
Ｕ４０１の外部に、書換え可能なプログラマブルＲＯＭ
としてフラッシュＲＯＭ４０３を備えた構成である。こ
のようなシステムにおいて、フラッシュＲＯＭ４０３を
使用する場合、該フラッシュＲＯＭ４０３に対してアド
レスバスおよびデータバスを引いて情報の書込みを行っ
た後、ＣＰＵ４０１のＲＯＭとして使用していた。
【０００３】
【発明が解決しようとする課題】このように、上記従来
のメモリシステムにおける外部不揮発メモリ（ＰＲＯ
Ｍ）の使用方法にあっては、フラッシュＲＯＭ４０３へ
の情報の書込みおよび情報の書換えは、フラッシュＲＯ
Ｍ４０３に対してアドレスバスおよびデータバスを接続
しないとできないという問題点があった。また、ＣＰＵ
４０１に内蔵ＲＯＭを備えて構成したとき内部ＲＯＭと
して扱う場合には、フラッシュＲＯＭ４０３へのインス
トールしか行えないといった問題点もあった。本発明
は、上記従来の問題点に鑑みてなされたものであって、
ＣＰＵ内部のＲＯＭおよび該ＣＰＵ外部の書換え可能な
不揮発メモリを備えたメモリシステムにおいて、ＣＰＵ
が内部ＲＯＭまたは外部不揮発メモリ内の何れのプログ
ラムによる動作モードによっても通常動作を実行するこ
とができ、内部ＲＯＭのプログラムによる動作モード時
でも外部不揮発メモリに対する情報書込みおよび情報書
換えを実行することできるメモリシステムおよび外部不
揮発メモリの使用方法を提供することを目的としてい
る。また、本発明は、ＣＰＵおよび該ＣＰＵ外部の書換
え可能な不揮発メモリを備えたメモリシステムにおい
て、不揮発メモリに対してアドレスバスおよびデータバ
スを接続することなく、不揮発メモリへの情報の書込み
および情報の書換えを実行することができる外部不揮発
メモリの使用方法を提供することを他の目的とする。
のメモリシステムにおける外部不揮発メモリ（ＰＲＯ
Ｍ）の使用方法にあっては、フラッシュＲＯＭ４０３へ
の情報の書込みおよび情報の書換えは、フラッシュＲＯ
Ｍ４０３に対してアドレスバスおよびデータバスを接続
しないとできないという問題点があった。また、ＣＰＵ
４０１に内蔵ＲＯＭを備えて構成したとき内部ＲＯＭと
して扱う場合には、フラッシュＲＯＭ４０３へのインス
トールしか行えないといった問題点もあった。本発明
は、上記従来の問題点に鑑みてなされたものであって、
ＣＰＵ内部のＲＯＭおよび該ＣＰＵ外部の書換え可能な
不揮発メモリを備えたメモリシステムにおいて、ＣＰＵ
が内部ＲＯＭまたは外部不揮発メモリ内の何れのプログ
ラムによる動作モードによっても通常動作を実行するこ
とができ、内部ＲＯＭのプログラムによる動作モード時
でも外部不揮発メモリに対する情報書込みおよび情報書
換えを実行することできるメモリシステムおよび外部不
揮発メモリの使用方法を提供することを目的としてい
る。また、本発明は、ＣＰＵおよび該ＣＰＵ外部の書換
え可能な不揮発メモリを備えたメモリシステムにおい
て、不揮発メモリに対してアドレスバスおよびデータバ
スを接続することなく、不揮発メモリへの情報の書込み
および情報の書換えを実行することができる外部不揮発
メモリの使用方法を提供することを他の目的とする。
【０００４】
【課題を解決するための手段】本発明の請求項１に係る
メモリシステムは、内部にＲＯＭを備えたＣＰＵと、前
記ＣＰＵの外部に設けられる書換え可能な不揮発メモリ
と、前記ＣＰＵ内に設けられ、前記ＲＯＭおよび前記不
揮発メモリ内に記録されたプログラムの何れか一方を選
択して前記ＣＰＵを作動させるための動作形態設定手段
とを有し、前記ＣＰＵが前記ＲＯＭ内のプログラムによ
って作動しているときは、前記不揮発メモリに所定情報
が書き込まれているか否かを検証し、前記不揮発メモリ
に所定情報が書き込まれていないことが検証されたとき
は、前記不揮発メモリに所定データを書込むことができ
るものである。また、請求項２に係わるメモリシステム
は、内部にＲＯＭを備えたＣＰＵと、前記ＣＰＵの外部
に設けられる書換え可能な不揮発メモリとを有し、前記
ＣＰＵは、現動作アドレスまたは該アドレスのコードに
基づいて前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモ
リ内に記録されたプログラムの何れか一方により作動し
ているかを検証し、前記ＲＯＭ内のプログラムによって
作動していることが検証されたときは、前記不揮発メモ
リに所定情報が書き込まれているか否かを検証し、前記
不揮発メモリに所定情報が書き込まれていないことが検
証されたときは、前記不揮発メモリに所定データを書込
むことができるものである。また、請求項３に係る外部
不揮発メモリの使用方法は、ＣＰＵ内部のＲＯＭと、前
記ＣＰＵ外部の書換え可能な不揮発メモリとを備えたメ
モリシステムにおける前記不揮発メモリの使用方法にお
いて、前記ＣＰＵの動作アドレスまたは該アドレスのコ
ード、或いは、所定入力信号に基づいて、前記ＣＰＵが
前記ＲＯＭおよび前記不揮発メモリ内に記録されたプロ
グラムの何れか一方によって作動しているかを検証する
動作検証ステップと、前記動作検証ステップの検証結果
により、前記ＣＰＵが前記ＲＯＭ内のプログラムによっ
て動作しているときは、前記不揮発メモリに所定情報が
書き込まれているか否かを検証する書込み検証ステップ
とを有するものである。さらに、請求項４に係る外部不
揮発メモリの使用方法は、請求項３に記載の外部不揮発
メモリの使用方法において、前記書込み検証ステップの
検証結果により、前記不揮発メモリに所定情報が書き込
まれていないときは、前記不揮発メモリに所定データを
書込む情報書込みステップを有するものである。
メモリシステムは、内部にＲＯＭを備えたＣＰＵと、前
記ＣＰＵの外部に設けられる書換え可能な不揮発メモリ
と、前記ＣＰＵ内に設けられ、前記ＲＯＭおよび前記不
揮発メモリ内に記録されたプログラムの何れか一方を選
択して前記ＣＰＵを作動させるための動作形態設定手段
とを有し、前記ＣＰＵが前記ＲＯＭ内のプログラムによ
って作動しているときは、前記不揮発メモリに所定情報
が書き込まれているか否かを検証し、前記不揮発メモリ
に所定情報が書き込まれていないことが検証されたとき
は、前記不揮発メモリに所定データを書込むことができ
るものである。また、請求項２に係わるメモリシステム
は、内部にＲＯＭを備えたＣＰＵと、前記ＣＰＵの外部
に設けられる書換え可能な不揮発メモリとを有し、前記
ＣＰＵは、現動作アドレスまたは該アドレスのコードに
基づいて前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモ
リ内に記録されたプログラムの何れか一方により作動し
ているかを検証し、前記ＲＯＭ内のプログラムによって
作動していることが検証されたときは、前記不揮発メモ
リに所定情報が書き込まれているか否かを検証し、前記
不揮発メモリに所定情報が書き込まれていないことが検
証されたときは、前記不揮発メモリに所定データを書込
むことができるものである。また、請求項３に係る外部
不揮発メモリの使用方法は、ＣＰＵ内部のＲＯＭと、前
記ＣＰＵ外部の書換え可能な不揮発メモリとを備えたメ
モリシステムにおける前記不揮発メモリの使用方法にお
いて、前記ＣＰＵの動作アドレスまたは該アドレスのコ
ード、或いは、所定入力信号に基づいて、前記ＣＰＵが
前記ＲＯＭおよび前記不揮発メモリ内に記録されたプロ
グラムの何れか一方によって作動しているかを検証する
動作検証ステップと、前記動作検証ステップの検証結果
により、前記ＣＰＵが前記ＲＯＭ内のプログラムによっ
て動作しているときは、前記不揮発メモリに所定情報が
書き込まれているか否かを検証する書込み検証ステップ
とを有するものである。さらに、請求項４に係る外部不
揮発メモリの使用方法は、請求項３に記載の外部不揮発
メモリの使用方法において、前記書込み検証ステップの
検証結果により、前記不揮発メモリに所定情報が書き込
まれていないときは、前記不揮発メモリに所定データを
書込む情報書込みステップを有するものである。
【０００５】請求項１、２、３および４に係るメモリシ
ステムおよび外部不揮発メモリの使用方法では、アドレ
スのコードに基づいて、ＣＰＵが内部ＲＯＭおよび外部
不揮発メモリ内に記録されたプログラムの何れか一方に
よって作動しているかを検証し（動作検証ステップ）、
検証の結果、ＣＰＵが内部ＲＯＭ内のプログラムによっ
て作動しているときは、外部不揮発メモリに所定情報が
書き込まれているか否かを検証し（書込み検証ステッ
プ）、書込み検証の結果、外部不揮発メモリに所定情報
が書き込まれていないときは、外部不揮発メモリに所定
情報を書込むことができる（情報書込みステップ）よう
にし、その後、内部ＲＯＭまたは外部不揮発メモリ内に
記録されたプログラムの何れか一方によってＣＰＵを作
動するようにしている。これにより、ＣＰＵが内部ＲＯ
Ｍ内のプログラムによる動作モードまたは外部不揮発メ
モリ内のプログラムによる動作モードによって通常動作
を実行することができ、また内部ＲＯＭのプログラムに
よる動作モード時でも、外部不揮発メモリに対する情報
書込みおよび情報書換えを実行することができる。ま
た、外部不揮発メモリに対してＤＭＡ等の外部アクセス
が可能な構成とすれば、外部不揮発メモリは一般のデー
タＲＯＭ等としても機能し得る。また、請求項５に係る
外部不揮発メモリの使用方法は、ＣＰＵと、前記ＣＰＵ
外部の書換え可能な不揮発メモリとを備えたメモリシス
テムにおける前記不揮発メモリの使用方法において、前
記ＣＰＵを作動させるための所定情報を前記ＣＰＵ外部
から伝送して前記ＣＰＵを介して前記不揮発メモリに書
込み、前記不揮発メモリに所定情報が書き込まれた後
は、該所定情報により前記ＣＰＵを作動させるものであ
る。請求項５に係る外部不揮発メモリの使用方法では、
ＣＰＵと、ＣＰＵ外部の書換え可能な不揮発メモリとを
備えた構成において、不揮発メモリに情報を書き込む場
合に、ＣＰＵを介して外部情報を不揮発メモリに書き込
む。これにより、不揮発メモリに対して直接アドレスバ
スおよびデータバスを接続することなく、不揮発メモリ
に情報を書き込むことができる。また、その後は、内部
にＲＯＭを備えたＣＰＵの代わりに、内部にＲＯＭのな
いＣＰＵでも動作可能となる。
ステムおよび外部不揮発メモリの使用方法では、アドレ
スのコードに基づいて、ＣＰＵが内部ＲＯＭおよび外部
不揮発メモリ内に記録されたプログラムの何れか一方に
よって作動しているかを検証し（動作検証ステップ）、
検証の結果、ＣＰＵが内部ＲＯＭ内のプログラムによっ
て作動しているときは、外部不揮発メモリに所定情報が
書き込まれているか否かを検証し（書込み検証ステッ
プ）、書込み検証の結果、外部不揮発メモリに所定情報
が書き込まれていないときは、外部不揮発メモリに所定
情報を書込むことができる（情報書込みステップ）よう
にし、その後、内部ＲＯＭまたは外部不揮発メモリ内に
記録されたプログラムの何れか一方によってＣＰＵを作
動するようにしている。これにより、ＣＰＵが内部ＲＯ
Ｍ内のプログラムによる動作モードまたは外部不揮発メ
モリ内のプログラムによる動作モードによって通常動作
を実行することができ、また内部ＲＯＭのプログラムに
よる動作モード時でも、外部不揮発メモリに対する情報
書込みおよび情報書換えを実行することができる。ま
た、外部不揮発メモリに対してＤＭＡ等の外部アクセス
が可能な構成とすれば、外部不揮発メモリは一般のデー
タＲＯＭ等としても機能し得る。また、請求項５に係る
外部不揮発メモリの使用方法は、ＣＰＵと、前記ＣＰＵ
外部の書換え可能な不揮発メモリとを備えたメモリシス
テムにおける前記不揮発メモリの使用方法において、前
記ＣＰＵを作動させるための所定情報を前記ＣＰＵ外部
から伝送して前記ＣＰＵを介して前記不揮発メモリに書
込み、前記不揮発メモリに所定情報が書き込まれた後
は、該所定情報により前記ＣＰＵを作動させるものであ
る。請求項５に係る外部不揮発メモリの使用方法では、
ＣＰＵと、ＣＰＵ外部の書換え可能な不揮発メモリとを
備えた構成において、不揮発メモリに情報を書き込む場
合に、ＣＰＵを介して外部情報を不揮発メモリに書き込
む。これにより、不揮発メモリに対して直接アドレスバ
スおよびデータバスを接続することなく、不揮発メモリ
に情報を書き込むことができる。また、その後は、内部
にＲＯＭを備えたＣＰＵの代わりに、内部にＲＯＭのな
いＣＰＵでも動作可能となる。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の一実施形態に係る
メモリシステムの構成図である。同図において、本実施
形態のメモリシステムは、ＣＰＵ１０１内部の内部ＲＯ
Ｍ１１２と、ＣＰＵ１０１外部の書換え可能な不揮発メ
モリとしてフラッシュＲＯＭ１０３とを備えたメモリシ
ステムである。また、ＣＰＵ１０１には、ＭＰＵ１１１
と、ＭＰＵ１１１が内部ＲＯＭ１１２およびフラッシュ
ＲＯＭ１０３内に記憶されたプログラムの何れか一方に
よって作動されるかを設定する動作形態設定手段とし
て、端子ＥＡ＃に対して、電源電圧ＶＣＣにプルアップ
された抵抗１１３および他端を０Ｖに接続した内部／外
部スイッチ１１４とを接続した構成を備えている。すな
わち、内部／外部スイッチ１１４がオン状態に設定され
ると、端子ＥＡ＃は”Ｌ”レベルとなって、外部のフラ
ッシュＲＯＭ１０３内のプログラムによって動作を開始
し、また、内部／外部スイッチ１１４がオフ状態に設定
されると、端子ＥＡ＃は”Ｈ”レベルとなって、内蔵の
内部ＲＯＭ１１２内のプログラムによって動作を開始す
ることとなる。ＣＰＵ１０１は、ＭＰＵ１１１が内部Ｒ
ＯＭ１１２内のプログラムによって作動しているとき
は、フラッシュＲＯＭ１０３に所定情報が書き込まれて
いるか否かを検証し、該書込み検証の結果、フラッシュ
ＲＯＭ１０３に所定情報が書き込まれていないときに
は、フラッシュＲＯＭ１０３に所定データを書込むこと
ができるようにする。
を参照して説明する。図１は本発明の一実施形態に係る
メモリシステムの構成図である。同図において、本実施
形態のメモリシステムは、ＣＰＵ１０１内部の内部ＲＯ
Ｍ１１２と、ＣＰＵ１０１外部の書換え可能な不揮発メ
モリとしてフラッシュＲＯＭ１０３とを備えたメモリシ
ステムである。また、ＣＰＵ１０１には、ＭＰＵ１１１
と、ＭＰＵ１１１が内部ＲＯＭ１１２およびフラッシュ
ＲＯＭ１０３内に記憶されたプログラムの何れか一方に
よって作動されるかを設定する動作形態設定手段とし
て、端子ＥＡ＃に対して、電源電圧ＶＣＣにプルアップ
された抵抗１１３および他端を０Ｖに接続した内部／外
部スイッチ１１４とを接続した構成を備えている。すな
わち、内部／外部スイッチ１１４がオン状態に設定され
ると、端子ＥＡ＃は”Ｌ”レベルとなって、外部のフラ
ッシュＲＯＭ１０３内のプログラムによって動作を開始
し、また、内部／外部スイッチ１１４がオフ状態に設定
されると、端子ＥＡ＃は”Ｈ”レベルとなって、内蔵の
内部ＲＯＭ１１２内のプログラムによって動作を開始す
ることとなる。ＣＰＵ１０１は、ＭＰＵ１１１が内部Ｒ
ＯＭ１１２内のプログラムによって作動しているとき
は、フラッシュＲＯＭ１０３に所定情報が書き込まれて
いるか否かを検証し、該書込み検証の結果、フラッシュ
ＲＯＭ１０３に所定情報が書き込まれていないときに
は、フラッシュＲＯＭ１０３に所定データを書込むこと
ができるようにする。
【０００７】このような本実施形態のメモリシステムに
おけるフラッシュＲＯＭ１０３の使用方法について、図
２に示すフローチャートを参照して詳細に説明する。ま
ず、ステップＳ２０１（動作検証ステップ）では、アド
レスのコードより、ＣＰＵ１０１が現在、内部ＲＯＭ１
１２およびフラッシュＲＯＭ１０３内のプログラムの何
れか一方によって作動しているか（動作モード）を判別
する。尚、内部ＲＯＭ１１２およびフラッシュＲＯＭ１
０３内のプログラムが、同一アドレスに同一コードのプ
ログラムとして記憶される場合には、所定のアドレスに
内部ＲＯＭ１１２とフラッシュＲＯＭ１０３とで異なる
コードを入れておき、該コードに基づいて判別する。ス
テップＳ２０１の動作検証の結果、ＣＰＵ１０１が内部
ＲＯＭ１１２のプログラムによって作動しているとき
は、ステップＳ２０２に進み、フラッシュＲＯＭ１０３
に所定情報が書き込まれているか否かを検証する（書込
み検証ステップ）。書込み検証は、例えば、図２のよう
に、フラッシュＲＯＭ１０３がインストールされている
か否かのチェックを行うのであれば、予め、所定アドレ
スにチェックコード用を用意しておき、該アドレスの内
容を読み出してインストール済みを示すコードか否かの
チェックを行うようにすればよい。また他方では、ステ
ップＳ２０１の動作検証の結果、ＣＰＵ１０１がフラッ
シュＲＯＭ１０３のプログラムによって作動していると
きは、ステップＳ２０３に進み、そのままフラッシュＲ
ＯＭ１０３のプログラムによる動作モードで通常動作を
実行する。また、上記ステップＳ２０２の書込み検証の
結果、フラッシュＲＯＭ１０３がインストールされてい
る場合には、ステップＳ２０５に進んで、フラッシュＲ
ＯＭ１０３のプログラムによる動作モード又は内部ＲＯ
Ｍによる通常動作を実行する。内部ＲＯＭによる通常動
作では、フラッシュＲＯＭ１０３への再インストールの
処理をすることも可能である。また他方で、ステップＳ
２０２の書込み検証の結果、フラッシュＲＯＭ１０３が
インストールされていない（所定情報が書き込まれてい
ない）場合には、ステップＳ２０４に進んで、内部ＲＯ
Ｍ１１２のプログラムによる動作モードによって通常動
作を実行する（ステップＳ２０４）。尚、この通常動作
には、フラッシュＲＯＭ１０３へのインストールの処理
をすることも可能である。但し、フラッシュＲＯＭ１０
３への所定情報の書込み（情報書込みステップ）は、必
ず行うものではなく、その時の状況に応じて情報書込み
ステップを行うか否かを判断すればよい。以上のように
本実施形態のメモリシステムでは、ＣＰＵ１０１が内部
ＲＯＭ１１２内のプログラムによる動作モードまたはフ
ラッシュＲＯＭ１０３内のプログラムによる動作モード
によって通常動作を実行することができ、また内部ＲＯ
Ｍ１１２のプログラムによる動作モード時では、フラッ
シュＲＯＭ１０３に対する情報書込みおよび情報書換え
を実行することができる。また、フラッシュＲＯＭ１０
３に対してＤＭＡ等の外部アクセスが可能な構成とすれ
ば、フラッシュＲＯＭ１０３は一般のデータＲＯＭ等と
しても機能することとなり、外部に情報を持ったシステ
ム、すなわち共有データを備えたシステムも実現でき
る。また、本実施形態では、内部ＲＯＭとフラッシュＲ
ＯＭが１つの場合を説明したが、２つ以上あっても他の
不揮発メモリがあっても同様に機能することができる。
おけるフラッシュＲＯＭ１０３の使用方法について、図
２に示すフローチャートを参照して詳細に説明する。ま
ず、ステップＳ２０１（動作検証ステップ）では、アド
レスのコードより、ＣＰＵ１０１が現在、内部ＲＯＭ１
１２およびフラッシュＲＯＭ１０３内のプログラムの何
れか一方によって作動しているか（動作モード）を判別
する。尚、内部ＲＯＭ１１２およびフラッシュＲＯＭ１
０３内のプログラムが、同一アドレスに同一コードのプ
ログラムとして記憶される場合には、所定のアドレスに
内部ＲＯＭ１１２とフラッシュＲＯＭ１０３とで異なる
コードを入れておき、該コードに基づいて判別する。ス
テップＳ２０１の動作検証の結果、ＣＰＵ１０１が内部
ＲＯＭ１１２のプログラムによって作動しているとき
は、ステップＳ２０２に進み、フラッシュＲＯＭ１０３
に所定情報が書き込まれているか否かを検証する（書込
み検証ステップ）。書込み検証は、例えば、図２のよう
に、フラッシュＲＯＭ１０３がインストールされている
か否かのチェックを行うのであれば、予め、所定アドレ
スにチェックコード用を用意しておき、該アドレスの内
容を読み出してインストール済みを示すコードか否かの
チェックを行うようにすればよい。また他方では、ステ
ップＳ２０１の動作検証の結果、ＣＰＵ１０１がフラッ
シュＲＯＭ１０３のプログラムによって作動していると
きは、ステップＳ２０３に進み、そのままフラッシュＲ
ＯＭ１０３のプログラムによる動作モードで通常動作を
実行する。また、上記ステップＳ２０２の書込み検証の
結果、フラッシュＲＯＭ１０３がインストールされてい
る場合には、ステップＳ２０５に進んで、フラッシュＲ
ＯＭ１０３のプログラムによる動作モード又は内部ＲＯ
Ｍによる通常動作を実行する。内部ＲＯＭによる通常動
作では、フラッシュＲＯＭ１０３への再インストールの
処理をすることも可能である。また他方で、ステップＳ
２０２の書込み検証の結果、フラッシュＲＯＭ１０３が
インストールされていない（所定情報が書き込まれてい
ない）場合には、ステップＳ２０４に進んで、内部ＲＯ
Ｍ１１２のプログラムによる動作モードによって通常動
作を実行する（ステップＳ２０４）。尚、この通常動作
には、フラッシュＲＯＭ１０３へのインストールの処理
をすることも可能である。但し、フラッシュＲＯＭ１０
３への所定情報の書込み（情報書込みステップ）は、必
ず行うものではなく、その時の状況に応じて情報書込み
ステップを行うか否かを判断すればよい。以上のように
本実施形態のメモリシステムでは、ＣＰＵ１０１が内部
ＲＯＭ１１２内のプログラムによる動作モードまたはフ
ラッシュＲＯＭ１０３内のプログラムによる動作モード
によって通常動作を実行することができ、また内部ＲＯ
Ｍ１１２のプログラムによる動作モード時では、フラッ
シュＲＯＭ１０３に対する情報書込みおよび情報書換え
を実行することができる。また、フラッシュＲＯＭ１０
３に対してＤＭＡ等の外部アクセスが可能な構成とすれ
ば、フラッシュＲＯＭ１０３は一般のデータＲＯＭ等と
しても機能することとなり、外部に情報を持ったシステ
ム、すなわち共有データを備えたシステムも実現でき
る。また、本実施形態では、内部ＲＯＭとフラッシュＲ
ＯＭが１つの場合を説明したが、２つ以上あっても他の
不揮発メモリがあっても同様に機能することができる。
【０００８】さらに、図３を参照してフラッシュＲＯＭ
への情報の書き込みについて説明する。同図におけるメ
モリシステムは、ＣＰＵ３０１と、ＣＰＵ外部の書換え
可能な不揮発メモリとしてフラッシュＲＯＭ３０１と、
ＣＰＵ３０１に接続された通信回路３０５とを備えてい
る。通信回路３０５とのデータ伝送は、通信回路３０７
より実行される。フラッシュＲＯＭ３０１に情報を書き
込む場合は、通信回路３０５、３０７により伝送されて
くる情報をＣＰＵ３０１を介して実行する。フラッシュ
ＲＯＭ３０１に情報を書き込んだ後は、フラッシュＲＯ
Ｍ３０１に書き込まれたプログラムによってＣＰＵ３０
１を作動させる。上記実施形態によれば、フラッシュＲ
ＯＭ３０１に対してアドレスバスおよびデータバスを接
続することなく、フラッシュＲＯＭ３０１に情報を書き
込むことができる。また、通信回路３０５、３０７を介
して外部より情報が伝送されるので、書き込み後は、内
部にＲＯＭを備えたＣＰＵの代わりに内部にＲＯＭのな
いＣＰＵでもフラッシュＲＯＭ３０１で動作させること
ができる。
への情報の書き込みについて説明する。同図におけるメ
モリシステムは、ＣＰＵ３０１と、ＣＰＵ外部の書換え
可能な不揮発メモリとしてフラッシュＲＯＭ３０１と、
ＣＰＵ３０１に接続された通信回路３０５とを備えてい
る。通信回路３０５とのデータ伝送は、通信回路３０７
より実行される。フラッシュＲＯＭ３０１に情報を書き
込む場合は、通信回路３０５、３０７により伝送されて
くる情報をＣＰＵ３０１を介して実行する。フラッシュ
ＲＯＭ３０１に情報を書き込んだ後は、フラッシュＲＯ
Ｍ３０１に書き込まれたプログラムによってＣＰＵ３０
１を作動させる。上記実施形態によれば、フラッシュＲ
ＯＭ３０１に対してアドレスバスおよびデータバスを接
続することなく、フラッシュＲＯＭ３０１に情報を書き
込むことができる。また、通信回路３０５、３０７を介
して外部より情報が伝送されるので、書き込み後は、内
部にＲＯＭを備えたＣＰＵの代わりに内部にＲＯＭのな
いＣＰＵでもフラッシュＲＯＭ３０１で動作させること
ができる。
【０００９】
【発明の効果】以上説明したように、請求項１乃至４の
メモリシステムおよび外部不揮発メモリの使用方法によ
れば、ＣＰＵの動作アドレスまたは該アドレスのコード
に基づいて、ＣＰＵが内部ＲＯＭおよび外部不揮発メモ
リ内に記録されたプログラムの何れか一方によって作動
しているかを検証し（動作検証ステップ）、動作検証の
結果、ＣＰＵが内部ＲＯＭ内のプログラムによって作動
しているときは、外部不揮発メモリに所定情報が書き込
まれているか否かを検証し（書込み検証ステップ）、書
込み検証の結果、外部不揮発メモリに所定情報が書き込
まれていないときは、外部不揮発メモリに所定情報を書
込むことができる（情報書込みステップ）ようにしたの
で、ＣＰＵが内部ＲＯＭ内のプログラムによる動作モー
ドまたは外部不揮発メモリ内のプログラムによる動作モ
ードによって通常動作を実行することができ、また内部
ＲＯＭのプログラムによる動作モード時でも、外部不揮
発メモリに対する情報書込みおよび情報書換えを実行し
得るメモリシステムおよび外部不揮発メモリの使用方法
を提供することができる。また、請求項５の外部不揮発
メモリの使用方法によれば、ＣＰＵを作動させるための
所定情報をＣＰＵ外部から伝送し、ＣＰＵを介して外部
不揮発メモリにを書込み、不揮発メモリに所定情報が書
き込まれた後は、該所定情報によりＣＰＵを作動させる
ようにしたので、不揮発メモリに対してアドレスバスお
よびデータバスを接続することなく、不揮発メモリへの
情報の書込みおよび情報の書換えを実行することができ
る。また、書き込めばＣＰＵ内には書き込むためのＲＯ
Ｍを必要としない。
メモリシステムおよび外部不揮発メモリの使用方法によ
れば、ＣＰＵの動作アドレスまたは該アドレスのコード
に基づいて、ＣＰＵが内部ＲＯＭおよび外部不揮発メモ
リ内に記録されたプログラムの何れか一方によって作動
しているかを検証し（動作検証ステップ）、動作検証の
結果、ＣＰＵが内部ＲＯＭ内のプログラムによって作動
しているときは、外部不揮発メモリに所定情報が書き込
まれているか否かを検証し（書込み検証ステップ）、書
込み検証の結果、外部不揮発メモリに所定情報が書き込
まれていないときは、外部不揮発メモリに所定情報を書
込むことができる（情報書込みステップ）ようにしたの
で、ＣＰＵが内部ＲＯＭ内のプログラムによる動作モー
ドまたは外部不揮発メモリ内のプログラムによる動作モ
ードによって通常動作を実行することができ、また内部
ＲＯＭのプログラムによる動作モード時でも、外部不揮
発メモリに対する情報書込みおよび情報書換えを実行し
得るメモリシステムおよび外部不揮発メモリの使用方法
を提供することができる。また、請求項５の外部不揮発
メモリの使用方法によれば、ＣＰＵを作動させるための
所定情報をＣＰＵ外部から伝送し、ＣＰＵを介して外部
不揮発メモリにを書込み、不揮発メモリに所定情報が書
き込まれた後は、該所定情報によりＣＰＵを作動させる
ようにしたので、不揮発メモリに対してアドレスバスお
よびデータバスを接続することなく、不揮発メモリへの
情報の書込みおよび情報の書換えを実行することができ
る。また、書き込めばＣＰＵ内には書き込むためのＲＯ
Ｍを必要としない。
【図１】本発明の一実施形態に係るメモリシステムの構
成図である。
成図である。
【図２】実施形態のメモリシステムにおけるフラッシュ
ＲＯＭの使用方法を説明するフローチャートである。
ＲＯＭの使用方法を説明するフローチャートである。
【図３】本発明の他実施形態に係るメモリシステムの構
成図である。
成図である。
【図４】従来のメモリシステムの構成図である。
１０１，３０１，４０１ ＣＰＵ １１１ ＭＰＵ １１２ 内部ＲＯＭ １１３ 抵抗 １１４ 内部／外部スイッチ １０３，３０３，４０３ フラッシュＲＯＭ（外部不
揮発メモリ） ３０５，３０７ 通信回路 ＶＣＣ 電源電圧
揮発メモリ） ３０５，３０７ 通信回路 ＶＣＣ 電源電圧
Claims (5)
- 【請求項１】 内部にＲＯＭを備えたＣＰＵと、 前記ＣＰＵの外部に設けられる書換え可能な不揮発メモ
リと、 前記ＣＰＵ内に設けられ、前記ＲＯＭおよび前記不揮発
メモリ内に記録されたプログラムの何れか一方を選択し
て前記ＣＰＵを作動させるための動作形態設定手段とを
有し、 前記ＣＰＵが前記ＲＯＭ内のプログラムによって作動し
ているときは、前記不揮発メモリに所定情報が書き込ま
れているか否かを検証し、前記不揮発メモリに所定情報
が書き込まれていないことが検証されたときは、前記不
揮発メモリに所定データを書込み可能であることを特徴
とするメモリシステム。 - 【請求項２】 内部にＲＯＭを備えたＣＰＵと、 前記ＣＰＵの外部に設けられる書換え可能な不揮発メモ
リとを有し、 前記ＣＰＵは、現動作アドレスまたは該アドレスのコー
ドに基づいて前記ＣＰＵが前記ＲＯＭおよび前記不揮発
メモリ内に記録されたプログラムの何れか一方により作
動しているかを検証し、前記ＲＯＭ内のプログラムによ
って作動していることが検証されたときは、前記不揮発
メモリに所定情報が書き込まれているか否かを検証し、
前記不揮発メモリに所定情報が書き込まれていないこと
が検証されたときは、前記不揮発メモリに所定データを
書込み可能であることを特徴とするメモリシステム。 - 【請求項３】 ＣＰＵ内部のＲＯＭと、前記ＣＰＵ外部
の書換え可能な不揮発メモリとを備えたメモリシステム
における前記不揮発メモリの使用方法において、 前記ＣＰＵの動作アドレスまたは該アドレスのコード、
或いは、所定入力信号に基づいて、前記ＣＰＵが前記Ｒ
ＯＭおよび前記不揮発メモリ内に記録されたプログラム
の何れか一方によって作動しているかを検証する動作検
証ステップと、 前記動作検証ステップの検証結果により、前記ＣＰＵが
前記ＲＯＭ内のプログラムによって動作しているとき
は、前記不揮発メモリに所定情報が書き込まれているか
否かを検証する書込み検証ステップとを有することを特
徴とする外部不揮発メモリの使用方法。 - 【請求項４】 前記書込み検証ステップの検証結果によ
り、前記不揮発メモリに所定情報が書き込まれていない
ときは、前記不揮発メモリに所定データを書込む情報書
込みステップを有することを特徴とする請求項３に記載
の外部不揮発メモリの使用方法。 - 【請求項５】 ＣＰＵと、前記ＣＰＵ外部の書換え可能
な不揮発メモリとを備えたメモリシステムにおける前記
不揮発メモリの使用方法において、 前記ＣＰＵを作動させるための所定情報を前記ＣＰＵ外
部から伝送して前記ＣＰＵを介して前記不揮発メモリに
書込み、 前記不揮発メモリに所定情報が書き込まれた後は、該所
定情報により前記ＣＰＵを作動させることを特徴とする
外部不揮発メモリの使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31373797A JP3912447B2 (ja) | 1997-11-14 | 1997-11-14 | メモリシステムおよび外部不揮発メモリの使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31373797A JP3912447B2 (ja) | 1997-11-14 | 1997-11-14 | メモリシステムおよび外部不揮発メモリの使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11149407A true JPH11149407A (ja) | 1999-06-02 |
| JP3912447B2 JP3912447B2 (ja) | 2007-05-09 |
Family
ID=18044927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31373797A Expired - Fee Related JP3912447B2 (ja) | 1997-11-14 | 1997-11-14 | メモリシステムおよび外部不揮発メモリの使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912447B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210169A (ja) * | 2007-02-27 | 2008-09-11 | Canon Inc | メモリシステム |
-
1997
- 1997-11-14 JP JP31373797A patent/JP3912447B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210169A (ja) * | 2007-02-27 | 2008-09-11 | Canon Inc | メモリシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3912447B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6772276B2 (en) | Flash memory command abstraction | |
| JP2682700B2 (ja) | Ｉｃカード | |
| US5933595A (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
| JP2753225B2 (ja) | 車載制御装置 | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| CN112925569A (zh) | 一种固件数据处理方法、装置、设备及存储介质 | |
| JP2003337748A (ja) | 電子制御装置 | |
| KR970066893A (ko) | 불휘발성 메모리로의 오기입을 방지할 수 있는 마이크로컴퓨터 | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JP3924568B2 (ja) | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム | |
| JPH11149407A (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JP2007299227A (ja) | 情報処理装置及び情報処理装置のブート方法 | |
| KR20000033437A (ko) | 부트스트랩로더 기능 구현 장치 | |
| JP2005128613A (ja) | 画像形成装置 | |
| JP2004287712A (ja) | 電子装置 | |
| JP2004355310A (ja) | 画像処理装置 | |
| JP3633812B2 (ja) | フラッシュファームダウンロードによるフラッシュメモリ制御システム | |
| JPH06259982A (ja) | フラッシュｒｏｍの書換方法及び書換装置 | |
| JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP2002287994A (ja) | マイクロコントローラ | |
| JPH07287605A (ja) | エンジン制御装置 | |
| JP2000276347A (ja) | 携帯電子機器 | |
| JPH11167484A (ja) | 不揮発性メモリ混載マイコン及びそのプログラム変更履歴管理方法並びに不揮発性メモリ混載マイコンのプログラム変更履歴管理プログラムを記録した記録媒体 | |
| JPH03130996A (ja) | Ｅｅｐｒｏｍの初期設定方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041015 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061206 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20061208 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070123 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |