JPH11149860A

JPH11149860A - 電子放出素子、電子源、画像形成装置及びこれらの製造方法

Info

Publication number: JPH11149860A
Application number: JP31476997A
Authority: JP
Inventors: Isaaki Kawade; 一佐哲河出
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-11-17
Filing date: 1997-11-17
Publication date: 1999-06-02

Abstract

(57)【要約】【課題】電子放出素子において、導電性膜４を金属酸
化物で形成し、低電圧フォーミングにより歩留良く電子
放出部５を形成する。【解決手段】金属酸化物からなる導電性膜４に、該金
属酸化物の還元を促進する物質を含有する雰囲気下にお
いて素子電極２、３間に電圧を印加してフォーミング処
理を行い、素子抵抗値を測定してフォーミング不良が発
生していた場合には、上記導電性膜４を高温に保ちなが
ら酸化性雰囲気に曝露して酸化処理を施し、フォーミン
グ条件を変えて再フォーミング処理を行い、電子放出部
５を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
素子を複数用いた電子源、これを用いた表示装置や露光
装置等の画像形成装置、さらにはこれらの製造方法に関
する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称する）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称する）や、表面電子放出素子等が有る。

【０００３】ＦＥ型の例としては、ダブリュ・ピイ・ダ
イクアンドダブリュ・ダブリュ・ドラン（Ｗ．Ｐ．
ＤｙｋｅａｎｄＷ．Ｗ．Ｄｏｌａｎ）「フィールド
エミッション（ＦｉｅｌｄＥｍｉｓｓｉｏｎ）」，
アドバンスインエレクトロンフィジックス（Ａｄ
ｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈｙｓｉｃ
ｓ），８，８９（１９５６）或いはシイ・エイ・スピン
ト（Ｃ．Ａ．Ｓｐｉｎｄｔ），「フィジカルプロパテ
ィズオブシン−フィルムフィールドエミッショ
ンカソーズウィズモリブデナムコーンズ（Ｐｈ
ｙｓｉｃａｌＰｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ
−ｆｉｌｍｆｉｅｌｄｅｍｉｓｓｉｏｎｃａｔｈ
ｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅ
ｓ）」，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８
（１９７６）等に開示されたものがある。

【０００４】また、ＭＩＭ型の例としては、シイ・エイ
・ミード（Ｃ．Ａ．Ｍｅａｄ），「オペレーションオ
ブトンネル−エミッションデバイセズ（Ｏｐｅｒａ
ｔｉｏｎｏｆＴｕｎｎｅｌ−ＥｍｉｓｓｉｏｎＤ
ｅｖｉｃｅｓ）」，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，
６４６（１９６１）等に開示されたものが知られてい
る。

【０００５】表面伝導型電子放出素子の例としては、エ
ム・アイ・エリンソン（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ），Ｒ
ａｄｉｏＥｎｇ．ＥｌｅｃｔｏｒｏｎＰｈｙｓ．，
１０，１２９０（１９６５）等に開示されたものがあ
る。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によ
るもの［ジイ・ディットマー（Ｇ．Ｄｉｔｔｍｅｒ）
「シンソリッドフィルムズ（ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ）」，９，３１７（１９７２）］、Ｉｎ₂
Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［エム・ハートウェル
アンドシイ・ジイ・フォンスタッド（Ｍ．Ｈａｒｔｗ
ｅｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ），「ＩＥＥＥ
Ｔｒａｎｓ．ＥＤＣｏｎｆ．」５１９（１９７
５）］、カーボン薄膜によるもの［荒木久他，真空、
第２６巻、第１号、第２２頁（１９８３）］等が報告さ
れている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のエム・ハートウェルの素子構成を図
１４に模式的に示す。同図において１は基板である。ま
た、４は導電性膜で、Ｈ型形状のパターンに形成された
金属酸化物薄膜等からなり、後述の通電フォーミングと
呼ばれる通電処理により電子放出部５が形成される。
尚、図中の素子電極間隔Ｌは、０．５〜１ｍｍ、Ｗ’は
０．１ｍｍで設定されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行なう前に導電性膜４に予め通電フォー
ミングと呼ばれる通電処理を施して電子放出部５を形成
するのが一般的である。即ち、通電フォーミングとは、
前記導電性膜４の両端に電圧を印加通電し、導電性膜４
を局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂を発生しており、その亀裂付近から電子放出が行なわ
れる。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亘って多数素子を配列形
成できる利点がある。そこで、この特徴を生かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線）にて夫々結線した行を多数
行配列（梯子状配置）した電子源が挙げられる（例え
ば、特開昭６４−３１３３２号公報、特開平１−２８３
７４９号公報、同２−２５７５５２号公報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】上記電子放出素子の導
電性膜に電子放出部を形成するフォーミング工程におい
ては、導電性膜に印加する電圧をできるだけ低くする方
が、特性の良い電子放出素子を得やすい。フォーミング
工程の印加電圧を小さくする方法としては、導電性膜を
金属酸化物、好ましくはその微粒子により形成し、該金
属酸化物の還元を促進する雰囲気下で電圧を印加する
と、還元に伴って導電性膜の一部に凝集が起こることに
より、低い印加電圧でも電子放出部の形成が行われるこ
とが見出された。この方法においても、やはり印加する
電圧はフォーミング処理が行ない得る範囲でできるだけ
低くすることが望ましいが、設定を誤って電圧を低くし
すぎると、電子放出部が形成される前に導電性膜の還元
が進行してしまい、導電性膜の抵抗値が非常に小さくな
り、その時点で多少電圧を上げてももはや正常なフォー
ミング処理が行なえなくなってしまう場合がある。

【００１３】また、複数の電子放出素子を有する電子源
を作製する場合には、複数の素子（例えば、同じ配線に
接続された、一つの素子行に属する素子）のフォーミン
グ処理を同時に行う場合があるが、ある素子の導電性膜
の抵抗値が低くなっていた場合には、同じ配線に接続さ
れた他の素子には十分な電圧がかからず、その素子行の
ほとんどの素子が電子放出部を形成されないままになっ
てしまう場合がある。この場合、フォーミング処理終了
後では上記フォーミング不良の導電性膜については既に
還元されて抵抗値が下がっているため、再度正常にフォ
ーミング処理を行なうことができず、電子源内に不良箇
所が残ってしまう。

【００１４】上記のように、還元雰囲気下でのフォーミ
ング処理は印加電圧を小さくする上で好ましい方法であ
るものの、導電性膜の抵抗値等のばらつきによって、製
造歩留を低下させる場合があった。

【００１５】本発明の目的は、上記問題を解決し、低電
圧印加のフォーミング工程によって電子放出特性に優れ
た電子放出素子及び該電子放出素子を複数用いてなる電
子源を歩留良く形成する方法を提供し、表示特性の良い
画像形成装置を安価に製造する方法を提供することにあ
る。

【００１６】

【課題を解決するための手段】本発明は第一に、基板上
に形成した一対の素子電極と、該素子電極のそれぞれに
電気的に接続された導電性膜と、該導電性膜の一部に形
成された電子放出部を有する電子放出素子の製造方法で
あって、基板上に形成した一対の素子電極を接続する、
金属酸化物よりなる導電性膜を形成する工程と、上記金
属酸化物の還元を促進する物質を含有する雰囲気下にお
いて、上記素子電極間にパルス電圧を印加して電子放出
部を形成するフォーミング工程と、上記素子電極間の抵
抗を測定し、電子放出部の形成の良・不良を検知する工
程と、上記検知工程において電子放出部の形成が不良と
判定された素子の導電性膜を酸化処理する工程と、上記
酸化処理された導電性膜を構成する金属酸化物の還元を
促進する物質を含有する雰囲気下において、上記素子電
極間にパルス電圧を印加して電子放出部を形成する再フ
ォーミング工程と、を少なくとも有することを特徴とす
る電子放出素子の製造方法を提供するものである。

【００１７】本発明の製造方法によれば、フォーミング
処理後に各素子の素子電極間の抵抗を測定することによ
り、電子放出部の形成が完了したか、或いは、完了しな
い（フォーミング不良）かを判断し、フォーミング不良
の場合には、当該素子の導電性膜を酸化して適切な条件
で再フォーミングすることにより、良好な電子放出部を
形成することができる。即ち、還元雰囲気下のフォーミ
ング工程におけるフォーミング不良を修復して不良品の
発生を低減せしめるものである。

【００１８】また、本発明は、上記製造方法によって製
造されたことを特徴とする電子放出素子を提供するもの
である。

【００１９】さらに、本発明は、上記電子放出素子を複
数用いてなる電子源を提供するものであり、その第一
は、上記電子放出素子を複数個並列に配置し結線してな
る素子行を少なくとも１行以上有し、各素子を駆動する
ための配線が梯子状配置されていることを特徴とする。
また、第二は、上記電子放出素子を複数個配列してなる
素子行を少なくとも１行以上有し、該素子を駆動するた
めの配線がマトリクス配置されていることを特徴とす
る。

【００２０】またさらに、本発明は、上記電子源と、画
像形成部材、及び情報信号により各素子から放出される
電子線を制御する制御電極を有することを特徴とする画
像形成装置、及び、上記電子源と、画像形成部材とを有
することを特徴とする画像形成装置を提供するものであ
る。

【００２１】また、本発明は、上記電子放出素子の製造
方法で同一基板上に複数の電子放出素子を形成してなる
ことを特徴とする電子源の製造方法、該製造方法で得ら
れた電子源を、該電子源から放出される電子線を制御す
る制御電極と、該電子源からの電子線の照射により画像
を形成する画像形成部材と組み合わせる、或いは、該製
造方法で得られた電子源を、該電子源からの電子線の照
射により画像を形成する画像形成部材と組み合わせるこ
とを特徴とする画像形成装置の製造方法を提供するもの
である。

【００２２】

【発明の実施の形態】次に、本発明の好ましい実施形態
として表面伝導型電子放出素子を例に挙げて本発明を詳
細に説明する。。

【００２３】表面伝導型電子放出素子の基本的構成には
大別して、平面型と垂直型がある。

【００２４】先ず、平面型の表面伝導型電子放出素子に
ついて説明する。

【００２５】図１は、平面型表面伝導型電子放出素子の
一構成例を示す模式図であり、図１（ａ）は平面図、図
１（ｂ）は縦断面図である。図１において、１は基板、
２と３は素子電極、４は導電性膜、５は電子放出部であ
る。

【００２６】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００２７】対向する素子電極２、３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐ
ｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成
される印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択さ
れる。

【００２８】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは数百ｎｍ〜数百μ
ｍの範囲とし、より好ましくは、素子電極間に印加する
電圧等を考慮して、数μｍ〜数十μｍの範囲とする。

【００２９】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮すると、好ましくは数μｍ〜数百μｍの範
囲であり、素子電極２、３の膜厚ｄは、好ましくは数十
ｎｍ〜数μｍの範囲である。

【００３０】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４、対向する素子電極２、３の順に積層
した構成とすることもできる。

【００３１】導電性膜４を構成する材料としては、Ｐｄ
Ｏ、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ₃ 等の金
属酸化物が挙げられる。

【００３２】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極２、３へのステップカバ
レージ、素子電極２、３間の抵抗値等を考慮して適宜設
定されるが、通常は、数Å〜数百ｎｍの範囲とするのが
好ましく、より好ましくは１ｎｍ〜５０ｎｍの範囲とす
るのが良い。その抵抗値は、Ｒ_s が１×１０³ 〜１×１
０⁷ Ω／□の値である。尚、Ｒ_s は、幅がｗで長さがｌ
の薄膜の長さ方向に測定した抵抗ＲをＲ＝Ｒ_s（ｌ／
ｗ）とおいた時の値である。

【００３３】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、或
いは重なり合った状態（いくつかの微粒子が集合し、全
体として島状構造を形成している場合も含む）をとって
いる。微粒子の粒径は、数Å〜数百ｎｍの範囲、好まし
くは１ｎｍ〜２０ｎｍの範囲である。

【００３４】尚、本明細書では頻繁に「微粒子」という
言葉を用いるので、その意味について説明する。

【００３５】一般に、小さな粒子を「微粒子」と呼び、
これよりも小さなものを「超微粒子」と呼ぶ。「超微粒
子」よりもさらに小さく、原子の数が数百個程度以下の
ものを「クラスター」を呼ぶことは広く行なわれてい
る。

【００３６】しかしながら、それぞれの境は厳密なもの
ではなく、どのような性質に注目して分類するかにより
変化する。また「微粒子」と「超微粒子」を一括して
「微粒子」と呼ぶ場合もあり、本明細書中での記述はこ
れに沿ったものである。

【００３７】例えば、「実験物理学講座１４表面・
微粒子」（木下是雄編、共立出版、１９８６年９月１
日発行）では、「本稿で微粒子と言うときにはその直径
がだいたい２〜３μｍ程度から１０ｎｍ程度までとし、
特に超微粒子というときは粒径が１０ｎｍ程度から２〜
３ｎｍ程度までを意味することにする。両者を一括して
単に微粒子と書くこともあってけっして厳密なものでは
なく、だいたいの目安である。粒子を構成する原子の数
が２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（第１９５頁２２〜２６行目）と記述されてい
る。

【００３８】付言すると、新技術開発事業団の”林・超
微粒子プロジェクト”での「超微粒子」の定義では、粒
径の下限がさらに小さく、次のようなものであった。

【００３９】「創造科学技術推進制度の”超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを”超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編、三田出版、１９８８年、第２頁１〜４行目）／「超
微粒子よりもさらに小さいもの、すなわち原子が数個〜
数百個で構成される１個の粒子は、ふつうクラスターと
呼ばれる」（同書第２頁１２〜１３行目）。

【００４０】上記のような一般的な呼び方をふまえて、
本明細書において、「超微粒子」とは多数の原子・分子
の集合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数
μｍ程度のものを指すこととする。

【００４１】電子放出部５は、導電性膜４の一部に形成
された亀裂領域により構成され、後述する亀裂形成手法
に依存したものとなる。電子放出部５の内部には、数Å
〜数十ｎｍの範囲の粒径の導電性微粒子が存在する場合
もある。この導電性微粒子は、導電性膜４を構成する材
料の元素の一部、或いは全ての元素を含有するものとな
る。電子放出部５及びその近傍の導電性膜４には、炭素
或いは炭素化合物を有する場合もある。

【００４２】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。

【００４３】図２は、垂直型表面伝導型電子放出素子の
一構成例を示す模式図であり、図１に示した部位と同じ
部位には図１に示した符号と同一の符号を付している。
２１は段差形成部である。基板１、素子電極２及び３、
導電性膜４、電子放出部５は、前述した平面型表面伝導
型電子放出素子の場合と同様の材料で構成することがで
きる。段差形成部２１は、真空蒸着法、印刷法、スパッ
タ法等で形成されたＳｉＯ₂ 等の絶縁性材料で構成す
る。段差形成部２１の膜厚は、先に述べた平面型表面伝
導型電子放出素子の素子電極間隔Ｌに対応し、好ましく
は数百ｎｍ〜数十μｍの範囲である。この膜厚は、段差
形成部２１の製法、及び、素子電極２、３間に印加する
電圧を考慮して設定されるが、数十ｎｍ〜数μｍの範囲
が好ましい。

【００４４】導電性膜４は、通常、素子電極２、３の作
製後に形成されるので、素子電極２、３の上に積層され
るが、導電性膜４の形成後に素子電極２、３を作製し、
導電性膜４の上に素子電極２、３が積層されるようにす
ることも可能である。また、平面型表面伝導型電子放出
素子の説明においても述べたように、電子放出部５の形
成は、導電性膜４の膜厚、膜質、材料及び後述するフォ
ーミング条件等の製法に依存するもので、その位置及び
形状は図２に示されるような位置及び形状に特定される
ものではない。

【００４５】次に、本発明の製造方法として、図１に示
した表面伝導型電子放出素子の製造方法を一例として、
図３に基づいて説明する。尚、図３においても図１に示
した部位と同じ部位には図１に付した符号と同一の符号
を付している。

【００４６】１）基板１を洗浄、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィ技術
を用いて基板１上に素子電極２、３を形成する（図３
（ａ））。

【００４７】２）素子電極２、３を設けた基板１上に、
有機金属溶液を塗布して、有機金属膜を形成する。有機
金属溶液とは、前述の導電性膜４の材料の金属を主元素
とする有機化合物の溶液である。上記有機金属膜を加熱
焼成処理し、リフトオフ、エッチング等によりパターニ
ングし、金属酸化物からなる導電性膜４を形成する（図
３（ｂ））。ここでは、有機金属溶液の塗布法を挙げて
説明したが、導電性膜４の形成法はこれに限られるもの
ではなく、真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法、イン
クジェット法等を用いることができる。

【００４８】インクジェット法を用いた場合には、１０
ｎｇから数十ｎｇ程度の微小液滴を再現性良く発生し基
板に付与することができ、フォトリソグラフィによるパ
ターニングや真空プロセスが不要であるため、生産性の
上から好ましい。インクジェット法の装置としては、エ
ネルギー発生素子として電気熱変換体を用いたバブルジ
ェットタイプ、或いは圧電素子を用いたピエゾジェット
タイプ等が使用可能である。上記液滴の焼成手段として
は、電磁波照射手段や加熱空気照射手段、基板全体を加
熱する手段が用いられる。電磁波照射手段としては、例
えば赤外線ランプ、アルゴンイオンレーザー、半導体レ
ーザー等を用いることができる。

【００４９】３）続いて、フォーミング工程を行なう。
導電性膜４を構成する金属酸化物の還元を促進する物質
を含有する雰囲気下で上記素子電極２、３間に、不図示
の電源より通電すると、導電性膜４に高抵抗な亀裂が形
成され、電子放出部５が形成される（図３（ｃ））。こ
のフォーミング処理により、導電性膜４を局所的に破
壊、変形もしくは変質せしめ、構造の変化した部位が形
成され、該部位の一部が電子放出部５である。

【００５０】上記金属酸化物の還元を促進する物質とし
ては、Ｈ₂ 、ＣＯ等の他、メタン、エタン、エチレン、
プロピレン、ベンゼン、トルエン、メタノール、エタノ
ール、アセトンなどの有機物質のガスも効果がある。

【００５１】次に、フォーミングの電圧波形の例を図４
に示す。

【００５２】電圧波形は、特にパルス波形が好ましい。
これには、パルス波高値を定電圧としたパルスを連続的
に印加する図４（ａ）に示した方法と、パルス波高値を
増加させながらパルスを印加する図４（ｂ）に示した方
法がある。

【００５３】先ず、パルス波高値を定電圧とした場合に
ついて、図４（ａ）で説明する。図４（ａ）におけるＴ
₁ 及びＴ₂ は電圧波形のパルス幅とパルス間隔であり、
通常、Ｔ₁ は１μｓｅｃ〜１０ｍｓｅｃ、Ｔ₂ は１０μ
ｓｅｃ〜数百ｍｓｅｃの範囲で設定される。三角波の波
高値（通電フォーミング時のピーク電圧）は、表面伝導
型電子放出素子の形態に応じて適宜選択される。このよ
うな条件のもと、例えば、数秒〜数十秒間電圧を印加す
る。パルス波形は、三角波に限定されるものではなく、
矩形波等の所望の波形を採用することができる。

【００５４】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。
図４（ｂ）におけるＴ₁ 及びＴ₂ は図４（ａ）に示した
Ｔ₁、Ｔ₂ と同様である。また三角波の波高値は、例え
ば０．１Ｖ程度ずつ増加させる。

【００５５】通電フォーミング処理の終了は、パルス間
隔Ｔ₂ 中に、導電性膜４を局所的に破壊、変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば、０．１Ｖ程度の電圧印加により流れる電流
を測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了する。

【００５６】以上では、フォーミング処理が良好に実行
できた場合について述べた。しかしながら、実際にフォ
ーミング処理を実行する上では、フォーミング処理条件
によって（例えば印加電圧の波高値が小さい、パルス幅
が狭い等のフォーミングパワー不足が原因と考えられる
が）、電子放出部が形成される前に導電性膜４を構成し
ている金属酸化物が金属へと還元され、導電性膜４の抵
抗値が低下して良好な電子放出部が形成されない場合が
ある。

【００５７】４）本発明においては、上記のような電子
放出部が形成されずに導電性膜４が還元された場合につ
いて修復処理を施す。

【００５８】図１５は、フォーミング工程後のフォーミ
ング不良素子検知及び修復工程を示すフローチャートで
ある。

【００５９】先ず、前述した方法によりフォーミング処
理を実行後、各素子の抵抗を測定する。その後、測定し
た抵抗値が所望の値Ｒ_f 、例えば１ＭΩ以上であれば電
子放出部が形成されたと判断し、フォーミング工程が終
了する。素子抵抗が低い場合には、導電性膜４が還元さ
れて良好な電子放出部が形成されなかったものと判断
し、次の酸化処理工程を実行する。

【００６０】金属に還元された導電性膜を再び酸化物に
戻す酸化処理工程については種々の方法が採用できる
が、最も簡単には、導電性膜４を高温に保ちつつ酸化ガ
ス雰囲気中に曝露する方法によって容易に該導電性膜４
を酸化させることが可能である。この時、導電性膜４の
温度は高いほど酸化反応が進行し易いが、導電性膜４の
形状変化及び他の部材（基板、素子電極等）へ影響を及
ぼさないように設定することが望ましい。また、酸化ガ
スについても一般的には酸素が用いられるが、これに限
らず、導電性膜４の素材に応じて適宜選ぶことが可能で
ある。

【００６１】また、素子周辺を酸化ガス雰囲気に保つ方
法としては、真空容器中に素子を設置し、容器内に酸化
ガスを導入する方法や、フォーミング不良素子周辺部に
酸化ガスを吹きつける方法、或いは最も簡単には大気中
で素子を高温に保つ方法等が上げられる。以上、酸化処
理工程について説明したが、本発明に係る導電性膜を金
属酸化物膜に戻すことができれば、上記の方法には限定
されない。

【００６２】５）上記酸化処理工程によって金属酸化物
膜に戻った導電性膜４に再フォーミング処理を施す。再
フォーミング処理方法については、基本的に前述の３）
のフォーミング処理方法と同様であるが、再フォーミン
グ工程においてフォーミング不良の再発生を防ぐために
は、素子電極間に投入するフォーミングパワーを増加さ
せることが有効である。具体的には、印加するパルス電
圧の波高値を高くする、或いは、パルス幅を広くする、
パルス間隔を狭くする等が挙げられる。これによって、
再フォーミング時には導電性膜４の還元による電子放出
部形成不良の発生を防止することが可能となる。

【００６３】本再フォーミング処理の後、再度素子抵抗
を測定し、素子の抵抗が十分に大きくなっていれば良好
な電子放出部が形成されたと判断し、再フォーミング工
程を終了する。素子抵抗が小さければフォーミング不良
と判断し、素子抵抗が大きくなるまで再度上記４）の工
程から繰り返す。

【００６４】６）導電性膜４に電子放出部５を形成した
素子には、活性化工程と呼ばれる処理を施すのが好まし
い。この活性化工程により、素子電流Ｉ_f 、放出電流Ｉ
_e を著しく変化させることができる。

【００６５】活性化工程は、例えば有機物質のガスを含
有する雰囲気下で、素子電極２、３間にパルスの印加を
繰り返すことで行なうことができる。この雰囲気は、例
えば油拡散ポンプとロータリーポンプの組み合わせなど
を用いて真空容器内を排気した場合に雰囲気内に残留す
る有機ガスを利用して形成することができる他、イオン
ポンプなどにより一旦十分に排気した真空中に適当な有
機物質のガスを導入することによっても得られる。この
時の好ましい有機物質のガス圧は、前述の素子電極の形
態、真空容器の形状や、有機物質の種類などにより異な
るため、場合に応じ適宜設定される。適当な有機物質と
しては、アルカン、アルケン、アルキンの脂肪族炭化水
素類、芳香族炭化水素類、アルコール類、アルデヒド
類、ケトン類、アミン類、フェノール、カルボン酸、ス
ルホン酸等の有機酸類等を挙げることができ、具体的に
は、メタン、エタン、プロパンなどＣ_n Ｈ_2n+2で表わさ
れる飽和炭化水素、エチレン、プロピレンなどＣ_n Ｈ_2n
等の組成式で表わされる不飽和炭化水素、ベンゼン、ト
ルエン、メタノール、エタノール、ホルムアルデヒド、
アセトアルデヒド、アセトン、メチルエチルケトン、メ
チルアミン、エチルアミン、フェノール、蟻酸、酢酸、
プロピオン酸等が使用できる。この処理により、雰囲気
中に存在する有機物質から、炭素或いは炭素化合物が素
子上に堆積し、素子電流Ｉ_f 、放出電流Ｉ_e が著しく変
化するようになる。

【００６６】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ、ＰＧ、ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す）、非晶質カーボン（アモル
ファスカーボン、及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す）であり、その膜厚
は５０ｎｍ以下が好ましく、３０ｎｍ以下が望ましい。

【００６７】活性化工程の終了判定は、素子電流Ｉ_f と
放出電流Ｉ_e を測定しながら、適宜行なうことができ
る。尚、パルス幅、パルス間隔、パルス波高値などは適
宜設定される。

【００６８】７）このような工程を経て得られた電子放
出素子は、安定化工程を行なうことが好ましい。この工
程は、真空容器内の有機物質を排気する工程である。真
空容器を排気する真空排気装置は、装置から発生するオ
イルが素子の特性に影響を与えないように、オイルを使
用しないものを用いるのが好ましい。具体的には、ソー
プションポンプとイオンポンプの組み合わせ等の超高真
空排気装置を挙げることができる。

【００６９】前記活性化工程で排気装置として油拡散ポ
ンプとロータリーポンプの組み合わせを用い、これから
発生するオイル成分に由来する有機ガスを用いた場合に
は、この成分の分圧を極力低く抑える必要がある。真空
容器内の有機成分の分圧は、上記炭素或いは炭素化合物
がほぼ新たに堆積しない分圧で１×１０^-6Ｐａ以下が好
ましく、さらには１×１０^-8Ｐａ以下が特に好ましい。
さらに真空容器内を排気する時には、真空容器全体を加
熱して、真空容器内壁や、電子放出素子に吸着した有機
物質分子を排気し易くするのが好ましい。この時の加熱
条件は、８０℃以上、好ましくは１５０℃以上でできる
だけ長時間の処理を行うのが望ましいが、特にこの条件
に限るものではなく、真空容器の大きさや形状、電子放
出素子の構成などの諸条件により適宜選ばれる条件によ
り行なう。真空容器内の圧力は極力低くすることが必要
で、１×１０^-5Ｐａ以下が好ましく、さらには１×１０
^-6Ｐａ以下が特に好ましい。

【００７０】上記安定化工程を行なった後の駆動時の雰
囲気は、上記安定化処理終了時の雰囲気を維持するのが
好ましいが、これに限るものではなく、有機物質が十分
除去されていれば、圧力自体は多少上昇しても十分安定
な特性を維持することができる。このような真空雰囲気
を採用することにより、新たな炭素或いは炭素化合物の
堆積を抑制でき、結果として素子電流Ｉ_f 、放出電流Ｉ
_e が安定する。

【００７１】本発明の電子放出素子の基本特性につい
て、前述の平面型表面伝導型電子放出素子を例に挙げて
図５、図６を参照しながら説明する。

【００７２】図５は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図５においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００７３】図５において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。即ち、１は電子放出素子を構成する
基板であり、２及び３は素子電極、４は導電性膜、５は
電子放出部である。また、５１は電子放出素子に素子電
圧Ｖ_f を印加するための電源、５０は素子電極２、３間
の導電性膜４を流れる素子電流Ｉ_f を測定するための電
流計、５４は素子の電子放出部５より放出される放出電
流Ｉ_e を捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部２より放出される放出電流Ｉ_e を測定するための
電流計である。一例として、アノード電極５４の電圧を
１ｋＶ〜１０ｋＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
なう。

【００７４】真空容器５５内には、不図示の圧力計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行なえるようになっ
ている。

【００７５】ここに示した電子放出素子基板を配した真
空処理装置の全体は、不図示のヒーターにより加熱でき
る。従って、この真空処理装置を用いると、前述の通電
フォーミング以降の工程も行なうことができる。

【００７６】図６は、図５に示した真空処理装置を用い
て測定された放出電流Ｉ_e 及び素子電流Ｉ_f と、素子電
圧Ｖ_f との関係を模式的に示した図である。図６におい
ては、放出電流Ｉ_e が素子電流Ｉ_f に比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００７７】図６からも明らかなように、本発明の電子
放出素子は、放出電流Ｉ_e に関して次の３つの特徴的性
質を有する。

【００７８】第１に、本素子はある電圧（しきい値電圧
と呼ぶ；図６中のＶ_th）以上の素子電圧を印加すると急
激に放出電流Ｉ_e が増加し、一方しきい値電圧Ｖ_th以下
では放出電流Ｉ_e がほとんど検出されない。つまり、放
出電流Ｉ_e に対する明確なしきい値電圧Ｖ_thを持った非
線形素子である。

【００７９】第２に、放出電流Ｉ_e が素子電圧Ｖ_f に単
調増加依存するため、放出電流Ｉ_eは素子電圧Ｖ_f で制
御できる。

【００８０】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖ_f を印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖ_f を印加する時間により制御できる。

【００８１】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。

【００８２】図６においては、素子電流Ｉ_f も素子電圧
Ｖ_f に対して単調増加する（以下、「ＭＩ特性」と称す
る）例を示したが、素子電流Ｉ_f が素子電圧Ｖ_f に対し
て電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」と
称する）を示す場合もある（不図示）。これらの特性
は、前述の工程を制御することで制御できる。

【００８３】以上のような本発明の電子放出素子の特徴
的特性のため、複数の電子放出素子を配置した電子源は
画像形成装置等でも、入力信号に応じて容易に放出電子
量を制御することができることとなり、多方面に応用す
ることができる。

【００８４】本発明の電子放出素子の応用例について以
下に述べる。本発明の電子放出素子を複数個基板上に配
列し、例えば電子源、さらには画像形成装置が構成でき
る。

【００８５】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向）、この配線と直交する方向（列方
向）で、該電子放出素子の上方に配した制御電極（グリ
ッド電極）により、電子放出素子からの電子を制御駆動
する梯子状配置のものがある。これとは別に、電子放出
素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行
に配された複数の電子放出素子の電極の一方をＸ方向の
配線に共通に接続し、同じ列に配された複数の電子放出
素子の電極の他方をＹ方向の配線に共通に接続するもの
が挙げられる。このような配置はいわゆる単純マトリク
ス配置である。先ず単純マトリクス配置について以下に
詳述する。

【００８６】本発明の電子放出素子については、前述し
た通り３つの特性がある。即ち、電子放出素子からの放
出電子は、しきい値電圧以上では対向する素子電極間に
印加するパルス状電圧の波高値と幅で制御できる。一
方、しきい値電圧以下では殆ど電子は放出されない。こ
の特性によれば、多数の電子放出素子を配置した場合に
おいても、個々の素子にパルス状電圧を適宜印加すれ
ば、入力信号に応じて、電子放出素子を選択して電子放
出量を制御できる。

【００８７】以下、この原理に基づき、本発明の電子放
出素子の一実施形態である表面伝導型電子放出素子を複
数配置して得られる電子源基板について図７を用いて説
明する。図７において、７１は電子源基板、７２はＸ方
向配線、７３はＹ方向配線である。７４は表面伝導型電
子放出素子、７５は結線である。尚、電子放出素子７４
は平面型でも垂直型でも良い。

【００８８】ｍ本のＸ方向配線７２は、Ｄ_x1、Ｄ_x2、…
…、Ｄ_xmからなり、真空蒸着法、印刷法、スパッタ法等
を用いて形成された導電性金属等で構成することができ
る。配線の材料、膜厚、幅は適宜設計される。Ｙ方向配
線７３は、Ｄ_y1、Ｄ_y2、……、Ｄ_ynのｎ本の配線よりな
り、Ｘ方向配線７２と同様に形成される。これらｍ本の
Ｘ方向配線７２とｎ本のＹ方向配線７３との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している（ｍ、ｎは共に正の整数）。

【００８９】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或いは一部に所望の形状で形成され、特に、Ｘ方向
配線７２とＹ方向配線７３の交差部の電位差に耐え得る
ように、膜厚、材料、製法が適宜設定される。Ｘ方向配
線７２とＹ方向配線７３は、それぞれ外部端子として引
き出されている。

【００９０】電子放出素子７４を構成する一対の素子電
極（不図示）は、それぞれｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３に、導電性金属等からなる結線７５に
よって電気的に接続されている。

【００９１】Ｘ方向配線７２とＹ方向配線７３を構成す
る材料、結線７５を構成する材料、及び、一対の素子電
極を構成する材料は、その構成元素の一部或いは全部が
同一であっても、またそれぞれ異なっていても良い。こ
れらの材料は、例えば前述の素子電極の材料より適宜選
択される。素子電極を構成する材料と配線材料が同一で
ある場合には、素子電極に接続した配線は素子電極であ
ると言うこともできる。

【００９２】Ｘ方向配線７２には、Ｘ方向に配列した電
子放出素子７４の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Ｙ方
向配線７３には、Ｙ方向に配列した電子放出素子７４の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。

【００９３】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００９４】本発明において、上記複数の電子放出素子
を同一基板上に設けてなる電子源の製造工程において、
好ましくは、フォーミング処理にはパルス電圧を用い、
１素子行毎に１パルスずつパルス電圧を印加し、１パル
ス毎に印加する素子行を切り替えて複数の素子行を順次
走査する工程を繰り返すことにより、フォーミング工程
を実行する。この方法によれば、一素子行にパルス電圧
を印加した後、すぐに他の素子行へのパルス印加を行う
ことにより、各素子に対しては必要に応じたパルス間隔
を与えながら、全体に対するフォーミング処理の時間を
短くすることができる。

【００９５】上記フォーミング工程について具体的に説
明する。図１６は電子源のフォーミング装置であり、図
中、１６１はフォーミング電圧パルスを発生するフォー
ミング電圧源、１６２はフォーミング電圧源１６１で発
生した電圧パルスを必要なラインに印加するためのライ
ン選択部、１６３は各ラインに配置された電子放出素子
に流れる素子電流の合計電流値をモニターする電流計、
１６４は電流計１６３から検出された１ラインの素子電
流値に基づいてフォーミング電圧源１６１、ライン選択
部１６２を制御するための制御部、１６５はフォーミン
グするための、複数の電子放出素子がｍ行×ｎ列単純マ
トリクス配置された電子源基板である。ここで、電子源
基板１６５は不図示の真空装置中に配置されており、必
要に応じて加熱したり、還元・凝集ガスや酸化ガスを導
入することもできるようになっている。また、電子源基
板１６５のＸ方向配線Ｄ_x1〜Ｄ_xmはフォーミング処理装
置のＳ_x1〜Ｓ_xmに接続されている。

【００９６】先ず、最初のフォーミング処理について説
明する。図１６において、Ｄ_y1〜Ｄ_ynは電気的に共通化
されグランドに接続されている。フォーミングに際して
は、電子源基板１６５のＸ方向配線から電圧を供給され
る構成となっており、Ｘ方向配線上に並んだｎ個の素子
に同時にフォーミング電圧が印加され、フォーミング処
理が行われる。ここでは、フォーミング電圧源１６１か
ら出力された電圧が、制御部１６４により制御されたラ
イン選択部１６２を介し、Ｄ_x1〜Ｄ_xnまで順番に１ライ
ンずつ走査することで、全素子に同時にフォーミング処
理を施している。また、電流計１６３によりフォーミン
グ処理時の電流も測定しているため、即座に配線上に並
んだｍ個の素子の合成抵抗を検出できるため、フォーミ
ング処理後の抵抗測定も事実上ここで行うことができ
る。

【００９７】最初のフォーミング処理の後、各ラインの
素子の合成抵抗値を測定し、抵抗が低くなっているか、
十分高くなっていない、即ち導電性膜が還元されて電子
放出部が形成されていない素子を含むラインを検知す
る。当該ラインが検知された場合には、先に説明した電
子放出素子の酸化処理工程と同様の工程を行う。

【００９８】次に、制御部１６４及びライン選択部１６
２により、還元性のガスを導入しながら上記フォーミン
グ不良が発生したラインにのみ、パルス電圧を印加し、
再フォーミング処理を行う。処理後、当該ラインの合成
抵抗値が他のラインと同様に高くなっていればそこで再
フォーミング工程を終了する。上記合成抵抗値が再度低
くなっている場合には、上記酸化処理と再フォーミング
処理を繰り返す。いずれにしても、再フォーミング処理
においては、最初のフォーミング処理よりも波高値を大
きくするか或いはパルス幅を広くする、パルス間隔を狭
くするなど条件を変えることが望ましい。

【００９９】上記のような単純マトリクス配置の電子源
を用いて構成した画像形成装置について、図８、図９、
及び図１０を用いて説明する。図８は画像形成装置の表
示パネルの一例を示す模式図であり、図９は図８の画像
形成装置に使用される蛍光膜の模式図である。図１０は
ＮＴＳＣ方式のテレビ信号に応じて表示を行なうための
駆動回路の一例を示すブロック図である。尚、図７に示
した部位と同じ部位には同じ符号を付して説明を省略す
る。尚、便宜上導電性膜４は省略した。

【０１００】図８において、８１は電子源基板７１を固
定したリアプレート、８６はガラス基板８３の内面に蛍
光膜８４とメタルバック８５等が形成されたフェースプ
レートである。８２は支持枠であり、該支持枠８２に
は、リアプレート８１、フェースプレート８６がフリッ
トガラス等を用いて接続されている。８８は外囲器であ
り、例えば大気中或いは窒素中で、４００〜５００℃の
温度範囲で１０分間以上焼成することで封着して構成さ
れる。

【０１０１】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に電子源基板７１の強度を補
強する目的で設けられるため、基板７１自体で十分な強
度を持つ場合は別体のリアプレート８１は不要である。
即ち、基板７１に直接支持枠８２を封着し、フェースプ
レート８６、支持枠８２及び基板７１で外囲器８８を構
成しても良い。一方、フェースプレート８６とリアプレ
ート８１の間に、スペーサーと呼ばれる不図示の支持体
を設置することにより、大気圧に対して十分な強度を持
つ外囲器８８を構成することもできる。

【０１０２】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図９（ａ））、或いはブ
ラックマトリクス（図９（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体９２間の塗
り分け部を黒くすることで混色等を目立たなくすること
と、蛍光膜８４における外光反射によるコントラストの
低下を抑制することにある。黒色導電材９１の材料とし
ては、通常用いられている黒鉛を主成分とする材料の
他、導電性があり、光の透過及び反射が少ない材料を用
いることができる。

【０１０３】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈殿法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をガラス基板８３側へ
鏡面反射することにより輝度を向上させること、電子ビ
ーム加速電圧を印加するための電極として作用させるこ
と、外囲器内で発生した負イオンの衝突によるダメージ
から蛍光体を保護すること等である。メタルバックは、
蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通
常、「フィルミング」と呼ばれる）を行ない、その後Ａ
ｌを真空蒸着等を用いて堆積させることで作製できる。

【０１０４】また、フェースプレート８６には、さらに
蛍光膜８４の導電性を高めるため、蛍光膜８４の外面側
に透明電極（不図示）を設けても良い。

【０１０５】前述の封着を行なう際、カラーの場合は各
色蛍光体と電子放出素子とを対応させる必要があり、十
分な位置合わせが不可欠となる。

【０１０６】図８に示した画像形成装置は、例えば以下
のようにして製造される。

【０１０７】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながらイオンポンプ、ソープションポン
プ等のオイルを使用しない排気装置により不図示の排気
管を通じて排気し、１×１０^-5Ｐａ程度の真空度の有機
物質の十分に少ない雰囲気にした後、封止がなされる。
外囲器８８の封止後の真空度を維持するために、ゲッタ
ー処理を行なうこともある。これは、外囲器８８の封止
を行なう直前或いは封止後に、抵抗加熱或いは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０^-3〜１
×１０^-5Ｐａの真空度を維持するものである。ここで、
表面伝導型電子放出素子のフォーミング処理以降の工程
は適宜設定できる。

【０１０８】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行なうための駆動回路の構
成例について、図１０を用いて説明する。図１０におい
て、１０１は画像表示パネル、１０２は走査回路、１０
３は制御回路、１０４はシフトレジスタ、１０５はライ
ンメモリ、１０６は同期信号分離回路、１０７は変調信
号発生器、Ｖ_x 及びＶ_a は直流電圧源である。

【０１０９】表示パネル１０１は、端子Ｄ_x1〜Ｄ_xm、端
子Ｄ_y1〜Ｄ_yn及び高圧端子８７を介して外部の電気回路
と接続している。端子Ｄ_x1〜Ｄ_xmには表示パネル１０１
内に設けられた電子源、即ちｍ行ｎ列の行列状にマトリ
クス配線された電子放出素子群を１行（ｎ素子）ずつ順
次駆動するための走査信号が印加される。端子Ｄ_y1〜Ｄ
_ynには、前記走査信号により選択された１行の電子放出
素子の各素子の出力電子ビームを制御するための変調信
号が印加される。高圧端子８７には、直流電圧源Ｖ_a よ
り、例えば１０ｋＶの直流電圧が供給されるが、これは
電子放出素子から放出される電子ビームに、蛍光体を励
起するのに十分なエネルギーを付与するための加速電圧
である。

【０１１０】次に走査回路１０２について説明する。同
回路は、内部にｍ個のスイッチング素子（図１０中、Ｓ
₁ 〜Ｓ_m で模式的に示す）を備えたものである。各スイ
ッチング素子は、直流電圧源Ｖ_x の出力電圧もしくは０
［Ｖ］（グランドレベル）のいずれか一方を選択し、表
示パネル１０１の端子Ｄ_x1〜Ｄ_xmと電気的に接続され
る。各スイッチング素子Ｓ₁ 〜Ｓ_m は、制御回路１０３
が出力する制御信号Ｔ_scanに基づいて動作するものであ
り、例えばＦＥＴのようなスイッチング素子を組み合わ
せることにより構成することができる。

【０１１１】直流電圧源Ｖ_x は、電子放出素子の特性
（電子放出しきい値電圧）に基づき、走査されていない
素子に印加される駆動電圧が電子放出しきい値電圧以下
となるような一定電圧を出力するように設定されてい
る。

【０１１２】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行なわれるように、各部
の動作を整合させる機能を有する。制御回路１０３は、
同期信号分離回路１０６より送られる同期信号Ｔ_syncに
基づいて、各部に対してＴ_scan、Ｔ_sft 及びＴ_mry の各
制御信号を発生する。

【０１１３】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルタ）回路等を用いて構成できる。同期信
号分離回路１０６により分離された同期信号は、垂直同
期信号と水平同期信号よりなるが、ここでは説明の便宜
上Ｔ_sync信号として図示した。前記テレビ信号から分離
された画像の輝度信号成分は、便宜上ＤＡＴＡ信号と表
わした。このＤＡＴＡ信号は、シフトレジスタ１０４に
入力される。

【０１１４】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔ_sft に基づいて動
作する（即ち、制御信号Ｔ_sft はシフトレジスタ１０４
のシフトクロックであると言い換えても良い）。シリア
ル／パラレル変換された画像１ライン分のデータ（電子
放出素子ｎ素子分の駆動データに相当）は、Ｉ_d1〜Ｉ_dn
のｎ個の並列信号として前記シフトレジスタ１０４より
出力される。

【０１１５】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路１０３より送られる制御信号Ｔ_mry に従っ
て適宜Ｉ_d1〜Ｉ_dnの内容を記憶する。記憶された内容
は、Ｉ_d'1 〜Ｉ_d'n として出力され、変調信号発生器１
０７に入力される。

【０１１６】変調信号発生器１０７は、画像データＩ
_d'1 〜Ｉ_d'n の各々に応じて、電子放出素子の各々を適
切に駆動変調するための信号源であり、その出力信号
は、端子Ｄ_y1〜Ｄ_ynを通じて表示パネル１０１内の電子
放出素子に印加される。

【０１１７】前述したように、本発明の電子放出素子は
放出電流Ｉ_e に関して以下の基本特性を有している。即
ち、電子放出には明確なしきい値電圧Ｖ_thがあり、Ｖ_th
以上の電圧が印加された時のみ電子放出が生じる。電子
放出しきい値以上の電圧に対しては、素子への印加電圧
の変化に応じて放出電流も変化する。このことから、本
素子にパルス状の電圧を印加する場合、例えば電子放出
しきい値電圧以下の電圧を印加しても電子放出を生じな
いが、電子放出しきい値電圧以上の電圧を印加する場合
には電子ビームが出力される。その際、パルスの波高値
Ｖ_m を変化させることにより、出力電子ビームの強度を
制御することが可能である。また、パルスの幅Ｐ_w を変
化させることにより、出力される電子ビームの電荷の総
量を制御することが可能である。

【０１１８】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１１９】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１２０】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。

【０１２１】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。

【０１２２】このような構成を取り得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄ_x1
〜Ｄ_xm、Ｄ_y1〜Ｄ_ynを介して電圧を印加することによ
り、電子放出が生じる。同時に高圧端子８７を介してメ
タルバック８５或いは透明電極（不図示）に高電圧を印
加し、電子ビームを加速する。加速された電子は、蛍光
膜８４に衝突し、発光が生じて画像が形成される。

【０１２３】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるテレビジョン信号（例えば、Ｍ
ＵＳＥ方式をはじめとする高品位ＴＶ）方式も採用でき
る。

【０１２４】次に、前述の梯子状配置の電子源及び画像
形成装置について、図１１及び図１２を用いて説明す
る。

【０１２５】図１１は、梯子状配置の電子源の一例を示
す模式図である。図１１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は電子放出素
子１１１を接続するための共通配線Ｄ₁ 〜Ｄ₁₀であり、
これらは外部端子として引き出されている。電子放出素
子１１１は基板１１０上に、Ｘ方向に並列に複数個配置
されている（これを素子行と呼ぶ）。この素子行が複数
行配置されて電子源を構成している。各素子行の共通配
線間に駆動電圧を印加することで、各素子行を独立に駆
動させることができる。即ち、電子ビームを放出させた
い素子行には電子放出しきい値以上の電圧を印加し、電
子ビームを放出させたくない素子行には電子放出しきい
値以下の電圧を印加する。各素子行間に位置する共通配
線Ｄ₂ 〜Ｄ₉ は、例えばＤ₂ とＤ₃ を一体の同一配線と
することもできる。

【０１２６】図１２は、梯子状配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ₁ 〜Ｄ_m は容器外端子、Ｇ₁ 〜Ｇ_n はグリ
ッド電極１２０に接続された容器外端子である。１１０
は各素子行間の共通配線を同一配線とした電子源基板で
ある。図１２においては、図８、図１１に示した部位と
同じ部位には同一の符号を付した。尚、便宜上導電性膜
４は省略した。ここに示した画像形成装置と、図８に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１２７】また、上記梯子状配置の電子源において
も、前記単純マトリクス配置の電子源と同様、フォーミ
ング処理にはパルス電圧を用い、１素子行毎に１パルス
ずつパルス電圧を印加し、１パルス毎に印加する素子行
を切り替えて全素子行を順次走査する工程を繰り返すこ
とが好ましい。その場合には、図１１の配線の内、例え
ば奇数番目のものＤ₁，Ｄ₃，…を図１６のライン選択部
１６２に、電流計１６３を介して接続し、偶数番目の配
線Ｄ₂，Ｄ₄，…は全てグランドに接続すれば良い。他の
手順はマトリクス配線の場合と同様である。

【０１２８】図１２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、電子放出素子１１１か
ら放出された電子ビームを変調するためのものであり、
梯子状配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て１個ずつ円形の開口１２１が設けられている。グリッ
ド電極の形状や配置は、図１２に示したものに限定され
るものではない。例えば、開口としてメッシュ状に多数
の通過口を設けることもでき、グリッド電極を電子放出
素子の周囲や近傍に設けることもできる。

【０１２９】容器外端子Ｄ₁ 〜Ｄ_m 及びＧ₁ 〜Ｇ_n は不
図示の制御回路に接続されている。そして素子行を１列
ずつ順次駆動（走査）していくのと同期してグリッド電
極列に画像１ライン分の変調信号を同時に印加する。こ
れにより、各電子ビームの蛍光体への照射を制御し、画
像を１ラインずつ表示することができる。

【０１３０】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピュータ等の表示装置の他、感光性ドラム等を用いて構
成された光プリンタとしての画像形成装置等としても用
いることができる。

【０１３１】図１４は、本発明の画像形成装置を、例え
ばテレビジョン放送をはじめとする種々の画像情報源よ
り提供される画像情報を表示できるように構成した一例
を示す図である。

【０１３２】図中、１７００はディスプレイパネル、１
７０１はディスプレイパネルの駆動回路、１７０２はデ
ィスプレイコントローラ、１７０３はマルチプレクサ、
１７０４はデコーダ、１７０５は入出力インタフェース
回路、１７０６はＣＰＵ、１７０７は画像生成回路、１
７０８〜１７１０は画像メモリインタフェース回路、１
７１１は画像入力インターフェース回路、１７１２及び
１７１３はＴＶ信号受信回路、１７１４は入力部であ
る。

【０１３３】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１３４】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１３５】先ず、ＴＶ信号受信回路１７１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。受信する
ＴＶ信号の方式は特に限られるものではなく、例えばＮ
ＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式等、いずれの
方式でも良い。また、これらよりさらに多数の走査線よ
りなるＴＶ信号、例えばＭＵＳＥ方式をはじめとするい
わゆる高品位ＴＶ信号は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。

【０１３６】上記ＴＶ信号受信回路１７１３で受信され
たＴＶ信号は、デコーダ１７０４に出力される。

【０１３７】また、ＴＶ信号受信回路１７１２は、例え
ば同軸ケーブルや光ファイバ等のような有線伝送系を用
いて伝送されるＴＶ信号を受信するための回路である。
前記ＴＶ信号受信回路１７１３と同様に、受信するＴＶ
信号の方式は特に限られるものではなく、また本回路で
受信されたＴＶ信号もデコーダ１７０４に出力される。

【０１３８】画像入力インターフェース回路１７１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１７０４に出
力される。

【０１３９】画像メモリインターフェース回路１７１０
は、ビデオテープレコーダ（以下「ＶＴＲ」と称する）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１７０４に出力される。

【０１４０】画像メモリインターフェース回路１７０９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ１７
０４に出力される。

【０１４１】画像メモリインターフェース回路１７０８
は、静止画ディスクのように、静止画像データを記憶し
ている装置から画像信号を取り込むための回路で、取り
込まれた静止画像データはデコーダ１７０４に入力され
る。

【０１４２】入出力インターフェース回路１７０５は、
本画像表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力や、場合によっては本画像形成装置の備えるＣＰ
Ｕ１７０６と外部との間で制御信号や数値データの入出
力などを行なうことも可能である。

【０１４３】画像生成回路１７０７は、前記入出力イン
ターフェース回路１７０５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ１７０６
より出力される画像データや文字・図形情報に基づき、
表示用画像データを生成するための回路である。本回路
の内部には、例えば画像データや文字・図形情報を蓄積
するための書き換え可能メモリや、文字コードに対応す
る画像パターンが記憶されている読み出し専用メモリ
や、画像処理を行なうためのプロセッサ等をはじめとし
て、画像の生成に必要な回路が組み込まれている。

【０１４４】本回路により生成された表示用画像データ
は、デコーダ１７０４に出力されるが、場合によっては
前記入出力インターフェース回路１７０５を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。

【０１４５】ＣＰＵ１７０６は、主として本画像表示装
置の動作制御や、表示画像の生成や選択、編集に関わる
作業を行なう。

【０１４６】例えば、マルチプレクサ１７０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
７０２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１７０７に対して画像
データや文字・図形情報を直接出力したり、或いは前記
入出力インターフェース回路１７０５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。

【０１４７】尚、ＣＰＵ１７０６は、これ以外の目的の
作業にも関わるものであっても良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或いは
前述したように、入出力インターフェース回路１７０５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器として共同して行なっ
ても良い。

【０１４８】入力部１７１４は、前記ＣＰＵ１７０６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
等の多様な入力機器を用いることが可能である。

【０１４９】デコーダ１７０４は、前記１７０７〜１７
１３より入力される種々の画像信号を３原色信号、また
は輝度信号とＩ信号、Ｑ信号に逆変換するための回路で
ある。尚、図中に点線で示すように、デコーダ１７０４
は内部に画像メモリを備えていることが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するの
際に画像メモリを必要とするようなテレビ信号を扱うた
めである。また、画像メモリを備えることにより、静止
画像の表示が容易になる。或いは前記画像生成回路１７
０７及びＣＰＵ１７０６と共同して、画像の間引き、補
完、拡大、縮小、合成をはじめとする画像処理や編集が
容易になるという利点が得られる。

【０１５０】マルチプレクサ１７０３は、前記ＣＰＵ１
７０６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１７０３
はデコーダ１７０４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１７０１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。

【０１５１】ディスプレイパネルコントローラ１７０２
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、駆動回路１７０１の動作を制御するための回路であ
る。

【０１５２】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（不図示）の動作シーケンスを制御するための信号を駆
動回路１７０１に対して出力する。ディスプレイパネル
の駆動方法に関わるものとして、例えば画面表示周波数
や走査方法（例えばインターレースかノンインターレー
スか）を制御するための信号を駆動回路１７０１に対し
て出力する。また、場合によっては、表示画像の輝度や
コントラストや色調やシャープネスといった画質の調整
に関わる制御信号を駆動回路１７０１に対して出力する
場合もある。

【０１５３】駆動回路１７０１は、ディスプレイパネル
１７００に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１７０３から入力される画像信
号と、前記ディスプレイパネルコントローラ１７０２よ
り入力される制御信号に基づいて動作するものである。

【０１５４】以上、各部の機能を説明したが、図１４に
例示した構成により、本画像形成装置においては、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル１７００に表示することが可能である。即ち、テレ
ビジョン放送をはじめとする各種の画像信号は、デコー
ダ１７０４において逆変換された後、マルチプレクサ１
７０３において適宜選択され、駆動回路１７０１に入力
される。一方、ディスプレイコントローラ１７０２は、
表示する画像信号に応じて駆動回路１７０１の動作を制
御するための制御信号を発生する。駆動回路１７０１
は、上記画像信号と制御信号に基づいてディスプレイパ
ネル１７００に駆動信号を印加する。これにより、ディ
スプレイパネル１７００において画像が表示される。こ
れらの一連の動作は、ＣＰＵ１７０６により統括的に制
御される。

【０１５５】本画像形成装置においては、前記デコーダ
１７０４に内蔵する画像メモリや、画像生成回路１７０
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補完、色変換、画像の
縦横比変換等をはじめとする画像処理や、合成、消去、
接続、入れ替え、嵌め込み等をはじめとする画像編集を
行なうことも可能である。また、上記画像処理や画像編
集と同様に、音声情報に関しても処理や編集を行なうた
めの専用回路を設けても良い。

【０１５６】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム器などの機能を一台で兼ね備えることが可能で、産業
用或いは民生用として極めて応用範囲が広い。

【０１５７】尚、図１４は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。

【０１５８】例えば、図１４の構成要素の内、使用目的
上必要のない機能に関わる回路は省いてもさしつかえな
い。また、これとは逆に、使用目的によってはさらに構
成要素を追加しても良い。例えば、本画像表示装置をテ
レビ電話機として応用する場合には、テレビカメラ、音
声マイク、照明器、モデムを含む送受信回路等を構成要
素に追加するのが好適である。

【０１５９】本画像形成装置においては、電子放出素子
を電子源としているので、ディスプレイパネルの薄型化
が容易なため、画像形成装置の奥行きを小さくすること
ができる。それに加えて、電子放出素子を電子ビーム源
とする表示パネルは大画面化が容易で輝度が高く、視野
角特性にも優れるため、画像形成装置は、臨場感にあふ
れ、迫力に富んだ画像を視認性良く表示することが可能
である。また、安定で高効率な電子放出特性が実現され
た電子源を用いることにより、長寿命で明るい高品位な
カラーフラットテレビが実現される。

【０１６０】

【実施例】［実施例１］本発明第１の実施例として、図
１に示した平面型の表面伝導型電子放出素子を以下の工
程により作製した。

【０１６１】（１）基板１として石英基板を用い、これ
を有機溶剤によって十分に洗浄した後、一般的な真空成
膜技術、フォトリソグラフィ技術により、Ｎｉからなる
素子電極２、３を形成した。これらの素子電極の間隔Ｌ
は１０μｍ、長さＷは６００μｍ、厚さｄは１００ｎｍ
とした。

【０１６２】（２）真空蒸着法によりＣｒ膜を５０ｎｍ
の厚さに堆積し、フォトリソグラフィ技術により導電性
膜４のパターンに対応する開口部を形成し、有機パラジ
ウム含有溶液（奥野製薬（株）製「ｃｃｐ−４２３
０」）をスピンナー塗布し、３００℃で１０分間の加熱
処理を行って、酸化パラジウム（ＰｄＯ）微粒子からな
る微粒子膜を形成した。上記Ｃｒ膜をウェットエッチン
グし、リフトオフにより所望のパターンを有する導電性
膜４とした。

【０１６３】（３）上記素子を図５に模式的に示した真
空容器５５内に設置し、容器内を１．３×１０^-3Ｐａ以
下に排気した後、素子電極間にパルス幅Ｔ₁ ＝１ｍｓｅ
ｃ、パルス間隔Ｔ₂ ＝１０ｍｓｅｃの三角波で波高値が
４Ｖの電圧を印加し、Ｎ₂ ：９８％、Ｈ₂ ：２％の混合
ガスを導入し、１０分間パルス電圧を印加し、導電性膜
４のフォーミング処理を行った。

【０１６４】（４）上記フォーミング処理後の素子抵抗
を測定したところ、フォーミング前（８５０Ω）に比べ
て一桁以上小さい１２Ωを示し、導電性膜４が金属に還
元されて電子放出部が形成されず、フォーミング不良が
発生していることが判明した。

【０１６５】（５）上記真空容器内に酸素ガスを導入
し、フォーミング不良素子を３５０℃に加熱した状態で
１０分間保持し、酸化処理を行った。この処理により素
子抵抗は８８０Ωとなり、フォーミング処理前のＰｄＯ
の状態に戻っていることが確認された。

【０１６６】（６）波高値を６Ｖに変更した以外は上記
（３）と全く同様にして再フォーミング処理を行った。

【０１６７】（７）素子抵抗を測定したところ、１ＭΩ
以上を示したため、フォーミングが良好に行われたこと
が確認された。

【０１６８】（８）次いで、活性化処理を行なった。真
空容器内を一旦１×１０^-5Ｐａまで排気した後、ベンゾ
ニトリルの蒸気を導入し、圧力を１×１０^-4Ｐａとし、
波高値１５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍ
ｓｅｃの電圧を素子電極間に印加した。パルス印加を３
０分間行なった後、パルス印加を停止して活性化処理を
終了した。

【０１６９】次いで、真空容器内を排気しながら、真空
容器と電子放出素子を２００℃に１０時間保持し、その
後室温に戻したところ、圧力は１．３×１０^-6Ｐの程度
となった。この処理により安定化処理が完了した。

【０１７０】上記の製造工程によって得られた電子放出
素子を、図５に示した装置にて特性を評価したところ、
放出電流Ｉ_e ＝２．０μＡ、素子電流Ｉ_f ＝１．０ｍＡ
を示し、良好な電子放出特性を示すことが確認された。

【０１７１】［比較例１］上記実施例１の（１）〜
（３）と同様の工程を行った後、実施例１と同じ活性化
処理と安定化処理を実行して、得られた素子の電子放出
特性を測定したところ、当該素子からは電子放出が行わ
れず、フォーミング不良によって欠陥が発生したことが
確認された。

【０１７２】［参考例１］上記実施例１の（３）の工程
において、パルス電圧の波高値を６Ｖとした以外は同様
にして（１）〜（３）の工程を行い、引き続き実施例１
と同様の活性化処理と安定化処理を実行した。得られた
素子の電子放出特性を測定したところ、実施例１の素子
と同様の特性が得られた。

【０１７３】実施例１、比較例１、参考例１の結果よ
り、本発明にかかる酸化処理工程によって導電性膜を修
復し、再フォーミングすることによって、通常と同程度
の良好な電子放出特性を示す素子が得られることがわか
った。

【０１７４】［実施例２］実施例１の（１）〜（５）と
同様の工程を行ってフォーミング不良を確認した素子を
酸化処理した後、（６）の工程を、波高値を５．５Ｖ、
パルス幅Ｔ₁ ＝２ｍｓｅｃ、パルス間隔Ｔ₂ ＝５ｍｓｅ
ｃで行った。その後、素子抵抗値が１ＭΩ以上となった
ため、再フォーミング工程を終了し、実施例１と同様の
活性化処理と安定化処理を施した。得られた素子の電子
放出特性を評価したところ、放出電流Ｉ_e ＝２．０μ
Ａ、素子電流Ｉ_f ＝１．０ｍＡを示し、良好な電子放出
特性を示すことが確認された。

【０１７５】［実施例３］本実施例では、図１の平面型
の表面伝導型電子放出素子を多数単純マトリクス配置し
た図７のような電子源（ｍ＝１００、ｎ＝３００）を用
いて、画像形成装置を構成した。

【０１７６】本実施例にかかる電子源のフォーミング処
理について説明する。当該フォーミング処理は、図１６
に示した装置を用いて行った。具体的なフォーミング条
件は、各ラインに印加される波形として、パルス幅Ｔ₁
＝１ｍｓｅｃ、パルス間隔Ｔ₂ ＝３００ｍｓｅｃ、波高
値＝７Ｖの矩形波とし、各ラインにフォーミング電圧を
印加した状態で、Ｎ₂ ：９８％、Ｈ₂ ：２％の混合ガス
を導入してフォーミング処理を行った。

【０１７７】フォーミング後の各ラインの素子の合成抵
抗値を測定すると、ほとんどのラインで初期合成抵抗よ
り大きくなり、良好なフォーミングが行われていること
が確認されたが、ラインナンバー８と９９の２ラインの
み抵抗値が初期よりも一桁程度小さく、その行の素子は
ほとんど電子放出部が形成されず、フォーミング不良ラ
インが発生したことが確認された。これは、当該ライン
内に、初期の抵抗の低い素子があったために、ライン全
体に十分電圧がかからず、その行のほとんどの素子の導
電性膜に電子放出部が形成されないまま還元されたため
であろうと思われる。

【０１７８】フォーミング不良ラインが発生したため、
電子源基板を３００℃まで加熱し、酸素を導入して１時
間放置し、再び室温まで降温して、真空中で上記フォー
ミング不良ラインの抵抗を測定したところ、初期状態に
戻っていた。即ち、酸化処理が良好に施されたことが確
認された。

【０１７９】次に、上記フォーミング不良ラインにの
み、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃ、波
高値８Ｖの矩形波を印加しながら、Ｎ₂ ：９８％、Ｈ
₂ ：２％の混合ガスを導入することで、再フォーミング
処理を行った。その結果、当該ラインの抵抗は、十分大
きくなり、電子放出部の形成が行われたことが確かめら
れた。

【０１８０】上記電子源基板に実施例１と同様の活性化
処理と安定化処理を施し、各素子の電子放出特性を評価
したところ、いずれも良好であり、本発明により欠陥の
ない電子源が得られることがわかった。尚、上記フォー
ミング工程以降を、前述の実施形態において説明したよ
うに、外囲器まで構成した状態で行っても同様の効果が
得られ、良好な画像形成装置を作製することができた。

【０１８１】

【発明の効果】以上説明したように、本発明によれば、
フォーミング工程において発生した不良素子を容易に修
復できるため、フォーミング工程における歩留を向上す
ることが可能となり、該電子放出素子を複数設けてなる
電子源、及び該電子源を構成部材とする画像形成装置に
おいても、製造歩留向上により安価に提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の電子放出素子の一実施形態である平面
型の表面伝導型電子放出素子を示す概略的構成図であ
る。

【図２】本発明の電子放出素子の一実施形態である垂直
型の表面伝導型電子放出素子を示す概略的構成図であ
る。

【図３】図１に示した電子放出素子の製造方法を示す図
である。

【図４】フォーミング波形の例を示す図である。

【図５】本発明にかかる真空処理装置の一例を示す概略
的構成図である。

【図６】本発明の電子放出素子の放出電流−素子電圧特
性（Ｉ−Ｖ特性）を示す図である。

【図７】本発明の電子源の一実施形態の単純マトリクス
配置の電子源を示す概略的構成図である。

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置の一実施形態に用いる表示パネルの概略的
構成図である。

【図９】図８に示した表示パネルにおける蛍光膜を示す
図である。

【図１０】図８に示した表示パネルを駆動する駆動回路
の一例を示す図である。

【図１１】本発明の電子源の一実施形態の梯子状配置の
電子源を示す概略的構成図である。

【図１２】梯子状配置の電子源を用いた本発明の画像形
成装置の一実施形態に用いる表示パネルの概略的構成図
である。

【図１３】本発明の画像形成装置の一例を示すブロック
図である。

【図１４】従来の平面型表面伝導型電子放出素子を示す
概略的構成図である。

【図１５】本発明にかかる酸化処理工程及び再フォーミ
ング工程のフローチャートである。

【図１６】本発明の電子源の製造方法におけるフォーミ
ング装置の概略図である。

【符号の説明】

１基板２、３素子電極４導電性膜５電子放出部２１段差形成部５０電流計５１電源５２電流計５３高圧電源５４アノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導伝材９２蛍光体１０１画像表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１０電子源基板１１１電子放出素子１１２共通配線１２０グリッド電極１２１開口１６１フォーミング電圧源１６２ライン選択部１６３電流計１６４制御部１６５電子源基板１７００ディスプレイパネル１７０１駆動回路１７０２ディスプレイコントローラ１７０３マルチプレクサ１７０４デコーダ１７０５入出力インターフェース回路１７０６ＣＰＵ１７０７画像生成回路１７０８〜１７１０画像メモリインターフェース回路１７１１画像入力インターフェース回路１７１２、１７１３ＴＶ信号受信回路１７１４入力部

Claims

【特許請求の範囲】

【請求項１】基板上に形成した一対の素子電極と、該
素子電極のそれぞれに電気的に接続された導電性膜と、
該導電性膜の一部に形成された電子放出部を有する電子
放出素子の製造方法であって、基板上に形成した一対の素子電極を接続する、金属酸化
物よりなる導電性膜を形成する工程と、上記金属酸化物の還元を促進する物質を含有する雰囲気
下において、上記素子電極間に電圧を印加して電子放出
部を形成するフォーミング工程と、上記素子電極間の抵抗を測定し、電子放出部の形成の良
・不良を検知する工程と、上記検知工程において電子放出部の形成が不良と判定さ
れた素子の導電性膜を酸化処理する工程と、上記酸化処理された導電性膜を構成する金属酸化物の還
元を促進する物質を含有する雰囲気下において、上記素
子電極間に電圧を印加して電子放出部を形成する再フォ
ーミング工程と、を少なくとも有することを特徴とする
電子放出素子の製造方法。
【請求項２】上記酸化処理工程が、導電性膜を高温に
保ちながら酸化性雰囲気に曝露する工程である請求項１
記載の電子放出素子の製造方法。
【請求項３】上記最初のフォーミング工程及び再フォ
ーミング工程で素子電極間に印加する電圧がパルス電圧
であり、最初のフォーミング工程と再フォーミング工程
では印加するパルス電圧の条件が異なる請求項１または
２記載の電子放出素子の製造方法。
【請求項４】上記再フォーミング工程で印加するパル
ス電圧の波高値が、最初のフォーミング工程のパルス電
圧の波高値よりも大きい請求項３記載の電子放出素子の
製造方法。
【請求項５】上記再フォーミング工程で印加するパル
ス電圧のパルス幅が、最初のフォーミング工程のパルス
電圧のパルス幅よりも広い請求項３記載の電子放出素子
の製造方法。
【請求項６】基板上に形成した一対の素子電極と、該
素子電極のそれぞれに電気的に接続された導電性膜と、
該導電性膜の一部に形成された電子放出部を有し、請求
項１〜５のいずれかに記載の製造方法によって製造され
たことを特徴とする電子放出素子
【請求項７】上記素子電極が同一面上に配置された平
面型の素子である請求項６記載の電子放出素子。
【請求項８】上記素子電極が絶縁層を介して上下に位
置し、該絶縁層の側面に導電性膜が設けられた垂直型の
素子である請求項６記載の電子放出素子。
【請求項９】上記電子放出素子が、表面伝導型電子放
出素子である請求項６〜８いずれかに記載の電子放出素
子。
【請求項１０】請求項６〜９いずれかに記載の電子放
出素子を複数個並列に配置し結線してなる素子行を少な
くとも１行以上有し、各素子を駆動するための配線が梯
子状配置されていることを特徴とする電子源。
【請求項１１】請求項６〜９いずれかに記載の電子放
出素子を複数個配列してなる素子行を少なくとも１行以
上有し、該素子を駆動するための配線がマトリクス配置
されていることを特徴とする電子源。
【請求項１２】請求項１０記載の電子源と、画像形成
部材、及び情報信号により各素子から放出される電子線
を制御する制御電極を有することを特徴とする画像形成
装置。
【請求項１３】請求項１１記載の電子源と、画像形成
部材とを有することを特徴とする画像形成装置。
【請求項１４】請求項１〜６のいずれかに記載の製造
方法で同一基板上に複数の電子放出素子を形成してなる
ことを特徴とする電子源の製造方法。
【請求項１５】上記電子源が、複数の素子を１行に配
列した素子行を複数行有してなり、上記フォーミング工
程におけるパルス電圧の印加が、各素子行毎に１パルス
ずつ行なわれ、１パルス毎に印加する素子行を切り替え
て複数の素子行を順次走査する工程を繰り返すことによ
り、対象となる全素子行を同時にフォーミング処理する
請求項１４記載の電子源の製造方法。
【請求項１６】請求項１４または１５記載の製造方法
で得られた電子源を、該電子源から放出される電子線を
制御する制御電極と、該電子源からの電子線の照射によ
り画像を形成する画像形成部材と組み合わせることを特
徴とする画像形成装置の製造方法。
【請求項１７】請求項１４または１５記載の製造方法
で得られた電子源を、該電子源からの電子線の照射によ
り画像を形成する画像形成部材と組み合わせることを特
徴とする画像形成装置の製造方法。