JPH11149860A - Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof - Google Patents

Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof

Info

Publication number
JPH11149860A
JPH11149860A JP31476997A JP31476997A JPH11149860A JP H11149860 A JPH11149860 A JP H11149860A JP 31476997 A JP31476997 A JP 31476997A JP 31476997 A JP31476997 A JP 31476997A JP H11149860 A JPH11149860 A JP H11149860A
Authority
JP
Japan
Prior art keywords
electron
conductive film
emitting device
voltage
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31476997A
Other languages
Japanese (ja)
Inventor
Isaaki Kawade
一佐哲 河出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP31476997A priority Critical patent/JPH11149860A/en
Publication of JPH11149860A publication Critical patent/JPH11149860A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 電子放出素子において、導電性膜4を金属酸
化物で形成し、低電圧フォーミングにより歩留良く電子
放出部5を形成する。 【解決手段】 金属酸化物からなる導電性膜4に、該金
属酸化物の還元を促進する物質を含有する雰囲気下にお
いて素子電極2、3間に電圧を印加してフォーミング処
理を行い、素子抵抗値を測定してフォーミング不良が発
生していた場合には、上記導電性膜4を高温に保ちなが
ら酸化性雰囲気に曝露して酸化処理を施し、フォーミン
グ条件を変えて再フォーミング処理を行い、電子放出部
5を形成する。
(57) Abstract: In an electron-emitting device, a conductive film 4 is formed of a metal oxide, and an electron-emitting portion 5 is formed with a high yield by low-voltage forming. A forming process is performed by applying a voltage between element electrodes (2, 3) to an electrically conductive film (4) made of a metal oxide in an atmosphere containing a substance that promotes reduction of the metal oxide. When the value was measured and a forming failure occurred, the conductive film 4 was exposed to an oxidizing atmosphere while being kept at a high temperature, subjected to an oxidizing treatment, the forming conditions were changed, and a reforming treatment was performed. An emission part 5 is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、該
素子を複数用いた電子源、これを用いた表示装置や露光
装置等の画像形成装置、さらにはこれらの製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source using a plurality of the devices, an image forming apparatus such as a display device and an exposure device using the same, and a method of manufacturing these devices.

【0002】[0002]

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称する)、金属/絶縁層/金属型(以下、「MI
M型」と称する)や、表面電子放出素子等が有る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, namely, a thermionic electron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter, referred to as "FE")
Type), metal / insulating layer / metal type (hereinafter referred to as "MI
M-type), surface electron-emitting devices, and the like.

【0003】FE型の例としては、ダブリュ・ピイ・ダ
イク アンド ダブリュ・ダブリュ・ドラン(W.P.
Dyke and W.W.Dolan)「フィールド
エミッション(Field Emission)」,
アドバンス イン エレクトロン フィジックス(Ad
vance in Electron Physic
s),8,89(1956)或いはシイ・エイ・スピン
ト(C.A.Spindt),「フィジカル プロパテ
ィズ オブ シン−フィルム フィールド エミッショ
ン カソーズ ウィズ モリブデナム コーンズ(Ph
ysical Properties of thin
−film field emission cath
odes with molybdenum cone
s)」,J.Appl.Phys.,47,5248
(1976)等に開示されたものがある。
[0003] As an example of the FE type, W.P.Dyck and W.W.
Dyke and W.S. W. Dolan) "Field Emission",
Advance in Electron Physics (Ad
vance in Electron Physic
s), 8, 89 (1956) or CA Spindt, "Physical Properties of Thin-Film Field Emissions Cassors with Molybdenum Cornes (Ph.
ysical Properties of thin
-Film field emission cath
odes with molebdenum cone
s) ", J.M. Appl. Phys. , 47,5248
(1976).

【0004】また、MIM型の例としては、シイ・エイ
・ミード(C.A.Mead),「オペレーション オ
ブ トンネル−エミッション デバイセズ(Opera
tion of Tunnel−Emission D
evices)」,J.Appl.Phys.,32,
646(1961)等に開示されたものが知られてい
る。
[0004] As an example of the MIM type, C.A. Mead (CA Mead), "Operation of Tunnel-Emission Devices (Opera)"
Tion of Tunnel-Emission D
devices) ", J.M. Appl. Phys. , 32,
646 (1961) and the like are known.

【0005】表面伝導型電子放出素子の例としては、エ
ム・アイ・エリンソン(M.I.Elinson),R
adio Eng.Electoron Phys.,
10,1290(1965)等に開示されたものがあ
る。
[0005] As an example of a surface conduction electron-emitting device, MI Elinson, R.
adio Eng. Electron Phys. ,
10, 1290 (1965).

【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2 薄膜を用いたもの、Au薄膜によ
るもの[ジイ・ディットマー(G.Dittmer)
「シン ソリッド フィルムズ(Thin Solid
Films)」,9,317(1972)]、In2
3 /SnO2 薄膜によるもの[エム・ハートウェル
アンド シイ・ジイ・フォンスタッド(M.Hartw
ell andC.G.Fonstad),「IEEE
Trans.ED Conf.」519(197
5)]、カーボン薄膜によるもの[荒木久 他,真空、
第26巻、第1号、第22頁(1983)]等が報告さ
れている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al. And a device using an Au thin film [G. Dittmer].
"Shin Solid Films
Films) ", 9, 317 (1972)], In 2
O 3 / SnO 2 thin film [M. Hartwell
And Shii Ji Fonstad (M. Hartw
ell and C.I. G. FIG. Fonstad), "IEEE
Trans. ED Conf. 519 (197
5)], using a carbon thin film [Hisashi Araki et al., Vacuum,
26, No. 1, p. 22 (1983)].

【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のエム・ハートウェルの素子構成を図
14に模式的に示す。同図において1は基板である。ま
た、4は導電性膜で、H型形状のパターンに形成された
金属酸化物薄膜等からなり、後述の通電フォーミングと
呼ばれる通電処理により電子放出部5が形成される。
尚、図中の素子電極間隔Lは、0.5〜1mm、W’は
0.1mmで設定されている。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M. Hartwell device configuration is schematically shown in FIG. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive film, which is formed of a metal oxide thin film or the like formed in an H-shaped pattern, and the electron emission portion 5 is formed by an energization process called energization forming described later.
In the drawing, the element electrode interval L is set to 0.5 to 1 mm, and W 'is set to 0.1 mm.

【0008】これらの表面伝導型電子放出素子において
は、電子放出を行なう前に導電性膜4に予め通電フォー
ミングと呼ばれる通電処理を施して電子放出部5を形成
するのが一般的である。即ち、通電フォーミングとは、
前記導電性膜4の両端に電圧を印加通電し、導電性膜4
を局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂を発生しており、その亀裂付近から電子放出が行なわ
れる。
In these surface conduction electron-emitting devices, the electron-emitting portion 5 is generally formed by subjecting the conductive film 4 to an energization process called energization forming before performing electron emission. That is, energization forming is
A voltage is applied to both ends of the conductive film 4 and a current is applied.
Is a process of locally breaking, deforming, or altering the structure to change the structure, thereby forming the electron-emitting portion 5 in an electrically high-resistance state. In the electron emitting portion 5, a crack is generated in a part of the conductive film 4, and the electron is emitted from the vicinity of the crack.

【0009】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亘って多数素子を配列形
成できる利点がある。そこで、この特徴を生かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。
The above-described surface conduction electron-emitting device has an advantage that a large number of devices can be arranged and formed over a large area because of its simple structure. Therefore, various applications for making use of this feature are being studied. For example, a charged beam source,
Application to an image forming apparatus such as a display device is exemplified.

【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線)にて夫々結線した行を多数
行配列(梯子状配置)した電子源が挙げられる(例え
ば、特開昭64−31332号公報、特開平1−283
749号公報、同2−257552号公報)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arrayed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Common wiring), an electron source in which a number of rows connected to each other are arranged (ladder-like arrangement) (for example, JP-A-64-31332, JP-A-1-283).
749, and 2-257552).

【0011】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction type electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).

【0012】[0012]

【発明が解決しようとする課題】上記電子放出素子の導
電性膜に電子放出部を形成するフォーミング工程におい
ては、導電性膜に印加する電圧をできるだけ低くする方
が、特性の良い電子放出素子を得やすい。フォーミング
工程の印加電圧を小さくする方法としては、導電性膜を
金属酸化物、好ましくはその微粒子により形成し、該金
属酸化物の還元を促進する雰囲気下で電圧を印加する
と、還元に伴って導電性膜の一部に凝集が起こることに
より、低い印加電圧でも電子放出部の形成が行われるこ
とが見出された。この方法においても、やはり印加する
電圧はフォーミング処理が行ない得る範囲でできるだけ
低くすることが望ましいが、設定を誤って電圧を低くし
すぎると、電子放出部が形成される前に導電性膜の還元
が進行してしまい、導電性膜の抵抗値が非常に小さくな
り、その時点で多少電圧を上げてももはや正常なフォー
ミング処理が行なえなくなってしまう場合がある。
In the forming step of forming an electron-emitting portion in the conductive film of the electron-emitting device, it is better to reduce the voltage applied to the conductive film as much as possible to obtain an electron-emitting device having better characteristics. Easy to get. As a method of reducing the applied voltage in the forming step, a conductive film is formed of a metal oxide, preferably fine particles, and when a voltage is applied in an atmosphere that promotes the reduction of the metal oxide, the conductive film is formed with the reduction. It has been found that the aggregation occurs in a part of the conductive film, so that the electron emission portion is formed even at a low applied voltage. In this method as well, it is desirable that the applied voltage be as low as possible within a range in which the forming process can be performed. However, if the voltage is erroneously set too low, the conductive film is reduced before the electron emission portion is formed. Progresses, the resistance of the conductive film becomes very small, and normal forming processing can no longer be performed even if the voltage is increased a little at that time.

【0013】また、複数の電子放出素子を有する電子源
を作製する場合には、複数の素子(例えば、同じ配線に
接続された、一つの素子行に属する素子)のフォーミン
グ処理を同時に行う場合があるが、ある素子の導電性膜
の抵抗値が低くなっていた場合には、同じ配線に接続さ
れた他の素子には十分な電圧がかからず、その素子行の
ほとんどの素子が電子放出部を形成されないままになっ
てしまう場合がある。この場合、フォーミング処理終了
後では上記フォーミング不良の導電性膜については既に
還元されて抵抗値が下がっているため、再度正常にフォ
ーミング処理を行なうことができず、電子源内に不良箇
所が残ってしまう。
In the case of manufacturing an electron source having a plurality of electron-emitting devices, a plurality of devices (for example, devices connected to the same wiring and belonging to one device row) may be formed simultaneously. However, if the resistance of the conductive film of a certain element is low, the other elements connected to the same wiring do not receive a sufficient voltage, and most of the elements in the element row emit electrons. The part may be left unformed. In this case, after the completion of the forming process, the conductive film having the forming defect has already been reduced and the resistance value has been reduced, so that the forming process cannot be performed normally again, and a defective portion remains in the electron source. .

【0014】上記のように、還元雰囲気下でのフォーミ
ング処理は印加電圧を小さくする上で好ましい方法であ
るものの、導電性膜の抵抗値等のばらつきによって、製
造歩留を低下させる場合があった。
As described above, the forming process in a reducing atmosphere is a preferable method for reducing the applied voltage, but the manufacturing yield may be reduced due to the variation in the resistance value of the conductive film. .

【0015】本発明の目的は、上記問題を解決し、低電
圧印加のフォーミング工程によって電子放出特性に優れ
た電子放出素子及び該電子放出素子を複数用いてなる電
子源を歩留良く形成する方法を提供し、表示特性の良い
画像形成装置を安価に製造する方法を提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and to provide an electron-emitting device having excellent electron-emitting characteristics by a forming step of applying a low voltage, and a method of forming an electron source using a plurality of the electron-emitting devices with a high yield. To provide an inexpensive method for manufacturing an image forming apparatus having good display characteristics.

【0016】[0016]

【課題を解決するための手段】本発明は第一に、基板上
に形成した一対の素子電極と、該素子電極のそれぞれに
電気的に接続された導電性膜と、該導電性膜の一部に形
成された電子放出部を有する電子放出素子の製造方法で
あって、基板上に形成した一対の素子電極を接続する、
金属酸化物よりなる導電性膜を形成する工程と、上記金
属酸化物の還元を促進する物質を含有する雰囲気下にお
いて、上記素子電極間にパルス電圧を印加して電子放出
部を形成するフォーミング工程と、上記素子電極間の抵
抗を測定し、電子放出部の形成の良・不良を検知する工
程と、上記検知工程において電子放出部の形成が不良と
判定された素子の導電性膜を酸化処理する工程と、上記
酸化処理された導電性膜を構成する金属酸化物の還元を
促進する物質を含有する雰囲気下において、上記素子電
極間にパルス電圧を印加して電子放出部を形成する再フ
ォーミング工程と、を少なくとも有することを特徴とす
る電子放出素子の製造方法を提供するものである。
According to the present invention, first, a pair of device electrodes formed on a substrate, a conductive film electrically connected to each of the device electrodes, and one of the conductive films are provided. A method for manufacturing an electron-emitting device having an electron-emitting portion formed in a portion, connecting a pair of device electrodes formed on a substrate,
Forming a conductive film made of a metal oxide, and forming an electron emitting portion by applying a pulse voltage between the device electrodes in an atmosphere containing a substance that promotes reduction of the metal oxide. Measuring the resistance between the device electrodes and detecting the quality of the formation of the electron-emitting portion, and oxidizing the conductive film of the device in which the formation of the electron-emitting portion is determined to be defective in the detection process. And forming the electron-emitting portion by applying a pulse voltage between the device electrodes in an atmosphere containing a substance that promotes reduction of the metal oxide constituting the oxidized conductive film. And a method for manufacturing an electron-emitting device.

【0017】本発明の製造方法によれば、フォーミング
処理後に各素子の素子電極間の抵抗を測定することによ
り、電子放出部の形成が完了したか、或いは、完了しな
い(フォーミング不良)かを判断し、フォーミング不良
の場合には、当該素子の導電性膜を酸化して適切な条件
で再フォーミングすることにより、良好な電子放出部を
形成することができる。即ち、還元雰囲気下のフォーミ
ング工程におけるフォーミング不良を修復して不良品の
発生を低減せしめるものである。
According to the manufacturing method of the present invention, it is determined whether the formation of the electron-emitting portion is completed or not (defective forming) by measuring the resistance between the device electrodes of each device after the forming process. However, in the case of a forming failure, a favorable electron-emitting portion can be formed by oxidizing the conductive film of the element and reforming it under appropriate conditions. That is, a forming defect in a forming step in a reducing atmosphere is repaired to reduce the occurrence of defective products.

【0018】また、本発明は、上記製造方法によって製
造されたことを特徴とする電子放出素子を提供するもの
である。
The present invention also provides an electron-emitting device manufactured by the above manufacturing method.

【0019】さらに、本発明は、上記電子放出素子を複
数用いてなる電子源を提供するものであり、その第一
は、上記電子放出素子を複数個並列に配置し結線してな
る素子行を少なくとも1行以上有し、各素子を駆動する
ための配線が梯子状配置されていることを特徴とする。
また、第二は、上記電子放出素子を複数個配列してなる
素子行を少なくとも1行以上有し、該素子を駆動するた
めの配線がマトリクス配置されていることを特徴とす
る。
Further, the present invention provides an electron source using a plurality of the above-mentioned electron-emitting devices. First, an element row formed by arranging and connecting a plurality of the above-mentioned electron-emitting devices in parallel is provided. It is characterized by having at least one row and wirings for driving each element are arranged in a ladder shape.
A second feature is that the device has at least one element row in which a plurality of the electron-emitting devices are arranged, and wirings for driving the elements are arranged in a matrix.

【0020】またさらに、本発明は、上記電子源と、画
像形成部材、及び情報信号により各素子から放出される
電子線を制御する制御電極を有することを特徴とする画
像形成装置、及び、上記電子源と、画像形成部材とを有
することを特徴とする画像形成装置を提供するものであ
る。
Still further, according to the present invention, there is provided an image forming apparatus comprising the above-mentioned electron source, an image forming member, and a control electrode for controlling an electron beam emitted from each element by an information signal. An image forming apparatus comprising an electron source and an image forming member is provided.

【0021】また、本発明は、上記電子放出素子の製造
方法で同一基板上に複数の電子放出素子を形成してなる
ことを特徴とする電子源の製造方法、該製造方法で得ら
れた電子源を、該電子源から放出される電子線を制御す
る制御電極と、該電子源からの電子線の照射により画像
を形成する画像形成部材と組み合わせる、或いは、該製
造方法で得られた電子源を、該電子源からの電子線の照
射により画像を形成する画像形成部材と組み合わせるこ
とを特徴とする画像形成装置の製造方法を提供するもの
である。
According to the present invention, there is provided a method of manufacturing an electron source, wherein a plurality of electron-emitting devices are formed on the same substrate by the above-described method of manufacturing an electron-emitting device, and an electron obtained by the method. A source is combined with a control electrode for controlling an electron beam emitted from the electron source and an image forming member for forming an image by irradiation of the electron beam from the electron source, or an electron source obtained by the manufacturing method. And an image forming member for forming an image by irradiation of an electron beam from the electron source.

【0022】[0022]

【発明の実施の形態】次に、本発明の好ましい実施形態
として表面伝導型電子放出素子を例に挙げて本発明を詳
細に説明する。。
Next, the present invention will be described in detail by taking a surface conduction electron-emitting device as a preferred embodiment of the present invention. .

【0023】表面伝導型電子放出素子の基本的構成には
大別して、平面型と垂直型がある。
The basic structure of a surface conduction electron-emitting device is roughly classified into a planar type and a vertical type.

【0024】先ず、平面型の表面伝導型電子放出素子に
ついて説明する。
First, a plane type surface conduction electron-emitting device will be described.

【0025】図1は、平面型表面伝導型電子放出素子の
一構成例を示す模式図であり、図1(a)は平面図、図
1(b)は縦断面図である。図1において、1は基板、
2と3は素子電極、4は導電性膜、5は電子放出部であ
る。
FIG. 1 is a schematic view showing an example of the configuration of a planar surface conduction electron-emitting device. FIG. 1A is a plan view, and FIG. 1B is a longitudinal sectional view. In FIG. 1, 1 is a substrate,
Reference numerals 2 and 3 denote device electrodes, 4 denotes a conductive film, and 5 denotes an electron-emitting portion.

【0026】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりSiO2 を積層した積層体、ア
ルミナ等のセラミックス及びSi基板等を用いることが
できる。
Examples of the substrate 1 include quartz glass, glass having a reduced content of impurities such as Na, blue plate glass, a laminate of blue plate glass with SiO 2 laminated by sputtering, ceramics such as alumina, and a Si substrate. Can be used.

【0027】対向する素子電極2、3の材料としては、
一般的な導体材料を用いることができ、例えばNi、C
r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等
の金属或いは合金及びPd、Ag、Au、RuO2 、P
d−Ag等の金属或いは金属酸化物とガラス等から構成
される印刷導体、In23 −SnO2 等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択さ
れる。
The material of the opposing device electrodes 2 and 3 is as follows.
General conductor materials can be used, for example, Ni, C
metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , P
It is appropriately selected from a printed conductor composed of a metal such as d-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 , and a semiconductor conductor material such as polysilicon.

【0028】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは数百nm〜数百μ
mの範囲とし、より好ましくは、素子電極間に印加する
電圧等を考慮して、数μm〜数十μmの範囲とする。
The element electrode interval L, the element electrode length W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The device electrode interval L is preferably several hundred nm to several hundred μ.
m, and more preferably in the range of several μm to several tens μm in consideration of the voltage applied between the device electrodes.

【0029】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮すると、好ましくは数μm〜数百μmの範
囲であり、素子電極2、3の膜厚dは、好ましくは数十
nm〜数μmの範囲である。
The element electrode length W is preferably in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics, and the film thickness d of the element electrodes 2 and 3 is preferably several tens. The range is from nm to several μm.

【0030】尚、図1に示した構成だけでなく、基板1
上に、導電性膜4、対向する素子電極2、3の順に積層
した構成とすることもできる。
In addition to the configuration shown in FIG.
A configuration in which the conductive film 4 and the opposing element electrodes 2 and 3 are laminated on the above in this order may be adopted.

【0031】導電性膜4を構成する材料としては、Pd
O、SnO2 、In23 、PbO、Sb23 等の金
属酸化物が挙げられる。
The material constituting the conductive film 4 is Pd
Metal oxides such as O, SnO 2 , In 2 O 3 , PbO, and Sb 2 O 3 are mentioned.

【0032】導電性膜4には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極2、3へのステップカバ
レージ、素子電極2、3間の抵抗値等を考慮して適宜設
定されるが、通常は、数Å〜数百nmの範囲とするのが
好ましく、より好ましくは1nm〜50nmの範囲とす
るのが良い。その抵抗値は、Rs が1×103 〜1×1
7 Ω/□の値である。尚、Rs は、幅がwで長さがl
の薄膜の長さ方向に測定した抵抗RをR=Rs(l/
w)とおいた時の値である。
As the conductive film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance between the device electrodes 2 and 3, and the like. Preferably, it is more preferably in the range of 1 nm to 50 nm. Its resistance, R s is 1 × 10 3 ~1 × 1
0 is a 7 Ω / □ of value. Note that R s has a width w and a length l.
R = R s (l /
w).

【0033】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、或
いは重なり合った状態(いくつかの微粒子が集合し、全
体として島状構造を形成している場合も含む)をとって
いる。微粒子の粒径は、数Å〜数百nmの範囲、好まし
くは1nm〜20nmの範囲である。
The fine particle film described here is a film in which a plurality of fine particles are aggregated. The fine structure thereof is not only a state in which the fine particles are individually dispersed and arranged, but also a state in which the fine particles are adjacent to each other or overlapped (some). (Including the case where the fine particles aggregate to form an island-like structure as a whole). The particle size of the fine particles is in the range of several to several hundreds of nm, preferably in the range of 1 to 20 nm.

【0034】尚、本明細書では頻繁に「微粒子」という
言葉を用いるので、その意味について説明する。
In the present specification, the term “fine particles” is frequently used, and the meaning will be described.

【0035】一般に、小さな粒子を「微粒子」と呼び、
これよりも小さなものを「超微粒子」と呼ぶ。「超微粒
子」よりもさらに小さく、原子の数が数百個程度以下の
ものを「クラスター」を呼ぶことは広く行なわれてい
る。
Generally, small particles are called “fine particles”.
Those smaller than this are called "ultrafine particles". It is widely practiced to call a “cluster” a particle that is smaller than “ultrafine particles” and has a few hundred atoms or less.

【0036】しかしながら、それぞれの境は厳密なもの
ではなく、どのような性質に注目して分類するかにより
変化する。また「微粒子」と「超微粒子」を一括して
「微粒子」と呼ぶ場合もあり、本明細書中での記述はこ
れに沿ったものである。
However, each boundary is not strict, and changes depending on what kind of property is focused on. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【0037】例えば、「実験物理学講座 14 表面・
微粒子」(木下是雄 編、共立出版、1986年9月1
日発行)では、「本稿で微粒子と言うときにはその直径
がだいたい2〜3μm程度から10nm程度までとし、
特に超微粒子というときは粒径が10nm程度から2〜
3nm程度までを意味することにする。両者を一括して
単に微粒子と書くこともあってけっして厳密なものでは
なく、だいたいの目安である。粒子を構成する原子の数
が2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(第195頁22〜26行目)と記述されてい
る。
For example, "Experimental Physics Course 14 Surface /
Particles ”(edited by Yoshio Kinoshita, Kyoritsu Shuppan, September 1, 1986)
(Published on the same day), "When we say fine particles in this paper, the diameter is about 2-3 μm to about 10 nm,
Especially when it is referred to as ultrafine particles, the particle size is from about 10 nm to 2 to
It means up to about 3 nm. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).

【0038】付言すると、新技術開発事業団の”林・超
微粒子プロジェクト”での「超微粒子」の定義では、粒
径の下限がさらに小さく、次のようなものであった。
In addition, in the definition of "ultra fine particles" in the "Hayashi / Ultra Fine Particle Project" of the New Technology Development Corporation, the lower limit of the particle size was even smaller, as follows.

【0039】「創造科学技術推進制度の”超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを”超微粒
子”(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100〜
108 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」(「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編、三田出版、1988年、第2頁1〜4行目)/「超
微粒子よりもさらに小さいもの、すなわち原子が数個〜
数百個で構成される1個の粒子は、ふつうクラスターと
呼ばれる」(同書第2頁12〜13行目)。
In the “Ultrafine Particle Project” of the Creative Science and Technology Promotion System (1981 to 1986), a particle having a size (diameter) in the range of about 1 to 100 nm is called “ultrafine particle”. Then, one ultrafine particle is about 100-
It is an aggregate of about 10 8 atoms. Ultra-fine particles are large to giant particles on an atomic scale. ("Ultra Fine Particles-Creative Science and Technology" Hayashi Tax, Ryoji Ueda, Akira Tazaki
Ed., Mita Shuppan, 1988, page 2, lines 1 to 4) / "Even smaller than ultrafine particles, that is, several atoms to
One particle composed of several hundred particles is usually called a cluster ”(p. 2, p. 12 to 13).

【0040】上記のような一般的な呼び方をふまえて、
本明細書において、「超微粒子」とは多数の原子・分子
の集合体で、粒径の下限は数Å〜1nm程度、上限は数
μm程度のものを指すこととする。
[0040] Based on the general notation as described above,
In this specification, the term “ultrafine particles” refers to an aggregate of a large number of atoms and molecules, and the lower limit of the particle size is about several Å to 1 nm, and the upper limit is about several μm.

【0041】電子放出部5は、導電性膜4の一部に形成
された亀裂領域により構成され、後述する亀裂形成手法
に依存したものとなる。電子放出部5の内部には、数Å
〜数十nmの範囲の粒径の導電性微粒子が存在する場合
もある。この導電性微粒子は、導電性膜4を構成する材
料の元素の一部、或いは全ての元素を含有するものとな
る。電子放出部5及びその近傍の導電性膜4には、炭素
或いは炭素化合物を有する場合もある。
The electron-emitting portion 5 is constituted by a crack region formed in a part of the conductive film 4 and depends on a crack formation method described later. A few 放出
In some cases, conductive fine particles having a particle size in the range of nm10 nm to several tens nm are present. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. The electron emitting portion 5 and the conductive film 4 in the vicinity thereof may include carbon or a carbon compound.

【0042】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。
Next, a vertical type surface conduction electron-emitting device will be described.

【0043】図2は、垂直型表面伝導型電子放出素子の
一構成例を示す模式図であり、図1に示した部位と同じ
部位には図1に示した符号と同一の符号を付している。
21は段差形成部である。基板1、素子電極2及び3、
導電性膜4、電子放出部5は、前述した平面型表面伝導
型電子放出素子の場合と同様の材料で構成することがで
きる。段差形成部21は、真空蒸着法、印刷法、スパッ
タ法等で形成されたSiO2 等の絶縁性材料で構成す
る。段差形成部21の膜厚は、先に述べた平面型表面伝
導型電子放出素子の素子電極間隔Lに対応し、好ましく
は数百nm〜数十μmの範囲である。この膜厚は、段差
形成部21の製法、及び、素子電極2、3間に印加する
電圧を考慮して設定されるが、数十nm〜数μmの範囲
が好ましい。
FIG. 2 is a schematic view showing an example of the structure of a vertical surface conduction electron-emitting device. The same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. ing.
21 is a step forming part. Substrate 1, device electrodes 2 and 3,
The conductive film 4 and the electron-emitting portion 5 can be made of the same material as in the case of the above-mentioned flat surface conduction electron-emitting device. The step forming portion 21 is made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The film thickness of the step forming portion 21 corresponds to the device electrode interval L of the flat surface conduction electron-emitting device described above, and is preferably in the range of several hundred nm to several tens μm. This film thickness is set in consideration of the manufacturing method of the step forming portion 21 and the voltage applied between the device electrodes 2 and 3, and is preferably in the range of several tens nm to several μm.

【0044】導電性膜4は、通常、素子電極2、3の作
製後に形成されるので、素子電極2、3の上に積層され
るが、導電性膜4の形成後に素子電極2、3を作製し、
導電性膜4の上に素子電極2、3が積層されるようにす
ることも可能である。また、平面型表面伝導型電子放出
素子の説明においても述べたように、電子放出部5の形
成は、導電性膜4の膜厚、膜質、材料及び後述するフォ
ーミング条件等の製法に依存するもので、その位置及び
形状は図2に示されるような位置及び形状に特定される
ものではない。
Since the conductive film 4 is usually formed after the device electrodes 2 and 3 are formed, the conductive film 4 is laminated on the device electrodes 2 and 3. Made,
The device electrodes 2 and 3 can be stacked on the conductive film 4. Further, as described in the description of the planar surface conduction type electron-emitting device, the formation of the electron-emitting portion 5 depends on the manufacturing method such as the film thickness, film quality, material, and forming conditions of the conductive film 4 described later. However, the position and shape are not limited to the position and shape as shown in FIG.

【0045】次に、本発明の製造方法として、図1に示
した表面伝導型電子放出素子の製造方法を一例として、
図3に基づいて説明する。尚、図3においても図1に示
した部位と同じ部位には図1に付した符号と同一の符号
を付している。
Next, as a manufacturing method of the present invention, the manufacturing method of the surface conduction electron-emitting device shown in FIG.
This will be described with reference to FIG. In FIG. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【0046】1)基板1を洗浄、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィ技術
を用いて基板1上に素子電極2、3を形成する(図3
(a))。
1) The substrate 1 is washed, sufficiently washed with pure water and an organic solvent, etc., and after the element electrode material is deposited by a vacuum evaporation method, a sputtering method, or the like, the substrate 1 is formed on the substrate 1 by using, for example, a photolithography technique. The device electrodes 2 and 3 are formed (FIG. 3
(A)).

【0047】2)素子電極2、3を設けた基板1上に、
有機金属溶液を塗布して、有機金属膜を形成する。有機
金属溶液とは、前述の導電性膜4の材料の金属を主元素
とする有機化合物の溶液である。上記有機金属膜を加熱
焼成処理し、リフトオフ、エッチング等によりパターニ
ングし、金属酸化物からなる導電性膜4を形成する(図
3(b))。ここでは、有機金属溶液の塗布法を挙げて
説明したが、導電性膜4の形成法はこれに限られるもの
ではなく、真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法、イン
クジェット法等を用いることができる。
2) On the substrate 1 on which the device electrodes 2 and 3 are provided,
An organometallic solution is applied to form an organometallic film. The organic metal solution is a solution of an organic compound containing the metal of the material of the conductive film 4 as a main element. The organic metal film is heated and baked, and patterned by lift-off, etching, or the like to form a conductive film 4 made of a metal oxide (FIG. 3B). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, A dipping method, a spinner method, an inkjet method, or the like can be used.

【0048】インクジェット法を用いた場合には、10
ngから数十ng程度の微小液滴を再現性良く発生し基
板に付与することができ、フォトリソグラフィによるパ
ターニングや真空プロセスが不要であるため、生産性の
上から好ましい。インクジェット法の装置としては、エ
ネルギー発生素子として電気熱変換体を用いたバブルジ
ェットタイプ、或いは圧電素子を用いたピエゾジェット
タイプ等が使用可能である。上記液滴の焼成手段として
は、電磁波照射手段や加熱空気照射手段、基板全体を加
熱する手段が用いられる。電磁波照射手段としては、例
えば赤外線ランプ、アルゴンイオンレーザー、半導体レ
ーザー等を用いることができる。
When the ink jet method is used, 10
Fine droplets of about ng to several tens of ng can be generated with good reproducibility and applied to the substrate, and patterning by photolithography and a vacuum process are unnecessary, which is preferable in terms of productivity. As a device of the ink jet method, a bubble jet type using an electrothermal converter as an energy generating element, a piezo jet type using a piezoelectric element, or the like can be used. As the means for firing the droplets, means for irradiating electromagnetic waves, means for irradiating heated air, and means for heating the entire substrate are used. As the electromagnetic wave irradiation means, for example, an infrared lamp, an argon ion laser, a semiconductor laser, or the like can be used.

【0049】3)続いて、フォーミング工程を行なう。
導電性膜4を構成する金属酸化物の還元を促進する物質
を含有する雰囲気下で上記素子電極2、3間に、不図示
の電源より通電すると、導電性膜4に高抵抗な亀裂が形
成され、電子放出部5が形成される(図3(c))。こ
のフォーミング処理により、導電性膜4を局所的に破
壊、変形もしくは変質せしめ、構造の変化した部位が形
成され、該部位の一部が電子放出部5である。
3) Subsequently, a forming step is performed.
When a current is supplied from a power supply (not shown) between the device electrodes 2 and 3 in an atmosphere containing a substance that promotes reduction of the metal oxide constituting the conductive film 4, a high-resistance crack is formed in the conductive film 4. As a result, an electron emission portion 5 is formed (FIG. 3C). By this forming process, the conductive film 4 is locally destroyed, deformed or deteriorated, and a portion having a changed structure is formed. A part of the portion is the electron emission portion 5.

【0050】上記金属酸化物の還元を促進する物質とし
ては、H2 、CO等の他、メタン、エタン、エチレン、
プロピレン、ベンゼン、トルエン、メタノール、エタノ
ール、アセトンなどの有機物質のガスも効果がある。
Examples of the substance that promotes the reduction of the metal oxide include methane, ethane, ethylene, and the like in addition to H 2 and CO.
Gases of organic substances such as propylene, benzene, toluene, methanol, ethanol, and acetone are also effective.

【0051】次に、フォーミングの電圧波形の例を図4
に示す。
Next, an example of a forming voltage waveform is shown in FIG.
Shown in

【0052】電圧波形は、特にパルス波形が好ましい。
これには、パルス波高値を定電圧としたパルスを連続的
に印加する図4(a)に示した方法と、パルス波高値を
増加させながらパルスを印加する図4(b)に示した方
法がある。
The voltage waveform is particularly preferably a pulse waveform.
For this, a method shown in FIG. 4A in which a pulse with a constant pulse peak value is applied continuously and a method shown in FIG. 4B in which a pulse is applied while increasing the pulse peak value are applied. There is.

【0053】先ず、パルス波高値を定電圧とした場合に
ついて、図4(a)で説明する。図4(a)におけるT
1 及びT2 は電圧波形のパルス幅とパルス間隔であり、
通常、T1 は1μsec〜10msec、T2 は10μ
sec〜数百msecの範囲で設定される。三角波の波
高値(通電フォーミング時のピーク電圧)は、表面伝導
型電子放出素子の形態に応じて適宜選択される。このよ
うな条件のもと、例えば、数秒〜数十秒間電圧を印加す
る。パルス波形は、三角波に限定されるものではなく、
矩形波等の所望の波形を採用することができる。
First, the case where the pulse crest value is a constant voltage will be described with reference to FIG. T in FIG. 4 (a)
1 and T 2 are the pulse width and pulse interval of the voltage waveform,
Normally, T 1 is 1μsec~10msec, T 2 is 10μ
It is set in a range from sec to several hundred msec. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens of seconds. The pulse waveform is not limited to a triangle wave,
A desired waveform such as a rectangular wave can be adopted.

【0054】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
図4(b)におけるT1 及びT2 は図4(a)に示した
1、T2 と同様である。また三角波の波高値は、例え
ば0.1V程度ずつ増加させる。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.
T 1 and T 2 in FIG. 4 (b) is the same as T 1, T 2 shown in Figure 4 (a). The peak value of the triangular wave is increased, for example, by about 0.1V.

【0055】通電フォーミング処理の終了は、パルス間
隔T2 中に、導電性膜4を局所的に破壊、変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば、0.1V程度の電圧印加により流れる電流
を測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了する。
The end of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive film 4 during the pulse interval T 2 and measuring the current. For example, a current flowing by applying a voltage of about 0.1 V is measured, and a resistance value is obtained. When the resistance value indicates 1 MΩ or more, the energization forming is terminated.

【0056】以上では、フォーミング処理が良好に実行
できた場合について述べた。しかしながら、実際にフォ
ーミング処理を実行する上では、フォーミング処理条件
によって(例えば印加電圧の波高値が小さい、パルス幅
が狭い等のフォーミングパワー不足が原因と考えられる
が)、電子放出部が形成される前に導電性膜4を構成し
ている金属酸化物が金属へと還元され、導電性膜4の抵
抗値が低下して良好な電子放出部が形成されない場合が
ある。
In the above, the case where the forming process has been successfully performed has been described. However, in actual execution of the forming process, an electron-emitting portion is formed depending on the forming process conditions (for example, it is considered that the forming power is insufficient such as a small peak value of the applied voltage or a narrow pulse width). Previously, the metal oxide constituting the conductive film 4 is reduced to metal, and the resistance value of the conductive film 4 may be reduced, so that a favorable electron emitting portion may not be formed.

【0057】4)本発明においては、上記のような電子
放出部が形成されずに導電性膜4が還元された場合につ
いて修復処理を施す。
4) In the present invention, a repair process is performed for the case where the conductive film 4 is reduced without forming the above-described electron-emitting portion.

【0058】図15は、フォーミング工程後のフォーミ
ング不良素子検知及び修復工程を示すフローチャートで
ある。
FIG. 15 is a flowchart showing a forming defective element detecting and repairing step after the forming step.

【0059】先ず、前述した方法によりフォーミング処
理を実行後、各素子の抵抗を測定する。その後、測定し
た抵抗値が所望の値Rf 、例えば1MΩ以上であれば電
子放出部が形成されたと判断し、フォーミング工程が終
了する。素子抵抗が低い場合には、導電性膜4が還元さ
れて良好な電子放出部が形成されなかったものと判断
し、次の酸化処理工程を実行する。
First, after the forming process is performed by the above-described method, the resistance of each element is measured. Thereafter, if the measured resistance value is equal to or more than a desired value R f , for example, 1 MΩ or more, it is determined that an electron emitting portion has been formed, and the forming step is completed. If the element resistance is low, it is determined that the conductive film 4 has been reduced and a good electron-emitting portion has not been formed, and the next oxidation treatment step is performed.

【0060】金属に還元された導電性膜を再び酸化物に
戻す酸化処理工程については種々の方法が採用できる
が、最も簡単には、導電性膜4を高温に保ちつつ酸化ガ
ス雰囲気中に曝露する方法によって容易に該導電性膜4
を酸化させることが可能である。この時、導電性膜4の
温度は高いほど酸化反応が進行し易いが、導電性膜4の
形状変化及び他の部材(基板、素子電極等)へ影響を及
ぼさないように設定することが望ましい。また、酸化ガ
スについても一般的には酸素が用いられるが、これに限
らず、導電性膜4の素材に応じて適宜選ぶことが可能で
ある。
Various methods can be employed for the oxidation treatment step of returning the conductive film reduced to the metal to the oxide again, but the simplest method is to expose the conductive film 4 to an oxidizing gas atmosphere while keeping the conductive film 4 at a high temperature. The conductive film 4
Can be oxidized. At this time, the higher the temperature of the conductive film 4 is, the more easily the oxidation reaction proceeds, but it is desirable to set the temperature so as not to change the shape of the conductive film 4 and to affect other members (substrate, element electrode, etc.). . In addition, oxygen is generally used as the oxidizing gas, but is not limited thereto, and may be appropriately selected according to the material of the conductive film 4.

【0061】また、素子周辺を酸化ガス雰囲気に保つ方
法としては、真空容器中に素子を設置し、容器内に酸化
ガスを導入する方法や、フォーミング不良素子周辺部に
酸化ガスを吹きつける方法、或いは最も簡単には大気中
で素子を高温に保つ方法等が上げられる。以上、酸化処
理工程について説明したが、本発明に係る導電性膜を金
属酸化物膜に戻すことができれば、上記の方法には限定
されない。
As a method of keeping the periphery of the element in an oxidizing gas atmosphere, a method of placing the element in a vacuum vessel and introducing the oxidizing gas into the vessel, a method of blowing the oxidizing gas around a defective forming element, Alternatively, the simplest method is to keep the element at a high temperature in the atmosphere. The oxidation process has been described above. However, the method is not limited to the above method as long as the conductive film according to the present invention can be returned to a metal oxide film.

【0062】5)上記酸化処理工程によって金属酸化物
膜に戻った導電性膜4に再フォーミング処理を施す。再
フォーミング処理方法については、基本的に前述の3)
のフォーミング処理方法と同様であるが、再フォーミン
グ工程においてフォーミング不良の再発生を防ぐために
は、素子電極間に投入するフォーミングパワーを増加さ
せることが有効である。具体的には、印加するパルス電
圧の波高値を高くする、或いは、パルス幅を広くする、
パルス間隔を狭くする等が挙げられる。これによって、
再フォーミング時には導電性膜4の還元による電子放出
部形成不良の発生を防止することが可能となる。
5) The conductive film 4 which has returned to the metal oxide film in the above-mentioned oxidation treatment step is subjected to a re-forming treatment. Regarding the reforming processing method, basically, the above 3)
However, it is effective to increase the forming power applied between the element electrodes in order to prevent the occurrence of the forming failure in the re-forming step. Specifically, the peak value of the applied pulse voltage is increased, or the pulse width is increased,
For example, the pulse interval may be narrowed. by this,
At the time of reforming, it is possible to prevent the occurrence of a defect in the formation of the electron emission portion due to the reduction of the conductive film 4.

【0063】本再フォーミング処理の後、再度素子抵抗
を測定し、素子の抵抗が十分に大きくなっていれば良好
な電子放出部が形成されたと判断し、再フォーミング工
程を終了する。素子抵抗が小さければフォーミング不良
と判断し、素子抵抗が大きくなるまで再度上記4)の工
程から繰り返す。
After the reforming process, the element resistance is measured again. If the resistance of the element is sufficiently large, it is determined that a good electron-emitting portion has been formed, and the reforming step is terminated. If the element resistance is small, it is determined that the forming is defective, and the above step 4) is repeated again until the element resistance becomes large.

【0064】6)導電性膜4に電子放出部5を形成した
素子には、活性化工程と呼ばれる処理を施すのが好まし
い。この活性化工程により、素子電流If 、放出電流I
e を著しく変化させることができる。
6) It is preferable to perform a process called an activation step on the element in which the electron-emitting portion 5 is formed on the conductive film 4. By this activation step, the device current I f and the emission current I f
e can be changed significantly.

【0065】活性化工程は、例えば有機物質のガスを含
有する雰囲気下で、素子電極2、3間にパルスの印加を
繰り返すことで行なうことができる。この雰囲気は、例
えば油拡散ポンプとロータリーポンプの組み合わせなど
を用いて真空容器内を排気した場合に雰囲気内に残留す
る有機ガスを利用して形成することができる他、イオン
ポンプなどにより一旦十分に排気した真空中に適当な有
機物質のガスを導入することによっても得られる。この
時の好ましい有機物質のガス圧は、前述の素子電極の形
態、真空容器の形状や、有機物質の種類などにより異な
るため、場合に応じ適宜設定される。適当な有機物質と
しては、アルカン、アルケン、アルキンの脂肪族炭化水
素類、芳香族炭化水素類、アルコール類、アルデヒド
類、ケトン類、アミン類、フェノール、カルボン酸、ス
ルホン酸等の有機酸類等を挙げることができ、具体的に
は、メタン、エタン、プロパンなどCn2n+2で表わさ
れる飽和炭化水素、エチレン、プロピレンなどCn2n
等の組成式で表わされる不飽和炭化水素、ベンゼン、ト
ルエン、メタノール、エタノール、ホルムアルデヒド、
アセトアルデヒド、アセトン、メチルエチルケトン、メ
チルアミン、エチルアミン、フェノール、蟻酸、酢酸、
プロピオン酸等が使用できる。この処理により、雰囲気
中に存在する有機物質から、炭素或いは炭素化合物が素
子上に堆積し、素子電流If 、放出電流Ie が著しく変
化するようになる。
The activation step can be performed, for example, by repeatedly applying a pulse between the device electrodes 2 and 3 in an atmosphere containing an organic substance gas. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated by using, for example, a combination of an oil diffusion pump and a rotary pump. It can also be obtained by introducing a gas of an appropriate organic substance into the evacuated vacuum. The preferable gas pressure of the organic substance at this time varies depending on the form of the above-mentioned element electrode, the shape of the vacuum vessel, the type of the organic substance, and the like. Suitable organic substances include alkane, alkene, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, and organic acids such as sulfonic acids. can be mentioned, specifically, methane, ethane, saturated hydrocarbons represented by C n H 2n + 2 such as propane, ethylene, propylene C n H 2n such
Unsaturated hydrocarbon represented by a composition formula such as benzene, toluene, methanol, ethanol, formaldehyde,
Acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid,
Propionic acid or the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.

【0066】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG、PG、GCを包含するもの
で、HOPGはほぼ完全なグラファイト結晶構造、PG
は結晶粒が20nm程度で結晶構造がやや乱れたもの、
GCは結晶粒が2nm程度になり結晶構造の乱れがさら
に大きくなったものを指す)、非晶質カーボン(アモル
ファスカーボン、及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す)であり、その膜厚
は50nm以下が好ましく、30nm以下が望ましい。
The carbon and the carbon compound include, for example, graphite (so-called HOPG, PG, and GC, and HOPG has a substantially complete graphite crystal structure, PG
Are those with crystal grains of about 20 nm and a slightly disordered crystal structure,
GC refers to those in which the crystal grains are about 2 nm and the disorder of the crystal structure is further increased), and amorphous carbon (refers to amorphous carbon and a mixture of amorphous carbon and the fine crystals of graphite). The thickness is preferably 50 nm or less, and more preferably 30 nm or less.

【0067】活性化工程の終了判定は、素子電流If
放出電流Ie を測定しながら、適宜行なうことができ
る。尚、パルス幅、パルス間隔、パルス波高値などは適
宜設定される。
The termination of the activation step can be appropriately determined while measuring the device current If and the emission current Ie . Note that the pulse width, pulse interval, pulse peak value, and the like are set as appropriate.

【0068】7)このような工程を経て得られた電子放
出素子は、安定化工程を行なうことが好ましい。この工
程は、真空容器内の有機物質を排気する工程である。真
空容器を排気する真空排気装置は、装置から発生するオ
イルが素子の特性に影響を与えないように、オイルを使
用しないものを用いるのが好ましい。具体的には、ソー
プションポンプとイオンポンプの組み合わせ等の超高真
空排気装置を挙げることができる。
7) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, an ultra-high vacuum exhaust device such as a combination of a sorption pump and an ion pump can be used.

【0069】前記活性化工程で排気装置として油拡散ポ
ンプとロータリーポンプの組み合わせを用い、これから
発生するオイル成分に由来する有機ガスを用いた場合に
は、この成分の分圧を極力低く抑える必要がある。真空
容器内の有機成分の分圧は、上記炭素或いは炭素化合物
がほぼ新たに堆積しない分圧で1×10-6Pa以下が好
ましく、さらには1×10-8Pa以下が特に好ましい。
さらに真空容器内を排気する時には、真空容器全体を加
熱して、真空容器内壁や、電子放出素子に吸着した有機
物質分子を排気し易くするのが好ましい。この時の加熱
条件は、80℃以上、好ましくは150℃以上でできる
だけ長時間の処理を行うのが望ましいが、特にこの条件
に限るものではなく、真空容器の大きさや形状、電子放
出素子の構成などの諸条件により適宜選ばれる条件によ
り行なう。真空容器内の圧力は極力低くすることが必要
で、1×10-5Pa以下が好ましく、さらには1×10
-6Pa以下が特に好ましい。
When a combination of an oil diffusion pump and a rotary pump is used as an exhaust device in the activation step and an organic gas derived from an oil component generated from the combination is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 1 × 10 −6 Pa or less, more preferably 1 × 10 −8 Pa or less, at a partial pressure at which the carbon or carbon compound is hardly newly deposited.
Further, when the inside of the vacuum vessel is evacuated, it is preferable to heat the entire vacuum vessel so that the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device can be easily evacuated. The heating conditions at this time are preferably at least 80 ° C., and more preferably at least 150 ° C., for as long a time as possible. However, the present invention is not limited to this condition. It is performed under conditions appropriately selected according to various conditions such as the above. The pressure in the vacuum vessel needs to be as low as possible, preferably 1 × 10 −5 Pa or less, more preferably 1 × 10 −5 Pa.
-6 Pa or less is particularly preferred.

【0070】上記安定化工程を行なった後の駆動時の雰
囲気は、上記安定化処理終了時の雰囲気を維持するのが
好ましいが、これに限るものではなく、有機物質が十分
除去されていれば、圧力自体は多少上昇しても十分安定
な特性を維持することができる。このような真空雰囲気
を採用することにより、新たな炭素或いは炭素化合物の
堆積を抑制でき、結果として素子電流If 、放出電流I
e が安定する。
The atmosphere at the time of driving after performing the stabilizing step is preferably the same as the atmosphere at the end of the stabilizing process. However, the present invention is not limited to this, as long as the organic substance is sufficiently removed. However, even if the pressure itself slightly increases, sufficiently stable characteristics can be maintained. By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed, and as a result, the device current I f and the emission current I f
e stabilizes.

【0071】本発明の電子放出素子の基本特性につい
て、前述の平面型表面伝導型電子放出素子を例に挙げて
図5、図6を参照しながら説明する。
The basic characteristics of the electron-emitting device of the present invention will be described with reference to FIGS. 5 and 6, taking the above-mentioned flat surface conduction electron-emitting device as an example.

【0072】図5は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図5においても、図1に示した部
位と同じ部位には図1に付した符号と同一の符号を付し
ている。
FIG. 5 is a schematic view showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. Also in FIG. 5, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【0073】図5において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。即ち、1は電子放出素子を構成する
基板であり、2及び3は素子電極、4は導電性膜、5は
電子放出部である。また、51は電子放出素子に素子電
圧Vf を印加するための電源、50は素子電極2、3間
の導電性膜4を流れる素子電流If を測定するための電
流計、54は素子の電子放出部5より放出される放出電
流Ie を捕捉するためのアノード電極、53はアノード
電極54に電圧を印加するための高圧電源、52は電子
放出部2より放出される放出電流Ie を測定するための
電流計である。一例として、アノード電極54の電圧を
1kV〜10kVの範囲とし、アノード電極54と電子
放出素子との距離Hを2〜8mmの範囲として測定を行
なう。
In FIG. 5, reference numeral 55 denotes a vacuum vessel,
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. That is, 1 is a substrate constituting an electron-emitting device, 2 and 3 are device electrodes, 4 is a conductive film, and 5 is an electron-emitting portion. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; An anode electrode for capturing the emission current I e emitted from the electron emission section 5, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and a reference numeral 52 for the emission current I e emitted from the electron emission section 2. It is an ammeter for measuring. As an example, the measurement is performed with the voltage of the anode electrode 54 in the range of 1 kV to 10 kV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 to 8 mm.

【0074】真空容器55内には、不図示の圧力計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行なえるようになっ
ている。
The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere such as a pressure gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere.

【0075】ここに示した電子放出素子基板を配した真
空処理装置の全体は、不図示のヒーターにより加熱でき
る。従って、この真空処理装置を用いると、前述の通電
フォーミング以降の工程も行なうことができる。
The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated by a heater (not shown). Therefore, when this vacuum processing apparatus is used, the steps after the above-described energization forming can also be performed.

【0076】図6は、図5に示した真空処理装置を用い
て測定された放出電流Ie 及び素子電流If と、素子電
圧Vf との関係を模式的に示した図である。図6におい
ては、放出電流Ie が素子電流If に比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。
FIG. 6 is a diagram schematically showing the relationship between the emission current I e and the device current If measured using the vacuum processing apparatus shown in FIG. 5, and the device voltage Vf . In FIG. 6, since the emission current Ie is significantly smaller than the device current If , it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【0077】図6からも明らかなように、本発明の電子
放出素子は、放出電流Ie に関して次の3つの特徴的性
質を有する。
As is clear from FIG. 6, the electron-emitting device of the present invention has the following three characteristic properties with respect to the emission current Ie .

【0078】第1に、本素子はある電圧(しきい値電圧
と呼ぶ;図6中のVth)以上の素子電圧を印加すると急
激に放出電流Ie が増加し、一方しきい値電圧Vth以下
では放出電流Ie がほとんど検出されない。つまり、放
出電流Ie に対する明確なしきい値電圧Vthを持った非
線形素子である。
First, when an element voltage higher than a certain voltage (referred to as a threshold voltage; V th in FIG. 6) is applied to the present element, the emission current Ie rapidly increases, while the threshold voltage V Below th , the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage V th for the emission current I e .

【0079】第2に、放出電流Ie が素子電圧Vf に単
調増加依存するため、放出電流Ieは素子電圧Vf で制
御できる。
Second, since the emission current Ie depends monotonically on the device voltage Vf , the emission current Ie can be controlled by the device voltage Vf .

【0080】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vf を印加する時間により制御できる。
Third, the emission charge trapped by the anode electrode 54 (see FIG. 5) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0081】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。
As will be understood from the above description, the electron-emitting device of the present invention can easily control the electron-emitting characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.

【0082】図6においては、素子電流If も素子電圧
f に対して単調増加する(以下、「MI特性」と称す
る)例を示したが、素子電流If が素子電圧Vf に対し
て電圧制御型負性抵抗特性(以下、「VCNR特性」と
称する)を示す場合もある(不図示)。これらの特性
は、前述の工程を制御することで制御できる。
[0082] In Figure 6, monotonically increases with respect to the device current I f also the device voltage V f to (hereinafter, referred to as "MI characteristic") has shown an example, device current I f of the element voltage V f In some cases, the voltage control type negative resistance characteristic (hereinafter, referred to as “VCNR characteristic”) may be exhibited (not shown). These properties can be controlled by controlling the steps described above.

【0083】以上のような本発明の電子放出素子の特徴
的特性のため、複数の電子放出素子を配置した電子源は
画像形成装置等でも、入力信号に応じて容易に放出電子
量を制御することができることとなり、多方面に応用す
ることができる。
Due to the characteristic characteristics of the electron-emitting device of the present invention as described above, an electron source having a plurality of electron-emitting devices can easily control the amount of emitted electrons according to an input signal even in an image forming apparatus or the like. It can be applied to various fields.

【0084】本発明の電子放出素子の応用例について以
下に述べる。本発明の電子放出素子を複数個基板上に配
列し、例えば電子源、さらには画像形成装置が構成でき
る。
An application example of the electron-emitting device of the present invention will be described below. By arranging a plurality of electron-emitting devices of the present invention on a substrate, for example, an electron source and further an image forming apparatus can be configured.

【0085】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向)、この配線と直交する方向(列方
向)で、該電子放出素子の上方に配した制御電極(グリ
ッド電極)により、電子放出素子からの電子を制御駆動
する梯子状配置のものがある。これとは別に、電子放出
素子をX方向及びY方向に行列状に複数個配し、同じ行
に配された複数の電子放出素子の電極の一方をX方向の
配線に共通に接続し、同じ列に配された複数の電子放出
素子の電極の他方をY方向の配線に共通に接続するもの
が挙げられる。このような配置はいわゆる単純マトリク
ス配置である。先ず単純マトリクス配置について以下に
詳述する。
Various arrangements of the electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (row direction), and the electron emission devices are arranged in a direction perpendicular to the wiring (column direction). There is a ladder-like arrangement in which electrons from the electron-emitting device are controlled and driven by a control electrode (grid electrode) disposed above the device. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X direction and the Y direction, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction, and the same. One example is one in which the other of the electrodes of the plurality of electron-emitting devices arranged in a row is commonly connected to a wiring in the Y direction. Such an arrangement is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0086】本発明の電子放出素子については、前述し
た通り3つの特性がある。即ち、電子放出素子からの放
出電子は、しきい値電圧以上では対向する素子電極間に
印加するパルス状電圧の波高値と幅で制御できる。一
方、しきい値電圧以下では殆ど電子は放出されない。こ
の特性によれば、多数の電子放出素子を配置した場合に
おいても、個々の素子にパルス状電圧を適宜印加すれ
ば、入力信号に応じて、電子放出素子を選択して電子放
出量を制御できる。
The electron-emitting device of the present invention has three characteristics as described above. In other words, the electrons emitted from the electron-emitting device can be controlled by the peak value and the width of the pulse-like voltage applied between the opposing device electrodes when the threshold voltage is exceeded. On the other hand, below the threshold voltage, almost no electrons are emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, the electron-emitting device can be selected and the amount of electron emission can be controlled in accordance with an input signal. .

【0087】以下、この原理に基づき、本発明の電子放
出素子の一実施形態である表面伝導型電子放出素子を複
数配置して得られる電子源基板について図7を用いて説
明する。図7において、71は電子源基板、72はX方
向配線、73はY方向配線である。74は表面伝導型電
子放出素子、75は結線である。尚、電子放出素子74
は平面型でも垂直型でも良い。
Hereinafter, based on this principle, an electron source substrate obtained by disposing a plurality of surface conduction electron-emitting devices, which is one embodiment of the electron-emitting device of the present invention, will be described with reference to FIG. In FIG. 7, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring. 74 is a surface conduction electron-emitting device, and 75 is a connection. Note that the electron-emitting device 74
May be a flat type or a vertical type.

【0088】m本のX方向配線72は、Dx1、Dx2、…
…、Dxmからなり、真空蒸着法、印刷法、スパッタ法等
を用いて形成された導電性金属等で構成することができ
る。配線の材料、膜厚、幅は適宜設計される。Y方向配
線73は、Dy1、Dy2、……、Dynのn本の配線よりな
り、X方向配線72と同様に形成される。これらm本の
X方向配線72とn本のY方向配線73との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している(m、nは共に正の整数)。
The m X-directional wirings 72 have D x1 , D x2,.
.., D xm , and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed. Y-direction wiring 73, D y1, D y2, ...... , it consists n wirings of D yn, is formed in the same manner as the X-direction wiring 72. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 to electrically separate them (m and n are both positive). Integer).

【0089】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或いは一部に所望の形状で形成され、特に、X方向
配線72とY方向配線73の交差部の電位差に耐え得る
ように、膜厚、材料、製法が適宜設定される。X方向配
線72とY方向配線73は、それぞれ外部端子として引
き出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, the film is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The production method is appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0090】電子放出素子74を構成する一対の素子電
極(不図示)は、それぞれm本のX方向配線72とn本
のY方向配線73に、導電性金属等からなる結線75に
よって電気的に接続されている。
A pair of device electrodes (not shown) constituting the electron-emitting device 74 are electrically connected to m X-direction wires 72 and n Y-direction wires 73 by a connection 75 made of a conductive metal or the like. It is connected.

【0091】X方向配線72とY方向配線73を構成す
る材料、結線75を構成する材料、及び、一対の素子電
極を構成する材料は、その構成元素の一部或いは全部が
同一であっても、またそれぞれ異なっていても良い。こ
れらの材料は、例えば前述の素子電極の材料より適宜選
択される。素子電極を構成する材料と配線材料が同一で
ある場合には、素子電極に接続した配線は素子電極であ
ると言うこともできる。
The material forming the X-direction wiring 72 and the Y-direction wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes are the same even if some or all of the constituent elements are the same. , And may be different from each other. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode and the wiring material are the same, it can be said that the wiring connected to the element electrode is the element electrode.

【0092】X方向配線72には、X方向に配列した電
子放出素子74の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Y方
向配線73には、Y方向に配列した電子放出素子74の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。
The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 74 arranged in the X-direction. On the other hand, a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0093】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.

【0094】本発明において、上記複数の電子放出素子
を同一基板上に設けてなる電子源の製造工程において、
好ましくは、フォーミング処理にはパルス電圧を用い、
1素子行毎に1パルスずつパルス電圧を印加し、1パル
ス毎に印加する素子行を切り替えて複数の素子行を順次
走査する工程を繰り返すことにより、フォーミング工程
を実行する。この方法によれば、一素子行にパルス電圧
を印加した後、すぐに他の素子行へのパルス印加を行う
ことにより、各素子に対しては必要に応じたパルス間隔
を与えながら、全体に対するフォーミング処理の時間を
短くすることができる。
In the present invention, in the manufacturing process of the electron source having the plurality of electron-emitting devices provided on the same substrate,
Preferably, a pulse voltage is used for the forming process,
A forming step is performed by applying a pulse voltage for each element row, one pulse at a time, switching the element rows to be applied for each pulse, and repeatedly scanning a plurality of element rows. According to this method, a pulse voltage is applied to one element row, and then a pulse is immediately applied to another element row. The time for the forming process can be shortened.

【0095】上記フォーミング工程について具体的に説
明する。図16は電子源のフォーミング装置であり、図
中、161はフォーミング電圧パルスを発生するフォー
ミング電圧源、162はフォーミング電圧源161で発
生した電圧パルスを必要なラインに印加するためのライ
ン選択部、163は各ラインに配置された電子放出素子
に流れる素子電流の合計電流値をモニターする電流計、
164は電流計163から検出された1ラインの素子電
流値に基づいてフォーミング電圧源161、ライン選択
部162を制御するための制御部、165はフォーミン
グするための、複数の電子放出素子がm行×n列単純マ
トリクス配置された電子源基板である。ここで、電子源
基板165は不図示の真空装置中に配置されており、必
要に応じて加熱したり、還元・凝集ガスや酸化ガスを導
入することもできるようになっている。また、電子源基
板165のX方向配線Dx1〜Dxmはフォーミング処理装
置のSx1〜Sxmに接続されている。
The above-described forming step will be described specifically. FIG. 16 shows a forming device of an electron source. In the drawing, 161 is a forming voltage source for generating a forming voltage pulse, 162 is a line selector for applying a voltage pulse generated by the forming voltage source 161 to a required line, 163 is an ammeter for monitoring the total current value of the device current flowing through the electron-emitting devices arranged on each line,
Reference numeral 164 denotes a control unit for controlling the forming voltage source 161 and the line selection unit 162 based on the element current value of one line detected by the ammeter 163, and 165 denotes a plurality of electron emission elements for forming the m rows. × n columns of electron source substrates arranged in a simple matrix. Here, the electron source substrate 165 is disposed in a vacuum device (not shown), and can be heated or a reducing / aggregating gas or an oxidizing gas can be introduced as necessary. The X-direction wirings D x1 to D xm of the electron source substrate 165 are connected to S x1 to S xm of the forming apparatus.

【0096】先ず、最初のフォーミング処理について説
明する。図16において、Dy1〜Dynは電気的に共通化
されグランドに接続されている。フォーミングに際して
は、電子源基板165のX方向配線から電圧を供給され
る構成となっており、X方向配線上に並んだn個の素子
に同時にフォーミング電圧が印加され、フォーミング処
理が行われる。ここでは、フォーミング電圧源161か
ら出力された電圧が、制御部164により制御されたラ
イン選択部162を介し、Dx1〜Dxnまで順番に1ライ
ンずつ走査することで、全素子に同時にフォーミング処
理を施している。また、電流計163によりフォーミン
グ処理時の電流も測定しているため、即座に配線上に並
んだm個の素子の合成抵抗を検出できるため、フォーミ
ング処理後の抵抗測定も事実上ここで行うことができ
る。
First, the first forming process will be described. In FIG. 16, D y1 to D yn are electrically shared and connected to the ground. At the time of forming, a voltage is supplied from the X-direction wiring of the electron source substrate 165, and the forming voltage is applied to n elements arranged on the X-direction wiring at the same time, and the forming process is performed. Here, the voltage output from the forming voltage source 161 is sequentially scanned one line at a time from D x1 to D xn via the line selection unit 162 controlled by the control unit 164, so that the forming process is simultaneously performed on all the elements. Has been given. In addition, since the ammeter 163 also measures the current at the time of the forming process, the combined resistance of the m elements arranged on the wiring can be immediately detected. Therefore, the resistance measurement after the forming process is also performed here. Can be.

【0097】最初のフォーミング処理の後、各ラインの
素子の合成抵抗値を測定し、抵抗が低くなっているか、
十分高くなっていない、即ち導電性膜が還元されて電子
放出部が形成されていない素子を含むラインを検知す
る。当該ラインが検知された場合には、先に説明した電
子放出素子の酸化処理工程と同様の工程を行う。
After the first forming process, the combined resistance value of the elements in each line is measured to determine whether the resistance is low.
A line including an element that is not sufficiently high, that is, the conductive film is reduced and the electron emission portion is not formed is detected. When the line is detected, a process similar to the above-described oxidation process of the electron-emitting device is performed.

【0098】次に、制御部164及びライン選択部16
2により、還元性のガスを導入しながら上記フォーミン
グ不良が発生したラインにのみ、パルス電圧を印加し、
再フォーミング処理を行う。処理後、当該ラインの合成
抵抗値が他のラインと同様に高くなっていればそこで再
フォーミング工程を終了する。上記合成抵抗値が再度低
くなっている場合には、上記酸化処理と再フォーミング
処理を繰り返す。いずれにしても、再フォーミング処理
においては、最初のフォーミング処理よりも波高値を大
きくするか或いはパルス幅を広くする、パルス間隔を狭
くするなど条件を変えることが望ましい。
Next, the control section 164 and the line selection section 16
According to 2, a pulse voltage is applied only to the line where the forming failure has occurred while introducing the reducing gas,
A re-forming process is performed. After the processing, if the combined resistance value of the line is high as in the other lines, the re-forming step is ended there. If the combined resistance value has become low again, the above-described oxidation process and re-forming process are repeated. In any case, in the re-forming process, it is desirable to change conditions such as increasing the peak value or increasing the pulse width or narrowing the pulse interval compared to the first forming process.

【0099】上記のような単純マトリクス配置の電子源
を用いて構成した画像形成装置について、図8、図9、
及び図10を用いて説明する。図8は画像形成装置の表
示パネルの一例を示す模式図であり、図9は図8の画像
形成装置に使用される蛍光膜の模式図である。図10は
NTSC方式のテレビ信号に応じて表示を行なうための
駆動回路の一例を示すブロック図である。尚、図7に示
した部位と同じ部位には同じ符号を付して説明を省略す
る。尚、便宜上導電性膜4は省略した。
FIGS. 8, 9A, 9B, 9C, 9D, and 9E show an image forming apparatus constructed using the electron sources having the simple matrix arrangement as described above.
This will be described with reference to FIG. FIG. 8 is a schematic view showing an example of a display panel of the image forming apparatus, and FIG. 9 is a schematic view of a fluorescent film used in the image forming apparatus of FIG. FIG. 10 is a block diagram showing an example of a driving circuit for performing display in accordance with an NTSC television signal. The same parts as those shown in FIG. 7 are denoted by the same reference numerals, and description thereof will be omitted. Note that the conductive film 4 is omitted for convenience.

【0100】図8において、81は電子源基板71を固
定したリアプレート、86はガラス基板83の内面に蛍
光膜84とメタルバック85等が形成されたフェースプ
レートである。82は支持枠であり、該支持枠82に
は、リアプレート81、フェースプレート86がフリッ
トガラス等を用いて接続されている。88は外囲器であ
り、例えば大気中或いは窒素中で、400〜500℃の
温度範囲で10分間以上焼成することで封着して構成さ
れる。
In FIG. 8, reference numeral 81 denotes a rear plate to which the electron source substrate 71 is fixed, and 86 denotes a face plate in which a fluorescent film 84 and a metal back 85 are formed on the inner surface of a glass substrate 83. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing in a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.

【0101】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に電子源基板71の強度を補
強する目的で設けられるため、基板71自体で十分な強
度を持つ場合は別体のリアプレート81は不要である。
即ち、基板71に直接支持枠82を封着し、フェースプ
レート86、支持枠82及び基板71で外囲器88を構
成しても良い。一方、フェースプレート86とリアプレ
ート81の間に、スペーサーと呼ばれる不図示の支持体
を設置することにより、大気圧に対して十分な強度を持
つ外囲器88を構成することもできる。
The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the electron source substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 is unnecessary.
That is, the support frame 82 may be directly sealed to the substrate 71, and the envelope 88 may be configured by the face plate 86, the support frame 82, and the substrate 71. On the other hand, by providing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.

【0102】図9は、蛍光膜を示す模式図である。蛍光
膜84は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ(図9(a))、或いはブ
ラックマトリクス(図9(b))等と呼ばれる黒色導電
材91と蛍光体92とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体92間の塗
り分け部を黒くすることで混色等を目立たなくすること
と、蛍光膜84における外光反射によるコントラストの
低下を抑制することにある。黒色導電材91の材料とし
ては、通常用いられている黒鉛を主成分とする材料の
他、導電性があり、光の透過及び反射が少ない材料を用
いることができる。
FIG. 9 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, the fluorescent film is composed of a black conductive material 91 called a black stripe (FIG. 9A) or a black matrix (FIG. 9B) or the like depending on the arrangement of the fluorescent materials. Can be. The purpose of providing a black stripe and black matrix is
In the case of a color display, the purpose is to make the mixed portions between the three primary color phosphors 92 necessary black to make color mixing less noticeable, and to suppress a decrease in contrast due to reflection of external light on the fluorescent film 84. As the material of the black conductive material 91, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0103】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈殿法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をガラス基板83側へ
鏡面反射することにより輝度を向上させること、電子ビ
ーム加速電圧を印加するための電極として作用させるこ
と、外囲器内で発生した負イオンの衝突によるダメージ
から蛍光体を保護すること等である。メタルバックは、
蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通
常、「フィルミング」と呼ばれる)を行ない、その後A
lを真空蒸着等を用いて堆積させることで作製できる。
The method of applying the fluorescent substance to the glass substrate 83 can employ a precipitation method, a printing method, or the like irrespective of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
Improving the brightness by mirror-reflecting light toward the inner surface side of the phosphor emission toward the glass substrate 83 side, acting as an electrode for applying an electron beam accelerating voltage, generated in the envelope. The purpose is to protect the phosphor from damage caused by the collision of negative ions. The metal back is
After the formation of the fluorescent film, a smoothing treatment (usually called “filming”) of the inner surface of the fluorescent film is performed, and then A
1 can be produced by depositing using vacuum evaporation or the like.

【0104】また、フェースプレート86には、さらに
蛍光膜84の導電性を高めるため、蛍光膜84の外面側
に透明電極(不図示)を設けても良い。
The face plate 86 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 84 in order to further enhance the conductivity of the fluorescent film 84.

【0105】前述の封着を行なう際、カラーの場合は各
色蛍光体と電子放出素子とを対応させる必要があり、十
分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable.

【0106】図8に示した画像形成装置は、例えば以下
のようにして製造される。
The image forming apparatus shown in FIG. 8 is manufactured, for example, as follows.

【0107】外囲器88内は、前述の安定化工程と同様
に、適宜加熱しながらイオンポンプ、ソープションポン
プ等のオイルを使用しない排気装置により不図示の排気
管を通じて排気し、1×10-5Pa程度の真空度の有機
物質の十分に少ない雰囲気にした後、封止がなされる。
外囲器88の封止後の真空度を維持するために、ゲッタ
ー処理を行なうこともある。これは、外囲器88の封止
を行なう直前或いは封止後に、抵抗加熱或いは高周波加
熱等を用いた加熱により、外囲器88内の所定の位置に
配置されたゲッター(不図示)を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ba等が主成分であ
り、該蒸着膜の吸着作用により、例えば1×10-3〜1
×10-5Paの真空度を維持するものである。ここで、
表面伝導型電子放出素子のフォーミング処理以降の工程
は適宜設定できる。
The interior of the envelope 88 is evacuated through an exhaust pipe (not shown) by an exhaust device that does not use oil, such as an ion pump and a sorption pump, while appropriately heating, as in the stabilization process described above. Sealing is performed after setting the atmosphere of a vacuum degree of about -5 Pa to a sufficiently low level of an organic substance.
In order to maintain the degree of vacuum after sealing the envelope 88, getter processing may be performed. This is because a getter (not shown) arranged at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and, for example, 1 × 10 −3 to 1
The vacuum degree of 10-5 Pa is maintained. here,
Steps after the forming process of the surface conduction electron-emitting device can be appropriately set.

【0108】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行なうための駆動回路の構
成例について、図10を用いて説明する。図10におい
て、101は画像表示パネル、102は走査回路、10
3は制御回路、104はシフトレジスタ、105はライ
ンメモリ、106は同期信号分離回路、107は変調信
号発生器、Vx 及びVa は直流電圧源である。
Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . 10, 101 is an image display panel, 102 is a scanning circuit, 10
3 control circuit, 104 a shift register, a line memory 105, the 106 sync signal separation circuit, 107 a modulation signal generator, the V x and V a is a DC voltage source.

【0109】表示パネル101は、端子Dx1〜Dxm、端
子Dy1〜Dyn及び高圧端子87を介して外部の電気回路
と接続している。端子Dx1〜Dxmには表示パネル101
内に設けられた電子源、即ちm行n列の行列状にマトリ
クス配線された電子放出素子群を1行(n素子)ずつ順
次駆動するための走査信号が印加される。端子Dy1〜D
ynには、前記走査信号により選択された1行の電子放出
素子の各素子の出力電子ビームを制御するための変調信
号が印加される。高圧端子87には、直流電圧源Va
り、例えば10kVの直流電圧が供給されるが、これは
電子放出素子から放出される電子ビームに、蛍光体を励
起するのに十分なエネルギーを付与するための加速電圧
である。
The display panel 101 is connected to an external electric circuit via terminals D x1 to D xm , terminals D y1 to D yn and a high voltage terminal 87. The display panel 101 is connected to the terminals D x1 to D xm.
A scanning signal for sequentially driving the electron sources provided therein, that is, electron emission element groups arranged in a matrix of m rows and n columns in a matrix is applied one row at a time (n elements). Terminals D y1 to D
A modulation signal for controlling the output electron beam of each of the electron-emitting devices in one row selected by the scanning signal is applied to yn . The high-voltage terminal 87, the DC voltage source V a, for example, a DC voltage of 10kV is applied, which the electron beams emitted from the electron-emitting device, to impart sufficient energy to excite the phosphor Voltage for acceleration.

【0110】次に走査回路102について説明する。同
回路は、内部にm個のスイッチング素子(図10中、S
1 〜Sm で模式的に示す)を備えたものである。各スイ
ッチング素子は、直流電圧源Vx の出力電圧もしくは0
[V](グランドレベル)のいずれか一方を選択し、表
示パネル101の端子Dx1〜Dxmと電気的に接続され
る。各スイッチング素子S1 〜Sm は、制御回路103
が出力する制御信号Tscanに基づいて動作するものであ
り、例えばFETのようなスイッチング素子を組み合わ
せることにより構成することができる。
Next, the scanning circuit 102 will be described. This circuit includes m switching elements (S in FIG. 10).
1 to S m ). Each switching element is an output voltage or 0 of the DC voltage source V x
[V] (ground level) is selected and electrically connected to terminals D x1 to D xm of the display panel 101. Each of the switching elements S 1 to S m is connected to the control circuit 103.
Operates based on the control signal Tscan output from the switching element, and can be configured by combining switching elements such as FETs, for example.

【0111】直流電圧源Vx は、電子放出素子の特性
(電子放出しきい値電圧)に基づき、走査されていない
素子に印加される駆動電圧が電子放出しきい値電圧以下
となるような一定電圧を出力するように設定されてい
る。
[0111] DC voltage source V x is based on characteristics of the electron-emitting device (electron emission threshold voltage), the drive voltage applied to devices that are not scanned such that the less the electron emission threshold voltage constant It is set to output voltage.

【0112】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行なわれるように、各部
の動作を整合させる機能を有する。制御回路103は、
同期信号分離回路106より送られる同期信号Tsync
基づいて、各部に対してTscan、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an externally input image signal. The control circuit 103
Based on the synchronization signal T sync sent from the synchronous signal separation circuit 106, T scan, generating a respective control signal T sft and T mry to each unit.

【0113】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルタ)回路等を用いて構成できる。同期信
号分離回路106により分離された同期信号は、垂直同
期信号と水平同期信号よりなるが、ここでは説明の便宜
上Tsync信号として図示した。前記テレビ信号から分離
された画像の輝度信号成分は、便宜上DATA信号と表
わした。このDATA信号は、シフトレジスタ104に
入力される。
The synchronizing signal separation circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. This DATA signal is input to the shift register 104.

【0114】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsft に基づいて動
作する(即ち、制御信号Tsft はシフトレジスタ104
のシフトクロックであると言い換えても良い)。シリア
ル/パラレル変換された画像1ライン分のデータ(電子
放出素子n素子分の駆動データに相当)は、Id1〜Idn
のn個の並列信号として前記シフトレジスタ104より
出力される。
The shift register 104 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and converts the DATA signal into a control signal Tsft sent from the control circuit 103. (Ie, the control signal T sft is applied to the shift register 104
Shift clock). The data of one line of the serial / parallel-converted image (corresponding to the driving data of n electron-emitting devices) are I d1 to I dn.
Are output from the shift register 104 as n parallel signals.

【0115】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路103より送られる制御信号Tmry に従っ
て適宜Id1〜Idnの内容を記憶する。記憶された内容
は、Id'1 〜Id'n として出力され、変調信号発生器1
07に入力される。
The line memory 105 is a storage device for storing data for one line of an image for a required time only, and stores the contents of I d1 to I dn as appropriate according to a control signal T mry sent from the control circuit 103. I do. The stored contents are output as I d'1 ~I d'n, the modulation signal generator 1
07.

【0116】変調信号発生器107は、画像データI
d'1 〜Id'n の各々に応じて、電子放出素子の各々を適
切に駆動変調するための信号源であり、その出力信号
は、端子Dy1〜Dynを通じて表示パネル101内の電子
放出素子に印加される。
Modulation signal generator 107 outputs image data I
Depending on each of d'1 ~I d'n, a signal source for appropriately driving modulating each of the electron-emitting device, the output signal, the electronic display panel 101 through the terminals D y1 to D yn Applied to the emitting element.

【0117】前述したように、本発明の電子放出素子は
放出電流Ie に関して以下の基本特性を有している。即
ち、電子放出には明確なしきい値電圧Vthがあり、Vth
以上の電圧が印加された時のみ電子放出が生じる。電子
放出しきい値以上の電圧に対しては、素子への印加電圧
の変化に応じて放出電流も変化する。このことから、本
素子にパルス状の電圧を印加する場合、例えば電子放出
しきい値電圧以下の電圧を印加しても電子放出を生じな
いが、電子放出しきい値電圧以上の電圧を印加する場合
には電子ビームが出力される。その際、パルスの波高値
m を変化させることにより、出力電子ビームの強度を
制御することが可能である。また、パルスの幅Pw を変
化させることにより、出力される電子ビームの電荷の総
量を制御することが可能である。
As described above, the electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie . That is, electron emission has a clear threshold voltage V th , and V th
Electron emission occurs only when the above voltage is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. For this reason, when a pulse-like voltage is applied to the present element, for example, even if a voltage lower than the electron emission threshold voltage is applied, no electron emission occurs, but a voltage higher than the electron emission threshold voltage is applied. In this case, an electron beam is output. At this time, by varying the peak value V m of pulse, it is possible to control the intensity of the output electron beam. Further, by changing the width P w of pulse, it is possible to control the total amount of the outputted electron beam charge.

【0118】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When implementing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.

【0119】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0120】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.

【0121】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。
In the case of the voltage modulation method using an analog signal, for example, an amplification circuit using an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillator (VCO) can be employed, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device can be added as necessary.

【0122】このような構成を取り得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Dx1
〜Dxm、Dy1〜Dynを介して電圧を印加することによ
り、電子放出が生じる。同時に高圧端子87を介してメ
タルバック85或いは透明電極(不図示)に高電圧を印
加し、電子ビームを加速する。加速された電子は、蛍光
膜84に衝突し、発光が生じて画像が形成される。
In the image forming apparatus of the present invention which can take such a configuration, each of the electron-emitting devices is provided with a terminal D x1 outside the container.
To D xm, by applying a voltage via the D y1 to D yn, electron emission occurs. At the same time, a high voltage is applied to the metal back 85 or the transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【0123】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、SECAM方式等の他、これらより
も多数の走査線からなるテレビジョン信号(例えば、M
USE方式をはじめとする高品位TV)方式も採用でき
る。
The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications can be made based on the technical idea of the present invention. N for input signal
Although the TSC system has been described, the input signal is not limited to this, and may be a PAL, SECAM system or the like, or a television signal (for example, M
A high-definition TV) system including the USE system can also be adopted.

【0124】次に、前述の梯子状配置の電子源及び画像
形成装置について、図11及び図12を用いて説明す
る。
Next, the ladder-shaped electron source and the image forming apparatus will be described with reference to FIGS.

【0125】図11は、梯子状配置の電子源の一例を示
す模式図である。図11において、110は電子源基
板、111は電子放出素子である。112は電子放出素
子111を接続するための共通配線D1 〜D10であり、
これらは外部端子として引き出されている。電子放出素
子111は基板110上に、X方向に並列に複数個配置
されている(これを素子行と呼ぶ)。この素子行が複数
行配置されて電子源を構成している。各素子行の共通配
線間に駆動電圧を印加することで、各素子行を独立に駆
動させることができる。即ち、電子ビームを放出させた
い素子行には電子放出しきい値以上の電圧を印加し、電
子ビームを放出させたくない素子行には電子放出しきい
値以下の電圧を印加する。各素子行間に位置する共通配
線D2 〜D9 は、例えばD2 とD3 を一体の同一配線と
することもできる。
FIG. 11 is a schematic view showing an example of a ladder-shaped electron source. In FIG. 11, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. 112 is a common wiring D 1 to D 10 for connecting the electron-emitting devices 111,
These are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of these element rows are arranged to form an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to an element row in which an electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to an element row in which an electron beam is not desired to be emitted. Common wiring D 2 to D 9 located at each element rows, for example, a D 2 and D 3 may be an integral of the same wiring.

【0126】図12は、梯子状配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、D1 〜Dm は容器外端子、G1 〜Gn はグリ
ッド電極120に接続された容器外端子である。110
は各素子行間の共通配線を同一配線とした電子源基板で
ある。図12においては、図8、図11に示した部位と
同じ部位には同一の符号を付した。尚、便宜上導電性膜
4は省略した。ここに示した画像形成装置と、図8に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板110とフェースプレート86の間にグ
リッド電極120を備えているか否かである。
FIG. 12 is a schematic diagram showing an example of a panel structure in an image forming apparatus having a ladder-like arrangement of electron sources. 120 grid electrodes, 121 an opening for electrons to pass through, D 1 to D m is the vessel terminals, G 1 ~G n is vessel terminals connected to the grid electrode 120. 110
Is an electron source substrate in which the common wiring between each element row is the same wiring. 12, the same parts as those shown in FIGS. 8 and 11 are denoted by the same reference numerals. Note that the conductive film 4 is omitted for convenience. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 8 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【0127】また、上記梯子状配置の電子源において
も、前記単純マトリクス配置の電子源と同様、フォーミ
ング処理にはパルス電圧を用い、1素子行毎に1パルス
ずつパルス電圧を印加し、1パルス毎に印加する素子行
を切り替えて全素子行を順次走査する工程を繰り返すこ
とが好ましい。その場合には、図11の配線の内、例え
ば奇数番目のものD1,D3,…を図16のライン選択部
162に、電流計163を介して接続し、偶数番目の配
線D2,D4,…は全てグランドに接続すれば良い。他の
手順はマトリクス配線の場合と同様である。
Also in the ladder-shaped electron source, a pulse voltage is applied to the forming process, and a pulse voltage is applied for each element row. It is preferable to repeat the process of sequentially scanning all the element rows by switching the element rows to be applied every time. In this case, among the wirings in FIG. 11, for example, odd-numbered wirings D 1 , D 3 ,... Are connected to the line selection unit 162 in FIG. 16 via an ammeter 163, and even-numbered wirings D 2 , D 4 ,... May all be connected to ground. Other procedures are the same as those in the case of the matrix wiring.

【0128】図12においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、電子放出素子111か
ら放出された電子ビームを変調するためのものであり、
梯子状配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て1個ずつ円形の開口121が設けられている。グリッ
ド電極の形状や配置は、図12に示したものに限定され
るものではない。例えば、開口としてメッシュ状に多数
の通過口を設けることもでき、グリッド電極を電子放出
素子の周囲や近傍に設けることもできる。
In FIG. 12, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the electron-emitting device 111,
In order to allow an electron beam to pass through stripe-shaped electrodes provided orthogonally to the ladder-shaped element rows, one circular opening 121 is provided for each element. The shape and arrangement of the grid electrodes are not limited to those shown in FIG. For example, a large number of passage openings can be provided in a mesh shape as openings, and a grid electrode can be provided around or near the electron-emitting device.

【0129】容器外端子D1 〜Dm 及びG1 〜Gn は不
図示の制御回路に接続されている。そして素子行を1列
ずつ順次駆動(走査)していくのと同期してグリッド電
極列に画像1ライン分の変調信号を同時に印加する。こ
れにより、各電子ビームの蛍光体への照射を制御し、画
像を1ラインずつ表示することができる。
The outer terminals D 1 to D m and G 1 to G n are connected to a control circuit (not shown). Then, in synchronization with sequentially driving (scanning) the element rows one by one, a modulation signal for one image line is simultaneously applied to the grid electrode columns. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.

【0130】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピュータ等の表示装置の他、感光性ドラム等を用いて構
成された光プリンタとしての画像形成装置等としても用
いることができる。
The image forming apparatus of the present invention described above is a display apparatus for a television broadcast, a display apparatus such as a video conference system or a computer, and an image forming apparatus as an optical printer using a photosensitive drum or the like. Etc. can also be used.

【0131】図14は、本発明の画像形成装置を、例え
ばテレビジョン放送をはじめとする種々の画像情報源よ
り提供される画像情報を表示できるように構成した一例
を示す図である。
FIG. 14 is a diagram showing an example in which the image forming apparatus of the present invention is configured to be able to display image information provided from various image information sources such as a television broadcast.

【0132】図中、1700はディスプレイパネル、1
701はディスプレイパネルの駆動回路、1702はデ
ィスプレイコントローラ、1703はマルチプレクサ、
1704はデコーダ、1705は入出力インタフェース
回路、1706はCPU、1707は画像生成回路、1
708〜1710は画像メモリインタフェース回路、1
711は画像入力インターフェース回路、1712及び
1713はTV信号受信回路、1714は入力部であ
る。
In the figure, 1700 is a display panel, 1
701 is a display panel driving circuit, 1702 is a display controller, 1703 is a multiplexer,
1704 is a decoder, 1705 is an input / output interface circuit, 1706 is a CPU, 1707 is an image generation circuit,
Reference numerals 708 to 1710 denote image memory interface circuits,
711 is an image input interface circuit, 1712 and 1713 are TV signal receiving circuits, and 1714 is an input unit.

【0133】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
When the present image forming apparatus receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.

【0134】以下、画像信号の流れに沿って各部の機能
を説明する。
Hereinafter, the function of each unit will be described along the flow of the image signal.

【0135】先ず、TV信号受信回路1713は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるTV信号を受信するための回路である。受信する
TV信号の方式は特に限られるものではなく、例えばN
TSC方式、PAL方式、SECAM方式等、いずれの
方式でも良い。また、これらよりさらに多数の走査線よ
りなるTV信号、例えばMUSE方式をはじめとするい
わゆる高品位TV信号は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。
First, the TV signal receiving circuit 1713 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The type of the TV signal to be received is not particularly limited.
Any system such as the TSC system, the PAL system, and the SECAM system may be used. Further, a TV signal including a larger number of scanning lines than these, for example, a so-called high-definition TV signal such as a MUSE system is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source.

【0136】上記TV信号受信回路1713で受信され
たTV信号は、デコーダ1704に出力される。
The TV signal received by the TV signal receiving circuit 1713 is output to a decoder 1704.

【0137】また、TV信号受信回路1712は、例え
ば同軸ケーブルや光ファイバ等のような有線伝送系を用
いて伝送されるTV信号を受信するための回路である。
前記TV信号受信回路1713と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ1704に出力される。
The TV signal receiving circuit 1712 is a circuit for receiving a TV signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber.
Like the TV signal receiving circuit 1713, the TV
The signal system is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1704.

【0138】画像入力インターフェース回路1711
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ1704に出
力される。
Image input interface circuit 1711
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 1704.

【0139】画像メモリインターフェース回路1710
は、ビデオテープレコーダ(以下「VTR」と称する)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ1704に出力される。
Image memory interface circuit 1710
Stands for Video Tape Recorder (hereinafter referred to as "VTR")
Is a circuit for taking in the image signal stored in the decoder 1704, and the taken-in image signal is output to the decoder 1704.

【0140】画像メモリインターフェース回路1709
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ17
04に出力される。
Image memory interface circuit 1709
Is a circuit for taking in an image signal stored in the video disk.
04 is output.

【0141】画像メモリインターフェース回路1708
は、静止画ディスクのように、静止画像データを記憶し
ている装置から画像信号を取り込むための回路で、取り
込まれた静止画像データはデコーダ1704に入力され
る。
Image memory interface circuit 1708
Is a circuit for taking in an image signal from a device storing still image data, such as a still image disk, and the taken still image data is input to the decoder 1704.

【0142】入出力インターフェース回路1705は、
本画像表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力や、場合によっては本画像形成装置の備えるCP
U1706と外部との間で制御信号や数値データの入出
力などを行なうことも可能である。
The input / output interface circuit 1705 is
This is a circuit for connecting the present image display device to an output device such as an external computer, computer network or printer. Input / output of image data and character / graphic information, and in some cases, CP
It is also possible to input and output control signals and numerical data between the U1706 and the outside.

【0143】画像生成回路1707は、前記入出力イン
ターフェース回路1705を介して外部から入力される
画像データや文字・図形情報や、或いはCPU1706
より出力される画像データや文字・図形情報に基づき、
表示用画像データを生成するための回路である。本回路
の内部には、例えば画像データや文字・図形情報を蓄積
するための書き換え可能メモリや、文字コードに対応す
る画像パターンが記憶されている読み出し専用メモリ
や、画像処理を行なうためのプロセッサ等をはじめとし
て、画像の生成に必要な回路が組み込まれている。
The image generation circuit 1707 is provided with image data and character / graphic information input from the outside via the input / output interface circuit 1705, or the CPU 1706.
Based on image data and character / graphic information output from
This is a circuit for generating display image data. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, and the like And other circuits necessary for generating an image.

【0144】本回路により生成された表示用画像データ
は、デコーダ1704に出力されるが、場合によっては
前記入出力インターフェース回路1705を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。
The display image data generated by this circuit is output to the decoder 1704, but may be output to an external computer network or printer via the input / output interface circuit 1705 in some cases.

【0145】CPU1706は、主として本画像表示装
置の動作制御や、表示画像の生成や選択、編集に関わる
作業を行なう。
The CPU 1706 mainly performs operations related to operation control of the image display apparatus, generation, selection, and editing of a display image.

【0146】例えば、マルチプレクサ1703に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ1
702に対して制御信号を発生し、画面表示周波数や走
査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路1707に対して画像
データや文字・図形情報を直接出力したり、或いは前記
入出力インターフェース回路1705を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
For example, a control signal is output to the multiplexer 1703, and image signals to be displayed on the display panel are appropriately selected or combined. In that case, the display panel controller 1
A control signal is generated for the display device 702 to appropriately control the operation of the display device such as the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen. In addition, image data, character / graphic information is directly output to the image generation circuit 1707, or an external computer or memory is accessed via the input / output interface circuit 1705 to access image data, character / graphic information, or the like.
Enter graphic information.

【0147】尚、CPU1706は、これ以外の目的の
作業にも関わるものであっても良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或いは
前述したように、入出力インターフェース回路1705
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器として共同して行なっ
ても良い。
It should be noted that the CPU 1706 may be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 1705
The computer may be connected to an external computer network via a computer, and work such as numerical calculation may be jointly performed as an external device.

【0148】入力部1714は、前記CPU1706に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
等の多様な入力機器を用いることが可能である。
The input unit 1714 is for the user to input commands, programs, data, and the like to the CPU 1706. For example, in addition to a keyboard and a mouse,
Various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【0149】デコーダ1704は、前記1707〜17
13より入力される種々の画像信号を3原色信号、また
は輝度信号とI信号、Q信号に逆変換するための回路で
ある。尚、図中に点線で示すように、デコーダ1704
は内部に画像メモリを備えていることが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するの
際に画像メモリを必要とするようなテレビ信号を扱うた
めである。また、画像メモリを備えることにより、静止
画像の表示が容易になる。或いは前記画像生成回路17
07及びCPU1706と共同して、画像の間引き、補
完、拡大、縮小、合成をはじめとする画像処理や編集が
容易になるという利点が得られる。
The decoder 1704 is provided by
This is a circuit for inversely converting various image signals input from 13 into three primary color signals or a luminance signal and an I signal and a Q signal. As shown by the dotted line in FIG.
Preferably has an image memory inside. This is for handling a television signal that requires an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image. Alternatively, the image generation circuit 17
07 and the CPU 1706, there is obtained an advantage that image processing and editing including thinning, complementing, enlarging, reducing, and synthesizing images are facilitated.

【0150】マルチプレクサ1703は、前記CPU1
706より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ1703
はデコーダ1704から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1701
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。
The multiplexer 1703 is connected to the CPU 1
A display image is appropriately selected based on a control signal input from 706. That is, the multiplexer 1703
Selects a desired image signal from the inversely converted image signals input from the decoder 1704 and selects a driving circuit 1701
Output to In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0151】ディスプレイパネルコントローラ1702
は、前記CPU1706より入力される制御信号に基づ
き、駆動回路1701の動作を制御するための回路であ
る。
Display panel controller 1702
Is a circuit for controlling the operation of the drive circuit 1701 based on a control signal input from the CPU 1706.

【0152】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(不図示)の動作シーケンスを制御するための信号を駆
動回路1701に対して出力する。ディスプレイパネル
の駆動方法に関わるものとして、例えば画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)を制御するための信号を駆動回路1701に対し
て出力する。また、場合によっては、表示画像の輝度や
コントラストや色調やシャープネスといった画質の調整
に関わる制御信号を駆動回路1701に対して出力する
場合もある。
As a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 1701. As a method related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 1701. In some cases, a control signal related to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driving circuit 1701.

【0153】駆動回路1701は、ディスプレイパネル
1700に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1703から入力される画像信
号と、前記ディスプレイパネルコントローラ1702よ
り入力される制御信号に基づいて動作するものである。
A drive circuit 1701 is a circuit for generating a drive signal to be applied to the display panel 1700, and is based on an image signal input from the multiplexer 1703 and a control signal input from the display panel controller 1702. It works.

【0154】以上、各部の機能を説明したが、図14に
例示した構成により、本画像形成装置においては、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル1700に表示することが可能である。即ち、テレ
ビジョン放送をはじめとする各種の画像信号は、デコー
ダ1704において逆変換された後、マルチプレクサ1
703において適宜選択され、駆動回路1701に入力
される。一方、ディスプレイコントローラ1702は、
表示する画像信号に応じて駆動回路1701の動作を制
御するための制御信号を発生する。駆動回路1701
は、上記画像信号と制御信号に基づいてディスプレイパ
ネル1700に駆動信号を印加する。これにより、ディ
スプレイパネル1700において画像が表示される。こ
れらの一連の動作は、CPU1706により統括的に制
御される。
The function of each section has been described above. With the configuration illustrated in FIG. 14, in the present image forming apparatus, image information input from various image information sources can be displayed on the display panel 1700. is there. That is, various image signals such as television broadcasts are inversely converted by the decoder 1704 and then converted by the multiplexer 1.
At 703, it is appropriately selected and input to the driving circuit 1701. On the other hand, the display controller 1702
A control signal for controlling operation of the driving circuit 1701 is generated in accordance with an image signal to be displayed. Drive circuit 1701
Applies a drive signal to the display panel 1700 based on the image signal and the control signal. Thus, an image is displayed on display panel 1700. These series of operations are totally controlled by the CPU 1706.

【0155】本画像形成装置においては、前記デコーダ
1704に内蔵する画像メモリや、画像生成回路170
7及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補完、色変換、画像の
縦横比変換等をはじめとする画像処理や、合成、消去、
接続、入れ替え、嵌め込み等をはじめとする画像編集を
行なうことも可能である。また、上記画像処理や画像編
集と同様に、音声情報に関しても処理や編集を行なうた
めの専用回路を設けても良い。
In the present image forming apparatus, an image memory built in the decoder 1704 and an image generation circuit 170
7 and information selected from the information, as well as image information to be displayed, such as enlargement, reduction, rotation, movement, edge enhancement, thinning, complementing, color conversion, image aspect ratio conversion, etc. Initial image processing, compositing, erasing,
It is also possible to perform image editing including connection, replacement, fitting, and the like. As with the image processing and image editing, a dedicated circuit for processing and editing audio information may be provided.

【0156】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム器などの機能を一台で兼ね備えることが可能で、産業
用或いは民生用として極めて応用範囲が広い。
Therefore, the present image forming apparatus can be used as a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device,
It can be equipped with the functions of a word processor and other office terminal equipment, game consoles, and the like, and has a very wide range of applications for industrial or consumer use.

【0157】尚、図14は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。
FIG. 14 shows only an example of the configuration of an image forming apparatus using a display panel in which an electron-emitting device is used as an electron beam source. It goes without saying that it is not limited.

【0158】例えば、図14の構成要素の内、使用目的
上必要のない機能に関わる回路は省いてもさしつかえな
い。また、これとは逆に、使用目的によってはさらに構
成要素を追加しても良い。例えば、本画像表示装置をテ
レビ電話機として応用する場合には、テレビカメラ、音
声マイク、照明器、モデムを含む送受信回路等を構成要
素に追加するのが好適である。
For example, of the components shown in FIG. 14, circuits relating to functions that are unnecessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present image display device is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0159】本画像形成装置においては、電子放出素子
を電子源としているので、ディスプレイパネルの薄型化
が容易なため、画像形成装置の奥行きを小さくすること
ができる。それに加えて、電子放出素子を電子ビーム源
とする表示パネルは大画面化が容易で輝度が高く、視野
角特性にも優れるため、画像形成装置は、臨場感にあふ
れ、迫力に富んだ画像を視認性良く表示することが可能
である。また、安定で高効率な電子放出特性が実現され
た電子源を用いることにより、長寿命で明るい高品位な
カラーフラットテレビが実現される。
In the present image forming apparatus, since the electron-emitting device is used as the electron source, the display panel can be easily made thin, so that the depth of the image forming apparatus can be reduced. In addition, a display panel using an electron-emitting device as an electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus is capable of realizing a realistic and powerful image. It is possible to display with good visibility. Further, by using an electron source that realizes stable and highly efficient electron emission characteristics, a long-life, bright, high-quality color flat television can be realized.

【0160】[0160]

【実施例】[実施例1]本発明第1の実施例として、図
1に示した平面型の表面伝導型電子放出素子を以下の工
程により作製した。
[Example 1] As a first example of the present invention, a flat surface conduction electron-emitting device shown in FIG. 1 was manufactured by the following steps.

【0161】(1)基板1として石英基板を用い、これ
を有機溶剤によって十分に洗浄した後、一般的な真空成
膜技術、フォトリソグラフィ技術により、Niからなる
素子電極2、3を形成した。これらの素子電極の間隔L
は10μm、長さWは600μm、厚さdは100nm
とした。
(1) A quartz substrate was used as the substrate 1, and after sufficiently washing the substrate with an organic solvent, device electrodes 2 and 3 made of Ni were formed by a general vacuum film forming technique and a photolithography technique. The distance L between these device electrodes
Is 10 μm, the length W is 600 μm, and the thickness d is 100 nm.
And

【0162】(2)真空蒸着法によりCr膜を50nm
の厚さに堆積し、フォトリソグラフィ技術により導電性
膜4のパターンに対応する開口部を形成し、有機パラジ
ウム含有溶液(奥野製薬(株)製「ccp−423
0」)をスピンナー塗布し、300℃で10分間の加熱
処理を行って、酸化パラジウム(PdO)微粒子からな
る微粒子膜を形成した。上記Cr膜をウェットエッチン
グし、リフトオフにより所望のパターンを有する導電性
膜4とした。
(2) A Cr film was formed to a thickness of 50 nm by a vacuum evaporation method.
And an opening corresponding to the pattern of the conductive film 4 is formed by a photolithography technique, and an organic palladium-containing solution (“ccp-423” manufactured by Okuno Pharmaceutical Co., Ltd.)
0 ") was applied by a spinner and subjected to a heat treatment at 300 ° C. for 10 minutes to form a fine particle film composed of fine particles of palladium oxide (PdO). The Cr film was wet-etched and lifted off to form a conductive film 4 having a desired pattern.

【0163】(3)上記素子を図5に模式的に示した真
空容器55内に設置し、容器内を1.3×10-3Pa以
下に排気した後、素子電極間にパルス幅T1 =1mse
c、パルス間隔T2 =10msecの三角波で波高値が
4Vの電圧を印加し、N2 :98%、H2 :2%の混合
ガスを導入し、10分間パルス電圧を印加し、導電性膜
4のフォーミング処理を行った。
[0163] (3) After the device schematically placed in a vacuum chamber 55 in shown in FIG. 5, to evacuate the vessel below 1.3 × 10 -3 Pa, the pulse width between the device electrodes T 1 = 1mse
c, a triangular wave having a pulse interval T 2 = 10 msec, a voltage having a peak value of 4 V is applied, a mixed gas of N 2 : 98%, H 2 : 2% is introduced, and a pulse voltage is applied for 10 minutes, and the conductive film is applied. 4 was performed.

【0164】(4)上記フォーミング処理後の素子抵抗
を測定したところ、フォーミング前(850Ω)に比べ
て一桁以上小さい12Ωを示し、導電性膜4が金属に還
元されて電子放出部が形成されず、フォーミング不良が
発生していることが判明した。
(4) When the element resistance after the above-mentioned forming treatment was measured, it showed 12 Ω which was smaller by one digit or more than that before the forming (850 Ω), and the conductive film 4 was reduced to metal to form an electron emitting portion. No forming failure was found.

【0165】(5)上記真空容器内に酸素ガスを導入
し、フォーミング不良素子を350℃に加熱した状態で
10分間保持し、酸化処理を行った。この処理により素
子抵抗は880Ωとなり、フォーミング処理前のPdO
の状態に戻っていることが確認された。
(5) Oxygen gas was introduced into the vacuum chamber, and the forming failure element was heated to 350 ° C. and held for 10 minutes to perform an oxidation treatment. By this processing, the element resistance becomes 880Ω, and PdO before forming processing is performed.
It was confirmed that the state had returned to.

【0166】(6)波高値を6Vに変更した以外は上記
(3)と全く同様にして再フォーミング処理を行った。
(6) Reforming was performed in exactly the same manner as in (3) except that the peak value was changed to 6V.

【0167】(7)素子抵抗を測定したところ、1MΩ
以上を示したため、フォーミングが良好に行われたこと
が確認された。
(7) The element resistance was measured and found to be 1 MΩ
From the above, it was confirmed that the forming was successfully performed.

【0168】(8)次いで、活性化処理を行なった。真
空容器内を一旦1×10-5Paまで排気した後、ベンゾ
ニトリルの蒸気を導入し、圧力を1×10-4Paとし、
波高値15V、パルス幅1msec、パルス間隔10m
secの電圧を素子電極間に印加した。パルス印加を3
0分間行なった後、パルス印加を停止して活性化処理を
終了した。
(8) Next, an activation treatment was performed. After the inside of the vacuum vessel is once evacuated to 1 × 10 −5 Pa, benzonitrile vapor is introduced, the pressure is set to 1 × 10 −4 Pa,
Peak value 15V, pulse width 1msec, pulse interval 10m
A voltage of sec was applied between the device electrodes. Pulse application 3
After 0 minutes, the pulse application was stopped to terminate the activation process.

【0169】次いで、真空容器内を排気しながら、真空
容器と電子放出素子を200℃に10時間保持し、その
後室温に戻したところ、圧力は1.3×10-6Pの程度
となった。この処理により安定化処理が完了した。
Next, while the inside of the vacuum vessel was evacuated, the vacuum vessel and the electron-emitting device were kept at 200 ° C. for 10 hours, and then returned to room temperature. As a result, the pressure became about 1.3 × 10 −6 P. . This processing completed the stabilization processing.

【0170】上記の製造工程によって得られた電子放出
素子を、図5に示した装置にて特性を評価したところ、
放出電流Ie =2.0μA、素子電流If =1.0mA
を示し、良好な電子放出特性を示すことが確認された。
The characteristics of the electron-emitting device obtained by the above manufacturing process were evaluated using the apparatus shown in FIG.
Emission current Ie = 2.0 μA, device current If = 1.0 mA
And it was confirmed that good electron emission characteristics were exhibited.

【0171】[比較例1]上記実施例1の(1)〜
(3)と同様の工程を行った後、実施例1と同じ活性化
処理と安定化処理を実行して、得られた素子の電子放出
特性を測定したところ、当該素子からは電子放出が行わ
れず、フォーミング不良によって欠陥が発生したことが
確認された。
[Comparative Example 1] (1) to (1) of Example 1 above
After performing the same process as in (3), the same activation process and stabilization process as in Example 1 were performed, and the electron emission characteristics of the obtained device were measured. However, it was confirmed that a defect occurred due to a forming defect.

【0172】[参考例1]上記実施例1の(3)の工程
において、パルス電圧の波高値を6Vとした以外は同様
にして(1)〜(3)の工程を行い、引き続き実施例1
と同様の活性化処理と安定化処理を実行した。得られた
素子の電子放出特性を測定したところ、実施例1の素子
と同様の特性が得られた。
Reference Example 1 The steps (1) to (3) were carried out in the same manner as in the step (3) of the above-mentioned embodiment 1, except that the peak value of the pulse voltage was changed to 6 V.
The same activation processing and stabilization processing as described above were performed. When the electron emission characteristics of the obtained device were measured, the same characteristics as those of the device of Example 1 were obtained.

【0173】実施例1、比較例1、参考例1の結果よ
り、本発明にかかる酸化処理工程によって導電性膜を修
復し、再フォーミングすることによって、通常と同程度
の良好な電子放出特性を示す素子が得られることがわか
った。
From the results of Example 1, Comparative Example 1, and Reference Example 1, by repairing and reforming the conductive film by the oxidizing process according to the present invention, the same good electron emission characteristics as usual can be obtained. It turned out that the element shown was obtained.

【0174】[実施例2]実施例1の(1)〜(5)と
同様の工程を行ってフォーミング不良を確認した素子を
酸化処理した後、(6)の工程を、波高値を5.5V、
パルス幅T1 =2msec、パルス間隔T2 =5mse
cで行った。その後、素子抵抗値が1MΩ以上となった
ため、再フォーミング工程を終了し、実施例1と同様の
活性化処理と安定化処理を施した。得られた素子の電子
放出特性を評価したところ、放出電流Ie =2.0μ
A、素子電流If =1.0mAを示し、良好な電子放出
特性を示すことが確認された。
[Embodiment 2] After performing the same steps as in (1) to (5) of the embodiment 1 to oxidize the element in which the forming defect was confirmed, the step (6) was repeated until the peak value was 5. 5V,
Pulse width T 1 = 2 msec, pulse interval T 2 = 5 msec
c. After that, since the element resistance became 1 MΩ or more, the re-forming step was terminated, and the same activation and stabilization as in Example 1 were performed. When the electron emission characteristics of the obtained device were evaluated, the emission current Ie = 2.0 μm
A, showing a device current If = 1.0 mA, it was confirmed that good electron emission characteristics were exhibited.

【0175】[実施例3]本実施例では、図1の平面型
の表面伝導型電子放出素子を多数単純マトリクス配置し
た図7のような電子源(m=100、n=300)を用
いて、画像形成装置を構成した。
[Embodiment 3] In this embodiment, an electron source (m = 100, n = 300) as shown in FIG. 7 in which a large number of planar surface conduction electron-emitting devices of FIG. 1 are arranged in a simple matrix. And an image forming apparatus.

【0176】本実施例にかかる電子源のフォーミング処
理について説明する。当該フォーミング処理は、図16
に示した装置を用いて行った。具体的なフォーミング条
件は、各ラインに印加される波形として、パルス幅T1
=1msec、パルス間隔T2 =300msec、波高
値=7Vの矩形波とし、各ラインにフォーミング電圧を
印加した状態で、N2 :98%、H2 :2%の混合ガス
を導入してフォーミング処理を行った。
The forming process of the electron source according to this embodiment will be described. The forming process is performed as shown in FIG.
The measurement was performed using the apparatus shown in FIG. The specific forming conditions include a pulse width T 1 as a waveform applied to each line.
= 1 msec, pulse interval T 2 = 300 msec, peak value = 7 V, and a forming process is performed by introducing a mixed gas of N 2 : 98% and H 2 : 2% while applying a forming voltage to each line. Was done.

【0177】フォーミング後の各ラインの素子の合成抵
抗値を測定すると、ほとんどのラインで初期合成抵抗よ
り大きくなり、良好なフォーミングが行われていること
が確認されたが、ラインナンバー8と99の2ラインの
み抵抗値が初期よりも一桁程度小さく、その行の素子は
ほとんど電子放出部が形成されず、フォーミング不良ラ
インが発生したことが確認された。これは、当該ライン
内に、初期の抵抗の低い素子があったために、ライン全
体に十分電圧がかからず、その行のほとんどの素子の導
電性膜に電子放出部が形成されないまま還元されたため
であろうと思われる。
When the combined resistance of the elements in each line after the forming was measured, it was confirmed that the combined resistance was larger than the initial combined resistance in most of the lines, and that good forming was performed. It was confirmed that the resistance value of only two lines was lower by about one digit than the initial value, and almost no electron-emitting portions were formed in the elements in that line, and a forming failure line occurred. This is because, in the line, there was an element having a low initial resistance, so that a sufficient voltage was not applied to the entire line, and the element was reduced without forming an electron emitting portion in the conductive film of most elements in the line. It seems to be.

【0178】フォーミング不良ラインが発生したため、
電子源基板を300℃まで加熱し、酸素を導入して1時
間放置し、再び室温まで降温して、真空中で上記フォー
ミング不良ラインの抵抗を測定したところ、初期状態に
戻っていた。即ち、酸化処理が良好に施されたことが確
認された。
Since a forming failure line has occurred,
The electron source substrate was heated to 300 ° C., oxygen was introduced, the mixture was allowed to stand for 1 hour, the temperature was again lowered to room temperature, and the resistance of the forming failure line was measured in vacuum. That is, it was confirmed that the oxidation treatment was successfully performed.

【0179】次に、上記フォーミング不良ラインにの
み、パルス幅1msec、パルス間隔10msec、波
高値8Vの矩形波を印加しながら、N2 :98%、H
2 :2%の混合ガスを導入することで、再フォーミング
処理を行った。その結果、当該ラインの抵抗は、十分大
きくなり、電子放出部の形成が行われたことが確かめら
れた。
Next, while applying a rectangular wave having a pulse width of 1 msec, a pulse interval of 10 msec and a peak value of 8 V only to the above-mentioned forming failure line, N 2 : 98%, H
2 : Reforming was performed by introducing a 2% mixed gas. As a result, the resistance of the line became sufficiently large, and it was confirmed that the electron emission portion was formed.

【0180】上記電子源基板に実施例1と同様の活性化
処理と安定化処理を施し、各素子の電子放出特性を評価
したところ、いずれも良好であり、本発明により欠陥の
ない電子源が得られることがわかった。尚、上記フォー
ミング工程以降を、前述の実施形態において説明したよ
うに、外囲器まで構成した状態で行っても同様の効果が
得られ、良好な画像形成装置を作製することができた。
The same activation and stabilization treatments as in Example 1 were performed on the electron source substrate, and the electron emission characteristics of each device were evaluated. It turned out to be obtained. As described in the above embodiment, the same effects can be obtained even after the above-described forming step in a state where the envelope is formed, and a good image forming apparatus can be manufactured.

【0181】[0181]

【発明の効果】以上説明したように、本発明によれば、
フォーミング工程において発生した不良素子を容易に修
復できるため、フォーミング工程における歩留を向上す
ることが可能となり、該電子放出素子を複数設けてなる
電子源、及び該電子源を構成部材とする画像形成装置に
おいても、製造歩留向上により安価に提供することがで
きる。
As described above, according to the present invention,
Since a defective element generated in the forming step can be easily repaired, the yield in the forming step can be improved, and an electron source including a plurality of the electron-emitting devices and an image forming apparatus including the electron source as a constituent member Also in the apparatus, it can be provided at low cost by improving the production yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電子放出素子の一実施形態である平面
型の表面伝導型電子放出素子を示す概略的構成図であ
る。
FIG. 1 is a schematic configuration diagram showing a planar type surface conduction electron-emitting device which is an embodiment of the electron-emitting device of the present invention.

【図2】本発明の電子放出素子の一実施形態である垂直
型の表面伝導型電子放出素子を示す概略的構成図であ
る。
FIG. 2 is a schematic configuration diagram showing a vertical surface conduction electron-emitting device which is an embodiment of the electron-emitting device of the present invention.

【図3】図1に示した電子放出素子の製造方法を示す図
である。
FIG. 3 is a diagram showing a method of manufacturing the electron-emitting device shown in FIG.

【図4】フォーミング波形の例を示す図である。FIG. 4 is a diagram illustrating an example of a forming waveform.

【図5】本発明にかかる真空処理装置の一例を示す概略
的構成図である。
FIG. 5 is a schematic configuration diagram illustrating an example of a vacuum processing apparatus according to the present invention.

【図6】本発明の電子放出素子の放出電流−素子電圧特
性(I−V特性)を示す図である。
FIG. 6 is a graph showing emission current-device voltage characteristics (IV characteristics) of the electron-emitting device of the present invention.

【図7】本発明の電子源の一実施形態の単純マトリクス
配置の電子源を示す概略的構成図である。
FIG. 7 is a schematic configuration diagram showing an electron source having a simple matrix arrangement according to an embodiment of the electron source of the present invention.

【図8】単純マトリクス配置の電子源を用いた本発明の
画像形成装置の一実施形態に用いる表示パネルの概略的
構成図である。
FIG. 8 is a schematic configuration diagram of a display panel used in an embodiment of the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.

【図9】図8に示した表示パネルにおける蛍光膜を示す
図である。
FIG. 9 is a diagram showing a fluorescent film in the display panel shown in FIG.

【図10】図8に示した表示パネルを駆動する駆動回路
の一例を示す図である。
FIG. 10 is a diagram showing an example of a drive circuit for driving the display panel shown in FIG.

【図11】本発明の電子源の一実施形態の梯子状配置の
電子源を示す概略的構成図である。
FIG. 11 is a schematic configuration diagram showing a ladder-shaped electron source according to an embodiment of the electron source of the present invention.

【図12】梯子状配置の電子源を用いた本発明の画像形
成装置の一実施形態に用いる表示パネルの概略的構成図
である。
FIG. 12 is a schematic configuration diagram of a display panel used in an embodiment of an image forming apparatus of the present invention using a ladder-shaped electron source.

【図13】本発明の画像形成装置の一例を示すブロック
図である。
FIG. 13 is a block diagram illustrating an example of the image forming apparatus of the present invention.

【図14】従来の平面型表面伝導型電子放出素子を示す
概略的構成図である。
FIG. 14 is a schematic configuration diagram illustrating a conventional planar surface conduction electron-emitting device.

【図15】本発明にかかる酸化処理工程及び再フォーミ
ング工程のフローチャートである。
FIG. 15 is a flowchart of an oxidation treatment step and a reforming step according to the present invention.

【図16】本発明の電子源の製造方法におけるフォーミ
ング装置の概略図である。
FIG. 16 is a schematic view of a forming apparatus in the method for manufacturing an electron source according to the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2、3 素子電極 4 導電性膜 5 電子放出部 21 段差形成部 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導伝材 92 蛍光体 101 画像表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 110 電子源基板 111 電子放出素子 112 共通配線 120 グリッド電極 121 開口 161 フォーミング電圧源 162 ライン選択部 163 電流計 164 制御部 165 電子源基板 1700 ディスプレイパネル 1701 駆動回路 1702 ディスプレイコントローラ 1703 マルチプレクサ 1704 デコーダ 1705 入出力インターフェース回路 1706 CPU 1707 画像生成回路 1708〜1710 画像メモリインターフェース回路 1711 画像入力インターフェース回路 1712、1713 TV信号受信回路 1714 入力部 DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Element electrode 4 Conductive film 5 Electron emission part 21 Step formation part 50 Ammeter 51 Power supply 52 Ammeter 53 High voltage power supply 54 Anode electrode 55 Vacuum container 56 Exhaust pump 71 Electron source board 72 X direction wiring 73 Y direction Wiring 74 Surface conduction electron-emitting device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Phosphor film 85 Metal back 86 Face plate 87 High voltage terminal 88 Enclosure 91 Black conductive material 92 Phosphor 101 Image display panel 102 Scanning circuit 103 Control Circuit 104 Shift Register 105 Line Memory 106 Synchronization Signal Separation Circuit 107 Modulation Signal Generator 110 Electron Source Board 111 Electron Emitting Element 112 Common Wiring 120 Grid Electrode 121 Opening 161 Forming Voltage Source 162 Line Selector 163 Ammeter 164 Control unit 165 Electron source board 1700 Display panel 1701 Drive circuit 1702 Display controller 1703 Multiplexer 1704 Decoder 1705 Input / output interface circuit 1706 CPU 1707 Image generation circuit 1708-1710 Image memory interface circuit 1711 Image input interface circuit 1712, 1713 TV signal receiving circuit 1714 Input section

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成した一対の素子電極と、該
素子電極のそれぞれに電気的に接続された導電性膜と、
該導電性膜の一部に形成された電子放出部を有する電子
放出素子の製造方法であって、 基板上に形成した一対の素子電極を接続する、金属酸化
物よりなる導電性膜を形成する工程と、 上記金属酸化物の還元を促進する物質を含有する雰囲気
下において、上記素子電極間に電圧を印加して電子放出
部を形成するフォーミング工程と、 上記素子電極間の抵抗を測定し、電子放出部の形成の良
・不良を検知する工程と、 上記検知工程において電子放出部の形成が不良と判定さ
れた素子の導電性膜を酸化処理する工程と、 上記酸化処理された導電性膜を構成する金属酸化物の還
元を促進する物質を含有する雰囲気下において、上記素
子電極間に電圧を印加して電子放出部を形成する再フォ
ーミング工程と、を少なくとも有することを特徴とする
電子放出素子の製造方法。
A pair of device electrodes formed on a substrate; a conductive film electrically connected to each of the device electrodes;
A method for manufacturing an electron-emitting device having an electron-emitting portion formed on a part of the conductive film, wherein a conductive film made of a metal oxide is formed to connect a pair of device electrodes formed on a substrate. Forming an electron emitting portion by applying a voltage between the device electrodes in an atmosphere containing a substance that promotes reduction of the metal oxide, and measuring a resistance between the device electrodes. A step of detecting whether or not the formation of the electron-emitting portion is good or bad; a step of oxidizing a conductive film of the element whose formation of the electron-emitting portion is determined to be defective in the detecting step; and a step of oxidizing the conductive film. A reforming step of applying a voltage between the device electrodes to form an electron-emitting portion in an atmosphere containing a substance that promotes reduction of the metal oxide constituting the electrode. Method of manufacturing the emission device.
【請求項2】 上記酸化処理工程が、導電性膜を高温に
保ちながら酸化性雰囲気に曝露する工程である請求項1
記載の電子放出素子の製造方法。
2. The method according to claim 1, wherein the oxidizing step is a step of exposing the conductive film to an oxidizing atmosphere while maintaining the temperature at a high temperature.
A method for manufacturing the electron-emitting device according to the above.
【請求項3】 上記最初のフォーミング工程及び再フォ
ーミング工程で素子電極間に印加する電圧がパルス電圧
であり、最初のフォーミング工程と再フォーミング工程
では印加するパルス電圧の条件が異なる請求項1または
2記載の電子放出素子の製造方法。
3. The pulse voltage applied between the device electrodes in the first forming step and the re-forming step is a pulse voltage, and the conditions of the applied pulse voltage are different in the first forming step and the re-forming step. A method for manufacturing the electron-emitting device according to the above.
【請求項4】 上記再フォーミング工程で印加するパル
ス電圧の波高値が、最初のフォーミング工程のパルス電
圧の波高値よりも大きい請求項3記載の電子放出素子の
製造方法。
4. The method of manufacturing an electron-emitting device according to claim 3, wherein the peak value of the pulse voltage applied in the re-forming step is larger than the peak value of the pulse voltage in the first forming step.
【請求項5】 上記再フォーミング工程で印加するパル
ス電圧のパルス幅が、最初のフォーミング工程のパルス
電圧のパルス幅よりも広い請求項3記載の電子放出素子
の製造方法。
5. The method for manufacturing an electron-emitting device according to claim 3, wherein the pulse width of the pulse voltage applied in the re-forming step is wider than the pulse width of the pulse voltage in the first forming step.
【請求項6】 基板上に形成した一対の素子電極と、該
素子電極のそれぞれに電気的に接続された導電性膜と、
該導電性膜の一部に形成された電子放出部を有し、請求
項1〜5のいずれかに記載の製造方法によって製造され
たことを特徴とする電子放出素子
6. A pair of device electrodes formed on a substrate, a conductive film electrically connected to each of the device electrodes,
An electron-emitting device having an electron-emitting portion formed on a part of the conductive film, and manufactured by the manufacturing method according to claim 1.
【請求項7】 上記素子電極が同一面上に配置された平
面型の素子である請求項6記載の電子放出素子。
7. The electron-emitting device according to claim 6, wherein said device electrodes are planar devices arranged on the same plane.
【請求項8】 上記素子電極が絶縁層を介して上下に位
置し、該絶縁層の側面に導電性膜が設けられた垂直型の
素子である請求項6記載の電子放出素子。
8. The electron-emitting device according to claim 6, wherein said device electrode is a vertical device in which a conductive film is provided on a side surface of said insulating layer, said device electrode being located vertically above and below an insulating layer.
【請求項9】 上記電子放出素子が、表面伝導型電子放
出素子である請求項6〜8いずれかに記載の電子放出素
子。
9. The electron-emitting device according to claim 6, wherein said electron-emitting device is a surface conduction electron-emitting device.
【請求項10】 請求項6〜9いずれかに記載の電子放
出素子を複数個並列に配置し結線してなる素子行を少な
くとも1行以上有し、各素子を駆動するための配線が梯
子状配置されていることを特徴とする電子源。
10. A device having at least one element row in which a plurality of the electron-emitting devices according to claim 6 are arranged in parallel and connected, and a wiring for driving each element is in a ladder shape. An electron source characterized by being arranged.
【請求項11】 請求項6〜9いずれかに記載の電子放
出素子を複数個配列してなる素子行を少なくとも1行以
上有し、該素子を駆動するための配線がマトリクス配置
されていることを特徴とする電子源。
11. A device having at least one element row in which a plurality of the electron-emitting devices according to claim 6 are arranged, and wirings for driving the elements are arranged in a matrix. An electron source characterized by the following.
【請求項12】 請求項10記載の電子源と、画像形成
部材、及び情報信号により各素子から放出される電子線
を制御する制御電極を有することを特徴とする画像形成
装置。
12. An image forming apparatus comprising: the electron source according to claim 10; an image forming member; and a control electrode for controlling an electron beam emitted from each element according to an information signal.
【請求項13】 請求項11記載の電子源と、画像形成
部材とを有することを特徴とする画像形成装置。
13. An image forming apparatus, comprising: the electron source according to claim 11; and an image forming member.
【請求項14】 請求項1〜6のいずれかに記載の製造
方法で同一基板上に複数の電子放出素子を形成してなる
ことを特徴とする電子源の製造方法。
14. A method for manufacturing an electron source, comprising: forming a plurality of electron-emitting devices on the same substrate by the method according to claim 1.
【請求項15】 上記電子源が、複数の素子を1行に配
列した素子行を複数行有してなり、上記フォーミング工
程におけるパルス電圧の印加が、各素子行毎に1パルス
ずつ行なわれ、1パルス毎に印加する素子行を切り替え
て複数の素子行を順次走査する工程を繰り返すことによ
り、対象となる全素子行を同時にフォーミング処理する
請求項14記載の電子源の製造方法。
15. The electron source has a plurality of element rows in which a plurality of elements are arranged in one row, and a pulse voltage is applied in the forming step by one pulse for each element row. 15. The method for manufacturing an electron source according to claim 14, wherein the forming process is simultaneously performed on all target element rows by repeating a step of sequentially scanning a plurality of element rows by switching element rows to be applied for each pulse.
【請求項16】 請求項14または15記載の製造方法
で得られた電子源を、該電子源から放出される電子線を
制御する制御電極と、該電子源からの電子線の照射によ
り画像を形成する画像形成部材と組み合わせることを特
徴とする画像形成装置の製造方法。
16. An electron source obtained by the method according to claim 14 or 15, wherein a control electrode for controlling an electron beam emitted from the electron source, and an image formed by irradiation of the electron beam from the electron source. A method for manufacturing an image forming apparatus, wherein the method is combined with an image forming member to be formed.
【請求項17】 請求項14または15記載の製造方法
で得られた電子源を、該電子源からの電子線の照射によ
り画像を形成する画像形成部材と組み合わせることを特
徴とする画像形成装置の製造方法。
17. An image forming apparatus comprising: an electron source obtained by the method according to claim 14; and an image forming member that forms an image by irradiating an electron beam from the electron source. Production method.
JP31476997A 1997-11-17 1997-11-17 Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof Withdrawn JPH11149860A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31476997A JPH11149860A (en) 1997-11-17 1997-11-17 Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31476997A JPH11149860A (en) 1997-11-17 1997-11-17 Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH11149860A true JPH11149860A (en) 1999-06-02

Family

ID=18057372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31476997A Withdrawn JPH11149860A (en) 1997-11-17 1997-11-17 Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH11149860A (en)

Similar Documents

Publication Publication Date Title
JP2932250B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
JP3323847B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3069956B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3300877B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2859823B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3586092B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3320299B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH11233005A (en) Electron source, image forming apparatus, manufacturing method thereof, and manufacturing apparatus
JPH11149860A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3320310B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP3618978B2 (en) Electron emitting device, electron source, and manufacturing method of image forming apparatus
JPH1055751A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH1012140A (en) Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2000251667A (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing these
JPH11176321A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH1012132A (en) Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2000243252A (en) Electron source, image forming apparatus, and manufacturing method thereof
JP2000251628A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH103854A (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JPH11233007A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2000021289A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH103853A (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2000243233A (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201