JPH11150227A - 集積回路装置およびその製造方法 - Google Patents
集積回路装置およびその製造方法Info
- Publication number
- JPH11150227A JPH11150227A JP9317828A JP31782897A JPH11150227A JP H11150227 A JPH11150227 A JP H11150227A JP 9317828 A JP9317828 A JP 9317828A JP 31782897 A JP31782897 A JP 31782897A JP H11150227 A JPH11150227 A JP H11150227A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chips
- chip
- liquid crystal
- crystal driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 短納期化の要求を満たす集積回路装置および
その製造方法を提供すること。 【解決手段】 ２個の８０出力液晶ドライバチップ１１
１及び１１２間を、キャリアテープ１４上に於いてイン
ナーリード配線１５を用いて結線し、一個のテープキャ
リアパッケージに封入して、１６０出力液晶ドライバ１
６を製造する構成したことを特徴とする。
その製造方法を提供すること。 【解決手段】 ２個の８０出力液晶ドライバチップ１１
１及び１１２間を、キャリアテープ１４上に於いてイン
ナーリード配線１５を用いて結線し、一個のテープキャ
リアパッケージに封入して、１６０出力液晶ドライバ１
６を製造する構成したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路装置およ
びその製造方法に係るものであり、特に、液晶駆動用集
積回路装置において効果的な集積回路装置構成およびそ
の製造方法に関するものである。
びその製造方法に係るものであり、特に、液晶駆動用集
積回路装置において効果的な集積回路装置構成およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】液晶表示装置（ＬＣＤ）は、ＣＲＴに代
わるディスプレイとして、その地位を揺るぎないものと
しつつある。こうした市場拡大の中、ＬＣＤに対する市
場要求も多岐にわたる一方、日進月歩で進歩するＬＣＤ
において、その要求を直ちに製品化に結び付ける製品開
発速度の向上、すなわち、製品納入期間の短縮化（短納
期化）が、各開発メーカ側に対して求められている。そ
のため、周辺部品、特に、液晶表示装置を駆動するため
の集積回路装置（液晶ドライバ）に対しても、同じよう
に、短納期化が強く求められている。
わるディスプレイとして、その地位を揺るぎないものと
しつつある。こうした市場拡大の中、ＬＣＤに対する市
場要求も多岐にわたる一方、日進月歩で進歩するＬＣＤ
において、その要求を直ちに製品化に結び付ける製品開
発速度の向上、すなわち、製品納入期間の短縮化（短納
期化）が、各開発メーカ側に対して求められている。そ
のため、周辺部品、特に、液晶表示装置を駆動するため
の集積回路装置（液晶ドライバ）に対しても、同じよう
に、短納期化が強く求められている。
【０００３】しかしながら、従来に於いては、例えば、
液晶パネルサイズ等の仕様変更に伴い、単に、出力数を
変更するというようなユーザからの要望に対しても、そ
の都度、新規に一から開発することによって対応してお
り、短納期化の要求を満たすものとはなっていなかっ
た。
液晶パネルサイズ等の仕様変更に伴い、単に、出力数を
変更するというようなユーザからの要望に対しても、そ
の都度、新規に一から開発することによって対応してお
り、短納期化の要求を満たすものとはなっていなかっ
た。
【０００４】この点を改善した技術として、特開平５−
９０４９８号公報に示されるものがある。この技術の構
成例を図４に示す。図４（ａ）に示すように、同一ウエ
ハ４０上に隣接して形成された複数の集積回路チップ４
１１及び４１２に対して、ウエハの状態で、図４（ｂ）
に示すように、多層配線技術を用いて結線を行い、１個
の集積回路素子４２とするものであり、該集積回路素子
を、図４（ｃ）に示すように、キャリアテープ４３上に
搭載して、集積回路装置４４を構成するものである。更
に、説明するならば、ウエハ４０上に形成される各集積
回路チップ４１（４１１、４１２）は、それぞれ、例え
ば、８０出力（Ｏ１，…，Ｏ８０：表示駆動信号出力用
電極パッド）の液晶ドライバを構成するものとして形成
されており、単一の集積回路チップを用いて構成するこ
とにより、８０出力の液晶ドライバを構成することがで
きる。また、ウエハ状態で、隣接する２個の集積回路チ
ップ４１１及び４１２の信号入力用電極パッドＩ１，Ｉ
２，Ｉ３，Ｉ４間を、それぞれ、金属配線４５、…によ
り結線し、２個の集積回路チップを単位として集積回路
装置を構成することにより、１６０出力の液晶ドライバ
を構成することができる。このように、出力数の変更に
対しては、上記金属配線の有無のみにより対応できるた
め、出力数の変更の要望に対しても、迅速に対応するこ
とができ、開発効率の良い、また、生産面での管理のし
易い集積回路装置を提供することができるものである。
９０４９８号公報に示されるものがある。この技術の構
成例を図４に示す。図４（ａ）に示すように、同一ウエ
ハ４０上に隣接して形成された複数の集積回路チップ４
１１及び４１２に対して、ウエハの状態で、図４（ｂ）
に示すように、多層配線技術を用いて結線を行い、１個
の集積回路素子４２とするものであり、該集積回路素子
を、図４（ｃ）に示すように、キャリアテープ４３上に
搭載して、集積回路装置４４を構成するものである。更
に、説明するならば、ウエハ４０上に形成される各集積
回路チップ４１（４１１、４１２）は、それぞれ、例え
ば、８０出力（Ｏ１，…，Ｏ８０：表示駆動信号出力用
電極パッド）の液晶ドライバを構成するものとして形成
されており、単一の集積回路チップを用いて構成するこ
とにより、８０出力の液晶ドライバを構成することがで
きる。また、ウエハ状態で、隣接する２個の集積回路チ
ップ４１１及び４１２の信号入力用電極パッドＩ１，Ｉ
２，Ｉ３，Ｉ４間を、それぞれ、金属配線４５、…によ
り結線し、２個の集積回路チップを単位として集積回路
装置を構成することにより、１６０出力の液晶ドライバ
を構成することができる。このように、出力数の変更に
対しては、上記金属配線の有無のみにより対応できるた
め、出力数の変更の要望に対しても、迅速に対応するこ
とができ、開発効率の良い、また、生産面での管理のし
易い集積回路装置を提供することができるものである。
【０００５】
【発明が解決しようとする課題】以上に説明したよう
に、特開平５−９０４９８号公報に示される技術に於い
ては、例えば、８０出力の液晶ドライバチップを２個用
いて、１６０出力の液晶ドライバを製造しようとした場
合、ウエハ上に隣接して形成された液晶ドライバチップ
２個を１個のチップと見なして、アルミニウム等の金属
配線による多層配線技術で結合することによって製造が
なされる。
に、特開平５−９０４９８号公報に示される技術に於い
ては、例えば、８０出力の液晶ドライバチップを２個用
いて、１６０出力の液晶ドライバを製造しようとした場
合、ウエハ上に隣接して形成された液晶ドライバチップ
２個を１個のチップと見なして、アルミニウム等の金属
配線による多層配線技術で結合することによって製造が
なされる。
【０００６】しかしながら、この方法であると、ウエハ
に形成された液晶ドライバチップ２個（隣同士のチッ
プ）が、共に良品でなければならず、したがって、歩留
まりが低下するという問題や、多層配線の分だけ、マス
ク枚数が増加し、また、試作期間も長くなるといった問
題があった。
に形成された液晶ドライバチップ２個（隣同士のチッ
プ）が、共に良品でなければならず、したがって、歩留
まりが低下するという問題や、多層配線の分だけ、マス
ク枚数が増加し、また、試作期間も長くなるといった問
題があった。
【０００７】更に、複数チップに応じて、ウエハテスト
用のプローブカードが別途必要となり、液晶ドライバの
ような多ピン化ＩＣに於いては、非常に高価なため、別
途、多額の経費を要するという問題点も生じていた。
用のプローブカードが別途必要となり、液晶ドライバの
ような多ピン化ＩＣに於いては、非常に高価なため、別
途、多額の経費を要するという問題点も生じていた。
【０００８】本発明は、従来技術に於けるかかる問題点
を解決すべくなされたものである。
を解決すべくなされたものである。
【０００９】
【課題を解決するための手段】本発明に係る集積回路装
置（請求項１）は、複数の集積回路チップ間をインナー
リード配線を用いて結線し、一個のテープキャリアパッ
ケージに封入して成ることを特徴とするものである。
置（請求項１）は、複数の集積回路チップ間をインナー
リード配線を用いて結線し、一個のテープキャリアパッ
ケージに封入して成ることを特徴とするものである。
【００１０】また、本発明に係る集積回路装置（請求項
２）は、上記請求項１の集積回路装置に於いて、上記各
集積回路チップが、それぞれ、その一辺側に、信号入力
用電極パッド、及び、該電極パッドとチップ上配線にて
接続された、隣接集積回路チップへの信号出力用電極パ
ッドを、備えて成ることを特徴とするものである。
２）は、上記請求項１の集積回路装置に於いて、上記各
集積回路チップが、それぞれ、その一辺側に、信号入力
用電極パッド、及び、該電極パッドとチップ上配線にて
接続された、隣接集積回路チップへの信号出力用電極パ
ッドを、備えて成ることを特徴とするものである。
【００１１】更に、本発明に係る集積回路装置（請求項
３）は、上記請求項１の集積回路装置に於いて、上記各
集積回路チップが、それぞれ、その一辺側に、表示信号
入力用電極パッド、及び、該電極パッドとチップ上配線
にて接続された、隣接集積回路チップへの表示信号出力
用電極パッドを、備えて成り、更に、その対向辺側に、
液晶表示装置に表示駆動信号を出力する複数の表示駆動
信号出力用電極パッドを備えて成る液晶駆動用集積回路
チップであることを特徴とするものである。
３）は、上記請求項１の集積回路装置に於いて、上記各
集積回路チップが、それぞれ、その一辺側に、表示信号
入力用電極パッド、及び、該電極パッドとチップ上配線
にて接続された、隣接集積回路チップへの表示信号出力
用電極パッドを、備えて成り、更に、その対向辺側に、
液晶表示装置に表示駆動信号を出力する複数の表示駆動
信号出力用電極パッドを備えて成る液晶駆動用集積回路
チップであることを特徴とするものである。
【００１２】また、本発明に係る集積回路装置の製造方
法（請求項４）は、個別にダイシングされた複数の集積
回路チップをキャリアテープ上に載置し、一の集積回路
チップの上記信号出力用電極パッドと、該一の集積回路
チップに隣接載置された隣接集積回路チップの上記信号
入力用電極パッドとをインナーリード配線を介して接続
することにより、上記請求項２の集積回路装置を製造す
ることを特徴とするものである。
法（請求項４）は、個別にダイシングされた複数の集積
回路チップをキャリアテープ上に載置し、一の集積回路
チップの上記信号出力用電極パッドと、該一の集積回路
チップに隣接載置された隣接集積回路チップの上記信号
入力用電極パッドとをインナーリード配線を介して接続
することにより、上記請求項２の集積回路装置を製造す
ることを特徴とするものである。
【００１３】かかる本発明によれば、ウエハより個別に
切り出された複数の良品集積回路チップを、キャリアテ
ープ上のインナーリード配線を用いて接続し、キャリア
テープ上に於いて結合させることにより、例えば、出力
数を２倍、３倍、…と増大させた液晶ドライバを構成す
ることができるものである。
切り出された複数の良品集積回路チップを、キャリアテ
ープ上のインナーリード配線を用いて接続し、キャリア
テープ上に於いて結合させることにより、例えば、出力
数を２倍、３倍、…と増大させた液晶ドライバを構成す
ることができるものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１５】図１は、本発明の一実施形態の構成例を示
す図である。従来と同様の８０出力液晶ドライバチップ
を２個用いて、テープキャリアパッケージ上で１６０出
力の液晶ドライバを製造する一例を示している。
す図である。従来と同様の８０出力液晶ドライバチップ
を２個用いて、テープキャリアパッケージ上で１６０出
力の液晶ドライバを製造する一例を示している。
【００１６】図１（ａ）は、図４（ａ）と同様に、ウエ
ハ１０上に、複数個の８０出力液晶ドライバチップ１
１、…が形成された状態を示している。また、図１
（ｂ）に、隣り合った２個のチップ１１１及び１１２の
結合体を、１個のチップ１２とした構成図を示す。
ハ１０上に、複数個の８０出力液晶ドライバチップ１
１、…が形成された状態を示している。また、図１
（ｂ）に、隣り合った２個のチップ１１１及び１１２の
結合体を、１個のチップ１２とした構成図を示す。
【００１７】各液晶ドライバチップ１１１及び１１２
は、それぞれ、８０個の表示駆動信号出力用電極パッド
Ｏ１，Ｏ２，…，Ｏ７９，Ｏ８０を有している。また、
各液晶ドライバチップ１１１及び１１２は、それぞれ、
一例として、４個の表示信号入力用電極パッドＩ１，
…，Ｉ４と、該電極パッドとチップ上配線１３（金属配
線、ポリシリコン配線、或いは、拡散配線等）により接
続された、隣接チップへの表示信号出力用電極パッドＩ
１’，…，Ｉ４’とを有している。後述するように、各
チップ間の結合、すなわち、一方の液晶ドライバチップ
１１１の表示信号出力用電極パッドと、他方の液晶ドラ
イバチップ１１２の表示信号入力用電極パッドとの間の
接続は、キャリアテープ上のインナーリード配線により
行われる（インナーリード工程時）。
は、それぞれ、８０個の表示駆動信号出力用電極パッド
Ｏ１，Ｏ２，…，Ｏ７９，Ｏ８０を有している。また、
各液晶ドライバチップ１１１及び１１２は、それぞれ、
一例として、４個の表示信号入力用電極パッドＩ１，
…，Ｉ４と、該電極パッドとチップ上配線１３（金属配
線、ポリシリコン配線、或いは、拡散配線等）により接
続された、隣接チップへの表示信号出力用電極パッドＩ
１’，…，Ｉ４’とを有している。後述するように、各
チップ間の結合、すなわち、一方の液晶ドライバチップ
１１１の表示信号出力用電極パッドと、他方の液晶ドラ
イバチップ１１２の表示信号入力用電極パッドとの間の
接続は、キャリアテープ上のインナーリード配線により
行われる（インナーリード工程時）。
【００１８】ウエハ工程終了後、ウエハテストにより良
品／不良品のチェックを行い、チップ１２またはチップ
１１単位でダイシングを行い、チップの切り出しを行
う。その後、液晶ドライバチップ１２をキャリアテープ
（ポリイミドテープ）１４上に載置し、インナーリード
ボンディングを行う。或いは、それぞれ個別に切り出さ
れた２個の液晶ドライバチップ１１、１１をキャリアテ
ープ１４上に隣接載置して、インナーリードボンディン
グを行う。これにより、図１（ｃ）に示すように、２個
のチップ間が、インナーリード配線１５により接続され
る。すなわち、２個の８０出力液晶ドライバチップをイ
ンナーリード配線１５で結合することができる。以降
は、通常の工程を経ることにより、出力端子１６０個の
１６０出力液晶ドライバ１６を得ることができる。な
お、図１（ｃ）に於いて、１７は、入力側インナーリー
ド、１８は入力側アウターリード、１９は入力側アウタ
ーリードホール、２０は出力側インナーリード、２１は
出力側アウターリード、２２は出力側アウターリードホ
ールである。
品／不良品のチェックを行い、チップ１２またはチップ
１１単位でダイシングを行い、チップの切り出しを行
う。その後、液晶ドライバチップ１２をキャリアテープ
（ポリイミドテープ）１４上に載置し、インナーリード
ボンディングを行う。或いは、それぞれ個別に切り出さ
れた２個の液晶ドライバチップ１１、１１をキャリアテ
ープ１４上に隣接載置して、インナーリードボンディン
グを行う。これにより、図１（ｃ）に示すように、２個
のチップ間が、インナーリード配線１５により接続され
る。すなわち、２個の８０出力液晶ドライバチップをイ
ンナーリード配線１５で結合することができる。以降
は、通常の工程を経ることにより、出力端子１６０個の
１６０出力液晶ドライバ１６を得ることができる。な
お、図１（ｃ）に於いて、１７は、入力側インナーリー
ド、１８は入力側アウターリード、１９は入力側アウタ
ーリードホール、２０は出力側インナーリード、２１は
出力側アウターリード、２２は出力側アウターリードホ
ールである。
【００１９】本発明に於いては、使用する２個の液晶ド
ライバチップが、必ずしも、ウエハ上で隣り合うチップ
同士である必要はなく、それぞれ個別に切り出されたチ
ップを使用することができるものである。したがって、
歩留まりの向上を図ることができるものである。
ライバチップが、必ずしも、ウエハ上で隣り合うチップ
同士である必要はなく、それぞれ個別に切り出されたチ
ップを使用することができるものである。したがって、
歩留まりの向上を図ることができるものである。
【００２０】全く同様に、２４０出力液晶ドライバが要
望されれば、８０出力の液晶ドライバチップ３個を、キ
ャリアテープ上でインナーリード配線によって結合する
ことで、出力端子２４０個の２４０出力液晶ドライバを
得ることができる。
望されれば、８０出力の液晶ドライバチップ３個を、キ
ャリアテープ上でインナーリード配線によって結合する
ことで、出力端子２４０個の２４０出力液晶ドライバを
得ることができる。
【００２１】２４０出力液晶ドライバ構成の一例を図２
に示す。
に示す。
【００２２】図２（ａ）は、隣り合った３個のチップ１
１１、１１２及び１１３の結合体を、１個のチップ１２
１とした構成図を示す。
１１、１１２及び１１３の結合体を、１個のチップ１２
１とした構成図を示す。
【００２３】各液晶ドライバチップ１１１、１１２及び
１１３は、それぞれ、８０個の表示駆動信号出力用電極
パッドＯ１，Ｏ２，…，Ｏ７９，Ｏ８０を有している。
また、各液晶ドライバチップ１１１、１１２及び１１３
は、それぞれ、一例として、４個の表示信号入力用電極
パッドＩ１，…，Ｉ４と、該電極パッドとチップ上配線
１３（金属配線、ポリシリコン配線、或いは、拡散配線
等）により接続された、隣接チップへの表示信号出力用
電極パッドＩ１’，…，Ｉ４’とを有している。各チッ
プ間の結合、すなわち、第１の液晶ドライバチップ１１
１の表示信号出力用電極パッドと、第２の液晶ドライバ
チップ１１２の表示信号入力用電極パッドとの間の接
続、及び、第２の液晶ドライバチップ１１２の表示信号
出力用電極パッドと、第３の液晶ドライバチップ１１３
の表示信号入力用電極パッドとの間の接続は、キャリア
テープ上のインナーリード配線により行われる（インナ
ーリード工程時）。
１１３は、それぞれ、８０個の表示駆動信号出力用電極
パッドＯ１，Ｏ２，…，Ｏ７９，Ｏ８０を有している。
また、各液晶ドライバチップ１１１、１１２及び１１３
は、それぞれ、一例として、４個の表示信号入力用電極
パッドＩ１，…，Ｉ４と、該電極パッドとチップ上配線
１３（金属配線、ポリシリコン配線、或いは、拡散配線
等）により接続された、隣接チップへの表示信号出力用
電極パッドＩ１’，…，Ｉ４’とを有している。各チッ
プ間の結合、すなわち、第１の液晶ドライバチップ１１
１の表示信号出力用電極パッドと、第２の液晶ドライバ
チップ１１２の表示信号入力用電極パッドとの間の接
続、及び、第２の液晶ドライバチップ１１２の表示信号
出力用電極パッドと、第３の液晶ドライバチップ１１３
の表示信号入力用電極パッドとの間の接続は、キャリア
テープ上のインナーリード配線により行われる（インナ
ーリード工程時）。
【００２４】ウエハ工程終了後、ウエハテストにより良
品／不良品のチェックを行い、チップ１２１またはチッ
プ１１単位等でダイシングを行い、チップの切り出しを
行う。その後、液晶ドライバチップ１２１をキャリアテ
ープ１４１上に載置し、インナーリードボンディングを
行う。或いは、それぞれ個別に切り出された３個の液晶
ドライバチップ１１１、１１２、及び１１３をキャリア
テープ１４１上に隣接載置して、インナーリードボンデ
ィングを行う。これにより、図２（ｂ）に示すように、
３個のチップ間が、インナーリード配線１５１により接
続される。すなわち、３個の８０出力液晶ドライバチッ
プをインナーリード配線１５１で結合することができ
る。以降は、通常の工程を経ることにより、出力端子２
４０個の２４０出力液晶ドライバ１６１を得ることがで
きる。
品／不良品のチェックを行い、チップ１２１またはチッ
プ１１単位等でダイシングを行い、チップの切り出しを
行う。その後、液晶ドライバチップ１２１をキャリアテ
ープ１４１上に載置し、インナーリードボンディングを
行う。或いは、それぞれ個別に切り出された３個の液晶
ドライバチップ１１１、１１２、及び１１３をキャリア
テープ１４１上に隣接載置して、インナーリードボンデ
ィングを行う。これにより、図２（ｂ）に示すように、
３個のチップ間が、インナーリード配線１５１により接
続される。すなわち、３個の８０出力液晶ドライバチッ
プをインナーリード配線１５１で結合することができ
る。以降は、通常の工程を経ることにより、出力端子２
４０個の２４０出力液晶ドライバ１６１を得ることがで
きる。
【００２５】図３に、本発明に係る集積回路装置製造方
法の工程図を示す。基本の液晶ドライバは８０出力のも
のとしている。
法の工程図を示す。基本の液晶ドライバは８０出力のも
のとしている。
【００２６】工程がスタートすると、まず、８０出力液
晶ドライバのウエハ作成工程を行う。この場合、各チッ
プ上の電極パッド部にはメッキによって金バンプを形成
する。バンプの高さやサイズは、バンプピッチによって
変わるが、例えば、高さが１０〜２０μｍ、サイズが４
０〜１００μｍのバンプを形成する。ウエハ作成工程終
了後、ウエハテストにより良品／不良品のチェックを行
う。ウエハテスト終了後、ウエハテスト済みウエハをダ
イシングシートに張り付けて、ダイシング装置で８０出
力液晶ドライバチップ単位毎にダイシングする。ダイシ
ング工程完了後、チップ上のバンプと、絶縁フィルムの
上に接着剤層を介して導体パターンを形成した構造のキ
ャリアテープのインナーリードとを、インナーリードボ
ンディング装置を使用して接合する。但し、ここでは、
要望されている液晶ドライバの出力数が幾らであるかを
見る。仮に、ユーザの要望が８０出力であれば、通常の
８０出力用のインナーリードボンディングを行い、完了
後、次の樹脂ポッティング工程に進む。ユーザの要望が
８０出力でなければ、１６０出力であるかを見る。１６
０出力が要望されているときは、１６０出力用のインナ
ーリードボンディングを行い、完了後、次の樹脂ポッテ
ィング工程に進む。この場合は、図１に示したように、
２個のチップ間はインナーリード配線によって結合され
る。ユーザの要望が１６０出力でなければ、２４０出力
であるかを見る。２４０出力が要望されているときは、
２４０出力用のインナーリードボンディングを行い、完
了後、次の樹脂ポッティング工程に進む。この場合は、
図２に示したように、３個のチップ間はインナーリード
配線によって結合される。ユーザの要望が２４０出力で
なければ、８０の整数倍（４倍、５倍、…）の××出力
であるかを見て、それに応じた××出力用のインナーリ
ードボンディングを行い、完了後、次の樹脂ポッティン
グ工程に進む。
晶ドライバのウエハ作成工程を行う。この場合、各チッ
プ上の電極パッド部にはメッキによって金バンプを形成
する。バンプの高さやサイズは、バンプピッチによって
変わるが、例えば、高さが１０〜２０μｍ、サイズが４
０〜１００μｍのバンプを形成する。ウエハ作成工程終
了後、ウエハテストにより良品／不良品のチェックを行
う。ウエハテスト終了後、ウエハテスト済みウエハをダ
イシングシートに張り付けて、ダイシング装置で８０出
力液晶ドライバチップ単位毎にダイシングする。ダイシ
ング工程完了後、チップ上のバンプと、絶縁フィルムの
上に接着剤層を介して導体パターンを形成した構造のキ
ャリアテープのインナーリードとを、インナーリードボ
ンディング装置を使用して接合する。但し、ここでは、
要望されている液晶ドライバの出力数が幾らであるかを
見る。仮に、ユーザの要望が８０出力であれば、通常の
８０出力用のインナーリードボンディングを行い、完了
後、次の樹脂ポッティング工程に進む。ユーザの要望が
８０出力でなければ、１６０出力であるかを見る。１６
０出力が要望されているときは、１６０出力用のインナ
ーリードボンディングを行い、完了後、次の樹脂ポッテ
ィング工程に進む。この場合は、図１に示したように、
２個のチップ間はインナーリード配線によって結合され
る。ユーザの要望が１６０出力でなければ、２４０出力
であるかを見る。２４０出力が要望されているときは、
２４０出力用のインナーリードボンディングを行い、完
了後、次の樹脂ポッティング工程に進む。この場合は、
図２に示したように、３個のチップ間はインナーリード
配線によって結合される。ユーザの要望が２４０出力で
なければ、８０の整数倍（４倍、５倍、…）の××出力
であるかを見て、それに応じた××出力用のインナーリ
ードボンディングを行い、完了後、次の樹脂ポッティン
グ工程に進む。
【００２７】チップは、キャリアテープ上のインナーリ
ードによって保持される。また、上記に於いては、それ
ぞれの出力数のチップの大きさに合った幅及びパターン
を有するキャリアテープにボンディングされる。
ードによって保持される。また、上記に於いては、それ
ぞれの出力数のチップの大きさに合った幅及びパターン
を有するキャリアテープにボンディングされる。
【００２８】インナーリードボンディング完了後、液状
樹脂を所定領域にポッティングし、キュア工程を行っ
て、チップ及びインナーリード部をコーテイングする。
キュア後、マークしてテストを行う（ファイナルテス
ト）。テスト後は、テープキャリアパッケージ（ＴＣ
Ｐ）をリール状のまま、梱包、出荷する。
樹脂を所定領域にポッティングし、キュア工程を行っ
て、チップ及びインナーリード部をコーテイングする。
キュア後、マークしてテストを行う（ファイナルテス
ト）。テスト後は、テープキャリアパッケージ（ＴＣ
Ｐ）をリール状のまま、梱包、出荷する。
【００２９】なお、本発明に係るＴＣＰの液晶パネル等
への実装は、リール状の状態にあるＴＣＰを打ち抜いて
個片にカットしてから、ハンダやＡＣＦ（異方性導電性
接着剤）を用いて行われる。
への実装は、リール状の状態にあるＴＣＰを打ち抜いて
個片にカットしてから、ハンダやＡＣＦ（異方性導電性
接着剤）を用いて行われる。
【００３０】以上に説明したように、ユーザが要望する
出力数の液晶ドライバを、ＴＣＰ上のインナーリードボ
ンディング工程時、インナーリード配線で各チップ間を
結合することにより実現しているため、特別な工程を用
いずに製造できるため、受注から出荷までの開発期間の
短縮化が図れるものである。
出力数の液晶ドライバを、ＴＣＰ上のインナーリードボ
ンディング工程時、インナーリード配線で各チップ間を
結合することにより実現しているため、特別な工程を用
いずに製造できるため、受注から出荷までの開発期間の
短縮化が図れるものである。
【００３１】
【発明の効果】以上詳細に説明したように、本発明の集
積回路装置は、複数の集積回路チップ間をインナーリー
ド配線を用いて結線し、一個のテープキャリアパッケー
ジに封入して成ることを特徴とするであり、また、上記
各集積回路チップが、それぞれ、その一辺側に、信号入
力用電極パッド、及び、該電極パッドとチップ上配線に
て接続された、隣接集積回路チップへの信号出力用電極
パッドを、備えて成ることを特徴とするものであり、更
に、上記各集積回路チップが、それぞれ、その一辺側
に、表示信号入力用電極パッド、及び、該電極パッドと
チップ上配線にて接続された、隣接集積回路チップへの
表示信号出力用電極パッドを、備えて成り、更に、その
対向辺側に、液晶表示装置に表示駆動信号を出力する複
数の表示駆動信号出力用電極パッドを備えて成る液晶駆
動用集積回路チップであることを特徴とするものであ
る。また、本発明に係る集積回路装置の製造方法は、個
別にダイシングされた複数の集積回路チップをキャリア
テープ上に載置し、一の集積回路チップの上記信号出力
用電極パッドと、該一の集積回路チップに隣接載置され
た隣接集積回路チップの上記信号入力用電極パッドとを
インナーリード配線を介して接続することにより、上記
集積回路装置を製造することを特徴とするものである。
積回路装置は、複数の集積回路チップ間をインナーリー
ド配線を用いて結線し、一個のテープキャリアパッケー
ジに封入して成ることを特徴とするであり、また、上記
各集積回路チップが、それぞれ、その一辺側に、信号入
力用電極パッド、及び、該電極パッドとチップ上配線に
て接続された、隣接集積回路チップへの信号出力用電極
パッドを、備えて成ることを特徴とするものであり、更
に、上記各集積回路チップが、それぞれ、その一辺側
に、表示信号入力用電極パッド、及び、該電極パッドと
チップ上配線にて接続された、隣接集積回路チップへの
表示信号出力用電極パッドを、備えて成り、更に、その
対向辺側に、液晶表示装置に表示駆動信号を出力する複
数の表示駆動信号出力用電極パッドを備えて成る液晶駆
動用集積回路チップであることを特徴とするものであ
る。また、本発明に係る集積回路装置の製造方法は、個
別にダイシングされた複数の集積回路チップをキャリア
テープ上に載置し、一の集積回路チップの上記信号出力
用電極パッドと、該一の集積回路チップに隣接載置され
た隣接集積回路チップの上記信号入力用電極パッドとを
インナーリード配線を介して接続することにより、上記
集積回路装置を製造することを特徴とするものである。
【００３２】したがって、本発明によれば、従来技術で
ある特開平５−９０４９８号公報記載の技術の問題点を
解決して、開発期間の短縮化を図ることができる極めて
有用な集積回路装置およびその製造方法を提供すること
ができるものである。
ある特開平５−９０４９８号公報記載の技術の問題点を
解決して、開発期間の短縮化を図ることができる極めて
有用な集積回路装置およびその製造方法を提供すること
ができるものである。
【図１】本発明の一実施形態の構成例を示す図であり、
（ａ）は、ウエハ上に複数の８０出力液晶ドライバチッ
プが形成されている状態を示す図、（ｂ）は、隣接２チ
ップの結合体を１チップとした場合の構成図、（ｃ）は
１６０出力液晶ドライバの構成図である。
（ａ）は、ウエハ上に複数の８０出力液晶ドライバチッ
プが形成されている状態を示す図、（ｂ）は、隣接２チ
ップの結合体を１チップとした場合の構成図、（ｃ）は
１６０出力液晶ドライバの構成図である。
【図２】本発明の一実施形態に於ける他の構成例を示す
図であり、（ａ）は、隣接３チップの結合体を１チップ
とした場合の構成図、（ｂ）は２４０出力液晶ドライバ
の構成図である。
図であり、（ａ）は、隣接３チップの結合体を１チップ
とした場合の構成図、（ｂ）は２４０出力液晶ドライバ
の構成図である。
【図３】本発明に係る集積回路装置製造方法の工程図で
ある。
ある。
【図４】従来技術を示す図であり、（ａ）は、ウエハ上
に複数の８０出力液晶ドライバチップが形成されている
状態を示す図、（ｂ）は、隣接２チップの結合体を１チ
ップとした場合の構成図、（ｃ）は１６０出力液晶ドラ
イバの構成図である。
に複数の８０出力液晶ドライバチップが形成されている
状態を示す図、（ｂ）は、隣接２チップの結合体を１チ
ップとした場合の構成図、（ｃ）は１６０出力液晶ドラ
イバの構成図である。
１０ ウエハ １１（１１１、１１２、１１３） ８０出力液晶ドラ
イバチップ １３ チップ上配線 １４、１４１ キャリアテープ １５、１５１ インナーリード配
線 １６ １６０出力液晶ド
ライバ １６１ ２４０出力液晶ド
ライバ
イバチップ １３ チップ上配線 １４、１４１ キャリアテープ １５、１５１ インナーリード配
線 １６ １６０出力液晶ド
ライバ １６１ ２４０出力液晶ド
ライバ
Claims (4)
- 【請求項１】 複数の集積回路チップ間をインナーリー
ド配線を用いて結線し、一個のテープキャリアパッケー
ジに封入して成ることを特徴とする集積回路装置。 - 【請求項２】 上記各集積回路チップが、それぞれ、そ
の一辺側に、信号入力用電極パッド、及び、該電極パッ
ドとチップ上配線にて接続された、隣接集積回路チップ
への信号出力用電極パッドを、備えて成ることを特徴と
する、請求項１に記載の集積回路装置。 - 【請求項３】 上記各集積回路チップが、それぞれ、そ
の一辺側に、表示信号入力用電極パッド、及び、該電極
パッドとチップ上配線にて接続された、隣接集積回路チ
ップへの表示信号出力用電極パッドを、備えて成り、更
に、その対向辺側に、液晶表示装置に表示駆動信号を出
力する複数の表示駆動信号出力用電極パッドを備えて成
る液晶駆動用集積回路チップであることを特徴とする、
請求項１に記載の集積回路装置。 - 【請求項４】 個別にダイシングされた複数の集積回路
チップをキャリアテープ上に載置し、一の集積回路チッ
プの上記信号出力用電極パッドと、該一の集積回路チッ
プに隣接載置された隣接集積回路チップの上記信号入力
用電極パッドとをインナーリード配線を介して接続する
ことにより、請求項２に記載の集積回路装置を製造する
ことを特徴とする、集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31782897A JP3837220B2 (ja) | 1997-11-19 | 1997-11-19 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31782897A JP3837220B2 (ja) | 1997-11-19 | 1997-11-19 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150227A true JPH11150227A (ja) | 1999-06-02 |
| JP3837220B2 JP3837220B2 (ja) | 2006-10-25 |
Family
ID=18092514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31782897A Expired - Fee Related JP3837220B2 (ja) | 1997-11-19 | 1997-11-19 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3837220B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771248B2 (en) | 2000-10-27 | 2004-08-03 | Sharp Kabushiki Kaisha | Display module |
| JP2006295059A (ja) * | 2005-04-14 | 2006-10-26 | Denso Corp | 半導体装置およびその製造方法 |
| KR20200077864A (ko) * | 2018-12-21 | 2020-07-01 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 전자 기기 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102394796B1 (ko) * | 2016-10-26 | 2022-05-06 | 주식회사 엘엑스세미콘 | 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈 |
| KR102322539B1 (ko) | 2018-02-07 | 2021-11-04 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 디스플레이 장치 |
-
1997
- 1997-11-19 JP JP31782897A patent/JP3837220B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771248B2 (en) | 2000-10-27 | 2004-08-03 | Sharp Kabushiki Kaisha | Display module |
| JP2006295059A (ja) * | 2005-04-14 | 2006-10-26 | Denso Corp | 半導体装置およびその製造方法 |
| KR20200077864A (ko) * | 2018-12-21 | 2020-07-01 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 전자 기기 |
| US12176296B2 (en) | 2018-12-21 | 2024-12-24 | Samsung Electronics Co., Ltd. | Semiconductor package and electronic device including the same |
| TWI892968B (zh) * | 2018-12-21 | 2025-08-11 | 南韓商三星電子股份有限公司 | 半導體封裝及包括所述半導體封裝的電子元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3837220B2 (ja) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100536119C (zh) | 半导体器件及其制造方法 | |
| KR100987479B1 (ko) | 반도체 칩 및 이를 이용한 반도체 칩 패키지 | |
| JP3780996B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 | |
| JPH11119241A (ja) | 印刷回路基板構造及びこれを利用したｌｃｄモジュール | |
| KR100257028B1 (ko) | 구동 회로 접속 구조 및 그 접속 구조를 포함하는 디스플레이 장치 | |
| JP4252518B2 (ja) | 半導体装置 | |
| KR20090026891A (ko) | 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법 | |
| JPH11150227A (ja) | 集積回路装置およびその製造方法 | |
| JPH08304845A (ja) | 液晶表示装置 | |
| JPH11307902A (ja) | 回路基板 | |
| KR100644028B1 (ko) | 반도체 칩 및 반도체 칩 패키지 | |
| JPH09293750A (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JPH05326622A (ja) | 液晶表示駆動用集積回路装置 | |
| JPH05173166A (ja) | 液晶表示装置 | |
| JPH04304427A (ja) | 液晶表示装置 | |
| JPH11271793A (ja) | テープキャリアパッケージおよび液晶表示装置 | |
| JP2002246404A (ja) | バンプ付き半導体素子 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JP2004134647A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JP3019497B2 (ja) | 半導体装置とその製造方法 | |
| JP4518025B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP4270210B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| TW546514B (en) | Liquid crystal display module structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040305 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040603 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |