JPH11150427A

JPH11150427A - 増幅回路及びこれを用いた液晶ディスプレイ装置

Info

Publication number: JPH11150427A
Application number: JP10221552A
Authority: JP
Inventors: Tetsuro Itakura; 哲朗板倉; Takeshi Shima; 健島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-08-05
Filing date: 1998-08-05
Publication date: 1999-06-02
Anticipated expiration: 2018-08-05
Also published as: JP4095174B2

Abstract

(57)【要約】【課題】安定化のための位相補償容量を不要とするか、
大幅に低減できるようにしてチップ面積を削減し、かつ
安定に動作する増幅回路を提供する。【解決手段】増幅回路１の信号入力端子ＩＮ＋，ＩＮ−
と信号出力端子ＯＵＴとの間に入力増幅段２および出力
増幅段３を縦続接続し、出力増幅段３の出力端と信号出
力端子ＯＵＴとの間に少なくとも一つの抵抗を含む抵抗
回路４を挿入することによって、増幅回路１の開ループ
周波数特性に利得が１となる周波数よりも周波数の低い
第１のゼロ点を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば所定の期間
毎に変化する入力信号電圧に応じて容量性負荷を駆動す
る増幅回路及びこれを用いた液晶ディスプレイ装置に係
り、特に、集積化のための小面積、低消費電力の増幅回
路に関する。

【０００２】

【従来の技術】一般に、液晶ディスプレイ装置は、液晶
セルがマトリクス状に配列され、画像信号が供給される
複数本の信号線と複数本の走査線が交差して配設されて
構成された液晶ディスプレイパネルと、画像信号を信号
線に供給して液晶ディスプレイパネルを駆動するための
液晶ディスプレイ駆動回路および走査線を選択的に駆動
する走査線選択回路により構成される。

【０００３】この液晶ディスプレイ装置の液晶ディスプ
レイ駆動回路の信号線駆動回路は、ボルテージフォロア
構成の増幅回路が用いられてきた。増幅回路の利得Ａが
有限であるために、ボルテージフォロア構成で生じる入
出力間の誤差は入力電圧の１／Ａで表される。この誤差
を小さくするため、信号線駆動回路の増幅回路としては
２段構成のものが使用されてきた。具体的には、入力増
幅段と、位相補償容量Ｃｆを有する出力増幅段とにより
構成されていた。

【０００４】

【発明が解決しようとする課題】従来の構成では、出力
増幅段に接続される負荷容量が大きいとき、増幅回路を
低消費電力で安定に動作させるためには、位相補償容量
を例えば３〜５ｐＦ程度と大きくせざるを得ない。ま
た、バイアス電流を大きくすることにより２段目の増幅
段のトランスコンダクタを大きくせざるを得ない。従っ
て、この増幅回路を例えば３００個含んだ駆動回路を集
積化した場合、１つの増幅回路当たり３〜５ｐＦの位相
補償容量Ｃｆを必要とすることから、全体で９００〜１
５００ｐＦの容量が必要となり、チップ面積が非常に大
きくなるという問題があった。また、安定化のために消
費電流が増大するという問題があった。

【０００５】上述したように、大容量の容量性負荷に接
続される増幅回路において、位相補償容量により増幅回
路を安定化させる従来の手法では、複数個の増幅回路を
集積化する際に必要となる位相補償容量の総和が非常に
大きくなり、チップ面積が増大してコストが高くなると
いう問題があった。また、消費電流が増大するという問
題があった。

【０００６】

【課題を解決するための手段】本発明は、安定化のため
の位相補償容量を不要とするか、大幅に低減できるよう
にしてチップ面積を削減し、かつ安定に動作し、さらに
は消費電流を低減する増幅回路を提供することを目的と
する。

【０００７】本発明は、信号入力端子と容量性負荷が接
続される信号出力端子との間に縦続接続され、少なくと
も入力増幅段および出力増幅段を有する複数の増幅段
と、出力増幅段の出力端と信号出力端子との間に挿入さ
れた少なくとも一つの抵抗を含む抵抗回路とにより構成
される増幅回路を提供する。

【０００８】この抵抗回路は複数の抵抗により構成さ
れ、これら複数の抵抗から選択された少なくとも一つの
抵抗が出力増幅段と信号出力端子との間に接続される。
また、この抵抗回路は複数の抵抗と複数のスイッチとで
構成され、スイッチのオン・オフにより抵抗回路の抵抗
値が設定される。さらに、抵抗回路は電界効果トランジ
スタのオン抵抗により構成されてもよい。

【０００９】本発明では、出力増幅段の出力端から入力
増幅段の入力端に帰還を施す帰還経路が設けられ、増幅
回路がボルテージフォロワに構成される。

【００１０】このように構成された増幅回路では、開ル
ープ周波数特性に現われる第２のポールの周波数が増幅
回路の利得が１になる周波数より低く、該開ループ周波
数特性に現われる第１のゼロ点の周波数が増幅回路の利
得が１になる周波数より低くなるようにすることが望ま
しい。

【００１１】また、例えば入力換算オフセット電圧モー
ドで増幅回路の信号出力端子と容量性負荷が切り離さ
れ、等価的に負荷容量が小さくなった場合の安定化のた
めに、出力増幅段の入出力端間に容量（位相補償容量）
を含む帰還経路が設けられてもよい。

【００１２】本発明の増幅回路では、出力増幅段の出力
端と信号出力端子間に挿入された抵抗回路の抵抗成分と
容量性負荷の容量成分により、増幅回路の開ループ周波
数特性に第１のゼロ点が形成され、このゼロ点で位相が
進むことにより、出力増幅段でポールによる位相の遅れ
を補償することができる。すなわち、利得が１となると
きの位相と−１８０°の差である位相余裕を大きくする
ことができるので、増幅回路の動作安定化のための位相
補償容量を必要としない。また、位相補償容量を必要と
する場合でも、その値は非常に小さくてよいので、位相
補償容量を形成するために必要であったチップ面積を削
減することができる。さらには、消費電流を低減するこ
とができる。

【００１３】本発明の増幅回路では、信号入力端子に所
定の期間毎に変化する入力信号電圧が入力される場合、
抵抗回路と容量性負荷の容量成分による時定数を該所定
の期間の１／５以下とすることが望ましい。この場合の
抵抗回路の抵抗値は、例えば５０ｋΩ以下が適当であ
る。

【００１４】本発明の増幅回路には、信号入力端子に入
力される入力信号電圧が所定の極性に変化したことを検
出して出力増幅段のバイアス電流を制御する制御部がさ
らに設けられてもよい。

【００１５】本発明は、入力増幅段が所定のコモン電圧
に対して正側および負側にそれぞれ変化する第１および
第２の入力信号をそれぞれ入力する正側増幅回路および
負側増幅回路を有する２入力用増幅回路にも適用でき
る。

【００１６】２入力用増幅回路の好ましい態様によれ
ば、正側増幅回路は第１の入力信号を入力する第１の差
動トランジスタ対と、該第１の差動トランジスタ対にテ
ール電流を与える第１の電流源と、第１の差動トランジ
スタ対の二つの出力端に電流入力端および電流出力端が
それぞれ接続された第１のカレントミラーと、第１の差
動トランジスタ対の二つの出力端間に設けられた第１の
スイッチとで構成され、負側増幅回路は第２の入力信号
を入力する第２の差動トランジスタ対と、該第２の差動
トランジスタ対にテール電流を与える第１の電流源と、
第２の差動トランジスタ対の二つの出力端に電流入力端
および電流出力端がそれぞれ接続された第２のカレント
ミラーと、第２の差動トランジスタ対の二つの出力端間
に設けられた第２のスイッチとで構成され、第１の入力
信号が正側増幅回路に入力されるときは、第１のスイッ
チがオフ状態、第２のスイッチがオン状態にそれぞれ制
御され、第２の入力信号が負側増幅回路に入力されると
きは、第１のスイッチがオン状態、第２のスイッチがオ
フ状態にそれぞれ制御される。

【００１７】一方、出力増幅段はそれぞれのドレインま
たはコレクタが該出力増幅段の出力端に共通接続された
コンプリメンタリ・トランジスタ対により構成され、該
コンプリメンタリ・トランジスタ対の一方のゲートまた
はベースが正側増幅回路の一方の出力端に接続され、該
コンプリメンタリ・トランジスタ対の他方のゲートまた
はベースが負側増幅回路の一方の出力端に接続される。

【００１８】このように構成される２入力用増幅回路で
は、先と同様に位相補償容量を不要とするか、または極
く小容量のもので済ませることができる上、正側および
負側増幅回路のうち、入力信号電圧が入力されず使用さ
れない方の増幅回路における差動トランジスタ対の出力
端間をスイッチで短絡することにより、出力増幅段のバ
イアス電流を簡単に設定することが可能となる。

【００１９】さらに、２入力用増幅回路の他の態様とし
て、上記の２入力用増幅回路の構成に加えて、正側増幅
回路および負側増幅回路に第１および第２の電流源をオ
ン・オフさせるための第３および第４のスイッチを追加
するとともに、第１のカレントミラーの第２の電流出力
端を第５のスイッチを介して第２のカレントミラーの電
流入力端に接続し、第２のカレントミラーの第２の電流
出力端を第６のスイッチを介して第１のカレントミラー
の電流入力端に接続し、第１の入力信号が正側増幅回路
に入力されるときは、第１、第４および第６のスイッチ
がオフ状態、第２、第３および第５のスイッチがオン状
態にそれぞれ制御され、第２の入力信号が負側増幅回路
に入力されるときは、第１、第４および第６のスイッチ
がオン状態、第２、第３および第５のスイッチがオフ状
態にそれぞれ制御されるようにしてもよく、このように
するとさらに低消費電力化が可能となる。

【００２０】上記のように構成される本発明の増幅回路
は、複数の画素と、これらの各画素に画像信号に応じた
信号電圧を選択的に与えるための信号線および該信号線
と交差する走査線が配列形成された液晶ディスプレイ
と、信号線を画像信号に応じて駆動する駆動回路と、走
査線を順次選択する選択回路とを有する液晶ディスプレ
イ装置における駆動回路の増幅回路として有用である。

【００２１】本発明は、複数の画素、前記複数の画素の
各々に画像信号に応じた信号電圧を選択的に与えるため
の信号線および該信号線と交差する走査線が配列形成さ
れた液晶ディスプレイと、信号線を画像信号に応じて駆
動する駆動回路と、走査線を順次選択する選択回路とで
構成され、駆動回路は、入力信号が供給される信号入力
端子と容量性負荷が接続される信号出力端子との間に縦
続接続された少なくとも入力増幅段および出力増幅段を
有する複数の増幅段と、前記出力増幅段の出力端と前記
信号出力端子との間に挿入された少なくとも一つの抵抗
を含む抵抗回路とにより構成される増幅回路を含む、液
晶ディスプレイ装置を提供する。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の一実施形態に係
る増幅回路の基本構成を示す図である。この増幅回路１
は、一対の信号入力端子ＩＮ＋，ＩＮ−間に入力された
差動の入力信号を増幅して信号出力端子ＯＵＴより出力
する回路であり、入力増幅段２とこの入力増幅段２の出
力をさらに増幅する出力増幅段３を縦続接続して構成さ
れる。出力増幅段３の出力端と増幅回路１の信号出力端
子ＯＵＴの間に、本発明に従った抵抗回路４が挿入され
ている。

【００２３】また、必要に応じて出力増幅段３の出力端
から入力増幅段２の入力端（信号入力端子ＩＮ−）に帰
還を施す帰還回路５が設けられる。さらに、必要に応じ
て出力増幅段３の入出力端間に、微小な容量値の位相補
償容量Ｃｆを含む帰還回路を挿入してもよい。

【００２４】次に、図１の増幅回路１の作用を説明す
る。

【００２５】図２は、増幅回路１の等価回路であり、ｇ
ｍ１は入力増幅段２のトランスコンダクタンス、Ｒ１は
入力増幅段２の出力抵抗と出力増幅段３の入力抵抗との
並列合成抵抗、Ｃ１は入力増幅段２の出力端に付加され
る容量成分、ｇｍ２は出力増幅段３のトランスコンダク
タンス、Ｒ２は出力増幅段３の出力抵抗、Ｒｆは抵抗回
路４の抵抗成分、ＣＬは負荷容量をそれぞれ表してい
る。また、ｖｉは信号入力端子ＩＮ＋およびＩＮ−への
入力信号電圧、ｖ１は入力増幅段２の出力電圧、ｖ２は
出力増幅段３の出力電圧、ｖｏは信号出力端子ＯＵＴへ
の出力信号電圧をそれぞれ表す。

【００２６】ここで、図１の増幅回路１ではその開ルー
プ周波数特性に現れる第２のポールの周波数が増幅回路
１の利得が１となる周波数より低くなり、かつ出力増幅
段３の出力端と信号出力端子ＯＵＴとの間に抵抗回路４
を挿入することによって、この開ループ周波数特性に第
１のゼロ点を導入することができる。すなわち、図２の
等価回路を用いて導き出した入力信号電圧ｖｉから出力
電圧ｖ２に対する伝達特性より、増幅回路１の第１、第
２のポールおよび第１のゼロ点は、以下のように求めら
れる。

【００２７】第１のポール周波数(rad/sec) ：１／
（（Ｒ２＋Ｒｆ）ＣＬ）（但し、Ｒ２＞＞Ｒｆより、近似的に１／（Ｒ２・Ｃ
Ｌ））第２のポール周波数(rad/sec) ：１／（Ｒ１・Ｃ１）第１のゼロ点周波数(rad/sec) ：１／（Ｒｆ・ＣＬ）図３の（ａ）および（ｂ）の実線に、抵抗回路４を設け
た場合の振幅および位相の開ループ周波数特性を示す。
また、比較のために抵抗回路４がないとき（Ｒｆ＝０）
の開ループ周波数特性を破線で示す。図３の（ｂ）に示
すように、第１、第２のポールで遅れた位相を本発明に
基づく抵抗回路４によって形成されるゼロ点により進め
ることができ、位相余裕を改善することができる。従っ
て、増幅回路１の動作安定化のために、従来必要とした
ような位相補償容量を必要としないので、位相補償容量
を形成するために必要であったチップ面積を削減するこ
とが可能となる。

【００２８】また、従来の位相補償では、第２のポール
周波数は、大容量負荷に対してｇｍ２／ＣＬと近似され
るので、出力増幅段の電流を大きくすることにより位相
余裕を改善できたが、消費電力の増加となっていた。こ
れに対し、本発明では、トランスコンダクタそのものが
直接ポールの周波数に関係ないため、低周波電力で位相
補償を行うことができる。

【００２９】このように本発明の増幅回路では、基本的
には位相補償容量が不要となるが、以下に説明するよう
に微小な位相補償容量Ｃｆを増幅回路１に付加してもよ
い。増幅回路１は、一般的に入力換算オフセット電圧
（Ｖos）を有している。この入力換算オフセット電圧Ｖ
osは、例えば図４の（ａ）に示すように、オフセットの
ない増幅回路の一方の入力（ここでは非反転入力）に入
力換算オフセット電圧Ｖosに相当する電圧源が入った形
で、モデル化できる。図４の（ｂ）に示すように、増幅
回路に負帰還を施して増幅回路をボルテージフォロア構
成で用いると、出力信号電圧Ｖout は入力信号電圧Ｖin
を入力換算オフセット電圧Ｖos分の電圧だけオフセット
した電圧が出力される。

【００３０】この入力換算オフセット電圧Ｖosをキャン
セルするため、従来では図５の（ａ）に示すように容量
ＣｈとスイッチＳＷ１〜ＳＷ３を用い、一度ＳＷ１，Ｓ
Ｗ３を閉じ、ＳＷ２を開いて増幅回路をボルテージフォ
ロア構成にすることによって、容量Ｃｈに入力換算オフ
セット電圧Ｖosがかかるようにし（入力換算オフセット
検知モード）、次に図５の（ｂ）に示すようにスイッチ
ＳＷ１，ＳＷ３を開き、スイッチＳＷ２を閉じてオフセ
ット電圧Ｖosがかかった容量Ｃｈが増幅回路の他方の入
力（反転入力）に直列に入るように接続を変えること
で、入力換算オフセットＶosをキャンセルする方法をと
っていた。

【００３１】このように入力換算オフセット電圧キャン
セルのためには、図５の（ａ）のオフセット電圧検知の
ための時間が必要となり、この時間を短くするために通
常、増幅回路の信号出力端子と負荷容量ＣＬとはスイッ
チＳＷ４により切断されている。

【００３２】この入力換算オフセット電圧キャンセルの
手法を本発明の増幅回路にそのまま適用すると、図５の
（ａ）のオフセット電圧検知モードでは図１の増幅回路
１の信号出力端子ＯＵＴが負荷容量ＣＬから切断される
ため、図６に示すように第１のポールおよび第１のゼロ
点の周波数が実線で示す状態から周波数の高い方にシフ
トする結果、位相余裕が低減してしまう。そこで、オフ
セット電圧検知モードのように実効的な負荷容量ＣＬが
小さくなった状態に対応して、図１中に破線で示すよう
に位相補償容量Ｃｆを併用すれば、このような問題を避
けることができ、位相余裕を確保することができる。こ
の場合、位相補償容量Ｃｆは例えば０．５ｐＦといった
小さな値でよいから、チップ面積の増大は僅かで済み、
本発明の利点は損なわれない。

【００３３】次に、図７〜図２２を参照して図１の増幅
回路の具体的回路構成を説明する。図７〜図９に、図１
の増幅回路の第１の具体例を示す。図７に示す第１の増
幅回路は増幅段が２段の構成であり、差動トランジスタ
対を構成するトランジスタＭｐ１，Ｍｐ２と該差動トラ
ンジスタ対にテール電流を与えるトランジスタＭｐ４に
よる電流源および差動トランジスタ対の二つの出力端で
あるドレインに電流入力端および電流出力端が接続され
たトランジスタＭｎ１，Ｍｎ２によるカレントミラーか
らなる入力増幅段と、トランジスタＭｐ３，Ｍｎ３によ
るコンプリメンタリ・トランジスタ対からなる出力増幅
段と、抵抗回路を構成する抵抗Ｒｆによって構成され
る。なお、ＭｐｘはＰチャネルＭＯＳトランジスタ、Ｍ
ｎｘはＮチャネルＭＯＳトランジスタをそれぞれ表す
（以下、同様）。

【００３４】図８は、図７の抵抗Ｒｆの代わりにトラン
ジスタＭｐｒ，Ｍｎｒのオン抵抗を用いた増幅回路の第
２の具体例を示している。これによると、抵抗回路を構
成するＰチャンネルＭＯＳトランジスタＭｐｒとＮチャ
ンネルＭＯＳトランジスタＭｎｒのソースとドレインが
互いに接続され、トランジスタＭｐ３とＭｎ３のノード
と出力端子ＯＵＴとの間に接続され、トランジスタＭｐ
ｒとＭｎｒのゲートは電源ＶｄｄとＶｓｓにそれぞれ接
続される。

【００３５】図９は、図４および図５で説明した増幅回
路の入力換算オフセット電圧キャンセル動作で必要なス
イッチＳＷ４の機能を図８のトランジスタＭｐｒ，Ｍｎ
ｒが兼ねるようにした増幅回路の第３の具体例を示す。
この増幅回路によると、トランジスタＭｎｒのゲートが
インバータＩＮを介してトランジスタＭｐｒのゲートに
接続される。この回路によると、スイッチング信号が信
号ラインＳＬに入力されると、両トランジスタＭｐｒ，
Ｍｎｒがオンとなり、このオン抵抗が抵抗Ｒｆの機能を
果たす。

【００３６】図１０に、図７の増幅回路において負荷容
量ＣＬの値を１５０ｐＦにしたときの利得および位相の
周波数特性のシミュレーション結果を示す。抵抗Ｒｆが
無い場合にくらべ、抵抗Ｒｆを設けることにより、大幅
に位相余裕が改善されていることが分かる。

【００３７】また、上述したように入力換算オフセット
電圧検知モードなどで、信号出力端子ＯＵＴが負荷容量
ＣＬと切断され、等価的に負荷容量ＣＬの値が例えば２
ｐＦと小さくなった場合、図１１に示すように得られる
位相余裕が小さくなる。これに対しては、例えば０．５
ｐＦと小さな位相補償容量Ｃｆを併用することにより、
図１２に示すように大きな負荷容量でも小さな負荷容量
でも、共に大きな位相余裕を確保することができる。

【００３８】図１３に示すように、容量が小さくとも、
位相補償容量Ｃｆの併用により大容量負荷のときは位相
余裕が若干少なくなる。図１４は、この点を改善するた
め、位相補償容量Ｃｆに直列接続されたスイッチＳＷＣ
を設けることにより、入力換算オフセット電圧検知モー
ドなどで信号出力端子ＯＵＴが負荷容量ＣＬから切断さ
れ、等価的に負荷容量ＣＬが例えば２ｐＦと小さくなっ
た場合のみスイッチＳＷＣを閉じるようにした増幅回路
の第４の具体例を示している。これによると、スイッチ
ＳＷＣがトランジスタＭｎ２とＭｎ３とのノードとキャ
パシタＣｆとの間に接続され、負荷容量ＣＬが小さくな
ったとき、このスイッチＳＷＣが閉成される。これによ
って本発明による本来の位相余裕を確保することもでき
る。

【００３９】液晶ディスプレイの信号線は、上述したよ
うな単純な容量モデルから、図１５に示すようなπ型モ
デルなどで表される。π型モデルのように、負荷に抵抗
成分ＲＬを含んでいても、図１６に示すシミュレーショ
ン結果から明らかなように周波数特性はほとんど変わら
ない。

【００４０】図１７に、図７に示した増幅回路の出力増
幅段の出力端（トランジスタＭｎ３およびＭｐ３のドレ
イン）から負側の信号入力端子ＩＮ−に帰還を施したボ
ルテージフォロア構成で、入力信号電圧として矩形波を
入力したときのシミュレーション結果を示す。図７の増
幅回路では、立上がりのスルーレートはトランジスタＭ
ｐ３から供給される電流と負荷容量値ＣＬの値により決
定されており、トランジスタＭｐ３から供給される電流
が小さいため、十分なスルーレートが得られない。

【００４１】この点については、増幅回路の入力信号電
圧が正側に変動したことを検出して、出力増幅段のバイ
アス電流を供給するトランジスタＭｐ３の出力電流を増
加させることにより、立上がりのスルーレートを改善す
ることができる。

【００４２】図１８は、この原理で立上がりのスルーレ
ートを改善した増幅回路の第５の具体例であり、この増
幅回路は、トランジスタＭｎ４，Ｍｐ６により入力信号
電圧が正極性に変化したことを検出し、入力信号電圧が
正極性に変動したときにトランジスタＭｐ７をオンさせ
て、電流源ＩＬより供給される電流をトランジスタＭｐ
３のゲートバイアス電圧を決定しているダイオード接続
されたトランジスタＭｐ５に流し、トランジスタＭｐ３
のゲートバイアス電圧を大きくする構成となっている。

【００４３】図１８の回路についてより詳細に説明する
と、トランジスタＭｐ６は電流源を構成し、そのゲート
はバイアス電流決定用トランジスタＭｐ５のドレインお
よびゲートに接続されている。トランジスタＭｐ７はゲ
ートがトランジスタＭｎ４およびＭｐ６のドレインに接
続され、ソースがバイアス電流決定用トランジスタＭｐ
５のドレインおよびゲートに接続され、ドレインが定電
流源ＩＬに接続されている。

【００４４】ここで、説明を簡単にするために、トラン
ジスタＭｎ４と入力増幅段２のトランジスタＭｎ１は同
一サイズ、つまりＷ／Ｌ（ＷはＭＯＳトランジスタのチ
ャネル幅、ＬはＭＯＳトランジスタのチャネル長）が同
一であるとする。また、トランジスタＭｐ６のサイズ
（Ｗ／Ｌ）Mp6 は、入力増幅段２の電流源トランジスタ
Ｍｐ４のサイズ（Ｗ／Ｌ）Mp4 の０．６倍であるとす
る。信号入力端子ＩＮ＋，ＩＮ−間に印加される電圧が
ゼロまたは負のとき、つまり、正側の信号入力端子ＩＮ
＋の電圧が負側の信号入力端子ＩＮ−の電圧より低いと
きは、トランジスタＭｎ１にトランジスタＭｐ４から供
給される電流の半分以下の電流が流れ、このトランジス
タＭｎ１の電流がトランジスタＭｎ４によりコピーされ
る。

【００４５】ここで、トランジスタＭｐ６から供給され
る電流は、トランジスタＭｐ４より供給される電流の
０．６倍であり、この場合はトランジスタＭｎ４に流れ
る電流より大きいため、トランジスタＭｐ６のドレイン
電圧が高くなり、トランジスタＭｐ７はオフとなるた
め、電流源ＩＬから供給される電流はトランジスタＭｐ
５に加算されない。

【００４６】一方、信号入力端子ＩＮ＋，ＩＮ−間に印
加される入力信号電圧が所定の正極性の電圧以上のと
き、つまり、正側の信号入力端子ＩＮ＋の電圧が負側の
信号入力端子ＩＮ−の電圧より所定値以上高いときは、
トランジスタＭｎ１にトランジスタＭｐ４から供給され
る電流の０．６倍より大きい電流が流れ、このトランジ
スタＭｎ１の電流がトランジスタＭｎ４によりコピーさ
れる。

【００４７】ここで、トランジスタＭｐ６から供給され
る電流は、トランジスタＭｐ４から供給される電流の
０．６倍であり、この場合はトランジスタＭｎ４に流れ
る電流より小さいため、トランジスタＭｐ６のドレイン
電圧が低くなり、トランジスタＭｐ７はオンとなる。こ
れにより電流源ＩＬから供給される電流はトランジスタ
Ｍｐ７を介してバイアス電流決定用トランジスタＭｐ５
に加算されるため、トランジスタＭｐ５のゲート・ソー
ス間電圧は大きくなり、トランジスタＭｐ３から供給さ
れる電流も大きくなる。

【００４８】このようにして、入力信号電圧が正極性に
変化するときに出力増幅段３のトランジスタＭｐ３から
供給される電流が大きくなるように制御できるので、立
上がりのスルーレートを改善することができる。

【００４９】図１９に、図１８に示した立上がりのスル
ーレートを改善した増幅回路において、出力増幅段の出
力（トランジスタＭｎ３およびＭｐ３のドレイン）から
負側の信号入力端子ＩＮ−に帰還を施したボルテージフ
ォロア構成で、入力信号電圧として矩形波を入力したと
きのシミュレーション結果を示す。ここで、ｖ２は出力
増幅段２の出力電圧（トランジスタＭｐ３およびＭｎ３
のドレイン電圧）、ｖｏは信号出力端子ＯＵＴの電圧で
ある。立ち下がり特性と同程度まで立上がりの特性が改
善されていることが分かる。

【００５０】抵抗回路Ｒｆと負荷容量ＣＬは低域通過フ
ィルタ（以下、ＬＰＦという）を構成しているため、そ
の時定数τ（＝Ｒｆ・ＣＬ）によりｖｏはｖ２に対して
遅れる。通常、抵抗と容量により形成されるＬＰＦで
は、時定数の５倍程度の時間がセトリングに必要なの
で、本発明の増幅回路を例えば所定の期間毎に信号電圧
が変化する液晶ディスプレイ駆動回路に適用する際に
は、時定数τを所定の周期の１／５以下となるようにす
ればよい。

【００５１】このようにすることで、図１９に示すよう
に入力増幅段２の出力電圧ｖ２に対する信号出力端子Ｏ
ＵＴの電圧ｖｏの遅れ時間を小さくして、所定のセトリ
ング特性を満足させることができる。具体的には、例え
ば液晶ディスプレイ駆動回路における信号電圧の駆動周
期はほぼ２０μsec なので、負荷容量ＣＬとして５０ｐ
Ｆ〜１００ｐＦ程度を想定した場合、抵抗回路Ｒｆの値
を５０ｋΩ以下にすればよい。

【００５２】液晶ディスプレイの信号線はディスプレイ
のサイズや信号線の材質によっても変わるため、これら
に応じて抵抗Ｒｆを最適な値に選ぶことが望ましい。図
２０〜図２２に、抵抗Ｒｆを最適な値にするための具体
例を示す。

【００５３】図２０は、出力増幅段の出力端（トランジ
スタＭｎ３，Ｍｐ３のドレイン）と信号出力端子ＯＵＴ
との間に、抵抗値の異なる複数の抵抗Ｒｆ10，Ｒｆ11，
Ｒｆ12，…をスイッチＳＷ10，ＳＷ11，ＳＷ12，…を介
して並列に配設し、スイッチＳＷ10，ＳＷ11，ＳＷ12，
…の開閉を制御することによって抵抗Ｒｆの値を選択す
るようにした増幅回路の具体例である。

【００５４】なお、図２０において抵抗Ｒｆ10，Ｒｆ1
1，Ｒｆ12，…の抵抗値を同一とし、スイッチＳＷ10，
ＳＷ11，ＳＷ12，…の開閉による抵抗の並列接続数を変
えることで、抵抗Ｒｆの値を選択するようにしてもよ
い。

【００５５】図２１は、出力増幅段の出力端（トランジ
スタＭｎ３，Ｍｐ３のドレイン）と信号出力端子ＯＵＴ
との間に、抵抗値の異なる複数の抵抗Ｒｆ10，Ｒｆ11，
Ｒｆ12，…を直列に配設するとともに、各抵抗Ｒｆ10，
Ｒｆ11，Ｒｆ12，…にスイッチＳＷ10，ＳＷ11，ＳＷ1
2，…を並列に配設し、スイッチＳＷ10，ＳＷ11，ＳＷ1
2，…の開閉を制御することによって抵抗Ｒｆの値を決
定するようにした増幅回路の第７の具体例である。

【００５６】なお、図２１において抵抗Ｒｆ10，Ｒｆ1
1，Ｒｆ12，…の抵抗値を同一とし、スイッチＳＷ10，
ＳＷ11，ＳＷ12，…の開閉による抵抗の直列接続数を変
えることで、抵抗Ｒｆの値を選択するようにしてもよ
い。

【００５７】図２２は、増幅回路を集積回路化する際
に、予め複数の抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…をチッ
プ上に形成しておき、液晶ディスプレイパネルに応じて
抵抗値Ｒｆが最適になるように、これらの抵抗Ｒｆ10，
Ｒｆ11，Ｒｆ12，…のうちの一つあるいは複数の抵抗を
金属配線のレイヤのみ変えることで実現するようにした
増幅回路の第８の具体例である。

【００５８】図２３は、第９の具体例であり、同相入力
電圧範囲の広い増幅回路に本発明を適用したrail-to-ra
il type の増幅回路を示す。これによると、入力増幅段
２は、トランジスタＭｐ１ｌ，Ｍｐ１２による差動対と
バイアス電流源Ｉｂ２により構成され、Ｖｓｓ側に同相
入力電圧範囲を有する第１の差動増幅回路と、トランジ
スタＭｎ１１，Ｍｎ１２による差勤対とバイアス電流源
Ｉｂｌにより構成され、Ｖｄｄ側に同相入力電圧範囲を
有する第２の差動増幅回路と、トランジスタＭｐ１４な
いしＭｐ１７で構成するカレントミラー回路とで構成さ
れる。これにより、第１の差動増幅回路の出力電流と第
２の差動増幅回路の電流出力とがカレントミラー回路で
折り返されて加算される。ここで、トランジスタＭｎ１
４，Ｍｎ１５は能動負荷として動作している。

【００５９】上記構成の増幅回路において、高い入力電
圧、即ち電圧Ｖｄｄ側の入力電圧ＩＮが入力増幅段２に
印加されると、トランジスタＭｎ１１，Ｍｎ１２でなる
第１の差動増幅回路がアクティブとなる。これに対し
て、入力電圧ＩＮが低い、即ち電圧Ｖｓｓ側にある場
合、第２の差動増幅回路がアクティブとなる。即ち、入
力電圧ＩＮがＶｄｄ側或はＶｓｓ側となっても、第１或
は第２の差動増幅回路のどちらか一方が動作するため、
入力同相電圧範囲の広い入力増幅段２が実現される。こ
の構成では、入力電圧ＩＮがＶｄｄ側となった時の信号
経路が、入力電圧がＶｓｓ側となった時の信号経路より
長くなり、これによる遅延時間差が生じるが、通常のａ
−Ｓｉ（アモフファスシリコン）ＴＦＴ液晶ディスプレ
イ駆動回路用増幅回路の動作速度からするとこの遅延時
間差は小さく本発明の効果は変わらない。

【００６０】図２４は、同相入力電圧範囲の広い増幅回
路に本発明を適用したレール・ツ・レール型（rail-to-
rail type ）増幅回路の第１０の具体例を示す。これに
よると、入力増幅段２は、トランジスタＭｐ１ｌ，Ｍｐ
１２による差動対とＭｐ２ｌ，Ｍｐ２２による差動対の
ソースを共通にしており、トランジスタＭｐｌ１，Ｍｐ
１２のゲートは入力信号が印加され、トランジスタＭｐ
１３，Ｍｐ１４のゲートは、トランジスタＭｎ１ｌ，Ｍ
ｎ１２による差動対で構成される差動増幅回路の出力に
接続されている。また、トランジスタＭｎ１ｌ，Ｍｎ１
２による差動対で構成される差動増幅回路の出力の動作
点は、トランジスタＭｐ２ｌ，Ｍｐ２２が動作する電圧
に設定してある。

【００６１】この構成により、入力電圧がＶｄｄ側に近
付きトランジスタＭｐ１１、Ｍｐ１２がオフしてもＭｎ
１１，Ｍｎ１２トランジスタによる差動対で構成される
差動増幅回路を介して、トランジスタＭｐ２ｌ、Ｍｐ２
２が動作するので、入力同相電圧範囲の広い入力増幅段
２が実現される。この構成では、入力電圧がＶｄｄ側と
なった時、トランジスタＭｎ１１，Ｍｎ１２による差動
対で構成される差動増幅回路を通過する分、入力電圧が
Ｖｓｓ側に近づいたときの動作に比べ、差動増幅回路の
遅延時間だけ遅くなるが、通常のa −ＳｉＴＦＴ液晶デ
ィスプレイ駆動回路用増幅回路の動作速度からするとこ
の遅延時間差は小さく本発明の効果は変わらない。

【００６２】図２３及び図２４に示した例では、a −Ｓ
ｉＴＦＴ液晶ディスプレイ駆動回路の増幅回路を前提と
したが、Ｐｏｌｙ−ＳｉＴＦＴ液晶ディスプレイ駆動回
路の増幅回路では、パネルの複数の信号線が１個の増幅
回路により時分割で駆動されるため、ａ−ＳｉＴＦＴ液
晶ディスプレイ駆動回路の増幅回路よリ１０倍以上高速
に動作する増幅回路が要求される。このため、同相入力
電圧範囲の広い入力増幅段で生じる入力電圧による遅延
時間差は、ａ−ＳｉＴＦＴ液晶ディスプレイ駆動回路用
増幅回路の時と異なり無視できなくなり、位相余裕の劣
化となる。これは、図２５および図２６に示したよう
に、同相入力電圧を広げるために付加したトランジスタ
Ｍ１１，Ｍ１２による差動対で構成される差動増幅回路
出力から出力増幅段に容量素子を含むフイードフォワー
ド経路を付加することにより高周波信号成分が図２５で
は、Ｍｐ１６，Ｍｐ１７を通過する時間、また、図２６
では、Ｍｐ２１，Ｍｐ２２を通過する時間を短くするこ
とができる。これにより、遅延時間差を緩和することが
できる。

【００６３】より具体的には、図２５および図２６で
は、出力増幅段のバイアス電流源を構成するトランジス
タＭｐ１３のゲートに抵抗Ｒｆｆを介してバイアス電圧
Ｖｂを印加し、トランジスタＭｐ１５のゲートからトラ
ンジスタＭｐ１３のゲートに容量Ｃｆｆ２によるフイー
ドフォワード経路を付加している。さらに、出力増幅段
の増幅トランジスタＭｎ１３が、ゲートが共通でカスコ
ード構成されたトランジスタＭｎ１３ａ，Ｍｎ１３ｂに
置き換え、トランジスタＭｎ１３ａのソースとトランジ
スタＭｎ１３ｂのドレインの接続点とトランジスタＭｐ
１４のゲートとの間に容量Ｃｆｆ１によるフイードフォ
ワード経路が付加されている。この構成により、入力電
圧が高速に変化しても変化点の周波数の高い成分はこれ
ら容量性フイードフォワード経路を介して出力増幅段に
フイードフォワードされるため、同相入力電圧範囲の広
い入力増幅段で生じる入力電圧による遅延時間差を緩和
することができる。

【００６４】なお、図２５および図２６では、トランジ
スタＭｐ１３のゲートヘのフイードフォワード経路形成
のため、抵抗Ｒｆｆを用いているが、図２７に示すよう
に電界効果トランジスタＭｆｆのオン抵抗を用いても良
い。

【００６５】また、図２８に示すように、図２６に示す
増幅回路に入力信号電圧が正側に変動したことを検出し
て、出力増幅段３のバイアス電流を供給するトランジス
タＭｐ１３の出力電流を増加させるバイアス電圧（Ｖ
ｂ）制御回路を組み合わせることもできる。この時、図
２８に点線で示したように、入力信号電圧が正側に変動
したことを検出して加えるバイアス電流ＩＬ２を増幅回
路のバイアス電流Ｉｂｌに直接加算せず、フイードフォ
ワード経路を設けるため加えた抵抗Ｒｆｆを介して加え
ることにより、ＩＬ２×Ｒｆｆなる電圧が抵抗Ｒｆｆに
かかるため、小さなバイアス電流ＩＬでトランジスタＭ
ｐ３のゲート・ソース電圧を大きくすることができる。
つまり、入力信号電圧が正側に変動した時に、小さなバ
イアス電流ＩＬで、トランジスタＭｐ１３にて大きな出
力電流を供給することができる。

【００６６】図２８の増幅回路において、トランジスタ
Ｍｎ１６，Ｍｐ３２，Ｍｐ３３，Ｍｐ３４，電流源ＩＬ
ｌ，ＩＬ２により構成されるバイアス電圧（Ｖｂ）制御
回路は、入力電庄が低い電圧から高い電圧に大きく変動
した場合、これを検知して出力増幅段３のバイアス電流
を供給するトランジスタＭｐ１３の出力電流を増加させ
る。この制御回路は、同相入力電圧範囲を広げるために
設けてあるトランジスタＭｎ１ｌ，Ｍｎ１２による差動
対並びに、トランジスタＭｐ１４〜Ｍｐ１７による能動
負荷で構成される増幅回路を介して、トランジスタＭｐ
１ｌ，Ｍｐ１２による差動対に並列に設けたトランジス
タＭｐｌｌ，Ｍｐ１２による差動対に接続される。この
差動対の出力が前記制御回路の入力であるトランジスタ
Ｍｎ１６のゲートに印加される。このため、入力電圧の
変化に対して、この制御回路が動作して出力電流を増加
するまでに遅延を生じる。この遅延は、図２９に示すよ
うに、同相入力電圧範囲を広げるために加えてあるトラ
ンジスタＭｎ１ｌ，Ｍｎ１２による差動対並びに、トラ
ンジスタＭｐ１４、Ｍｐ１７による能動負荷で構成され
る増幅回路の出力であるトランジスタＭｎ１２の出力と
入力電圧変化検知部出力であるトランジスタＭｎ１６の
出力の間に容量Ｃｆｆ３を設けることにより、入力電圧
の変化が、容量Ｃｆｆ３を介して入力電圧変化検知部出
力にフイードフォワードされるため緩和できる。

【００６７】図３０に、液晶ディスプレイ駆動回路用の
増幅回路の機能を示す。図３０に示すように液晶セルの
共通電極側に印加するコモン電圧Ｖcom を一定電圧に
し、この電圧Ｖcom を基準にして信号電圧ＶRGB を周期
的に反転させる場合、液晶ディスプレイ駆動回路は、図
３０に示すように入力されるＲＧＢ信号をＶcom より正
側の電圧にディジタル−アナログ変換する正側Ｄ／Ａ変
換器ＤＡ１と、Ｖcom より負側の電圧にディジタル−ア
ナログ変換する負側Ｄ／Ａ変換器ＤＡ２と、これら正側
および負側のＤ／Ａ変換器の出力電圧を増幅するための
入力の電圧変化範囲が異なる２入力用増幅回路ＡＭＰが
必要となる。また、この２入力用増幅回路はその機能と
して、一方のＤ／Ａ変換器の出力を入力する増幅すると
きは、他方のＤ／Ａ変換器の出力を入力する増幅回路が
オフになっていることが要求される。

【００６８】図３１は、上述した入力信号電圧範囲の異
なる２入力用増幅回路に本発明を適用した第１５の具体
例である。この２入力用増幅回路は増幅段が２段の構成
であり、入力増幅段はコモン電圧Ｖcom に対して正側の
入力信号電圧範囲を持つ正側増幅回路と、コモン電圧Ｖ
com に対して負側の入力信号電圧範囲を持つ負側増幅回
路と、正側および負側いずれのＤ／Ａ変換器の出力を入
力するかを選択する選択信号ＰＯＬにより正側および負
側増幅回路の動作を選択するための第１および第２のス
イッチＳＷ２０，ＳＷ２１とで構成される。

【００６９】正側増幅回路は、トランジスタＭｎ４１，
Ｍｎ４２により構成される第１の差動トランジスタ対
と、第１の差動トランジスタ対にテール電流を与える第
１の電流源Ｉｂ１と、第１の差動トランジスタ対の二つ
の出力端（トランジスタＭｎ４１，Ｍｎ４２のドレイ
ン）に電流入力端および電流出力端がそれぞれ接続され
たトランジスタＭｐ４４，Ｍｐ４５からなる第１のカレ
ントミラーにより構成される。負側増幅回路は、同様に
トランジスタＭｐ４１，Ｍｐ４２により構成される第２
の差動トランジスタ対と、第２の差動トランジスタ対に
テール電流を与える第２の電流源Ｉｂ１と、第２の差動
トランジスタ対の二つの出力端（トランジスタＭｐ４
１，Ｍｐ４２のドレイン）に電流入力端および電流出力
端がそれぞれ接続されたトランジスタＭｎ４４，Ｍｎ４
５からなる第２のカレントミラーにより構成される。

【００７０】第１のスイッチＳＷ２０は第１の差動トラ
ンジスタ対の二つの出力端間に接続され、第２のスイッ
チＳＷ２１は第２の差動トランジスタ対の二つの出力端
間に接続されている。

【００７１】また、出力増幅段はトランジスタＭｐ４
３，Ｍｎ４３により構成され、抵抗回路は抵抗Ｒｆによ
り構成される。

【００７２】図３１に示す２入力用増幅回路の動作を説
明するために、まず負側増幅回路に負側Ｄ／Ａ変換器の
出力を入力する場合を考える。このとき、選択信号ＰＯ
Ｌには“０”が与えられ、スイッチＳＷ２０はオン、ス
イッチＳＷ２１はオフの状態にある。正側Ｄ／Ａ変換器
の出力電圧は不定であるが、コモン電圧Ｖcom より高い
ので、トランジスタＭｎ１のゲート電圧、つまり増幅回
路の出力増幅段の出力電圧がＶcom より低くとも、トラ
ンジスタＭｎ４２はオン状態となる。また、スイッチＳ
Ｗ２０はオンであるので、トランジスタＭｐ４５もダイ
オード接続となっている。

【００７３】電流源Ｉｂ１より供給される電流は、トラ
ンジスタＭｎ４２，Ｍｎ４１の一方あるいは両方を介し
て、ダイオード接続されたトランジスタＭｐ４４，Ｍｐ
４５に流れ、トランジスタＭｐ４４，Ｍｐ４５のサイズ
（Ｗ／Ｌ）の２倍のサイズとトランジスタＭｐ４３のサ
イズ（Ｗ／Ｌ）の比に応じて発生した電流が出力増幅段
のバイアス電流としてトランジスタＭｐ４３から供給さ
れる。

【００７４】すなわち、負側のＤ／Ａ変換器の出力を入
力する場合は、図３２に示す接続状態で動作することに
なる。これは、出力増幅段３のバイアス電流の与え方が
異なる他は図７に示した回路接続と全く同じで、図７〜
図９で説明したように位相補償容量を必要とせず、抵抗
Ｒｆにより安定動作が実現できるのは明らかである。よ
って、位相補償容量で必要であったチップ面積を削減で
きるので、コストの低減をすることができる。

【００７５】正側Ｄ／Ａ変換器の出力を入力する場合
は、全くＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタが逆になるだけで、基本的な動作は負
側Ｄ／Ａ変換器の出力を入力する場合と同じである。

【００７６】また、このように使用していない増幅回路
の差動トランジスタ対の出力間をスイッチで短絡するこ
とにより、出力増幅段のバイアス電流を簡単に設定でき
るという効果もある。

【００７７】図３３は図３１の変形例にかかる増幅回路
の第１６の具体例であり、正側増幅回路の第１のカレン
トミラーにトランジスタＭｐ４４の電流を参照してアダ
プティブに出力増幅段のバイアス電流を与えるための電
流を発生するトランジスタＭｐ４６が追加され、負側増
幅回路の第２のカレントミラーにトランジスタＭｎ４４
の電流を参照してアダプティブに出力増幅段のバイアス
電流を与えるための電流を発生するトランジスタＭｎ４
６が追加されている。

【００７８】また、正側増幅回路および負側増幅回路の
電流源Ｉｂ１，Ｉｂ２のオン・オフを制御するための第
３、第４のスイッチＳＷ２２，ＳＷ２３と、第１のカレ
ントミラーの第２の電流出力端であるトランジスタＭｐ
４６のドレインと第２のカレントミラーの電流入力端と
の間に挿入された第５のスイッチＳＷ２４と、第２のカ
レントミラーの第２の電流出力端であるトランジスタＭ
ｎ４６のドレインと第１のカレントミラーの電流入力端
との間に挿入された第６のスイッチＳＷ２６が追加され
ている。追加されたスイッチＳＷ２２〜ＳＷ２６も、ス
イッチＳＷ２０，ＳＷ２１と同様に選択信号ＰＯＬによ
り制御される。

【００７９】また、出力増幅段はトランジスタＭｐ４
３，Ｍｎ４３により構成され、抵抗回路は抵抗Ｒｆによ
り構成される。

【００８０】図３３に示す２入力用増幅回路の動作を説
明するために、まず負側増幅回路に負側Ｄ／Ａ変換器の
出力を入力する場合を考える。このとき、選択信号ＰＯ
Ｌには“０”が与えられ、スイッチＳＷ２０，ＳＷ２
３，ＳＷ２５はオン、スイッチＳＷ２１，ＳＷ２２，Ｓ
Ｗ２４はオフの状態にある。スイッチＳＷ２２がオフで
あることにより、電流源Ｉｂ１より供給される電流はト
ランジスタＭｎ４１，Ｍｎ４２には流れず、正側増幅回
路を構成する差動入力トランジスタＭｎ４１，Ｍｎ４２
はオフ状態となる。また、スイッチＳＷ２３はオンであ
るので、電流源Ｉｂ２より供給される電流はトランジス
タＭｐ４１，Ｍｐ４２には流れ、負側増幅回路は動作す
る。

【００８１】ここで、トランジスタＭｎ４６はトランジ
スタＭｎ４４に流れる電流を参照した電流を発生させ、
オンとなっているスイッチＳＷ２５を介して、同じくオ
ンとなっているスイッチＳＷ２０により、ダイオード接
続されたトランジスタＭｐ４５，Ｍｐ４４に流れ、トラ
ンジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）の２倍
のサイズとトランジスタＭｐ４３のサイズ（Ｗ／Ｌ）の
比に応じて発生した電流が出力増幅段のバイアス電流と
してトランジスタＭｐ４３から供給される。結局、負側
のＤ／Ａ変換器の出力を入力する場合、増幅回路は、図
３４に示す接続状態で動作することになる。

【００８２】すなわち、図３４の接続状態で増幅回路が
定常状態となったとき、言い換えれば負側増幅回路の正
負の入力信号電圧がバランスしたときは、負側増幅回路
の電流源Ｉｂ２からのバイアス電流の１／２の電流がト
ランジスタＭｎ４４，Ｍｎ４６のサイズ（Ｗ／Ｌ）の比
（Ｗ／Ｌ）Mp46／（Ｗ／Ｌ）Mp6 に応じて発生し、これ
がトランジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）
の２倍のサイズと、トランジスタＭｐ４３のサイズ（Ｗ
／Ｌ）に比に応じて増幅された電流が出力増幅段のバイ
アス電流としてトランジスタＭｐ３から供給される以
外、図７に示した回路接続と全く同じで、図７〜図９で
説明したように抵抗Ｒｆにより安定動作が実現できるの
は明らかである。

【００８３】また、負側増幅回路の正側入力が負側入力
より大きくなるような過渡状態においては、電流源Ｉｂ
２からのバイアス電流が全てトランジスタＭｐ４１を介
してトランジスタＭｎ４４に流れることになるので、ト
ランジスタＭｐ４３から供給される出力増幅段のバイア
ス電流を定常状態のときの２倍とすることができる。こ
れにより、トランジスタＭｐ４３と負荷容量で決定され
る立上がり特性を定常状態での消費電力を上げることな
く２倍に改善することができる。

【００８４】さらに、負側増幅回路の正入力が負入力よ
り小さくなるような過渡状態においては、電流源Ｉｂ２
からのバイアス電流が全てトランジスタＭｐ４２に流
れ、トランジスタＭｎ４４には流れなくなる。その結
果、トランジスタＭｐ４３から供給される出力増幅段の
バイアス電流はゼロとなり、トランジスタＭｐ４３から
トランジスタＭｎ４３に流れる貫通電流を削減して、低
消費電力化をはかることができる。

【００８５】正側Ｄ／Ａ変換器の出力を入力する場合
は、全くＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタが逆になるだけで、基本的な動作は負
側Ｄ／Ａ変換器の出力を入力する場合と同じである。

【００８６】このように抵抗Ｒｆを設けることにより、
位相補償容量を必要とすることなく増幅回路の安定動作
が実現でき、チップ面積を削減できるばかりでなく、立
上がりや下がりの過渡特性を定常状態での消費電力化を
増大することなく２倍にすることができる。

【００８７】図３５は、図３６に示す液晶ディスプレイ
装置に用いる液晶ディスプレイ駆動回路に本発明の増幅
回路を用いた構成図である。

【００８８】図３６に示される液晶ディスプレイ装置
は、液晶セル３０１がマトリクス状に配列され、画像信
号が供給される複数本の信号線３０４と複数本の走査線
３０５が交差して配設されて構成された液晶ディスプレ
イパネル３００と、画像信号を信号線３０４に供給して
液晶ディスプレイパネル３００を駆動するための液晶デ
ィスプレイ駆動回路３０２、および走査線３０５を選択
的に駆動する走査線選択回路３０３により構成される。

【００８９】図３５に示すようにディスプレイ駆動回路
はＲＧＢ信号を記憶する１水平ラインに必要な画素数と
同じ数のラッチ２２２と、ＲＧＢをラッチするタイミン
グパルスを転送するシフトレジスタ２２１と、ラッチ２
２２で記憶されたＲＧＢ信号を１水平期間の周期でさら
に記憶するラッチ２２３と、ラッチ２２３で記憶された
１水平ラインのＲＧＢ信号をアナログ値に変換するＤ／
Ａ変換器２２４と、Ｄ／Ａ変換器２２４にてアナログ電
圧に変換されたＲＧＢ信号を入力し、液晶ディスプレイ
パネルの信号線および液晶セルを駆動するための駆動回
路２２５より構成される。

【００９０】増幅回路２２５は、この例では図３１に示
した本発明に基づく第１５の具体例の回路である。図３
１で説明した通り、増幅回路２２５では動作安定化のた
めに特に位相補償容量を必要としない。

【００９１】図３５では、図３１に示した具体例の増幅
回路を駆動回路２２５に適用した例について説明した
が、他の具体例の増幅回路を駆動回路２２５に用いても
よいことは勿論である。

【００９２】なお、以上の実施形態ではＭＯＳトランジ
スタで構成した増幅回路について説明したが、各トラン
ジスタをバイポーラトランジスタに置き換えて増幅回路
を構成することもできる。その場合は、ゲートをベース
に、ソースをエミッタに、ドレインをコレクタにそれぞ
れ置き換え、さらにＷ／Ｌをエミッタ面積に置き換えて
考えればよい。

【００９３】

【発明の効果】以上説明してきたように、本発明によれ
ば少なくとも入力増幅段と出力増幅段を有する増幅回路
において、出力増幅段の出力端と増幅回路の信号出力端
子との間に抵抗回路を挿入することにより、従来の増幅
回路で安定化のために必須であった位相補償容量が不要
となるか、あるいは大幅に低減することができるので、
集積化した際にチップ面積を削減してコストを低減さ
せ、かつ安定に動作する増幅回路を安価に提供できる。

【００９４】また、本発明の増幅回路を集積化した液晶
ディスプレイ駆動回路に適用することによって、液晶デ
ィスプレイ装置のコストも低減することができる。

【００９５】また、従来の位相補償では、ポール周波数
は、大容量負荷に対して出力増幅段のトランスコンダク
タンスに比例するので、出力増幅段の電流を大きくする
ことにより位相余裕を改善できたが、消費電力の増加と
なっていた。これに対し、本発明ではトランスコンダク
タンスそのものが直接ポールの周波数に関係ないため、
低消費平力で位相補償を行なうことができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る増幅回路の基本構成を
示す図

【図２】図１の増幅回路の等価回路を示す図

【図３】図１の増幅回路の利得および位相の周波数特性
を示す図

【図４】増幅回路の入力換算オフセットを説明する図

【図５】増幅回路の入力換算オフセットキャンセル動作
を説明する図

【図６】図１の増幅回路で位相補償容量を併用しない場
合のオフセット検知モードでの利得および位相の周波数
特性の変化を示す図

【図７】図１の増幅回路の第１の具体例を示す図

【図８】図７で抵抗回路を電界効果トランジスタのオン
抵抗で実現した増幅回路の第２の具体例を示す図

【図９】図８でオン抵抗として用いる電界効果トランジ
スタをスイッチと兼用した増幅回路の第３の具体例を示
す図

【図１０】本発明による周波数特性の改善効果を説明す
るための図

【図１１】周波数特性の負荷容量に対する依存性を示す
図

【図１２】位相補償容量併用の効果を示す図

【図１３】位相補償容量の周波数特性に対する影響を示
す図

【図１４】位相補償容量を入り切りするためのスイッチ
を付加した増幅回路の第４の具体例を示す図

【図１５】抵抗成分を含んだ負荷を図７に示す増幅回路
に接続した状態を示す図

【図１６】図１５の周波数特性を示す図

【図１７】図７の増幅回路の過渡特性を示す図

【図１８】図５の増幅回路の過渡特性を改善した増幅回
路の第５の具体例を示す図

【図１９】図１８の増幅回路の改善された過渡特性を示
す図

【図２０】図１８の増幅回路を変形した第６の具体例を
示す図

【図２１】図１８の増幅回路を変形した第７の具体例を
示す図

【図２２】図１８の増幅回路を変形した第８の具体例を
示す図

【図２３】同相入力電庄範囲の増幅回路に本発明を適用
した増幅回路の第９の具体例を示す図

【図２４】同相入力電圧範囲の増幅回路に本発明を適用
した増幅回路の第１０の具体例を示す図

【図２５】図２３の増幅回路の高速化を計った増幅回路
の第１１の具体例を示す図

【図２６】図２４の増幅回路の高速化を計った増幅回路
の第１２の具体例を示す図

【図２７】図２６でオン抵抗として用いる電界効果トラ
ンジスタを用いた増幅回路の第１３の具体例を示す図

【図２８】過渡特性を改善した図２６の増幅回路の変形
例にかかる第１４の具体例を示す図

【図２９】過渡特性を改善した図２６の増幅回路の他の
変形例にかかる第１５の具体例を示す図

【図３０】共通電極電圧Ｖcom を一定にしたときの液晶
ディスプレイ駆動回路の増幅回路に必要な機能を説明す
る図

【図３１】本発明に係る入力信号電圧範囲の異なる２入
力用増幅回路の第１６の具体例を示す図

【図３２】図３１の増幅回路の動作を説明する図

【図３３】図３１の増幅回路の変形例にかかる増幅回路
の第１７の具体例を示す図

【図３４】図３３の増幅回路の動作を説明する図

【図３５】図３３の増幅回路を適用した液晶ディスプレ
イ駆動回路を示す図

【図３６】液晶ディスプレイ装置の構成を示す図

【符号の説明】

１…増幅回路２…入力増幅段３…出力増幅段４…抵抗回路２２１…シフトレジスタ２２２、２２３…ラッチ回路２２４…Ｄ／Ａ変換器２２５…駆動回路３００…液晶ディスプレイ３０１…液晶セル３０２…液晶ディスプレイ駆動回路３０３…走査線選択回路３０４…信号線３０５…走査線Ｍｐ〜…ＮチャネルＭＯＳトランジスタＭｎ〜…ＰチャネルＭＯＳトランジスタｇｍ〜…各増幅段のトランスコンダクタンスｖｉ…増幅回路の入力信号電圧ｖ１…入力増幅段の出力電圧ｖ２…出力増幅段の出力電圧ｖｏ…増幅回路の出力信号電圧Ｖｃｏｍ…液晶ディスプレイの共通電極の電圧Ｉ〜…電流源Ｖｄｄ…第１の電源電位点Ｖｓｓ…第２の電源電位点Ｃｆ…位相補償容量Ｃ１…入力増幅段の出力端子に付いている容量成分ＣＬ、ＣＬ１，ＣＬ２…負荷の容量成分Ｒ１…入力増幅段の出力抵抗と出力増幅段の入力抵抗の
並列合成抵抗Ｒ２…出力増幅段の出力抵抗Ｒｆ〜…安定化のための抵抗ＲＬ…負荷の抵抗成分ＩＮ＋，ＩＮ−…増幅回路の信号入力端子ＯＵＴ…増幅回路の信号出力端子

Claims

【特許請求の範囲】

【請求項１】容量性負荷を駆動する増幅回路において、該増幅回路の信号入力端子と信号出力端子との間に縦続
接続された少なくとも入力増幅段および出力増幅段を有
する複数の増幅段と、前記出力増幅段の出力端と前記信号出力端子との間に挿
入された少なくとも一つの抵抗を含む抵抗回路とを有す
ることを特徴とする増幅回路。
【請求項２】容量性負荷を駆動する増幅回路において、該増幅回路の信号入力端子と信号出力端子との間に縦続
接続された少なくとも入力増幅段および出力増幅段を有
する複数の増幅段と、前記出力増幅段の出力端と前記信号出力端子との間に挿
入された複数の抵抗を含む抵抗回路とを有し、前記抵抗回路は前記複数の抵抗から選択された少なくと
も一つの前記出力増幅段と前記信号出力端子との間に接
続されることを特徴とする増幅回路。
【請求項３】前記出力増幅段の出力端から前記入力増幅
段の入力端に帰還を施す帰還経路を有することを特徴と
する請求項１または２に記載の増幅回路。
【請求項４】前記増幅回路の開ループ周波数特性に現わ
れる第２のポールの周波数が前記増幅回路の利得が１に
なる周波数より低く、該開ループ周波数特性に現われる
第１のゼロ点の周波数が前記増幅回路の利得が１になる
周波数より低いことを特徴とする請求項１〜３のいずれ
か１項に記載の増幅回路。
【請求項５】前記増幅回路は、前記出力増幅段の入出力
端間に容量を含む帰還経路を有することを特徴とする１
〜４のいずれか１項に記載の増幅回路。
【請求項６】前記増幅回路は前記信号入力端子に所定の
期間毎に変化する入力信号電圧を入力するものであっ
て、前記抵抗回路と前記容量性負荷の容量成分による時
定数が前記所定の期間の１／５以下であることを特徴と
する請求項１〜５のいずれか１項に記載の増幅回路。
【請求項７】前記抵抗回路の抵抗値は５０ｋΩ以下であ
ることを特徴とする請求項６に記載の増幅回路。
【請求項８】前記抵抗回路は、複数の抵抗と複数のスイ
ッチとからなり、該スイッチのオン・オフにより該抵抗
回路の抵抗値が設定されることを特徴とする請求項２に
記載の増幅回路。
【請求項９】前記抵抗回路は、電界効果トランジスタの
オン抵抗により構成されることを特徴とする請求項１〜
８のいずれか１項に記載の増幅回路。
【請求項１０】前記増幅回路は、前記信号入力端子に入
力される入力信号電圧が所定の極性に変化したことを検
出して前記出力増幅段のバイアス電流を制御する手段を
さらに有することを特徴とする請求項１〜９のいずれか
１項に記載の増幅回路。
【請求項１１】前記入力増幅段は、所定のコモン電圧に
対して正側および負側にそれぞれ変化する第１および第
２の入力信号をそれぞれ入力する正側増幅回路および負
側増幅回路を有し、前記正側増幅回路は、前記第１の入力信号を入力する第
１の差動トランジスタ対と、該第１の差動トランジスタ
対のテール電流を与える第１の電流源と、前記第１の差
動トランジスタ対の二つの出力端に電流入力端および電
流出力端がそれぞれ接続された第１のカレントミラー
と、前記第１の差動トランジスタ対の二つの出力端間に
設けられた第１のスイッチとで構成され、前記負側増幅回路は、前記第２の入力信号を入力する第
２の差動トランジスタ対と、該第２の差動トランジスタ
対のテール電流を与える第１の電流源と、前記第２の差
動トランジスタ対の二つの出力端に電流入力端および電
流出力端がそれぞれ接続された第２のカレントミラー
と、前記第２の差動トランジスタ対の二つの出力端間に
設けられた第２のスイッチとで構成され、前記第１の入力信号が前記正側増幅回路に入力されると
きは、前記第１のスイッチがオフ状態、前記第２のスイ
ッチがオン状態にそれぞれ制御され、前記第２の入力信
号が前記負側増幅回路に入力されるときは、前記第１の
スイッチがオン状態、前記第２のスイッチがオフ状態に
それぞれ制御され、前記出力増幅段は、それぞれのドレインまたはコレクタ
が該出力増幅段の出力端に共通接続されたコンプリメン
タリ・トランジスタ対により構成され、該コンプリメン
タリ・トランジスタ対の一方のゲートまたはベースが前
記正側増幅回路の一方の出力端に接続され、該コンプリ
メンタリ・トランジスタ対の他方のゲートまたはベース
が前記負側増幅回路の一方の出力端に接続されることを
特徴とする請求項１〜１０のいずれか１項に記載の増幅
回路。
【請求項１２】前記入力増幅段は、所定のコモン電圧に
対して正側および負側にそれぞれ変化する第１および第
２の入力信号をそれぞれ入力する正側増幅回路および負
側増幅回路を有し、前記正側増幅回路は、前記第１の入力信号を入力する第
１の差動トランジスタ対と、該第１の差動トランジスタ
対のテール電流を与える第１の電流源と、前記第１の差
動トランジスタ対の二つの出力端に電流入力端および第
１の電流出力端がそれぞれ接続された第１のカレントミ
ラーと、前記第１の差動トランジスタ対の二つの出力端
間に設けられた第１のスイッチと、前記第１の電流源を
オン・オフさせる第３のスイッチとで構成され、前記負側増幅回路は、前記第２の入力信号を入力する第
２の差動トランジスタ対と、該第２の差動トランジスタ
対のテール電流を与える第１の電流源と、前記第２の差
動トランジスタ対の二つの出力端に電流入力端および第
１の電流出力端がそれぞれ接続された第２のカレントミ
ラーと、前記第２の差動トランジスタ対の二つの出力端
間に設けられた第２のスイッチと、前記第２の電流源を
オン・オフさせる第４のスイッチとで構成され、さらに、前記第１のカレントミラーの第２の電流出力端
が第５のスイッチを介して前記第２のカレントミラーの
電流入力端に接続され、前記第２のカレントミラーの第
２の電流出力端が第６のスイッチを介して前記第１のカ
レントミラーの電流入力端に接続されており、前記第１の入力信号が前記正側増幅回路に入力されると
きは、前記第１、第４および第６のスイッチがオフ状
態、前記第２、第３および第５のスイッチがオン状態に
それぞれ制御され、前記第２の入力信号が前記負側増幅
回路に入力されるときは、前記第１、第４および第６の
スイッチがオン状態、前記第２、第３および第５のスイ
ッチがオフ状態にそれぞれ制御され、前記出力増幅段は、それぞれのドレインまたはコレクタ
が該出力増幅段の出力端に共通接続されたコンプリメン
タリ・トランジスタ対により構成され、該コンプリメン
タリ・トランジスタ対の一方のゲートまたはベースが前
記正側増幅回路の一方の出力端に接続され、該コンプリ
メンタリ・トランジスタ対の他方のゲートまたはベース
が前記負側増幅回路の一方の出力端に接続されることを
特徴とする請求項１〜１０のいずれか１項に記載の増幅
回路。
【請求項１３】前記入力増幅段は、前記信号入力端子が
接続される第１の導電型のトランジスタで構成された第
１の入力回路と、前記信号入力端子が接続される第２の
導電型のトランジスタで構成された第２の入力回路とに
より構成され、前記第１または第２のトランジスタのド
レインまたはソースから前記出力増幅段まで少なくとも
容量素子を含むフィードフォワード経路を有する請求項
１に記載の増幅回路。
【請求項１４】前記出力増幅段は、信号を受けるゲート
を有する第１および第２のトランジスタにより構成さ
れ、前記第１のトランジスタのドレインは前記信号出力
端子に接続され、前記第１のトランジスタのソースと前
記第２のトランジスタのドレインが接続され、前記第２
のトランジスタのソースは第１の電源に接続され、前記
第１のトランジスタのソースならびに第２のトランジス
タのドレインの接続ノードに前記フイードフォワード信
号経路が接続される請求項１３に記載の増幅回路。
【請求項１５】前記出力増幅段にバイアス電流を供給す
る電流源は、抵抗素子とこの抵抗素子を介してバイアス
電圧が印加されているゲートを有する第３のトランジス
タとにより構成され、前記抵抗素子と前記第３のトラン
ジスタのゲートの接続ノードに前記フィートフォワード
信号経路が接続される請求項１３に記載の増幅回路。
【請求項１６】前記信号入力端子に入力される入力信号
電圧が所定の極性に変化したことを検出して前記出力増
幅段のバイアス電流を制御する前記バイアス電圧を出力
する手段を含む請求項１５に記載の増幅回路。
【請求項１７】前記抵抗素子は、所定のオン抵抗を有す
る電界効果トランジスタにより構成される請求項１５ま
たは１６に記載の増幅回路。
【請求項１８】複数の画素と、これらの各画素に画像信
号に応じた信号電圧を選択的に与えるための信号線およ
び該信号線と交差する走査線が配列形成された液晶ディ
スプレイと、前記信号線を画像信号に応じて駆動する駆
動回路と、前記走査線を順次選択する選択回路とを有
し、前記駆動回路は、請求項１〜１７のいずれか１項に記載
の増幅回路を有することを特徴とする液晶ディスプレイ
装置。