JPH1115431A - 電界放出型ディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 アノード電源回路に高安定化電源を用いるこ
となく、アノード電源電圧変動の輝度に対する影響を補
償することを可能としたＦＥＤ装置を提供する。 【解決手段】 ゲート電極により駆動される電界放出型
エミッタをもつ複数の画素Ｐijが行列配置され、行方向
の画素を共通駆動するゲート配線と列方向のエミッタを
共通駆動するエミッタ配線とが形成された表示基板、及
びこの表示基板に対向配置されてアノード電極と蛍光体
膜が形成された対向基板とを有するＦＥＤ本体１と、ア
ノード電源回路２，ゲート駆動回路３及びエミッタ駆動
回路４を有し、アノード電源回路２から出力されるアノ
ード電源電圧の変動をモニターする電圧検知回路７を備
えて、ゲート電源回路６はそのゲート電源電圧が電圧検
知回路７の出力に応じてアノード電源電圧の変動と逆極
性の変動を生じるように可変制御されるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、微小な電界放出
型エミッタを配列形成してなる表示基板を用いて構成さ
れる電界放出型ディスプレイ装置に関する。

【０００２】

【従来の技術】近年、フラットパネルディスプレイとし
て、微小エミッタを電子源として用いたＦＥＤ（Field
Emission Display）が注目されている。ＦＥＤは、ゲー
ト電極により駆動される電界放出型エミッタを持つ複数
画素が配列形成された表示基板と、この表示基板に対向
配置されたアノード電極と蛍光体膜が形成された対向基
板とから構成される。表示基板と対向基板の間は真空排
気される。表示基板上の行方向の画素を共通駆動する複
数本のゲート配線と、列方向の画素の電界放出エミッタ
を共通駆動する複数本のエミッタ配線とは外部に取り出
される。そして例えば、ゲート配線を順次駆動しなが
ら、これに同期してエミッタ配線に１ラインずつの画像
データを与えることにより、いわゆる線順次駆動の画像
表示が行われる。

【０００３】ゲート配線には例えば、順次正のゲート電
圧パルス（例えば、＋２５Ｖ）を印加することにより、
１ラインずつの選択が行われ、これに同期して各エミッ
タ配線には画像データに応じて負のエミッタ電圧パルス
（例えば、−２５Ｖ）が印加される。ゲート配線に＋２
５Ｖが印加され、エミッタ配線に−２５Ｖが印加された
画素では、ゲート・エミッタ間電圧が５０Ｖとなって電
子放出が生じ、この電子が正の高電圧５００Ｖ〜６ｋＶ
が印加されたアノード電極側に加速されて蛍光体膜を叩
くことにより発光する。ＦＥＤの階調表示は、上述した
エミッタ電圧パルスをＰＷＭ（パルス幅変調）パルスと
して、そのパルス幅を制御することにより可能となる。

【０００４】ＦＥＤのアノード電源回路には、例えばス
イッチング・インバータ形式の直流電源回路が用いられ
るが、アノード電源電圧が負荷に応じて変動すると、Ｆ
ＥＤの表示性能に悪影響を与える。即ち、ＦＥＤの各画
素のエミッション電流はアノード電源電圧により加速さ
れてアノード電極上の蛍光体膜を叩き、表示しようとす
る画像に応じてアノード電流が０〜１ｍＡの範囲で流れ
る。ところがアノード電流が流れることによりアノード
電源電圧が低下すると、必要な輝度が得られなくなる。
従って、アノード電源回路としては、負荷変動（即ちア
ノード電流変動）によらず一定の安定化出力電圧が得ら
れる高安定化電源が望まれる。

【０００５】

【発明が解決しようとする課題】しかし、ＦＥＤのアノ
ード電源回路は前述のように５００Ｖ〜６ｋＶという高
電圧であるため、その二次側出力を一次側に帰還するフ
ィードバック回路を内蔵して高安定化電源回路を構成し
た場合、フィードバック回路の抵抗やコンデンサには高
耐圧の個別部品を用いなければならず、従ってアノード
電源回路が大型化するという問題がある。

【０００６】この発明は、アノード電源回路に高安定化
電源を用いることなく、アノード電源電圧変動の輝度に
対する影響を補償することを可能としたＦＥＤ装置を提
供することを目的としている。

【０００７】

【課題を解決するための手段】この発明に係るＦＥＤ装
置は、ゲート電極により駆動される電界放出型エミッタ
をもつ複数の画素が行列配置され、行方向の画素を共通
駆動する複数本のゲート配線と列方向の電界放出型エミ
ッタを共通駆動する複数本のエミッタ配線とが形成され
た表示基板、及びこの表示基板に対向配置されてアノー
ド電極と蛍光体膜が形成された対向基板を有するＦＥＤ
装置本体と、前記アノード電極にアノード電源電圧を与
えるアノード電源回路と、前記複数本のゲート配線を選
択的に駆動するゲート駆動回路と、前記複数本のエミッ
タ配線を選択的に駆動するエミッタ駆動回路と、前記ア
ノード電源回路から出力されるアノード電源電圧の変動
をモニターする電圧検知手段と、前記ゲート駆動回路に
ゲート電源電圧を供給すると共に、このゲート電源電圧
が前記電圧検知手段の出力に応じて前記アノード電源電
圧の変動と逆極性の変動を生じるように可変制御される
ゲート電源回路とを備えたことを特徴とする。

【０００８】この発明においては、ゲート駆動回路にゲ
ート電源電圧を与えるためのゲート電源回路として、出
力電圧が可変制御される可変電圧源を用いて、アノード
電源変動をモニターしながら、アノード電源電圧変動と
は逆極性の変動をゲート電源電圧に与えるようにしてい
る。従ってこの発明によれば、負荷電流に応じてアノー
ド電源電圧が変動したときに、その変動に応じてゲート
電源電圧の制御によるエミッション特性が制御され、こ
れによりアノード電源電圧の変動によるＦＥＤの輝度へ
の影響が相殺されるようにしている。この発明による
と、アノード電源回路としてフィードバック回路内蔵の
高安定化電源を用いる必要がなく、ＦＥＤの電源回路の
小型化やＡＳＩＣ化，低コスト化が図られる。

【０００９】

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１は、一実施例によるＦＥＤ装
置の全体構成を示し、図２はそのＦＥＤ本体１の表示基
板１０側の４画素分のレイアウトを示し、図３はそのＡ
−Ａ′位置でのＦＥＤ本体１の断面構造を示している。

【００１０】ＦＥＤ本体１は、図３に示すように表示基
板１０とこれに対向配置された対向基板２０とから構成
される。表示基板１０は例えば、シリコン基板１１を用
いて構成されて、図１に示すように複数の画素Ｐij（ｉ
＝１〜ｍ，ｊ＝１〜ｎ）が行列配置される。表示基板１
０の各画素Ｐijに対応する位置に先鋭な先端を持つ電界
放出型エミッタ（以下、単にエミッタと称する）１２
が、例えば４個ずつ形成される。図３では、便宜上各画
素に一つのエミッタ１２しか示していない。またフルカ
ラー画像表示を行う場合には、各画素がＲ，Ｇ，Ｂドッ
トにより構成され、各ドット領域にエミッタ１２が形成
される。

【００１１】列方向のエミッタ１２を共通駆動するエミ
ッタ配線１３は、絶縁膜１６により互いに分離されて、
１画素毎に１本（フルカラーの場合であれば、各画素に
Ｒ，Ｇ，Ｂ用の３本ずつ）配設されて、外部にエミッタ
端子Ｅ（Ｅ１，Ｅ２，…）として取り出される。行方向
の各エミッタ１２を共通駆動するゲート配線（電極）１
４は、基板１１上に絶縁膜１７を介して形成されて、各
エミッタ１２が露出する孔１５が加工されている。各ゲ
ート配線１４は、外部にゲート端子Ｇ（Ｇ１，Ｇ２，
…）として取り出される。

【００１２】対向基板２０は、ガラス等の透明基板２１
を用いて作られ、その表面にはＩＴＯ等の透明導電膜に
よるアノード電極２２が形成され、アノード電極２２上
には、各画素に対応して蛍光体膜２３が形成されてい
る。アノード電極２２は、外部にアノード端子Ａとして
取り出される。表示基板１０と対向基板２０の間は、図
示しないが、低融点ガラス等の封止材により真空封止さ
れる。この場合好ましくは、ＦＥＤ本体１の内部にはバ
リウム合金或いはジルコニウム合金等のゲッター材が封
入される。

【００１３】この様に構成されたＦＥＤ本体１の駆動回
路として、図１に示すように、ゲート端子Ｇに順次ゲー
ト電圧パルスを供給するゲート駆動回路３と、このゲー
ト駆動回路３と同期してエミッタ端子Ｅに画像データに
対応するエミッタ電圧パルスを供給するエミッタ駆動回
路４とが設けられる。これらのゲート駆動回路３及びエ
ミッタ駆動回路４の同期制御を行うのが、コントローラ
５である。通常、線順次による画像表示を行う場合、エ
ミッタ駆動回路４には１ラインずつの画像データが順次
送り込まれ、ｎ本のエミッタ端子Ｅには１ラインを構成
する画像データが同時に与えられ、ゲート駆動回路３に
よって一つのゲート端子Ｇが選択駆動されて１ラインの
画像表示がなされ、以下順次、１ラインずつの画像デー
タに対してゲート端子Ｇが選択駆動される。

【００１４】アノード電源回路２は、アノード端子Ａに
数１００Ｖ〜数ｋＶ程度の正の直流高電圧を印加するも
のであり、ゲート電源回路６は、ゲート駆動回路３に与
える数１０Ｖの正の直流電圧を与えるものである。この
実施例においては、ゲート電源回路６は可変電圧源であ
って、アノード電源回路２の出力電圧の変動を検知する
電圧変動検知回路７が設けられて、この電圧変動検知回
路７の出力によりゲート電源回路６の出力電圧が可変制
御されるようになっている。

【００１５】図４は、上述のアノード電源回路２、電圧
変動検知回路７及びゲート電源回路６の部分の具体的な
構成を示している。アノード電源回路２は、スイッチン
グインバータ４１とこれにつながるトランス４２、及び
その二次側に設けられた整流平滑回路４３により構成さ
れている。出力安定化のためのフィードバック回路は設
けられていない。電圧変動検知回路７は、抵抗Ｒ１，Ｒ
２を直列接続した抵抗分圧回路である。例えば、Ｒ１＝
６ＧΩ，Ｒ２＝６ＭΩとして、１μＡ程度の微小電流に
より、アノード電源電圧変動を検知できるようにしてい
る。

【００１６】ゲート電源回路６は、アノード電源回路２
の一次側を共有して、トランス二次側の中間タップ出力
を整流平滑する整流平滑回路４４と、その整流平滑出力
を基準として電圧変動検知回路７から得られた出力によ
り出力電圧値が可変制御される可変電圧源４５と、更に
その出力を対数変換するｌｏｇアンプ４６とから構成さ
れる。可変電圧源４５は、その出力電圧が、アノード電
源回路２の出力電圧変動の極性（従って電圧変動検知回
路７の出力電圧の変動極性）とは逆極性の変動を示すよ
うに設計されている。

【００１７】アノード端子Ａに与えられる電圧の負荷変
動による変動と、ゲート端子Ｇにパルスで与えられる電
圧の変動の具体的な関係は示さないが、アノード端子Ａ
の電圧変動に起因するＦＥＤの輝度変化が、ゲート端子
Ｇに与えられる電圧の変動によるエミッション特性の変
化により丁度相殺されるように、可変電圧源４５の可変
利得が設計される。一方、アノード端子Ａに与えられる
電圧の負荷変動による変動と輝度変化とは直線関係にあ
るのに対し、ゲート端子Ｇに与えられる電圧の変動とエ
ミッション電流との関係は指数関数で表される。そこ
で、可変電圧源４５の出力をｌｏｇアンプ４６を通すこ
とによって、ゲート端子Ｇに与えられる電圧の変動とエ
ミッション電流との直線関係を保持するようにしてい
る。

【００１８】以上のようにこの実施例によれば、アノー
ド電源回路２には高安定化電源を用いることなく、負荷
変動によるアノード電圧変動変動の輝度に対する影響を
ゲート電圧の調整によって補償することができる。即
ち、負荷電流によりアノード電圧が低下して輝度が低く
なろうとすると、ゲート駆動電圧が高くなってエミッシ
ョン電流が増大させられ、輝度低下が補償される。そし
てこの実施例によれば、高電圧を扱うアノード電源回路
２に出力安定化のためのフィードバック回路を設ける必
要がないため、電源回路の小型化やＡＳＩＣ化等が容易
であり、またＦＥＤの低コスト化が図られる。

【００１９】

【発明の効果】以上述べたようにこの発明によれば、ア
ノード電源回路としてフィードバック回路内蔵の高安定
化電源を用いることなく、負荷電流によるアノード電源
電圧変動の輝度への影響を補償できるようにして、小型
化及び低コスト化を図ったＦＥＤを得ることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例によるＦＥＤ装置の構成
を示す。

【図２】 同実施例のＦＥＤ本体の表示基板側の要部レ
イアウトを示す。

【図３】 同実施例のＦＥＤ本体の要部断面構造を示
す。

【図４】 同実施例のアノード及びゲート電源回路部の
構成を示す。

【符号の説明】

１…ＦＥＤ本体、２…アノード電源回路、３…ゲート駆
動回路、４…エミッタ駆動回路、５…コントローラ、６
…ゲート電源回路、７…電圧変動検知回路、Ｐij…画
素、Ｇ…ゲート端子、Ｅ…エミッタ端子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ゲート電極により駆動される電界放出型
   エミッタをもつ複数の画素が行列配置され、行方向の画
   素を共通駆動する複数本のゲート配線と列方向の電界放
   出型エミッタを共通駆動する複数本のエミッタ配線とが
   形成された表示基板、及びこの表示基板に対向配置され
   てアノード電極と蛍光体膜が形成された対向基板を有す
   るディスプレイ装置本体と、 前記アノード電極にアノード電源電圧を与えるアノード
   電源回路と、 前記複数本のゲート配線を選択的に駆動するゲート駆動
   回路と、 前記複数本のエミッタ配線を選択的に駆動するエミッタ
   駆動回路と、 前記アノード電源回路から出力されるアノード電源電圧
   の変動をモニターする電圧検知手段と、 前記ゲート駆動回路にゲート電源電圧を供給すると共
   に、このゲート電源電圧が前記電圧検知手段の出力に応
   じて前記アノード電源電圧の変動と逆極性の変動を生じ
   るように可変制御されるゲート電源回路とを備えたこと
   を特徴とする電界放出型ディスプレイ装置。