JPH11154457A - Card assembly - Google Patents

Card assembly

Info

Publication number
JPH11154457A
JPH11154457A JP27926298A JP27926298A JPH11154457A JP H11154457 A JPH11154457 A JP H11154457A JP 27926298 A JP27926298 A JP 27926298A JP 27926298 A JP27926298 A JP 27926298A JP H11154457 A JPH11154457 A JP H11154457A
Authority
JP
Japan
Prior art keywords
diamond
electrically conductive
layer
substrate
conductive stripes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27926298A
Other languages
Japanese (ja)
Inventor
Christo Bojkov
ボズコフ クリスト
Richard Fink
フィンク リチャード
Nalin Kumar
クマール ナリン
Alexei Tikhonski
ティクホンスキー アレクセイ
Zvi Yaniv
ヤニヴ ツヴィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NOMURA TRADING CO Ltd
SI DIAMOND TECHNOL Inc
Original Assignee
NOMURA TRADING CO Ltd
SI DIAMOND TECHNOL Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/920,011 external-priority patent/US5947783A/en
Application filed by NOMURA TRADING CO Ltd, SI DIAMOND TECHNOL Inc filed Critical NOMURA TRADING CO Ltd
Publication of JPH11154457A publication Critical patent/JPH11154457A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To produce a mechanism requiring no use of a microelectronics process by arranging a base board and plural electrically conductive stripes to cover the base board, and forming a diamond layer on the base board exposed between it and the electrically conductive stripes. SOLUTION: A diamond layer is desirably a CVD diamond or an amorphous diamond. A cathode composed of a base board 1101 and a metallic wire 1102 is put in an alcohol solution put in a vessel filled with an electrolytic solution such as Al(NO3 )3 and Mg(NO3 )2 . A substance such as Ni, SUS and Pt can be used as an anode. When negative voltage is impressed on the anode, diamond particles 1701 of the nanosize are accumulated on the metallic wire 1102 to become a nucleus of diamond growth. A diamond layer is formed by performing chemical vapor deposition(CVD) of diamond by putting this cathode structure in a vacuum device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【関連申請の相互参照】U.S.特許申請シリアルナン
バー12179−P058US ‘A DISPLA
Y’ U.S.特許申請シリアルナンバー08/706,07
7‘HIGH INTENSITY LAMP’ U.S.特許申請シリアルナンバー86/699,11
9 ‘BACKLIGHTS FOR COLOR L
IQUIDCRYSTAL DISPLAYS’
[Cross-reference of related applications] S. Patent application serial number 12179-P058US 'A DISPLA
Y'U. S. Patent application serial number 08 / 706,07
7 'HIGH INTERNATIONAL LAMP' U.S. S. Patent application serial number 86 / 699,11
9 'BACKLIGHTS FOR COLOR L
IQUIDCRYSTAL DISPLAYS '

【0002】[0002]

【発明の属する技術分野】本発明は電子放出装置、特に
電子放出陰極部品に関連している。
The present invention relates to an electron-emitting device, and more particularly to an electron-emitting cathode component.

【0003】[0003]

【背景およびは発明が解決しようとしている課題】ナノ
結晶ダイヤモンド細粒と、sp2とsp3軌道の混合か
らなるインターグレインを含むある種のダイヤモンド薄
膜は、パターニング、エッチング、フォトリソグラフィ
ーなどの標準的マイクロエレクトロニクスプロセスを用
いたダイヤモンド薄膜を含む機構過程を経た後におい
て、電子放出に乏しい、または、全く電子を放出しない
ということは発見されている。望ましいランプやディス
プレーのピクセル構造の実現のために、ランプや平面デ
ィスプレーの中に、電子放出用としてダイヤモンド薄膜
を利用する先の技術は、そのようなマイクロエレクトロ
ニクスプロセスを必要としている。その結果、このよう
なダイヤモンド薄膜上のマイクロエレクトロニクスプロ
セスの利用を必要としない機構の制作方法とその機構
が、求められている。
BACKGROUND OF THE INVENTION Certain diamond films, including nanocrystalline diamond granules and intergrain consisting of a mixture of sp2 and sp3 orbitals, are used in standard microelectronics such as patterning, etching, and photolithography. It has been discovered that after a mechanistic step involving a diamond film using the process, the electron emission is poor or does not emit any electrons. Prior technologies utilizing diamond thin films for electron emission in lamps and flat displays to achieve the desired lamp and display pixel structures require such microelectronic processes. As a result, there is a need for a method of fabricating a mechanism that does not require the use of a microelectronic process on such a diamond thin film and a mechanism for the mechanism.

【0004】[0004]

【課題を解決するための手段】本発明は、基板上の電気
伝導ストライプに堆積したダイヤモンド薄膜を持つ陰極
部品によって前述の要求に答えてゆくもので、ダイヤモ
ンドフィルムはマイクロエレクトロニクスの行程を経ず
にすむ、という利点がある。ダイヤモンドは一般的な方
法によって堆積する。ダイヤモンド薄膜はCVDダイヤ
モンドもしくはsp2とsp3の混合構造を持ったアモ
ルファスダイヤモンドからなり、電気伝導性基板上に堆
積させたものである。後述の詳細の項を理解しやすくす
る為に技術面における利点を述べたが、さらに付け加え
るべき特徴・利点は以下に述べる。
SUMMARY OF THE INVENTION The present invention addresses the foregoing needs by providing a cathode component having a diamond thin film deposited on an electrically conductive stripe on a substrate, wherein the diamond film is not subjected to the microelectronics process. It has the advantage of saving. Diamond is deposited by common methods. The diamond thin film is made of CVD diamond or amorphous diamond having a mixed structure of sp2 and sp3, and is deposited on an electrically conductive substrate. The technical advantages have been described in order to facilitate understanding of the following detailed section, but the features and advantages to be added are described below.

【0005】[0005]

【発明の実施形態】本発明を最初によく理解する為に、
素材や大きさなどいくつかの点を述べていく。しかし、
本発明の技術は、このような詳細の無い状態で得られた
ことは明らかになるであろう。そうでなければ、この本
発明を不必要に細かく、不明瞭にしないため、よく知ら
れた回路をブロックダイアグラムのかたちにしている。
詳細は、この本発明の全体の理解を得るためには必要で
はなく、またそれは、関連技術の個人の技量によるもの
であるので、多くの部分では、時間考査に関する詳細な
どはかなり省略されている。
DETAILED DESCRIPTION OF THE INVENTION For a better understanding of the present invention first,
I will describe some points such as material and size. But,
It will be apparent that the techniques of the present invention have been obtained without such details. Otherwise, well-known circuits are implemented in block diagram form in order not to obscure the present invention in unnecessary detail.
The details are not necessary to gain an overall understanding of the invention, and since it depends on the individual's skill in the relevant arts, in many respects details such as time considerations have been largely omitted. .

【0006】図に関して、一つ一つの要素が必ずしも同
じ縮尺で描かれているわけではなく、また、いくつかの
図に共通するものに関しては、おなじ番号をつけること
で対応を示している。
[0006] In the figures, each element is not necessarily drawn to the same scale, and the same numbers are used to indicate corresponding parts in some figures.

【0007】図1においては、スパッタリング、蒸着、
気相成長などの、一般的なプロセスにより堆積された伝
導性物質(金属など)の層101を持つ、基板100が
描かれている。基板はガラスやセラミックス(フォース
テライトあるいはアルミナ)などの絶縁体物質からな
る。101の伝導性物質は、Ti、TiW、Cr、M
o、Wもしくはこれらのあるいは他の伝導薄膜の多層膜
よりなる。
In FIG. 1, sputtering, evaporation,
A substrate 100 is depicted having a layer 101 of a conductive material (such as a metal) deposited by a common process, such as vapor deposition. The substrate is made of an insulating material such as glass or ceramics (forsterite or alumina). The conductive material of 101 is Ti, TiW, Cr, M
o, W or a multilayer film of these or other conductive thin films.

【0008】次に図2については,201はダイヤモン
ドの連続膜で、よく知られたいずれかの方法を利用し
て、基板上に置かれたシャドウマスク202を通して伝
導層101上に堆積される。201のダイヤモンド薄膜
は、ナノクリスタルもしくはマイクロクリスタルから成
り、sp2とsp3のいずれの構造でも構わない。さら
に、ダイヤモンドフィルムに関して知りたければU.
S.Patent No.5,548,185,U.
S.Patent Application Seri
al No.08/485,954を参照されたい。
Referring now to FIG. 2, 201 is a continuous film of diamond that is deposited on the conductive layer 101 through a shadow mask 202 placed on the substrate using any of the well-known methods. The diamond thin film 201 is made of nanocrystals or microcrystals, and may have any structure of sp2 and sp3. For further information on diamond films, see U.S.A.
S. Patent No. 5,548,185, U.S.A.
S. Patent Application Seri
al No. See 08 / 485,954.

【0009】図4には、金属などの伝導性物質、あるい
は伝導層101として列挙した物質からなるグリッド4
01が描かれている。一般的に知られた方法によってグ
リッド401の交差点を誘電体402で覆う。誘電体あ
るいは絶縁体としてはSiOx、SixNg、シリコン
酸化窒化物、もしくは酸化金属を用いる。この堆積過程
において、シャドウマスクを使用しても差し支えない。
FIG. 4 shows a grid 4 made of a conductive material such as a metal or a material listed as the conductive layer 101.
01 is drawn. The intersection of the grid 401 is covered with a dielectric 402 by a generally known method. SiOx, SixNg, silicon oxynitride, or metal oxide is used as the dielectric or insulator. In this deposition process, a shadow mask may be used.

【0010】図5は格子とカソード部分の断面構造が示
されている。ここで、どのようにしてグリッド401が
支柱501によって保持されているかが合わせて示され
ている。支柱501はセラミックスやガラスなどの材質
を用い、機械的に伝導層101に付着している。同様に
グリッド401は機械的に支柱501に接している。図
3は基板100とカソード(ダイヤモンド)層に対して
支柱501がどのように配置されるかを示す。
FIG. 5 shows a sectional structure of the grating and the cathode portion. Here, how the grid 401 is held by the support 501 is also shown. The column 501 is made of a material such as ceramics or glass, and is mechanically attached to the conductive layer 101. Similarly, the grid 401 mechanically contacts the column 501. FIG. 3 shows how the columns 501 are arranged with respect to the substrate 100 and the cathode (diamond) layer.

【0011】図6は本発明に対応したランプの形状の断
面図が描かれている。図6で、アノード600は図5に
描かれた構造と組み合わされる。
FIG. 6 shows a sectional view of the shape of a lamp according to the present invention. 6, the anode 600 is combined with the structure depicted in FIG.

【0012】アノード600は、いくつかの良く知られ
たアノード構造の一つから構成されればよい。例とし
て、アノード600はガラス基板602とその上に堆積
された誘電体603を含む。インジウム・錫酸化物(I
TO)層604が誘電体層603上に堆積される。蛍光
物質605は、図には示されていないが、必要であれば
蛍光体層605の大きさがダイヤモンド層201の大き
さと一致するようシャドウマスクを用い、ITO層60
4の上に堆積される。さらに、5kV以上の電圧を印加
する場合には、500Åの厚さを持つアルミニウム層6
06を蛍光体層605の保護の目的で堆積する必要が生
じる。
The anode 600 may be comprised of one of several well-known anode structures. As an example, the anode 600 includes a glass substrate 602 and a dielectric 603 deposited thereon. Indium tin oxide (I
A (TO) layer 604 is deposited on the dielectric layer 603. Although not shown in the drawing, the fluorescent material 605 is formed by using a shadow mask so that the size of the phosphor layer 605 matches the size of the diamond layer 201 if necessary.
4 is deposited. Further, when a voltage of 5 kV or more is applied, an aluminum layer 6 having a thickness of 500
06 needs to be deposited for the purpose of protecting the phosphor layer 605.

【0013】誘電体層603は、誘電体402として上
述した誘電体材料の中の一つから構成されればよい。使
用されるITOは5〜20Ω/cmのシート抵抗をもつ
ことが望まれる。
The dielectric layer 603 may be made of one of the dielectric materials described above as the dielectric 402. It is desired that the ITO used has a sheet resistance of 5 to 20 Ω / cm.

【0014】グリッド401からアノード600までの
距離は,支柱601によって与えられる。ここで、支柱
601は支柱501と同様、セラミックスやガラス材料
から構成される。
The distance from grid 401 to anode 600 is provided by struts 601. Here, the support 601 is made of ceramics or a glass material like the support 501.

【0015】図6に示されたランプは、伝導層101を
グラウンド(アース)し、電圧源601を利用しグリッ
ド401に直流、交流、もしくはパルスの電圧信号を加
えることによりダイヤモンド層201から電子を引き出
すことにより動作する。電子はダイヤモンド層210か
ら引き出され、グリッド401の開口部を抜け、蛍光体
層605へ加速され到達する。直流定電圧がITO60
4とグラウンド(アース)、あるいは蛍光体層605の
間に印加される。
In the lamp shown in FIG. 6, the conductive layer 101 is grounded (earthed), and electrons are applied from the diamond layer 201 by applying a DC, AC, or pulse voltage signal to the grid 401 using a voltage source 601. It works by pulling it out. The electrons are extracted from the diamond layer 210, pass through the openings of the grid 401, and accelerate to reach the phosphor layer 605. DC constant voltage is ITO60
4 and ground (earth) or between the phosphor layer 605.

【0016】グリッド401の開口部の大きさが、グリ
ッド401とカソード層201との距離と同程度である
と最も理想的な電子の放出が行われるということがシミ
ュレーションにより実証されている。パフォレーション
を持つシリコンや金属箔、あるいはいかなる伝導材料に
用いられるグリッド技術により、ここで使用するグリッ
ドは1〜1000ミクロンの開口穴を持つ。
Simulations have shown that the most ideal electron emission occurs when the size of the opening of the grid 401 is about the same as the distance between the grid 401 and the cathode layer 201. Due to the grid technology used for perforated silicon or metal foil, or any conductive material, the grids used here have openings of 1-1000 microns.

【0017】アノード−カソード間の電圧は、5〜50
kV程度である。
The voltage between the anode and the cathode is 5 to 50.
about kV.

【0018】図6に示されたような高輝度ランプは、た
とえ電子放出サイト密度が低くとも実現可能である。な
ぜならば、電子光学を考えると、カソード層201から
放出された電子ビームがグリッド401によって発散す
るためである。この結果、アノード600は一様な照度
をもつ。
A high-intensity lamp as shown in FIG. 6 can be realized even if the electron emission site density is low. This is because, considering the electron optics, the electron beam emitted from the cathode layer 201 diverges through the grid 401. As a result, the anode 600 has uniform illuminance.

【0019】図7に描かれているのはアノード600の
もう一つの具体化である。このようなもう一つのアノー
ドの具体化は、すでに引用しているU.S.特許申請シ
リアルナンバー08/699,119で開示されている
液晶ディスプレイ(LCD)にも流用することができ
る。(ここには示されていないが)カソード層201か
ら放出された電子は蛍光体層700に向かって飛び、黒
色マトリックスコーティング701の間に堆積された赤
色蛍光体711と緑色蛍光体712に衝突する。こらら
の赤・緑・青(示していない)の蛍光物質はそれぞれ固
有のフォトンを液晶サブピクセル701〜703に向け
放出する。このことについてはここではこれ以上触れな
いが、U.S.特許申請シリアルナンバー08/69
9,119において開示されているので,これを参照さ
れたい。
Illustrated in FIG. 7 is another embodiment of an anode 600. An embodiment of such another anode is described in U.S. Pat. S. The liquid crystal display (LCD) disclosed in Patent Application Serial No. 08 / 699,119 can be used. Electrons emitted from cathode layer 201 (not shown here) fly toward phosphor layer 700 and strike red phosphor 711 and green phosphor 712 deposited between black matrix coatings 701. . These red, green, and blue (not shown) phosphors emit their own photons toward the liquid crystal sub-pixels 701 to 703, respectively. This is not discussed further here, but U.S. Pat. S. Patent application serial number 08/69
9, 119, which is incorporated herein by reference.

【0020】図8は本発明で開示したフィールドエミッ
ションランプに使用することができる、アノードのさら
なるもう一つの具体化を示している。描かれているのは
アノードアセンブリーの一部で、一つのサブピクセル8
1が蛍光物質82により生成されたフォトンによって発
光している様子である。蛍光体82から放出された光
(フォトン)はITO83と基板84によってすべての
方向に分散され、フォーカスレンズ86・87の別々も
しくは組み合わせによってサブピクセル81にフォーカ
スされる。蛍光物質82は黒色マトリックス部分である
88・89の間に存在することに注意されたい。
FIG. 8 shows yet another embodiment of an anode that can be used in the field emission lamp disclosed in the present invention. Shown is part of the anode assembly, one sub-pixel 8
1 is a state in which light is emitted by photons generated by the fluorescent substance 82. Light (photons) emitted from the phosphor 82 is dispersed in all directions by the ITO 83 and the substrate 84, and is focused on the sub-pixel 81 by separate or combination of the focus lenses 86 and 87. Note that the phosphor 82 exists between 88 and 89, which are black matrix portions.

【0021】図10は平面ディスプレイ、ビルボード、
あるいは他のマトリックス駆動ディスプレーを含むよう
な本発明で使用する際のランプの配置の模式的な図であ
る。個々のランプ1001〜1004は、アノード、カ
ソード、グリッドを持つ、図6に示したランプに組み込
まれても差し支えない。図10においてAはアノード、
Cはカソード、Gはグリッドを表している。
FIG. 10 shows a flat panel display, a billboard,
FIG. 3 is a schematic diagram of a lamp arrangement for use with the present invention, or alternatively including other matrix driven displays. The individual lamps 1001 to 1004 may have an anode, a cathode, and a grid, and may be incorporated in the lamp shown in FIG. In FIG. 10, A is the anode,
C represents a cathode and G represents a grid.

【0022】それぞれのアノードは10キロボルトの電
源につながれており、ランプのグリッド1001と10
04はドライバー1011によって駆動され、ランプの
グリッド1002と1005はドライバー1007によ
って駆動され、ランプのグリッド1003と1006は
ドライバー1008によって駆動される。ランプのカソ
ード1001〜1003はドライバ1009で駆動さ
れ、ランプのカソード1004〜1006はドライバ1
010によって駆動されている。 ランプ1001のよ
うなある特定のランプをオンする場合には、正のパルス
がドライバ1011からランプのグリッド1001に伝
わり、一方でこれに対応した負のパルスがドライバ10
09からランプのカソード1001に伝達される。この
ため、電子がランプのカソード1001からアノードへ
放出される。図10の下の部分は、ある特定のランプあ
るいはピクセルから選んで画像を作り出すために、この
ようなパルスが、どのようなタイミングで動作すればよ
いかを示している。
Each anode is connected to a 10 kilovolt power supply and has a grid of lamps 1001 and 10
04 is driven by a driver 1011, lamp grids 1002 and 1005 are driven by a driver 1007, and lamp grids 1003 and 1006 are driven by a driver 1008. The cathodes 1001 to 1003 of the lamp are driven by a driver 1009, and the cathodes 1004 to 1006 of the lamp are
010. When turning on a particular lamp, such as lamp 1001, a positive pulse is transmitted from driver 1011 to grid 1001 of the lamp, while a corresponding negative pulse is applied to driver 101.
09 to the cathode 1001 of the lamp. For this reason, electrons are emitted from the cathode 1001 of the lamp to the anode. The lower part of FIG. 10 shows at what timing such pulses should operate to create an image from a particular ramp or pixel.

【0023】本発明の実現するために必要なハードウェ
ア環境の描写、すなわちデータプロセッシングシステム
913の典型的ハードウェア構成が描かれており、一般
的なマクロプロセッサーのような中央処理ユニット(C
PU)910、いくつかの他の機器がシステムバス91
2を介して相互につながれている様子が図9に示されて
いる。システム913にはランダムアクセスメモリー
(RAM)914、リードオンリーメモリー(ROM)
916、ディスクユニット920やテープユニット94
0をバス912に接続するためのインプット/アウトプ
ット(I/O)アダプタ918、キーボード924やマ
ウス926やタッチスタリーン装置のような他のユーザ
ーインタフェース装置をバス912に接続するためのイ
ンターフェースアダプタ922、接続システム913を
データプロセッシングネットワークへ接続するためのコ
ミュニケーションアダプタ934や接続バスとディスプ
レー装置928を接続するためのディスプレーアダプタ
936が含まれている。
A depiction of the hardware environment necessary to implement the present invention, that is, a typical hardware configuration of the data processing system 913, is depicted, and includes a central processing unit (C) such as a general macro processor.
PU) 910, and some other devices
FIG. 9 shows a state in which they are connected to each other via the line 2. The system 913 includes a random access memory (RAM) 914 and a read only memory (ROM)
916, disk unit 920 and tape unit 94
Input / output (I / O) adapter 918 for connecting the O.0 to the bus 912, and an interface adapter 922 for connecting other user interface devices such as a keyboard 924, a mouse 926, and a touch screen device to the bus 912. , A communication adapter 934 for connecting the connection system 913 to the data processing network and a display adapter 936 for connecting the connection bus to the display device 928.

【0024】ディスプレイ938は図6に示したランプ
を、映像ディスプレイ用に具体化したものである。ディ
スプレー938は、平面ディスプレイあるいはビルボー
ドデバイスであってもかまわない。図9に示したデータ
プロセッシングシステムはディスプレイテクノロジーに
も利用でき、それに関しては以下の図11−22(マト
リクス駆動ディスプレイパネルの構造とその製造法)に
おいて述べる。
A display 938 is an embodiment of the lamp shown in FIG. 6 for a video display. Display 938 may be a flat panel display or a billboard device. The data processing system shown in FIG. 9 can also be used for display technology, which is described below in FIGS. 11-22 (matrix driven display panel structure and method of manufacture).

【0025】図11において基板1101は伝導性(金
属など)薄膜1102に覆われており、1102はスパ
ッタリングや蒸着のような良く知られた技術により堆積
されたものである。セラミックやガラスなどから成る基
板の厚さは1〜5mmで薄膜の厚さは0.5〜1.5ミ
クロンである。
In FIG. 11, a substrate 1101 is covered with a conductive (metal or the like) thin film 1102, and 1102 is deposited by a well-known technique such as sputtering or vapor deposition. The thickness of the substrate made of ceramic or glass is 1 to 5 mm, and the thickness of the thin film is 0.5 to 1.5 μm.

【0026】図12は、フォトレジスト1201を金属
薄膜1102の上にスピンコートさせたものである。図
13はマスク(示していないが)を用い、フォトレジス
トを平行なストライプ上にパターニングしたものであ
る。次に図14は、形成したストライプの間の金属層1
101をエッチングする際の、エッチング行程を示した
ものである。図15においては、フォトレジスト120
1が除去され、金属ストライプ1102のみが残ってい
る様子を示している。ここでこの金属ストライプの幅は
約100ミクロン、それぞれの金属ストライプの間隔が
10〜20ミクロンである。
FIG. 12 shows that a photoresist 1201 is spin-coated on a metal thin film 1102. FIG. 13 shows that a photoresist is patterned on parallel stripes using a mask (not shown). Next, FIG. 14 shows the metal layer 1 between the formed stripes.
3 shows an etching process when etching 101. In FIG. 15, the photoresist 120
1 is removed and only the metal stripe 1102 remains. Here, the width of the metal stripe is about 100 microns, and the interval between the metal stripes is 10 to 20 microns.

【0027】カソードストライプ1102にダイヤモン
ド粒子を選択に堆積させていく過程を図16に示す。基
板1101と金属線1102からなるカソードをAI
(NO3)3、Ma(NO3)2、La(NO3)3な
どの電解質溶液で満たした1601の中に入れた有機ア
ルコール溶液1602の中に入れる。アノード1603
にはニッケル、ステンレス、プラチナなどの物質を用い
ることができる。ダイヤモンド粒子の大きさはナノ単位
で、溶液1602に放出される。電源1605と電圧計
1604によって負の電圧をアノードにかけるとダイヤ
モンド粒子が1102の金属線に堆積し,以降のダイヤ
モンドの成長の核となる。
FIG. 16 shows a process of selectively depositing diamond particles on the cathode stripe 1102. The cathode composed of the substrate 1101 and the metal wire 1102 is AI
It is put in an organic alcohol solution 1602 put in a 1601 filled with an electrolyte solution such as (NO3) 3, Ma (NO3) 2, La (NO3) 3. Anode 1603
For example, a substance such as nickel, stainless steel, or platinum can be used. The size of the diamond particles is nano-sized and released into the solution 1602. When a negative voltage is applied to the anode by the power supply 1605 and the voltmeter 1604, diamond particles are deposited on the 1102 metal wire and serve as nuclei for the subsequent growth of diamond.

【0028】この過程の結果を図17に示す。ここでナ
ノサイズのダイヤモンド粒子1701が金属線1102
上に堆積している。
FIG. 17 shows the result of this process. Here, nano-sized diamond particles 1701 are formed by metal wires 1102.
Is deposited on top.

【0029】次に、図17に描かれたカソード構造を真
空装置に入れ、すでに良く知られているダイヤモンドの
気相成長(CVD)を行う。ダイヤモンド核成長プロセ
スは、当初ダイヤモンド粒子1701上で起こり、やが
て連続したダイヤモンド層1801を形成する(図1
8)。このプロセスの結果,点線によって囲まれた部分
は金属線1102上のダイヤモンド層の部分よりもはる
かに高い抵抗値を示す。これによって金属線1102間
のクロストークを減少もしくはなくすことができる。
Next, the cathode structure illustrated in FIG. 17 is placed in a vacuum apparatus, and a well-known vapor phase growth (CVD) of diamond is performed. The diamond nucleus growth process initially occurs on diamond particles 1701 and eventually forms a continuous diamond layer 1801 (FIG. 1).
8). As a result of this process, the portion surrounded by the dotted line shows a much higher resistance than the portion of the diamond layer on the metal line 1102. Thereby, crosstalk between the metal wires 1102 can be reduced or eliminated.

【0030】図20はグリッド2000が典型的な半導
体製造に用いる方法によってカソードから独立して製造
される様子を示している。良く知られている方法により
パーフォレーションを持つシリコン基板2003に、自
然酸化物あるいは他の種類の誘電体2002をどのよう
な方法でも構わないので堆積させる。次に伝導層200
1を(自然酸化物あるいは他の種類の誘電体2002)
層2002上に堆積させる。さらに,シリコン層200
3の下部にもう一つの誘電体2004を堆積させる。一
般的に,パーフォレーション2005の幅は大体そのパ
ーフォレーションの高さに等しい。
FIG. 20 shows that the grid 2000 is manufactured independently of the cathode by the method used in typical semiconductor manufacturing. A natural oxide or another type of dielectric 2002 is deposited on a perforated silicon substrate 2003 by a well-known method. Next, the conductive layer 200
1 (natural oxide or other type of dielectric 2002)
Deposited on layer 2002. Further, the silicon layer 200
3 and another dielectric 2004 is deposited. In general, the width of perforation 2005 is approximately equal to the height of that perforation.

【0031】図22はマトリクス駆動ディスプレイ22
01の図であり、ここで上述のアノード600はグリッ
ド2000と上述の図18のカソードとに機械的にくっ
ついている。高さのパラメータh(グリッド2000と
ダイヤモンド1801の絶縁体)が0以上の正の値であ
ることに注意されたい。ディスプレイ2201は上述の
図6と同様な方法によって作られている。
FIG. 22 shows a matrix drive display 22.
01, wherein the anode 600 described above is mechanically attached to the grid 2000 and the cathode of FIG. 18 described above. Note that the height parameter h (the insulator between grid 2000 and diamond 1801) is a positive value greater than or equal to zero. The display 2201 is made by a method similar to that of FIG.

【0032】グリッド2000はグリッド2100(図
21)と交換可能で,追加的な層2101と2102が
つけ加えられたことを除けば、はぼ同等である。層21
01は追加された金属層からなり、一方層2102は誘
電体からなる。グリッド2100は図22のカソードが
アノードとつながれており、ディスプレー2201に対
して四極構造を与える。
The grid 2000 is interchangeable with the grid 2100 (FIG. 21) and is substantially identical, except that additional layers 2101 and 2102 have been added. Layer 21
01 comprises an added metal layer, while layer 2102 comprises a dielectric. The grid 2100 has the cathode of FIG. 22 connected to the anode, giving the display 2201 a quadrupole structure.

【0033】この本発明とその利点について詳細に述べ
てきたが、付加した請求項で示した本発明の精神と見通
しから離れることなく置き換えや代替えなど様々な変更
がなされることは、容易に考えられる。
Although the present invention and its advantages have been described in detail, it is easy to imagine that various changes such as substitutions and substitutions can be made without departing from the spirit and scope of the present invention as set forth in the appended claims. Can be

【図面の簡単な説明】[Brief description of the drawings]

本発明とその利点のさらなる完全な理解のために、対応
する図とともに以下の説明を参照されたい。
For a more complete understanding of the invention and its advantages, reference is made to the following description in conjunction with the corresponding figures.

【図1】伝導層でコーティングされた基板FIG. 1. Substrate coated with conductive layer

【図2】伝導層上へのダイヤモンド層の堆積FIG. 2 Deposition of a diamond layer on a conductive layer

【図3】上から見た本発明に一致するランプの陰極構造FIG. 3 shows the cathode structure of a lamp according to the invention as seen from above

【図4】グリッドFIG. 4 Grid

【図5】本発明に一致するグリッドと陰極の組立FIG. 5 shows a grid and cathode assembly consistent with the present invention.

【図6】本発明に一致する配置のランプFIG. 6 shows a lamp arrangement according to the invention.

【図7】本発明に一致する代替え的陽極の具体化FIG. 7 illustrates an alternative anode embodiment consistent with the present invention.

【図8】本発明に一致する他の代替え的陽極の具体化FIG. 8 illustrates another alternative anode embodiment consistent with the present invention.

【図9】本発明に一致する配置のデータプロセッシング
システム
FIG. 9 shows a data processing system having an arrangement consistent with the present invention.

【図10】ランプを形成するマトリックスディスプレーFIG. 10 is a matrix display for forming a lamp.

【図11−15】基板上に陰極ストライプを作る過程FIG. 11-15: Process of forming a cathode stripe on a substrate

【図16】陰極ストライプ上への選択的ダイモンド粒子
堆積の電着的過程
FIG. 16: Electrodeposition process of selective diamond particle deposition on cathode stripe

【図17】図16の過程後のダイヤモンド粒子が堆積さ
れた陰極ストライプ
FIG. 17 shows a cathode stripe on which diamond particles have been deposited after the process of FIG.

【図18】陰極ストライプ上へのダイヤモンド薄膜と図
17のダイヤモンド粒子の堆積
FIG. 18 shows the deposition of a diamond thin film and the diamond particles of FIG. 17 on a cathode stripe.

【図19】図22のディスプレーの中での特定のピクセ
ルへの接続
FIG. 19 shows a connection to a specific pixel in the display of FIG. 22;

【図20】三極ディスプレーの中に利用されるグリッドFIG. 20: Grid used in a triode display

【図21】四極ディスプレーの中で利用されるグリッドFIG. 21: Grid used in quadrupole display

【図22】本発明に一致する三極ディスプレーFIG. 22 shows a tripolar display consistent with the present invention.

【図23】グリッド構造を通るパーフォレーションFIG. 23: Perforations through a grid structure

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年10月26日[Submission date] October 26, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Correction target item name] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【書類名】 明細書[Document Name] Statement

【発明の名称】 カソード・アセンブリー[Title of the Invention] Cathode assembly

【特許請求の範囲】[Claims]

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【関連申請の相互参照】U.S.特許申請シリアルナン
バー12179−P058US‘A DISPLAY’
U.S.特許申請シリアルナンバー08/706,07
7‘HIGH INTENSITY LAMP’U.
S.特許申請シリアルナンバー86/699,119
‘BACKLIGHTS FOR COLOR LIQ
UID CRYSTAL DISPLAYS’
[Cross-reference of related applications] S. Patent application serial number 12179-P058US'A DISPLAY '
U. S. Patent application serial number 08 / 706,07
7 'HIGH INTERNATIONAL LAMP'U.
S. Patent application serial number 86 / 699,119
'BACKLIGHTS FOR COLOR LIQ
UID CRYSTAL DISPLAYS '

【0002】[0002]

【発明の属する技術分野】本発明は電子放出装置、特に
電子放出カソード・アセンブリーに関連している。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, and more particularly to an electron-emitting cathode assembly.

【0003】[0003]

【背景およびは発明が解決しようとしている課題】ナノ
結晶ダイヤモンド細粒と、sp2とsp3軌道の混合か
らなるインターグレインを含むある種のダイヤモンド薄
膜は、パターニング、エッチング、フォトリソグラフィ
ーなどの標準的マイクロエレクトロニクスプロセスを用
いたダイヤモンド薄膜を含む機構過程を経た後におい
て、電子放出に乏しい、または、全く電子を放出しない
ということは発見されている。望ましいランプやディス
プレーのピクセル構造の実現のために、ランプや平面デ
ィスプレーの中に、電子放出用としてダイヤモンド薄膜
を利用する先の技術は、そのようなマイクロエレクトロ
ニクスプロセスを必要としている。その結果、このよう
なダイヤモンド薄膜上のマイクロエレクトロニクスプロ
セスの利用を必要としない機構の制作方法とその機構
が、求められている。
BACKGROUND OF THE INVENTION Certain diamond films, including nanocrystalline diamond granules and intergrain consisting of a mixture of sp2 and sp3 orbitals, are used in standard microelectronics such as patterning, etching, and photolithography. It has been discovered that after a mechanistic step involving a diamond film using the process, the electron emission is poor or does not emit any electrons. Prior technologies utilizing diamond thin films for electron emission in lamps and flat displays to achieve the desired lamp and display pixel structures require such microelectronic processes. As a result, there is a need for a method of fabricating a mechanism that does not require the use of a microelectronic process on such a diamond thin film and a mechanism for the mechanism.

【0004】[0004]

【課題を解決するための手段】本発明は、基板上の電気
伝導ストライプに堆積したダイヤモンド薄膜を持つカソ
ード・アセンブリーによって前述の要求に答えてゆくも
ので、ダイヤモンドフィルムはマイクロエレクトロニク
スの行程を経ずにすむ、という利点がある。ダイヤモン
ドは一般的な方法によって堆積する。ダイヤモンド薄膜
はCVDダイヤモンドもしくはsp2とsp3の混合構
造を持ったアモルファスダイヤモンドからなり、電気伝
導性基板上に堆積させたものである。後述の詳細の項を
理解しやすくする為に技術面における利点を述べたが、
さらに付け加えるべき特徴・利点は以下に述べる。
SUMMARY OF THE INVENTION The present invention addresses the foregoing needs by a cathode assembly having a diamond thin film deposited on an electrically conductive stripe on a substrate, wherein the diamond film does not go through the microelectronics process. There is an advantage that it can be completed. Diamond is deposited by common methods. The diamond thin film is made of CVD diamond or amorphous diamond having a mixed structure of sp2 and sp3, and is deposited on an electrically conductive substrate. I've described technical advantages to make it easier to understand the details section below,
The features and advantages to be added are described below.

【0005】[0005]

【発明の実施形態】本発明を最初によく理解する為に、
素材や大きさなどいくつかの点を述べていく。しかし、
本発明の技術は、このような詳細の無い状態で得られた
ことは明らかになるであろう。そうでなければ、この本
発明を不必要に細かく、不明瞭にしないため、よく知ら
れた回路をブロックダイアグラムのかたちにしている。
詳細は、この本発明の全体の理解を得るためには必要で
はなく、またそれは、関連技術の個人の技量によるもの
であるので、多くの部分では、時間考査に関する詳細な
どはかなり省略されている。
DETAILED DESCRIPTION OF THE INVENTION For a better understanding of the present invention first,
I will describe some points such as material and size. But,
It will be apparent that the techniques of the present invention have been obtained without such details. Otherwise, well-known circuits are implemented in block diagram form in order not to obscure the present invention in unnecessary detail.
The details are not necessary to gain an overall understanding of the invention, and since it depends on the individual's skill in the relevant arts, in many respects details such as time considerations have been largely omitted. .

【0006】図に関して、一つ一つの要素が必ずしも同
じ縮尺で描かれているわけではなく、また、いくつかの
図に共通するものに関しては、おなじ番号をつけること
で対応を示している。
[0006] In the figures, each element is not necessarily drawn to the same scale, and the same numbers are used to indicate corresponding parts in some figures.

【0007】図1においては、スパッタリング、蒸着、
気相成長などの、一般的なプロセスにより堆積された伝
導性物質(金属など)の層101を持つ、基板100が
描かれている。基板はガラスやセラミックス(フォース
テライトあるいはアルミナ)などの絶縁体物質からな
る。101の伝導性物質は、Ti TiW,Cr、M
o、Wもしくはこれらのあるいは他の伝導薄膜の多層膜
よりなる。
In FIG. 1, sputtering, evaporation,
A substrate 100 is depicted having a layer 101 of a conductive material (such as a metal) deposited by a common process, such as vapor deposition. The substrate is made of an insulating material such as glass or ceramics (forsterite or alumina). The conductive material of 101 is Ti TiW, Cr, M
o, W or a multilayer film of these or other conductive thin films.

【0008】次に図2については,201はダイヤモン
ドの連続膜で、よく知られたいずれかの方法を利用し
て、基板上に置かれたシャドウマスク202を通して伝
導層101上に堆積される。201のダイヤモンド薄膜
は、ナノクリスタルもしくはマイクロクリスタルから成
り、sp2とsp3のいずれの構造でも構わない。さら
に、ダイヤモンドフィルムに関して知りたければU.
S.Patent No.5,548,185,U.
S.Patent Application Seri
al No.08/485,954を参照されたい。
Referring now to FIG. 2, 201 is a continuous film of diamond that is deposited on the conductive layer 101 through a shadow mask 202 placed on the substrate using any of the well-known methods. The diamond thin film 201 is made of nanocrystals or microcrystals, and may have any structure of sp2 and sp3. For further information on diamond films, see U.S.A.
S. Patent No. 5,548,185, U.S.A.
S. Patent Application Seri
al No. See 08 / 485,954.

【0009】図4には、金属などの伝導性物質、あるい
は伝導層101として列挙した物質からなるグリッド4
01が描かれている。一般的に知られた方法によってグ
リッド401の交差点を誘電体402で覆う。誘電体あ
るいは絶縁体としてはSiOx、SixNg、シリコン
酸化窒化物、もしくは酸化金属を用いる。この堆積過程
において、シャドウマスクを使用しても差し支えない。
FIG. 4 shows a grid 4 made of a conductive material such as a metal or a material listed as the conductive layer 101.
01 is drawn. The intersection of the grid 401 is covered with a dielectric 402 by a generally known method. SiOx, SixNg, silicon oxynitride, or metal oxide is used as the dielectric or insulator. In this deposition process, a shadow mask may be used.

【0010】図5は格子とカソード部分の断面構造が示
されている。ここで、どのようにしてグリッド401が
支柱501によって保持されているかが合わせて示され
ている。支柱501はセラミックスやガラスなどの材質
を用い、機械的に伝導層101に付着している。同様に
グリッド401は機械的に支柱501に接している。図
3は基板100とカソード(ダイヤモンド)層に対して
支柱501がどのように配置されるかを示す。
FIG. 5 shows a sectional structure of the grating and the cathode portion. Here, how the grid 401 is held by the support 501 is also shown. The column 501 is made of a material such as ceramics or glass, and is mechanically attached to the conductive layer 101. Similarly, the grid 401 mechanically contacts the column 501. FIG. 3 shows how the columns 501 are arranged with respect to the substrate 100 and the cathode (diamond) layer.

【0011】図6は本発明に対応したランプの形状の断
面図が描かれている。図6で、アノード600は図5に
描かれた構造と組み合わされる。
FIG. 6 shows a sectional view of the shape of a lamp according to the present invention. 6, the anode 600 is combined with the structure depicted in FIG.

【0012】アノード600は、いくつかの良く知られ
たアノード構造の一つから構成されればよい。例とし
て、アノード600はガラス基板602とその上に堆積
された誘電体603を含む。インジウム.錫酸化物(I
TO)層604が誘電体層603上に堆積される。蛍光
物質605は、図には示されていないが、必要であれば
蛍光体層605の大きさがダイヤモンド層201の大き
さと一致するようシャドウマスクを用い、ITO層60
4の上に堆積される。さらに、5kV以上の電圧を印加
する場合には、500Åの厚さを持つアルミニウム層6
06を蛍光体層605の保護の目的で堆積する必要が生
じる。
The anode 600 may be comprised of one of several well-known anode structures. As an example, the anode 600 includes a glass substrate 602 and a dielectric 603 deposited thereon. indium. Tin oxide (I
A (TO) layer 604 is deposited on the dielectric layer 603. Although not shown in the drawing, the fluorescent material 605 is formed by using a shadow mask so that the size of the phosphor layer 605 matches the size of the diamond layer 201 if necessary.
4 is deposited. Further, when a voltage of 5 kV or more is applied, an aluminum layer 6 having a thickness of 500
06 needs to be deposited for the purpose of protecting the phosphor layer 605.

【0013】誘電体層603は、誘電体402として上
述した誘電体材料の中の一つから構成されればよい。使
用されるITOは5〜20Ω/cmのシート抵抗をもつ
ことが望まれる。
The dielectric layer 603 may be made of one of the dielectric materials described above as the dielectric 402. It is desired that the ITO used has a sheet resistance of 5 to 20 Ω / cm.

【0014】グリッド401からアノード600までの
距離は,支柱601によって与えられる。ここで、支柱
601は支柱501と同様、セラミックスやガラス材料
から構成される。
The distance from grid 401 to anode 600 is provided by struts 601. Here, the support 601 is made of ceramics or a glass material like the support 501.

【0015】図6に示されたランプは、伝導層101を
グラウンド(アース)し、電圧源601を利用しグリッ
ド401に直流、交流、もしくはパルスの電圧信号を加
えることによりダイヤモンド層201から電子を引き出
すことにより動作する。電子はダイヤモンド層210か
ら引き出され、グリッド401の開口部を抜け、蛍光体
層605へ加速され到達する。直流定電圧がITO60
4とグラウンド(アース)、あるいは蛍光体層605の
間に印加される。
In the lamp shown in FIG. 6, the conductive layer 101 is grounded (earthed), and electrons are applied from the diamond layer 201 by applying a DC, AC, or pulse voltage signal to the grid 401 using a voltage source 601. It works by pulling it out. The electrons are extracted from the diamond layer 210, pass through the openings of the grid 401, and accelerate to reach the phosphor layer 605. DC constant voltage is ITO60
4 and ground (earth) or between the phosphor layer 605.

【0016】グリッド401の開口部の大きさが、グリ
ッド401とカソード層201との距離と同程度である
と最も理想的な電子の放出が行われるということがシミ
ュレーションにより実証されている。パフォレーション
を持つシリコンや金属箔、あるいはいかなる伝導材料に
用いられるグリッド技術により、ここで使用するグリッ
ドは1〜1000ミクロンの開口穴を持つ。
Simulations have shown that the most ideal electron emission occurs when the size of the opening of the grid 401 is about the same as the distance between the grid 401 and the cathode layer 201. Due to the grid technology used for perforated silicon or metal foil, or any conductive material, the grids used here have openings of 1-1000 microns.

【0017】アノード−カソード間の電圧は、5〜50
kV程度である。
The voltage between the anode and the cathode is 5 to 50.
about kV.

【0018】図6に示されたような高輝度ランプは、た
とえ電子放出サイト密度が低くとも実現可能である。な
ぜならば、電子光学を考えると、カソード層201から
放出された電子ビームがグリッド401によって発散す
るためである。この結果、アノード600は一様な照度
をもつ。
A high-intensity lamp as shown in FIG. 6 can be realized even if the electron emission site density is low. This is because, considering the electron optics, the electron beam emitted from the cathode layer 201 diverges through the grid 401. As a result, the anode 600 has uniform illuminance.

【0019】図7に描かれているのはアノード600の
もう一つの具体化である。このようなもう一つのアノー
ドの具体化は、すでに引用しているU.S.特許申請シ
リアルナンバー08/699,119で開示されている
液晶ディスプレイ(LCD)にも流用することができ
る。(ここには示されていないが)カソード層201か
ら放出された電子は蛍光体層700に向かって飛び、黒
色マトリックスコーティング701の間に堆積された赤
色蛍光体711と緑色蛍光体712に衝突する。こらら
の赤・緑・青(示していない)の蛍光物質はそれぞれ固
有のフォトンを液晶サブピクセル701〜703に向け
放出する。 このことについてはここではこれ以上触れ
ないが、U.S.特許申請シリアルナンバー08/69
9,119において開示されているので,これを参照さ
れたい。
Illustrated in FIG. 7 is another embodiment of an anode 600. An embodiment of such another anode is described in U.S. Pat. S. The liquid crystal display (LCD) disclosed in Patent Application Serial No. 08 / 699,119 can be used. Electrons emitted from cathode layer 201 (not shown here) fly toward phosphor layer 700 and strike red phosphor 711 and green phosphor 712 deposited between black matrix coatings 701. . These red, green, and blue (not shown) phosphors emit their own photons toward the liquid crystal sub-pixels 701 to 703, respectively. This is not discussed further here, but U.S. Pat. S. Patent application serial number 08/69
9, 119, which is incorporated herein by reference.

【0020】図8は本発明で開示したフィールドエミッ
ションランプに使用することができる、アノードのさら
なるもう一つの具体化を示している。描かれているのは
アノードアセンブリーの一部で、一つのサブピクセル8
1が蛍光物質82により生成されたフォトンによって発
光している様子である。蛍光体82から放出された光
(フォトン)はITO83と基板84によってすべての
方向に分散され、フォーカスレンズ86・87の別々も
しくは組み合わせによってサブピクセル81にフォーカ
スされる。蛍光物質82は黒色マトリックス部分である
88・89の間に存在することに注意されたい。
FIG. 8 shows yet another embodiment of an anode that can be used in the field emission lamp disclosed in the present invention. Shown is part of the anode assembly, one sub-pixel 8
1 is a state in which light is emitted by photons generated by the fluorescent substance 82. Light (photons) emitted from the phosphor 82 is dispersed in all directions by the ITO 83 and the substrate 84, and is focused on the sub-pixel 81 by separate or combination of the focus lenses 86 and 87. Note that the phosphor 82 exists between 88 and 89, which are black matrix portions.

【0021】図10は平面ディスプレイ、ビルボード、
あるいは他のマトリックス駆動ディスプレーを含むよう
な本発明で使用する際のランプの配置の模式的な図であ
る。個々のランプ1001〜1004は、アノード、カ
ソード、グリッドを持つ、図6に示したランプに組み込
まれても差し支えない。図10においてAはアノード、
Cはカソード、Gはグリッドを表している。
FIG. 10 shows a flat panel display, a billboard,
FIG. 3 is a schematic diagram of a lamp arrangement for use with the present invention, or alternatively including other matrix driven displays. The individual lamps 1001 to 1004 may have an anode, a cathode, and a grid, and may be incorporated in the lamp shown in FIG. In FIG. 10, A is the anode,
C represents a cathode and G represents a grid.

【0022】それぞれのアノードは10キロボルトの電
源につながれており、ランプのグリッド1001と10
04はドライバー1011によって駆動され、ランプの
グリッド1002と1005はドライバー1007によ
って駆動され、ランプのグリッド1003と1006は
ドライバー1008によって駆動される。ランプのカソ
ード1001〜1003はドライバ1009で駆動さ
れ、ランプのカソード1004〜1006はドライバ1
010によって駆動されている。 ランプ1001のよ
うなある特定のランプをオンする場合には、正のパルス
がドライバ1011からランプのグリッド1001に伝
わり、一方でこれに対応した負のパルスがドライバ10
09からランプのカソード1001に伝達される。この
ため、電子がランプのカソード1001からアノードへ
放出される。図10の下の部分は、ある特定のランプあ
るいはピクセルから選んで画像を作り出すために、この
ようなパルスが、どのようなタイミングで動作すればよ
いかを示している。
Each anode is connected to a 10 kilovolt power supply and has a grid of lamps 1001 and 10
04 is driven by a driver 1011, lamp grids 1002 and 1005 are driven by a driver 1007, and lamp grids 1003 and 1006 are driven by a driver 1008. The cathodes 1001 to 1003 of the lamp are driven by a driver 1009, and the cathodes 1004 to 1006 of the lamp are
010. When turning on a particular lamp, such as lamp 1001, a positive pulse is transmitted from driver 1011 to grid 1001 of the lamp, while a corresponding negative pulse is applied to driver 101.
09 to the cathode 1001 of the lamp. For this reason, electrons are emitted from the cathode 1001 of the lamp to the anode. The lower part of FIG. 10 shows at what timing such pulses should operate to create an image from a particular ramp or pixel.

【0023】本発明の実現するために必要なハードウェ
ア環境の描写、すなわちデータプロセッシングシステム
913の典型的ハードウェア構成が描かれており、一般
的なマクロプロセッサーのような中央処理ユニット(C
PU)910、いくつかの他の機器がシステムバス91
2を介して相互につながれている様子が図9に示されて
いる。システム913にはランダムアクセスメモリー
(RAM)914、リードオンリーメモリー(ROM)
916、ディスクユニット920やテープユニット94
0をバス912に接続するためのインプット/アウトプ
ット(I/O)アダプタ918、キーボード924やマ
ウス926やタッチスクリーン装置のような他のユーザ
ーインタフェース装置をバス912に接続するためのイ
ンターフェースアダプタ922、接続システム913を
データプロセッシングネットワークへ接続するためのコ
ミュニケーションアダプタ934や接続バスとディスプ
レー装置928を接続するためのディスプレーアダプタ
936が含まれている。
A depiction of the hardware environment necessary to implement the present invention, that is, a typical hardware configuration of the data processing system 913, is depicted, and includes a central processing unit (C) such as a general macro processor.
PU) 910, and some other devices
FIG. 9 shows a state in which they are connected to each other via the line 2. The system 913 includes a random access memory (RAM) 914 and a read only memory (ROM)
916, disk unit 920 and tape unit 94
0, an input / output (I / O) adapter 918 for connecting to the bus 912; an interface adapter 922 for connecting other user interface devices such as a keyboard 924, a mouse 926, and a touch screen device to the bus 912; A communication adapter 934 for connecting the connection system 913 to the data processing network and a display adapter 936 for connecting the connection bus to the display device 928 are included.

【0024】ディスプレイ938は図6に示したランプ
を、映像ディスプレイ用に具体化したものである。ディ
スプレー938は、平面ディスプレイあるいはビルボー
ドデバイスであってもかまわない。図9に示したデータ
プロセッシングシステムはディスプレイテクノロジーに
も利用でき、それに関しては以下の図11−22(マト
リクス駆動ディスプレイパネルの構造とその製造法)に
おいて述べる。
A display 938 is an embodiment of the lamp shown in FIG. 6 for a video display. Display 938 may be a flat panel display or a billboard device. The data processing system shown in FIG. 9 can also be used for display technology, which is described below in FIGS. 11-22 (matrix driven display panel structure and method of manufacture).

【0025】図11において基板1101は伝導性(金
属など)薄膜1102に覆われており、1102はスパ
ッタリングや蒸着のような良く知られた技術により堆積
されたものである。セラミックやガラスなどから成る基
板の厚さは1〜5mmで薄膜の厚さは0.5〜1.5ミ
クロンである。
In FIG. 11, a substrate 1101 is covered with a conductive (metal or the like) thin film 1102, and 1102 is deposited by a well-known technique such as sputtering or vapor deposition. The thickness of the substrate made of ceramic or glass is 1 to 5 mm, and the thickness of the thin film is 0.5 to 1.5 μm.

【0026】図12は、フォトレジスト1201を金属
薄膜1102の上にスピンコートさせたものである。図
13はマスク(示していないが)を用い、フォトレジス
トを平行なストライプ上にパターニングしたものであ
る。次に図14は、形成したストライプの間の金属層1
101をエッチングする際の、エッチング行程を示した
ものである。図15においては、フォトレジスト120
1が除去され、金属ストライプ1102のみが残ってい
る様子を示している。ここでこの金属ストライプの幅は
約100ミクロン、それぞれの金属ストライプの間隔が
10〜20ミクロンである。
FIG. 12 shows that a photoresist 1201 is spin-coated on a metal thin film 1102. FIG. 13 shows that a photoresist is patterned on parallel stripes using a mask (not shown). Next, FIG. 14 shows the metal layer 1 between the formed stripes.
3 shows an etching process when etching 101. In FIG. 15, the photoresist 120
1 is removed and only the metal stripe 1102 remains. Here, the width of the metal stripe is about 100 microns, and the interval between the metal stripes is 10 to 20 microns.

【0027】カソードストライプ1102にダイヤモン
ド粒子を選択に堆積させていく過程を図16に示す。基
板1101と金属線1102からなるカソードをAl
(NO3)3、Ma(NO3)2、La(NO3)3な
どの電解質溶液で満たした1601の中に入れた有機ア
ルコール溶液1602の中に入れる。アノード1603
にはニッケル、ステンレス、プラチナなどの物質を用い
ることができる。ダイヤモンド粒子の大きさはナノ単位
で、溶液1602に放出される。電源1605と電圧計
1604によって負の電圧をアノードにかけるとダイヤ
モンド粒子が1102の金属線に堆積し,以降のダイヤ
モンドの成長の核となる。
FIG. 16 shows a process of selectively depositing diamond particles on the cathode stripe 1102. The cathode composed of the substrate 1101 and the metal wire 1102 is Al
It is put in an organic alcohol solution 1602 put in a 1601 filled with an electrolyte solution such as (NO3) 3, Ma (NO3) 2, La (NO3) 3. Anode 1603
For example, a substance such as nickel, stainless steel, or platinum can be used. The size of the diamond particles is nano-sized and released into the solution 1602. When a negative voltage is applied to the anode by the power supply 1605 and the voltmeter 1604, diamond particles are deposited on the 1102 metal wire and serve as nuclei for the subsequent growth of diamond.

【0028】この過程の結果を図17に示す。ここでナ
ノサイズのダイヤモンド粒子1701が金属線1102
上に堆積している。
FIG. 17 shows the result of this process. Here, nano-sized diamond particles 1701 are formed by metal wires 1102.
Is deposited on top.

【0029】次に、図17に描かれたカソード構造を真
空装置に入れ、すでに良く知られているダイヤモンドの
気相成長(CVD)を行う。ダイヤモンド核成長プロセ
スは、当初ダイヤモンド粒子1701上で起こり、やが
て連続したダイヤモンド層1801を形成する(図1
8)。このプロセスの結果,点線によって囲まれた部分
は金属線1102上のダイヤモンド層の部分よりもはる
かに高い抵抗値を示す。これによって金属線1102間
のクロストークを減少もしくはなくすことができる。
Next, the cathode structure illustrated in FIG. 17 is placed in a vacuum apparatus, and a well-known vapor phase growth (CVD) of diamond is performed. The diamond nucleus growth process initially occurs on diamond particles 1701 and eventually forms a continuous diamond layer 1801 (FIG. 1).
8). As a result of this process, the portion surrounded by the dotted line shows a much higher resistance than the portion of the diamond layer on the metal line 1102. Thereby, crosstalk between the metal wires 1102 can be reduced or eliminated.

【0030】図20はグリッド2000が典型的な半導
体製造に用いる方法によってカソードから独立して製造
される様子を示している。良く知られている方法により
パーフォレーションを持つシリコン基板2003に、自
然酸化物あるいは他の種類の誘電体2002をどのよう
な方法でも構わないので堆積させる。次に伝導層200
1を(自然酸化物あるいは他の種類の誘電体2002)
層2002上に堆積させる。 さらに,シリコン層20
03の下部にもう一つの誘電体2004を堆積させる。
一般的に,パーフォレーション2005の幅は大体その
パーフォレーションの高さに等しい。
FIG. 20 shows that the grid 2000 is manufactured independently of the cathode by the method used in typical semiconductor manufacturing. A natural oxide or another type of dielectric 2002 is deposited on a perforated silicon substrate 2003 by a well-known method. Next, the conductive layer 200
1 (natural oxide or other type of dielectric 2002)
Deposited on layer 2002. Further, the silicon layer 20
Another dielectric 2004 is deposited underneath 03.
In general, the width of perforation 2005 is approximately equal to the height of that perforation.

【0031】図22はマトリクス駆動ディスプレイ22
01の図であり、ここで上述のアノード600はグリッ
ド2000と上述の図18のカソードとに機械的にくっ
ついている。高さのパラメータh(グリッド2000と
ダイヤモンド1801の絶縁体)が0以上の正の値であ
ることに注意されたい。ディスプレイ2201は上述の
図6と同様な方法によって作られている。
FIG. 22 shows a matrix drive display 22.
01, wherein the anode 600 described above is mechanically attached to the grid 2000 and the cathode of FIG. 18 described above. Note that the height parameter h (the insulator between grid 2000 and diamond 1801) is a positive value greater than or equal to zero. The display 2201 is made by a method similar to that of FIG.

【0032】グリッド2000はグリッド2100(図
21)と交換可能で,追加的な層2101と2102が
つけ加えられたことを除けば、はぼ同等である。層21
01は追加された金属層からなり、一方層2102は誘
電体からなる。グリッド2100は図22のカソードが
アノードとつながれており、ディスプレー2201に対
して四極構造を与える。
The grid 2000 is interchangeable with the grid 2100 (FIG. 21) and is substantially identical, except that additional layers 2101 and 2102 have been added. Layer 21
01 comprises an added metal layer, while layer 2102 comprises a dielectric. The grid 2100 has the cathode of FIG. 22 connected to the anode, giving the display 2201 a quadrupole structure.

【0033】この本発明とその利点について詳細に述べ
てきたが、付加した請求項で示した本発明の精神と見通
しから離れることなく置き換えや代替えなど様々な変更
がなされることは、容易に考えられる。
Although the present invention and its advantages have been described in detail, it is easy to imagine that various changes such as substitutions and substitutions can be made without departing from the spirit and scope of the present invention as set forth in the appended claims. Can be

【図面の簡単な説明】 本発明とその利点のさらなる完全な理解のために、対応
する図とともに以下の説明を参照されたい。
BRIEF DESCRIPTION OF THE DRAWINGS For a more complete understanding of the invention and its advantages, reference is made to the following description in conjunction with the corresponding figures.

【図1】伝導層でコーティングされた基板FIG. 1. Substrate coated with conductive layer

【図2】伝導層上へのダイヤモンド層の堆積FIG. 2 Deposition of a diamond layer on a conductive layer

【図3】上から見た本発明に一致するランプの陰極構造FIG. 3 shows the cathode structure of a lamp according to the invention as seen from above

【図4】グリッドFIG. 4 Grid

【図5】本発明に一致するグリッドと陰極の組立FIG. 5 shows a grid and cathode assembly consistent with the present invention.

【図6】本発明に一致する配置のランプFIG. 6 shows a lamp arrangement according to the invention.

【図7】本発明に一致する代替え的陽極の具体化FIG. 7 illustrates an alternative anode embodiment consistent with the present invention.

【図8】本発明に一致する他の代替え的陽極の具体化FIG. 8 illustrates another alternative anode embodiment consistent with the present invention.

【図9】本発明に一致する配置のデータプロセッシング
システム
FIG. 9 shows a data processing system having an arrangement consistent with the present invention.

【図10】ランプを形成するマトリックスディスプレーFIG. 10 is a matrix display for forming a lamp.

【図11−15】基板上に陰極ストライプを作る過程FIG. 11-15: Process of forming a cathode stripe on a substrate

【図16】陰極ストライプ上への選択的ダイモンド粒子
堆積の電着的過程
FIG. 16: Electrodeposition process of selective diamond particle deposition on cathode stripe

【図17】図16の過程後のダイヤモンド粒子が堆積さ
れた陰極ストライプ
FIG. 17 shows a cathode stripe on which diamond particles have been deposited after the process of FIG.

【図18】陰極ストライプ上へのダイヤモンド薄膜と図
17のダイヤモンド粒子の堆積
FIG. 18 shows the deposition of a diamond thin film and the diamond particles of FIG. 17 on a cathode stripe.

【図19】図22のディスプレーの中での特定のピクセ
ルへの接続
FIG. 19 shows a connection to a specific pixel in the display of FIG. 22;

【図20】三極ディスプレーの中に利用されるグリッドFIG. 20: Grid used in a triode display

【図21】四極ディスプレーの中で利用されるグリッドFIG. 21: Grid used in quadrupole display

【図22】本発明に一致する三極ディスプレーFIG. 22 shows a tripolar display consistent with the present invention.

【図23】グリッド構造を通るパーフォレーションFIG. 23: Perforations through a grid structure

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリスト ボズコフ アメリカ合衆国 オレゴン州 ヒルズボロ 市 ノースウェスト 185番通り 2375− 401 (72)発明者 リチャード フィンク アメリカ合衆国 テキサス州 オースティ ン市 ホークスヘッド 3909 (72)発明者 ナリン クマール アメリカ合衆国 テキサス州 オースティ ン市 バッキンガムロード 11812 (72)発明者 アレクセイ ティクホンスキー アメリカ合衆国 テキサス州 オースティ ン市 メルローズコーブ 6205−D (72)発明者 ツヴィ ヤニヴ アメリカ合衆国 テキサス州 オースティ ン市 ロングコート 5810 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Christo Bozkov United States Hillsboro, Oregon Northwest 185th Street 2375-401 (72) Inventor Richard Fink United States Austin, Texas Hawkshead 3909 (72) Inventor Narin Kumar United States Buckingham Road, Austin, Texas 11812 (72) Inventor Alexey Tikhonsky Melrose Cove 6205-D, Austin, Texas, United States of America 6205-D Inventor Zvi Yaniv Long Court, Austin, Texas, USA 5810

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 以下の物からなる陰極部品: 基板 基板に被覆した複数の電気伝導ストライプ 電気伝導ストライプとその間に露出させた基板に被覆し
た ダイヤモンド層
1. A cathode component comprising: a substrate; a plurality of electrically conductive stripes coated on a substrate; and a diamond layer coated on the substrate exposed between the electrically conductive stripes.
【請求項2】ダイヤモンド層がCVDダイヤモンドであ
るような請求項1で述べた陰極部品。
2. The cathode component according to claim 1, wherein the diamond layer is a CVD diamond.
【請求項3】ダイヤモンド層がアモルフィックダイヤモ
ンドであるような請求項1で述べた陰極部品。
3. The cathode component according to claim 1, wherein the diamond layer is an amorphous diamond.
【請求項4】 以下のような作製手順: 基板 基板に複数の電気伝導ストライプの被覆 電気伝導ストライプとその間に露出させた基板上へのダ
イヤモンドの堆積
4. Fabrication procedure as follows: Substrate Coating a plurality of electrically conductive stripes on a substrate Deposition of diamond on an electrically conductive stripe and a substrate exposed therebetween
【請求項5】ダイヤモンド層がCVDダイヤモンドであ
るような請求項4で述べた作製手順。
5. The fabrication procedure according to claim 4, wherein the diamond layer is a CVD diamond.
【請求項6】ダイヤモンド層がアモルフィックダイヤモ
ンドであるような請求項4で述べた作製手順。
6. The fabrication procedure according to claim 4, wherein the diamond layer is an amorphous diamond.
【請求項7】以下のような形成過程を含んだ請求項4で
述べた作製手順: 基板に電気伝導性の物質の堆積 電気伝導性物質層上への絶縁体のコーティング 絶縁体を平行線状にするためのパターニング 絶縁体に合わせてた電気伝導ストライプのエッチング絶
縁体の除去
7. The manufacturing procedure according to claim 4, which includes the following forming process: Deposition of an electrically conductive substance on a substrate Coating of an insulator on a layer of an electrically conductive substance Etching of the conductive stripe to match the insulator Removal of the insulator
【請求項8】以下のような堆積過程を含むような請求項
7で述べた作製手順: 有機溶媒と電解質溶液を入れた容器への基板と複数の電
気伝導ストライプをもつアセンブリーの浸透 容器内へのアノードの配置 ダイヤモンド粒子が溶液に放出される アセンブリーとアノードの間に電圧をかけることによる
ダイ ヤモンド粒子の電気伝導ストライプへの堆積 アセンブリーの容器からの取り出し ダイヤモンドの陰極部品上への形成過程
8. A manufacturing procedure as set forth in claim 7, including the following deposition process: Infiltration of an assembly having a substrate and a plurality of electrically conductive stripes into a container containing an organic solvent and an electrolyte solution. Arrangement of anodes Diamond particles are released into solution Deposition of diamond particles on electrically conductive stripes by applying voltage between assembly and anode Removal of assembly from container Diamond formation process on cathode component
【請求項9】 ダイヤモンド堆積プロセスの結果は、複
数の電気伝導ストライプ上のダイヤモンド微粒子にダイ
ヤモンドの初期核成長を行う行程であり、そのため複数
の電気伝導ストライプ間のダイヤモンド層は複数の電気
伝導ストライプ上のダイヤモンド層に比べ、高い抵抗値
を示すような、請求項8で述べた作製手順。
9. The result of the diamond deposition process is a step of performing initial nucleation of diamond on diamond particles on a plurality of electrically conductive stripes, so that a diamond layer between the plurality of electrically conductive stripes is formed on the plurality of electrically conductive stripes. 9. The manufacturing procedure according to claim 8, which exhibits a higher resistance value than the diamond layer.
【請求項10】以下のような堆積過程を含むような請求
項1で述べた作製手順: 基板と複数の電気伝達ストライプをもつアセンブリーの
有機アルコールと電解質溶液内への浸透;容器内へのア
ノードの配置;ダイヤモンド粒子の溶液中への拡散;ア
センブリーとアノードの間に電圧をかけることによるダ
イヤモンド粒子の電気伝導ストライプへの堆積;アセン
ブリーの容器からの取り出し;ダイヤモンドの陰極部品
上への形成過程
10. A fabrication procedure as set forth in claim 1 including the following deposition steps: Penetration of an assembly having a substrate and a plurality of electrically conductive stripes into an organic alcohol and electrolyte solution; anode into a container Diffusion of diamond particles into solution; deposition of diamond particles on electrically conductive stripes by applying a voltage between the assembly and the anode; removal of the assembly from the container; formation of diamond on the cathode component.
【請求項11】ダイヤモンド堆積プロセスの結果は、複
数の電気伝導ストライプ上のダイヤモンド微粒子にダイ
ヤモンドの初期核成長を行う行程であり、そのため複数
の電気伝導ストライプ間のダイヤモンド層は複数の電気
伝導ストライプ上のダイヤモンド層に比べ、高い抵抗値
を示すような、請求項10で述べた作製手順。本発明
は、アメリカ合衆国特許申請シリアルナンバー60/0
29,922(1996/11/1)に関連している。
11. The result of the diamond deposition process is a step of performing initial nucleation of diamond on diamond particles on a plurality of electrically conductive stripes, so that a diamond layer between the plurality of electrically conductive stripes is formed on the plurality of electrically conductive stripes. The production procedure according to claim 10, which exhibits a higher resistance value than the diamond layer of (1). This invention is a US patent application serial number 60/0
29, 922 (Nov. 1, 1996).
JP27926298A 1997-08-26 1998-08-26 Card assembly Pending JPH11154457A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/920,011 1997-08-26
US08/920,011 US5947783A (en) 1996-11-01 1997-08-26 Method of forming a cathode assembly comprising a diamond layer

Publications (1)

Publication Number Publication Date
JPH11154457A true JPH11154457A (en) 1999-06-08

Family

ID=25443013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27926298A Pending JPH11154457A (en) 1997-08-26 1998-08-26 Card assembly

Country Status (1)

Country Link
JP (1) JPH11154457A (en)

Similar Documents

Publication Publication Date Title
US6359383B1 (en) Field emission display device equipped with nanotube emitters and method for fabricating
US6811457B2 (en) Cathode plate of a carbon nano tube field emission display and its fabrication method
US7462979B2 (en) Cold cathode field emission display
US6803708B2 (en) Barrier metal layer for a carbon nanotube flat panel display
TW295673B (en)
US5763997A (en) Field emission display device
CN1133464A (en) Field Emission Microtips Clustered Near Strip Conductors
US6387600B1 (en) Protective layer during lithography and etch
KR100343222B1 (en) Method for fabricating field emission display
US5670296A (en) Method of manufacturing a high efficiency field emission display
US7382090B2 (en) Field emission device and field emission display using the same
US5947783A (en) Method of forming a cathode assembly comprising a diamond layer
US5973452A (en) Display
US5679043A (en) Method of making a field emitter
EP1492147A1 (en) Method for patterning thick-film paste material layer, method for manufacturing cold-cathode field electron emission device, and method for manufacturing cold-cathode field electron emission display
US20060028111A1 (en) Field emission device and field emission display using the same
JPH11154457A (en) Card assembly
US8013512B1 (en) Flat panel display incorporating a control frame
JPH11176317A (en) Display
JP2003517698A (en) Method of protecting SPINDT type cathode during manufacture of electron emission device
JP3526344B2 (en) Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device
US7786663B2 (en) Flat panel display having a control frame pedestal and method of making same
US8587197B2 (en) Microplasma current switch
JP3348450B2 (en) Display device manufacturing method
JPH10510067A (en) Channel plate for flat display and method for manufacturing the plate