JPH11154457A - カソード・アセンブリー - Google Patents

カソード・アセンブリー

Info

Publication number
JPH11154457A
JPH11154457A JP27926298A JP27926298A JPH11154457A JP H11154457 A JPH11154457 A JP H11154457A JP 27926298 A JP27926298 A JP 27926298A JP 27926298 A JP27926298 A JP 27926298A JP H11154457 A JPH11154457 A JP H11154457A
Authority
JP
Japan
Prior art keywords
diamond
electrically conductive
layer
substrate
conductive stripes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27926298A
Other languages
English (en)
Inventor
Christo Bojkov
ボズコフ クリスト
Richard Fink
フィンク リチャード
Nalin Kumar
クマール ナリン
Alexei Tikhonski
ティクホンスキー アレクセイ
Zvi Yaniv
ヤニヴ ツヴィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NOMURA TRADING CO Ltd
SI DIAMOND TECHNOL Inc
Original Assignee
NOMURA TRADING CO Ltd
SI DIAMOND TECHNOL Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/920,011 external-priority patent/US5947783A/en
Application filed by NOMURA TRADING CO Ltd, SI DIAMOND TECHNOL Inc filed Critical NOMURA TRADING CO Ltd
Publication of JPH11154457A publication Critical patent/JPH11154457A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 カソード・アセンブリーは、極部品、基板、基板上に堆
積された複数の伝導ストライプ、基板上に堆積された複
数の伝導ストライプ上および複数の伝導ストライプ間に
さらされた基板部分に堆積されたダイヤモンド材料の連
続層を含んでいる。

Description

【発明の詳細な説明】
【0001】
【関連申請の相互参照】U.S.特許申請シリアルナン
バー12179−P058US ‘A DISPLA
Y’ U.S.特許申請シリアルナンバー08/706,07
7‘HIGH INTENSITY LAMP’ U.S.特許申請シリアルナンバー86/699,11
9 ‘BACKLIGHTS FOR COLOR L
IQUIDCRYSTAL DISPLAYS’
【0002】
【発明の属する技術分野】本発明は電子放出装置、特に
電子放出陰極部品に関連している。
【0003】
【背景およびは発明が解決しようとしている課題】ナノ
結晶ダイヤモンド細粒と、sp2とsp3軌道の混合か
らなるインターグレインを含むある種のダイヤモンド薄
膜は、パターニング、エッチング、フォトリソグラフィ
ーなどの標準的マイクロエレクトロニクスプロセスを用
いたダイヤモンド薄膜を含む機構過程を経た後におい
て、電子放出に乏しい、または、全く電子を放出しない
ということは発見されている。望ましいランプやディス
プレーのピクセル構造の実現のために、ランプや平面デ
ィスプレーの中に、電子放出用としてダイヤモンド薄膜
を利用する先の技術は、そのようなマイクロエレクトロ
ニクスプロセスを必要としている。その結果、このよう
なダイヤモンド薄膜上のマイクロエレクトロニクスプロ
セスの利用を必要としない機構の制作方法とその機構
が、求められている。
【0004】
【課題を解決するための手段】本発明は、基板上の電気
伝導ストライプに堆積したダイヤモンド薄膜を持つ陰極
部品によって前述の要求に答えてゆくもので、ダイヤモ
ンドフィルムはマイクロエレクトロニクスの行程を経ず
にすむ、という利点がある。ダイヤモンドは一般的な方
法によって堆積する。ダイヤモンド薄膜はCVDダイヤ
モンドもしくはsp2とsp3の混合構造を持ったアモ
ルファスダイヤモンドからなり、電気伝導性基板上に堆
積させたものである。後述の詳細の項を理解しやすくす
る為に技術面における利点を述べたが、さらに付け加え
るべき特徴・利点は以下に述べる。
【0005】
【発明の実施形態】本発明を最初によく理解する為に、
素材や大きさなどいくつかの点を述べていく。しかし、
本発明の技術は、このような詳細の無い状態で得られた
ことは明らかになるであろう。そうでなければ、この本
発明を不必要に細かく、不明瞭にしないため、よく知ら
れた回路をブロックダイアグラムのかたちにしている。
詳細は、この本発明の全体の理解を得るためには必要で
はなく、またそれは、関連技術の個人の技量によるもの
であるので、多くの部分では、時間考査に関する詳細な
どはかなり省略されている。
【0006】図に関して、一つ一つの要素が必ずしも同
じ縮尺で描かれているわけではなく、また、いくつかの
図に共通するものに関しては、おなじ番号をつけること
で対応を示している。
【0007】図1においては、スパッタリング、蒸着、
気相成長などの、一般的なプロセスにより堆積された伝
導性物質(金属など)の層101を持つ、基板100が
描かれている。基板はガラスやセラミックス(フォース
テライトあるいはアルミナ)などの絶縁体物質からな
る。101の伝導性物質は、Ti、TiW、Cr、M
o、Wもしくはこれらのあるいは他の伝導薄膜の多層膜
よりなる。
【0008】次に図2については,201はダイヤモン
ドの連続膜で、よく知られたいずれかの方法を利用し
て、基板上に置かれたシャドウマスク202を通して伝
導層101上に堆積される。201のダイヤモンド薄膜
は、ナノクリスタルもしくはマイクロクリスタルから成
り、sp2とsp3のいずれの構造でも構わない。さら
に、ダイヤモンドフィルムに関して知りたければU.
S.Patent No.5,548,185,U.
S.Patent Application Seri
al No.08/485,954を参照されたい。
【0009】図4には、金属などの伝導性物質、あるい
は伝導層101として列挙した物質からなるグリッド4
01が描かれている。一般的に知られた方法によってグ
リッド401の交差点を誘電体402で覆う。誘電体あ
るいは絶縁体としてはSiOx、SixNg、シリコン
酸化窒化物、もしくは酸化金属を用いる。この堆積過程
において、シャドウマスクを使用しても差し支えない。
【0010】図5は格子とカソード部分の断面構造が示
されている。ここで、どのようにしてグリッド401が
支柱501によって保持されているかが合わせて示され
ている。支柱501はセラミックスやガラスなどの材質
を用い、機械的に伝導層101に付着している。同様に
グリッド401は機械的に支柱501に接している。図
3は基板100とカソード(ダイヤモンド)層に対して
支柱501がどのように配置されるかを示す。
【0011】図6は本発明に対応したランプの形状の断
面図が描かれている。図6で、アノード600は図5に
描かれた構造と組み合わされる。
【0012】アノード600は、いくつかの良く知られ
たアノード構造の一つから構成されればよい。例とし
て、アノード600はガラス基板602とその上に堆積
された誘電体603を含む。インジウム・錫酸化物(I
TO)層604が誘電体層603上に堆積される。蛍光
物質605は、図には示されていないが、必要であれば
蛍光体層605の大きさがダイヤモンド層201の大き
さと一致するようシャドウマスクを用い、ITO層60
4の上に堆積される。さらに、5kV以上の電圧を印加
する場合には、500Åの厚さを持つアルミニウム層6
06を蛍光体層605の保護の目的で堆積する必要が生
じる。
【0013】誘電体層603は、誘電体402として上
述した誘電体材料の中の一つから構成されればよい。使
用されるITOは5〜20Ω/cmのシート抵抗をもつ
ことが望まれる。
【0014】グリッド401からアノード600までの
距離は,支柱601によって与えられる。ここで、支柱
601は支柱501と同様、セラミックスやガラス材料
から構成される。
【0015】図6に示されたランプは、伝導層101を
グラウンド(アース)し、電圧源601を利用しグリッ
ド401に直流、交流、もしくはパルスの電圧信号を加
えることによりダイヤモンド層201から電子を引き出
すことにより動作する。電子はダイヤモンド層210か
ら引き出され、グリッド401の開口部を抜け、蛍光体
層605へ加速され到達する。直流定電圧がITO60
4とグラウンド(アース)、あるいは蛍光体層605の
間に印加される。
【0016】グリッド401の開口部の大きさが、グリ
ッド401とカソード層201との距離と同程度である
と最も理想的な電子の放出が行われるということがシミ
ュレーションにより実証されている。パフォレーション
を持つシリコンや金属箔、あるいはいかなる伝導材料に
用いられるグリッド技術により、ここで使用するグリッ
ドは1〜1000ミクロンの開口穴を持つ。
【0017】アノード−カソード間の電圧は、5〜50
kV程度である。
【0018】図6に示されたような高輝度ランプは、た
とえ電子放出サイト密度が低くとも実現可能である。な
ぜならば、電子光学を考えると、カソード層201から
放出された電子ビームがグリッド401によって発散す
るためである。この結果、アノード600は一様な照度
をもつ。
【0019】図7に描かれているのはアノード600の
もう一つの具体化である。このようなもう一つのアノー
ドの具体化は、すでに引用しているU.S.特許申請シ
リアルナンバー08/699,119で開示されている
液晶ディスプレイ(LCD)にも流用することができ
る。(ここには示されていないが)カソード層201か
ら放出された電子は蛍光体層700に向かって飛び、黒
色マトリックスコーティング701の間に堆積された赤
色蛍光体711と緑色蛍光体712に衝突する。こらら
の赤・緑・青(示していない)の蛍光物質はそれぞれ固
有のフォトンを液晶サブピクセル701〜703に向け
放出する。このことについてはここではこれ以上触れな
いが、U.S.特許申請シリアルナンバー08/69
9,119において開示されているので,これを参照さ
れたい。
【0020】図8は本発明で開示したフィールドエミッ
ションランプに使用することができる、アノードのさら
なるもう一つの具体化を示している。描かれているのは
アノードアセンブリーの一部で、一つのサブピクセル8
1が蛍光物質82により生成されたフォトンによって発
光している様子である。蛍光体82から放出された光
(フォトン)はITO83と基板84によってすべての
方向に分散され、フォーカスレンズ86・87の別々も
しくは組み合わせによってサブピクセル81にフォーカ
スされる。蛍光物質82は黒色マトリックス部分である
88・89の間に存在することに注意されたい。
【0021】図10は平面ディスプレイ、ビルボード、
あるいは他のマトリックス駆動ディスプレーを含むよう
な本発明で使用する際のランプの配置の模式的な図であ
る。個々のランプ1001〜1004は、アノード、カ
ソード、グリッドを持つ、図6に示したランプに組み込
まれても差し支えない。図10においてAはアノード、
Cはカソード、Gはグリッドを表している。
【0022】それぞれのアノードは10キロボルトの電
源につながれており、ランプのグリッド1001と10
04はドライバー1011によって駆動され、ランプの
グリッド1002と1005はドライバー1007によ
って駆動され、ランプのグリッド1003と1006は
ドライバー1008によって駆動される。ランプのカソ
ード1001〜1003はドライバ1009で駆動さ
れ、ランプのカソード1004〜1006はドライバ1
010によって駆動されている。 ランプ1001のよ
うなある特定のランプをオンする場合には、正のパルス
がドライバ1011からランプのグリッド1001に伝
わり、一方でこれに対応した負のパルスがドライバ10
09からランプのカソード1001に伝達される。この
ため、電子がランプのカソード1001からアノードへ
放出される。図10の下の部分は、ある特定のランプあ
るいはピクセルから選んで画像を作り出すために、この
ようなパルスが、どのようなタイミングで動作すればよ
いかを示している。
【0023】本発明の実現するために必要なハードウェ
ア環境の描写、すなわちデータプロセッシングシステム
913の典型的ハードウェア構成が描かれており、一般
的なマクロプロセッサーのような中央処理ユニット(C
PU)910、いくつかの他の機器がシステムバス91
2を介して相互につながれている様子が図9に示されて
いる。システム913にはランダムアクセスメモリー
(RAM)914、リードオンリーメモリー(ROM)
916、ディスクユニット920やテープユニット94
0をバス912に接続するためのインプット/アウトプ
ット(I/O)アダプタ918、キーボード924やマ
ウス926やタッチスタリーン装置のような他のユーザ
ーインタフェース装置をバス912に接続するためのイ
ンターフェースアダプタ922、接続システム913を
データプロセッシングネットワークへ接続するためのコ
ミュニケーションアダプタ934や接続バスとディスプ
レー装置928を接続するためのディスプレーアダプタ
936が含まれている。
【0024】ディスプレイ938は図6に示したランプ
を、映像ディスプレイ用に具体化したものである。ディ
スプレー938は、平面ディスプレイあるいはビルボー
ドデバイスであってもかまわない。図9に示したデータ
プロセッシングシステムはディスプレイテクノロジーに
も利用でき、それに関しては以下の図11−22(マト
リクス駆動ディスプレイパネルの構造とその製造法)に
おいて述べる。
【0025】図11において基板1101は伝導性(金
属など)薄膜1102に覆われており、1102はスパ
ッタリングや蒸着のような良く知られた技術により堆積
されたものである。セラミックやガラスなどから成る基
板の厚さは1〜5mmで薄膜の厚さは0.5〜1.5ミ
クロンである。
【0026】図12は、フォトレジスト1201を金属
薄膜1102の上にスピンコートさせたものである。図
13はマスク(示していないが)を用い、フォトレジス
トを平行なストライプ上にパターニングしたものであ
る。次に図14は、形成したストライプの間の金属層1
101をエッチングする際の、エッチング行程を示した
ものである。図15においては、フォトレジスト120
1が除去され、金属ストライプ1102のみが残ってい
る様子を示している。ここでこの金属ストライプの幅は
約100ミクロン、それぞれの金属ストライプの間隔が
10〜20ミクロンである。
【0027】カソードストライプ1102にダイヤモン
ド粒子を選択に堆積させていく過程を図16に示す。基
板1101と金属線1102からなるカソードをAI
(NO3)3、Ma(NO3)2、La(NO3)3な
どの電解質溶液で満たした1601の中に入れた有機ア
ルコール溶液1602の中に入れる。アノード1603
にはニッケル、ステンレス、プラチナなどの物質を用い
ることができる。ダイヤモンド粒子の大きさはナノ単位
で、溶液1602に放出される。電源1605と電圧計
1604によって負の電圧をアノードにかけるとダイヤ
モンド粒子が1102の金属線に堆積し,以降のダイヤ
モンドの成長の核となる。
【0028】この過程の結果を図17に示す。ここでナ
ノサイズのダイヤモンド粒子1701が金属線1102
上に堆積している。
【0029】次に、図17に描かれたカソード構造を真
空装置に入れ、すでに良く知られているダイヤモンドの
気相成長(CVD)を行う。ダイヤモンド核成長プロセ
スは、当初ダイヤモンド粒子1701上で起こり、やが
て連続したダイヤモンド層1801を形成する(図1
8)。このプロセスの結果,点線によって囲まれた部分
は金属線1102上のダイヤモンド層の部分よりもはる
かに高い抵抗値を示す。これによって金属線1102間
のクロストークを減少もしくはなくすことができる。
【0030】図20はグリッド2000が典型的な半導
体製造に用いる方法によってカソードから独立して製造
される様子を示している。良く知られている方法により
パーフォレーションを持つシリコン基板2003に、自
然酸化物あるいは他の種類の誘電体2002をどのよう
な方法でも構わないので堆積させる。次に伝導層200
1を(自然酸化物あるいは他の種類の誘電体2002)
層2002上に堆積させる。さらに,シリコン層200
3の下部にもう一つの誘電体2004を堆積させる。一
般的に,パーフォレーション2005の幅は大体そのパ
ーフォレーションの高さに等しい。
【0031】図22はマトリクス駆動ディスプレイ22
01の図であり、ここで上述のアノード600はグリッ
ド2000と上述の図18のカソードとに機械的にくっ
ついている。高さのパラメータh(グリッド2000と
ダイヤモンド1801の絶縁体)が0以上の正の値であ
ることに注意されたい。ディスプレイ2201は上述の
図6と同様な方法によって作られている。
【0032】グリッド2000はグリッド2100(図
21)と交換可能で,追加的な層2101と2102が
つけ加えられたことを除けば、はぼ同等である。層21
01は追加された金属層からなり、一方層2102は誘
電体からなる。グリッド2100は図22のカソードが
アノードとつながれており、ディスプレー2201に対
して四極構造を与える。
【0033】この本発明とその利点について詳細に述べ
てきたが、付加した請求項で示した本発明の精神と見通
しから離れることなく置き換えや代替えなど様々な変更
がなされることは、容易に考えられる。
【図面の簡単な説明】
本発明とその利点のさらなる完全な理解のために、対応
する図とともに以下の説明を参照されたい。
【図1】伝導層でコーティングされた基板
【図2】伝導層上へのダイヤモンド層の堆積
【図3】上から見た本発明に一致するランプの陰極構造
【図4】グリッド
【図5】本発明に一致するグリッドと陰極の組立
【図6】本発明に一致する配置のランプ
【図7】本発明に一致する代替え的陽極の具体化
【図8】本発明に一致する他の代替え的陽極の具体化
【図9】本発明に一致する配置のデータプロセッシング
システム
【図10】ランプを形成するマトリックスディスプレー
【図11−15】基板上に陰極ストライプを作る過程
【図16】陰極ストライプ上への選択的ダイモンド粒子
堆積の電着的過程
【図17】図16の過程後のダイヤモンド粒子が堆積さ
れた陰極ストライプ
【図18】陰極ストライプ上へのダイヤモンド薄膜と図
17のダイヤモンド粒子の堆積
【図19】図22のディスプレーの中での特定のピクセ
ルへの接続
【図20】三極ディスプレーの中に利用されるグリッド
【図21】四極ディスプレーの中で利用されるグリッド
【図22】本発明に一致する三極ディスプレー
【図23】グリッド構造を通るパーフォレーション
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年10月26日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 カソード・アセンブリー
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【関連申請の相互参照】U.S.特許申請シリアルナン
バー12179−P058US‘A DISPLAY’
U.S.特許申請シリアルナンバー08/706,07
7‘HIGH INTENSITY LAMP’U.
S.特許申請シリアルナンバー86/699,119
‘BACKLIGHTS FOR COLOR LIQ
UID CRYSTAL DISPLAYS’
【0002】
【発明の属する技術分野】本発明は電子放出装置、特に
電子放出カソード・アセンブリーに関連している。
【0003】
【背景およびは発明が解決しようとしている課題】ナノ
結晶ダイヤモンド細粒と、sp2とsp3軌道の混合か
らなるインターグレインを含むある種のダイヤモンド薄
膜は、パターニング、エッチング、フォトリソグラフィ
ーなどの標準的マイクロエレクトロニクスプロセスを用
いたダイヤモンド薄膜を含む機構過程を経た後におい
て、電子放出に乏しい、または、全く電子を放出しない
ということは発見されている。望ましいランプやディス
プレーのピクセル構造の実現のために、ランプや平面デ
ィスプレーの中に、電子放出用としてダイヤモンド薄膜
を利用する先の技術は、そのようなマイクロエレクトロ
ニクスプロセスを必要としている。その結果、このよう
なダイヤモンド薄膜上のマイクロエレクトロニクスプロ
セスの利用を必要としない機構の制作方法とその機構
が、求められている。
【0004】
【課題を解決するための手段】本発明は、基板上の電気
伝導ストライプに堆積したダイヤモンド薄膜を持つカソ
ード・アセンブリーによって前述の要求に答えてゆくも
ので、ダイヤモンドフィルムはマイクロエレクトロニク
スの行程を経ずにすむ、という利点がある。ダイヤモン
ドは一般的な方法によって堆積する。ダイヤモンド薄膜
はCVDダイヤモンドもしくはsp2とsp3の混合構
造を持ったアモルファスダイヤモンドからなり、電気伝
導性基板上に堆積させたものである。後述の詳細の項を
理解しやすくする為に技術面における利点を述べたが、
さらに付け加えるべき特徴・利点は以下に述べる。
【0005】
【発明の実施形態】本発明を最初によく理解する為に、
素材や大きさなどいくつかの点を述べていく。しかし、
本発明の技術は、このような詳細の無い状態で得られた
ことは明らかになるであろう。そうでなければ、この本
発明を不必要に細かく、不明瞭にしないため、よく知ら
れた回路をブロックダイアグラムのかたちにしている。
詳細は、この本発明の全体の理解を得るためには必要で
はなく、またそれは、関連技術の個人の技量によるもの
であるので、多くの部分では、時間考査に関する詳細な
どはかなり省略されている。
【0006】図に関して、一つ一つの要素が必ずしも同
じ縮尺で描かれているわけではなく、また、いくつかの
図に共通するものに関しては、おなじ番号をつけること
で対応を示している。
【0007】図1においては、スパッタリング、蒸着、
気相成長などの、一般的なプロセスにより堆積された伝
導性物質(金属など)の層101を持つ、基板100が
描かれている。基板はガラスやセラミックス(フォース
テライトあるいはアルミナ)などの絶縁体物質からな
る。101の伝導性物質は、Ti TiW,Cr、M
o、Wもしくはこれらのあるいは他の伝導薄膜の多層膜
よりなる。
【0008】次に図2については,201はダイヤモン
ドの連続膜で、よく知られたいずれかの方法を利用し
て、基板上に置かれたシャドウマスク202を通して伝
導層101上に堆積される。201のダイヤモンド薄膜
は、ナノクリスタルもしくはマイクロクリスタルから成
り、sp2とsp3のいずれの構造でも構わない。さら
に、ダイヤモンドフィルムに関して知りたければU.
S.Patent No.5,548,185,U.
S.Patent Application Seri
al No.08/485,954を参照されたい。
【0009】図4には、金属などの伝導性物質、あるい
は伝導層101として列挙した物質からなるグリッド4
01が描かれている。一般的に知られた方法によってグ
リッド401の交差点を誘電体402で覆う。誘電体あ
るいは絶縁体としてはSiOx、SixNg、シリコン
酸化窒化物、もしくは酸化金属を用いる。この堆積過程
において、シャドウマスクを使用しても差し支えない。
【0010】図5は格子とカソード部分の断面構造が示
されている。ここで、どのようにしてグリッド401が
支柱501によって保持されているかが合わせて示され
ている。支柱501はセラミックスやガラスなどの材質
を用い、機械的に伝導層101に付着している。同様に
グリッド401は機械的に支柱501に接している。図
3は基板100とカソード(ダイヤモンド)層に対して
支柱501がどのように配置されるかを示す。
【0011】図6は本発明に対応したランプの形状の断
面図が描かれている。図6で、アノード600は図5に
描かれた構造と組み合わされる。
【0012】アノード600は、いくつかの良く知られ
たアノード構造の一つから構成されればよい。例とし
て、アノード600はガラス基板602とその上に堆積
された誘電体603を含む。インジウム.錫酸化物(I
TO)層604が誘電体層603上に堆積される。蛍光
物質605は、図には示されていないが、必要であれば
蛍光体層605の大きさがダイヤモンド層201の大き
さと一致するようシャドウマスクを用い、ITO層60
4の上に堆積される。さらに、5kV以上の電圧を印加
する場合には、500Åの厚さを持つアルミニウム層6
06を蛍光体層605の保護の目的で堆積する必要が生
じる。
【0013】誘電体層603は、誘電体402として上
述した誘電体材料の中の一つから構成されればよい。使
用されるITOは5〜20Ω/cmのシート抵抗をもつ
ことが望まれる。
【0014】グリッド401からアノード600までの
距離は,支柱601によって与えられる。ここで、支柱
601は支柱501と同様、セラミックスやガラス材料
から構成される。
【0015】図6に示されたランプは、伝導層101を
グラウンド(アース)し、電圧源601を利用しグリッ
ド401に直流、交流、もしくはパルスの電圧信号を加
えることによりダイヤモンド層201から電子を引き出
すことにより動作する。電子はダイヤモンド層210か
ら引き出され、グリッド401の開口部を抜け、蛍光体
層605へ加速され到達する。直流定電圧がITO60
4とグラウンド(アース)、あるいは蛍光体層605の
間に印加される。
【0016】グリッド401の開口部の大きさが、グリ
ッド401とカソード層201との距離と同程度である
と最も理想的な電子の放出が行われるということがシミ
ュレーションにより実証されている。パフォレーション
を持つシリコンや金属箔、あるいはいかなる伝導材料に
用いられるグリッド技術により、ここで使用するグリッ
ドは1〜1000ミクロンの開口穴を持つ。
【0017】アノード−カソード間の電圧は、5〜50
kV程度である。
【0018】図6に示されたような高輝度ランプは、た
とえ電子放出サイト密度が低くとも実現可能である。な
ぜならば、電子光学を考えると、カソード層201から
放出された電子ビームがグリッド401によって発散す
るためである。この結果、アノード600は一様な照度
をもつ。
【0019】図7に描かれているのはアノード600の
もう一つの具体化である。このようなもう一つのアノー
ドの具体化は、すでに引用しているU.S.特許申請シ
リアルナンバー08/699,119で開示されている
液晶ディスプレイ(LCD)にも流用することができ
る。(ここには示されていないが)カソード層201か
ら放出された電子は蛍光体層700に向かって飛び、黒
色マトリックスコーティング701の間に堆積された赤
色蛍光体711と緑色蛍光体712に衝突する。こらら
の赤・緑・青(示していない)の蛍光物質はそれぞれ固
有のフォトンを液晶サブピクセル701〜703に向け
放出する。 このことについてはここではこれ以上触れ
ないが、U.S.特許申請シリアルナンバー08/69
9,119において開示されているので,これを参照さ
れたい。
【0020】図8は本発明で開示したフィールドエミッ
ションランプに使用することができる、アノードのさら
なるもう一つの具体化を示している。描かれているのは
アノードアセンブリーの一部で、一つのサブピクセル8
1が蛍光物質82により生成されたフォトンによって発
光している様子である。蛍光体82から放出された光
(フォトン)はITO83と基板84によってすべての
方向に分散され、フォーカスレンズ86・87の別々も
しくは組み合わせによってサブピクセル81にフォーカ
スされる。蛍光物質82は黒色マトリックス部分である
88・89の間に存在することに注意されたい。
【0021】図10は平面ディスプレイ、ビルボード、
あるいは他のマトリックス駆動ディスプレーを含むよう
な本発明で使用する際のランプの配置の模式的な図であ
る。個々のランプ1001〜1004は、アノード、カ
ソード、グリッドを持つ、図6に示したランプに組み込
まれても差し支えない。図10においてAはアノード、
Cはカソード、Gはグリッドを表している。
【0022】それぞれのアノードは10キロボルトの電
源につながれており、ランプのグリッド1001と10
04はドライバー1011によって駆動され、ランプの
グリッド1002と1005はドライバー1007によ
って駆動され、ランプのグリッド1003と1006は
ドライバー1008によって駆動される。ランプのカソ
ード1001〜1003はドライバ1009で駆動さ
れ、ランプのカソード1004〜1006はドライバ1
010によって駆動されている。 ランプ1001のよ
うなある特定のランプをオンする場合には、正のパルス
がドライバ1011からランプのグリッド1001に伝
わり、一方でこれに対応した負のパルスがドライバ10
09からランプのカソード1001に伝達される。この
ため、電子がランプのカソード1001からアノードへ
放出される。図10の下の部分は、ある特定のランプあ
るいはピクセルから選んで画像を作り出すために、この
ようなパルスが、どのようなタイミングで動作すればよ
いかを示している。
【0023】本発明の実現するために必要なハードウェ
ア環境の描写、すなわちデータプロセッシングシステム
913の典型的ハードウェア構成が描かれており、一般
的なマクロプロセッサーのような中央処理ユニット(C
PU)910、いくつかの他の機器がシステムバス91
2を介して相互につながれている様子が図9に示されて
いる。システム913にはランダムアクセスメモリー
(RAM)914、リードオンリーメモリー(ROM)
916、ディスクユニット920やテープユニット94
0をバス912に接続するためのインプット/アウトプ
ット(I/O)アダプタ918、キーボード924やマ
ウス926やタッチスクリーン装置のような他のユーザ
ーインタフェース装置をバス912に接続するためのイ
ンターフェースアダプタ922、接続システム913を
データプロセッシングネットワークへ接続するためのコ
ミュニケーションアダプタ934や接続バスとディスプ
レー装置928を接続するためのディスプレーアダプタ
936が含まれている。
【0024】ディスプレイ938は図6に示したランプ
を、映像ディスプレイ用に具体化したものである。ディ
スプレー938は、平面ディスプレイあるいはビルボー
ドデバイスであってもかまわない。図9に示したデータ
プロセッシングシステムはディスプレイテクノロジーに
も利用でき、それに関しては以下の図11−22(マト
リクス駆動ディスプレイパネルの構造とその製造法)に
おいて述べる。
【0025】図11において基板1101は伝導性(金
属など)薄膜1102に覆われており、1102はスパ
ッタリングや蒸着のような良く知られた技術により堆積
されたものである。セラミックやガラスなどから成る基
板の厚さは1〜5mmで薄膜の厚さは0.5〜1.5ミ
クロンである。
【0026】図12は、フォトレジスト1201を金属
薄膜1102の上にスピンコートさせたものである。図
13はマスク(示していないが)を用い、フォトレジス
トを平行なストライプ上にパターニングしたものであ
る。次に図14は、形成したストライプの間の金属層1
101をエッチングする際の、エッチング行程を示した
ものである。図15においては、フォトレジスト120
1が除去され、金属ストライプ1102のみが残ってい
る様子を示している。ここでこの金属ストライプの幅は
約100ミクロン、それぞれの金属ストライプの間隔が
10〜20ミクロンである。
【0027】カソードストライプ1102にダイヤモン
ド粒子を選択に堆積させていく過程を図16に示す。基
板1101と金属線1102からなるカソードをAl
(NO3)3、Ma(NO3)2、La(NO3)3な
どの電解質溶液で満たした1601の中に入れた有機ア
ルコール溶液1602の中に入れる。アノード1603
にはニッケル、ステンレス、プラチナなどの物質を用い
ることができる。ダイヤモンド粒子の大きさはナノ単位
で、溶液1602に放出される。電源1605と電圧計
1604によって負の電圧をアノードにかけるとダイヤ
モンド粒子が1102の金属線に堆積し,以降のダイヤ
モンドの成長の核となる。
【0028】この過程の結果を図17に示す。ここでナ
ノサイズのダイヤモンド粒子1701が金属線1102
上に堆積している。
【0029】次に、図17に描かれたカソード構造を真
空装置に入れ、すでに良く知られているダイヤモンドの
気相成長(CVD)を行う。ダイヤモンド核成長プロセ
スは、当初ダイヤモンド粒子1701上で起こり、やが
て連続したダイヤモンド層1801を形成する(図1
8)。このプロセスの結果,点線によって囲まれた部分
は金属線1102上のダイヤモンド層の部分よりもはる
かに高い抵抗値を示す。これによって金属線1102間
のクロストークを減少もしくはなくすことができる。
【0030】図20はグリッド2000が典型的な半導
体製造に用いる方法によってカソードから独立して製造
される様子を示している。良く知られている方法により
パーフォレーションを持つシリコン基板2003に、自
然酸化物あるいは他の種類の誘電体2002をどのよう
な方法でも構わないので堆積させる。次に伝導層200
1を(自然酸化物あるいは他の種類の誘電体2002)
層2002上に堆積させる。 さらに,シリコン層20
03の下部にもう一つの誘電体2004を堆積させる。
一般的に,パーフォレーション2005の幅は大体その
パーフォレーションの高さに等しい。
【0031】図22はマトリクス駆動ディスプレイ22
01の図であり、ここで上述のアノード600はグリッ
ド2000と上述の図18のカソードとに機械的にくっ
ついている。高さのパラメータh(グリッド2000と
ダイヤモンド1801の絶縁体)が0以上の正の値であ
ることに注意されたい。ディスプレイ2201は上述の
図6と同様な方法によって作られている。
【0032】グリッド2000はグリッド2100(図
21)と交換可能で,追加的な層2101と2102が
つけ加えられたことを除けば、はぼ同等である。層21
01は追加された金属層からなり、一方層2102は誘
電体からなる。グリッド2100は図22のカソードが
アノードとつながれており、ディスプレー2201に対
して四極構造を与える。
【0033】この本発明とその利点について詳細に述べ
てきたが、付加した請求項で示した本発明の精神と見通
しから離れることなく置き換えや代替えなど様々な変更
がなされることは、容易に考えられる。
【図面の簡単な説明】 本発明とその利点のさらなる完全な理解のために、対応
する図とともに以下の説明を参照されたい。
【図1】伝導層でコーティングされた基板
【図2】伝導層上へのダイヤモンド層の堆積
【図3】上から見た本発明に一致するランプの陰極構造
【図4】グリッド
【図5】本発明に一致するグリッドと陰極の組立
【図6】本発明に一致する配置のランプ
【図7】本発明に一致する代替え的陽極の具体化
【図8】本発明に一致する他の代替え的陽極の具体化
【図9】本発明に一致する配置のデータプロセッシング
システム
【図10】ランプを形成するマトリックスディスプレー
【図11−15】基板上に陰極ストライプを作る過程
【図16】陰極ストライプ上への選択的ダイモンド粒子
堆積の電着的過程
【図17】図16の過程後のダイヤモンド粒子が堆積さ
れた陰極ストライプ
【図18】陰極ストライプ上へのダイヤモンド薄膜と図
17のダイヤモンド粒子の堆積
【図19】図22のディスプレーの中での特定のピクセ
ルへの接続
【図20】三極ディスプレーの中に利用されるグリッド
【図21】四極ディスプレーの中で利用されるグリッド
【図22】本発明に一致する三極ディスプレー
【図23】グリッド構造を通るパーフォレーション
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリスト ボズコフ アメリカ合衆国 オレゴン州 ヒルズボロ 市 ノースウェスト 185番通り 2375− 401 (72)発明者 リチャード フィンク アメリカ合衆国 テキサス州 オースティ ン市 ホークスヘッド 3909 (72)発明者 ナリン クマール アメリカ合衆国 テキサス州 オースティ ン市 バッキンガムロード 11812 (72)発明者 アレクセイ ティクホンスキー アメリカ合衆国 テキサス州 オースティ ン市 メルローズコーブ 6205−D (72)発明者 ツヴィ ヤニヴ アメリカ合衆国 テキサス州 オースティ ン市 ロングコート 5810

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 以下の物からなる陰極部品: 基板 基板に被覆した複数の電気伝導ストライプ 電気伝導ストライプとその間に露出させた基板に被覆し
    た ダイヤモンド層
  2. 【請求項2】ダイヤモンド層がCVDダイヤモンドであ
    るような請求項1で述べた陰極部品。
  3. 【請求項3】ダイヤモンド層がアモルフィックダイヤモ
    ンドであるような請求項1で述べた陰極部品。
  4. 【請求項4】 以下のような作製手順: 基板 基板に複数の電気伝導ストライプの被覆 電気伝導ストライプとその間に露出させた基板上へのダ
    イヤモンドの堆積
  5. 【請求項5】ダイヤモンド層がCVDダイヤモンドであ
    るような請求項4で述べた作製手順。
  6. 【請求項6】ダイヤモンド層がアモルフィックダイヤモ
    ンドであるような請求項4で述べた作製手順。
  7. 【請求項7】以下のような形成過程を含んだ請求項4で
    述べた作製手順: 基板に電気伝導性の物質の堆積 電気伝導性物質層上への絶縁体のコーティング 絶縁体を平行線状にするためのパターニング 絶縁体に合わせてた電気伝導ストライプのエッチング絶
    縁体の除去
  8. 【請求項8】以下のような堆積過程を含むような請求項
    7で述べた作製手順: 有機溶媒と電解質溶液を入れた容器への基板と複数の電
    気伝導ストライプをもつアセンブリーの浸透 容器内へのアノードの配置 ダイヤモンド粒子が溶液に放出される アセンブリーとアノードの間に電圧をかけることによる
    ダイ ヤモンド粒子の電気伝導ストライプへの堆積 アセンブリーの容器からの取り出し ダイヤモンドの陰極部品上への形成過程
  9. 【請求項9】 ダイヤモンド堆積プロセスの結果は、複
    数の電気伝導ストライプ上のダイヤモンド微粒子にダイ
    ヤモンドの初期核成長を行う行程であり、そのため複数
    の電気伝導ストライプ間のダイヤモンド層は複数の電気
    伝導ストライプ上のダイヤモンド層に比べ、高い抵抗値
    を示すような、請求項8で述べた作製手順。
  10. 【請求項10】以下のような堆積過程を含むような請求
    項1で述べた作製手順: 基板と複数の電気伝達ストライプをもつアセンブリーの
    有機アルコールと電解質溶液内への浸透;容器内へのア
    ノードの配置;ダイヤモンド粒子の溶液中への拡散;ア
    センブリーとアノードの間に電圧をかけることによるダ
    イヤモンド粒子の電気伝導ストライプへの堆積;アセン
    ブリーの容器からの取り出し;ダイヤモンドの陰極部品
    上への形成過程
  11. 【請求項11】ダイヤモンド堆積プロセスの結果は、複
    数の電気伝導ストライプ上のダイヤモンド微粒子にダイ
    ヤモンドの初期核成長を行う行程であり、そのため複数
    の電気伝導ストライプ間のダイヤモンド層は複数の電気
    伝導ストライプ上のダイヤモンド層に比べ、高い抵抗値
    を示すような、請求項10で述べた作製手順。本発明
    は、アメリカ合衆国特許申請シリアルナンバー60/0
    29,922(1996/11/1)に関連している。
JP27926298A 1997-08-26 1998-08-26 カソード・アセンブリー Pending JPH11154457A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/920,011 1997-08-26
US08/920,011 US5947783A (en) 1996-11-01 1997-08-26 Method of forming a cathode assembly comprising a diamond layer

Publications (1)

Publication Number Publication Date
JPH11154457A true JPH11154457A (ja) 1999-06-08

Family

ID=25443013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27926298A Pending JPH11154457A (ja) 1997-08-26 1998-08-26 カソード・アセンブリー

Country Status (1)

Country Link
JP (1) JPH11154457A (ja)

Similar Documents

Publication Publication Date Title
US6359383B1 (en) Field emission display device equipped with nanotube emitters and method for fabricating
US6811457B2 (en) Cathode plate of a carbon nano tube field emission display and its fabrication method
US7462979B2 (en) Cold cathode field emission display
US6803708B2 (en) Barrier metal layer for a carbon nanotube flat panel display
TW295673B (ja)
US5763997A (en) Field emission display device
CN1133464A (zh) 条状导体附近成簇的场致发射微尖
US6387600B1 (en) Protective layer during lithography and etch
KR100343222B1 (ko) 전계방출표시소자의제조방법
US5670296A (en) Method of manufacturing a high efficiency field emission display
US7382090B2 (en) Field emission device and field emission display using the same
US5947783A (en) Method of forming a cathode assembly comprising a diamond layer
US5973452A (en) Display
US5679043A (en) Method of making a field emitter
EP1492147A1 (en) Method for patterning thick-film paste material layer, method for manufacturing cold-cathode field electron emission device, and method for manufacturing cold-cathode field electron emission display
US20060028111A1 (en) Field emission device and field emission display using the same
JPH11154457A (ja) カソード・アセンブリー
US8013512B1 (en) Flat panel display incorporating a control frame
JPH11176317A (ja) ディスプレイ
JP2003517698A (ja) 電子放出デバイス製造中のspindtタイプカソードの保護方法
JP3526344B2 (ja) 電界電子放出素子、この電界電子放出素子を用いた電子放出源および平面ディスプレイ装置、電界電子放出素子の製造方法
US7786663B2 (en) Flat panel display having a control frame pedestal and method of making same
US8587197B2 (en) Microplasma current switch
JP3348450B2 (ja) 表示装置の製造方法
JPH10510067A (ja) フラットディスプレイのチャネルプレート及びこのプレートの製造方法