JPH11154668A - 高アスペクト比を有する構造の製造方法 - Google Patents

高アスペクト比を有する構造の製造方法

Info

Publication number
JPH11154668A
JPH11154668A JP10249255A JP24925598A JPH11154668A JP H11154668 A JPH11154668 A JP H11154668A JP 10249255 A JP10249255 A JP 10249255A JP 24925598 A JP24925598 A JP 24925598A JP H11154668 A JPH11154668 A JP H11154668A
Authority
JP
Japan
Prior art keywords
layer
aspect ratio
high aspect
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10249255A
Other languages
English (en)
Inventor
Volker Weinrich
ワインリッヒ フォルカー
Manfred Dr Engelhardt
エンゲルハルト マンフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH11154668A publication Critical patent/JPH11154668A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4083—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by their behaviours during the lithography processes, e.g. soluble masks or redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 特に常誘電体又は強誘電体並びに新しい電極
材から成る高いアスペクト比を有する構造を極めて僅か
な処理工程及び唯一のマスクを使用して比較的簡単かつ
迅速に製造する方法並びにこの高いアスペクト比を有す
る構造を提供する。 【解決手段】 形成すべき構造の材料を層３の形で用意
し、この層上にマスク５を施し、層３をマスクを使用し
て層の材料の再堆積物６をマスク５の側壁に形成するよ
うに乾式エッチングし、マスクを除去した後極めて高く
（≧１μm ）かつ薄い（≦５０ｎｍ）高アスペクト比の
構造６をそのまま残す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高いアスペクト比
を有する構造を製造するための方法並びにその高いアス
ペクト比を有する構造に関する。
【０００２】
【従来の技術】過去２５年間ＤＲＡＭメモリチップのメ
モリ密度は１つの世代から次の世代へとその都度４倍増
してきている。しかし初期のメモリセルの基本デザイン
並びにメモリセルの製造に使用された材料は殆ど変化し
ていない。ＤＲＡＭメモリセルはトランジスタと２５年
前と同様に情報を表示するために必要な電荷を貯えるコ
ンデンサとから成っている。その際メモリセルのコンデ
ンサはドープされたシリコンもしくはポリシリコンから
成る電極及び電極間に配置される二酸化シリコン及び／
又は窒化シリコンから成る誘電層を有する。
【０００３】コンデンサに貯えられた電荷を再生可能に
読出すことができるように、コンデンサの容量は少なく
とも約３０ｆＦの値を有しているべきである。同時にコ
ンデンサの横方向の寸法は上述のメモリ密度を高めるこ
とができるように絶えず縮小される必要があったし、更
に縮小されなければならない。メモリセルのコンデンサ
に対するこの相反する要件は、コンデンサの横方向の寸
法が小さくなるのもかかわらず十分なコンデンサ面を備
え得るために、益々コンデンサを複雑に（“トレンチコ
ンデンサ”、“スタックコンデンサ”、“クラウン（王
冠）型コンデンサ”）構造化することになってきたし、
今後も同様である。しかしそのためコンデンサの製造は
益々労力を要し、従って高価なものになる。
【０００４】コンデンサに十分な容量を保証するための
別の方法は、コンデンサ電極間に別の材料を使用するこ
とにある。従って最近では従来の酸化シリコン／窒化シ
リコンの代わりに新しい材料、特に常誘電体及び強誘電
体がメモリセルのコンデンサ電極間に使用される。これ
らの新しい材料は従来の酸化シリコン／窒化シリコンの
相対誘電率（＜８）に比べて明らかに高い相対誘電率
（＞２０）を有している。従ってこれらの材料を使用す
ることによって同じ容量及び同じ横方向の寸法のメモリ
セルで、必要とされるコンデンサ面及び従って必要とさ
れるコンデンサの構造化の複雑性を明らかに低減するこ
とができる。例えばバリウムストロンチウムチタン酸塩
（ＢＳＴ、（Ｂａ、Ｓｒ）ＴｉＯ3 ）、鉛ジルコン酸塩
チタン酸塩（ＰＺＴ、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3 ）もしく
はランタンをドープされた鉛ジルコン酸塩チタン酸塩又
はストロンチウムビスマスタンタル酸塩（ＳＢＴ、Ｓｒ
Ｂｉ 2 Ｔａ2 Ｏ9 ）が使用される。
【０００５】残念なことにこれらの新しい常誘電体もし
くは強誘電体の使用も新しい電極材料の使用を制約す
る。これらの新しい常誘電体もしくは強誘電体は通常既
に存在する電極（底面電極）上に析出される。このプロ
セスは高温下に行われるので、通常コンデンサ電極を形
成する材料、例えばドープされたポリシリコンが容易に
酸化され、その導電特性を失い、これがメモリセルを故
障させることになろう。
【０００６】その良好な耐酸化性及び／又は導電性酸化
物の形成の故に４ｄ及び５ｄの遷移金属、特に白金金属
（Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ）及び特に白金
それ自体、並びにレニウムが電極材としてドープされた
シリコン／ポリシリコンに代わり得る有望な材料と見な
されている。
【０００７】新しい材料（例えば白金及びＢＳＴ）の初
期の使用時にはまだ単純に構造化された“スタック・コ
ンデンサ”に、必要な容量を提供するのに十分であった
としても、更なるＤＲＡＭ世代のメモリセルの進捗する
小型化により新しい材料から成るコンデンサは十分なコ
ンデンサ面を保証するために相応して複雑に構造化され
なければならない。僅かな横方向の寸法で同時に大表面
を形成することは、通常大きなアスペクト比（幅に対す
る高さの割合）を有する構造のみにより達成される。し
かしこの種の構造は新しい常誘電体もしくは強誘電体並
びに新しい電極材料では形成することができないか又は
労力をかけなければ形成することができないものであ
る。
【０００８】
【発明が解決しようとする課題】従って本発明の課題
は、特に上述の材料から成る高いアスペクト比を有する
構造を製造する方法並びに構造を高いアスペクト比にす
ることにある。
【０００９】
【課題を解決するための手段】この課題は請求項１に記
載の高いアスペクト比を有する構造の製造方法並びに請
求項１５に記載の高いアスペクト比を有する構造により
解決される。本発明の他の有利な実施形態、実施態様及
び特徴は従属請求項及び添付の図面から明らかにされ
る。
【００１０】本発明によれば高いアスペクト比を有する
構造は以下の工程、即ち形成すべき構造の材料を層の形
で用意し、この層上にマスクを施し、層をマスクの使用
下に乾式エッチングし、それにより層の材料の再堆積物
をマスクの側壁に形成し、マスクを除去して高いアスペ
クト比を有する構造をそのまま残す工程を有する方法に
より製造される。
【００１１】本発明方法により極めて高く（≧１μm ）
かつ薄い（≦５０ｎｍ）構造を極めて僅かな処理工程と
唯１回のマスク法により比較的簡単かつ迅速に形成する
ことが可能となる。このように大きなアスペクト比を有
する構造は、特に構造が導電材料から成っている場合に
は従来不可能であったしまた多大な労力をかけなければ
形成することはできなかった。
【００１２】層の乾式エッチングにはプラズマエッチン
グ法を使用すると有利である。更に層の乾式エッチング
中に形成すべき構造の材料と揮発性化合物を形成しない
ガス又はガス混合物、有利には希ガスを用いると有利で
ある。
【００１３】層の乾式エッチングには一連の方法を使用
することができる。層の乾式エッチングに反応性イオン
エッチング（ＲＩＥ＝Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔ
ｃｈｉｎｇ）、磁界を利用した反応性イオンエッチング
（ＭＥＲＩＥ＝Ｍａｇｎｅｔｉｃａｌｌｙ Ｅｎｈａｎ
ｃｅｄ ＲＩＥ）、ＥＣＲ−エッチング（ＥＣＲ＝Ｅｌ
ｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ）又は誘導結合プラズマエッチング法（ＩＣＰ、ＴＣ
Ｐ）を使用すると有利である。
【００１４】更に構造のアスペクト比が２以上、有利に
は１０以上、特に２０以上であると有利である。
【００１５】構造それ自体を安定化構造として形成する
と有利である。特に構造を閉鎖構造として、例えば閉リ
ングとして形成すると有利である。
【００１６】本発明方法は多数の材料で実施することが
できる。しかし層が金属、特に銅、鉄、コバルト、ニッ
ケル、４ｄ又は５ｄの遷移金属、特に白金金属を含んで
いると有利である。更に層が白金、金、銀、イリジウ
ム、パラジウム、ルテニウム、レニウム又はそれらの酸
化物を含んでいると有利である。
【００１７】更に構造上に少なくとももう１つの層を施
し、それにより再度高いアスペクト比を有する構造を形
成すると有利である。特にこの別の層が絶縁層であると
有利である。
【００１８】更にこの別の層が強誘電体材料、誘電体材
料、特に高い相対誘電率を有する誘電体材料、これらの
材料のペロブスカイト型構造又は前駆体を含んでいると
有利である。その際上記の材料の前駆体とは、適当な熱
処理（例えば焼き鈍し）により場合によっては酸素の供
給下に上記の材料に変換することのできる材料を意味す
るものとする。
【００１９】従ってこの別の層がストロンチウムビスマ
スタンタル酸塩（ＳＢＴ、ＳｒＢｉ 2 Ｔａ2 Ｏ9 ）、ス
トロンチウムビスマスニオブ酸塩タンタル酸塩（ＳＢＮ
Ｔ、ＳｒＢｉ2 Ｔａ2-x Ｎｂx Ｏ9 、ｘ＝０〜２）又は
その誘導体、鉛ジルコン酸塩チタン酸塩（ＰＺＴ、Ｐｂ
（Ｚｒ、Ｔｉ）Ｏ3 ）又はその誘導体又はバリウムスト
ロンチウムチタン酸塩（ＢＳＴ、Ｂａx Ｓｒ1-x ＴｉＯ
3 、ｘ＝０〜１）、鉛ランタンチタン酸塩（ＰＬＴ、
（Ｐｂ、Ｌａ）ＴｉＯ3 ）、鉛ランタンジルコン酸塩チ
タン酸塩（ＰＬＺＴ、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ
3 ）又はその誘導体を含んでいると有利である。
【００２０】更に形成すべき構造の材料を層の形で導電
層上に施すと有利である。こうして導電層を介して導電
性に互いに接続されている例えば２つの閉リングを形成
することができる。このことは比較的厚い導電層を形成
し、その際層の上方部分の材料が再堆積物を形成し、層
の下方部分の材料が再堆積物を導電性に接続する役目を
するケースも含んでいるものとする。
【００２１】
【発明の実施の形態】本発明を図面に基づき以下に詳述
する。
【００２２】シリコン基板１上に例えばＴｉＮ（窒化チ
タン）の障壁層２を施す。この障壁層２上に白金層３を
ＣＶＤ法又はスパッタリング法により析出する。白金層
３の白金は更に高いアスペクト比を有する形成すべき構
造の材料を形成する。その後更にレジスト層を施す。こ
のレジスト層は露光され、現像されてレジストマスク５
を形成する。レジストマスク５の代わりにいわゆる“ハ
ードマスク”、例えば“ＳｉＯ2 ハードマスク”を使用
することもできる。このようにして製造される構造が図
１に示されている。
【００２３】引続きレジストマスク５の使用下に白金層
３を乾式エッチングする。白金層３の構造化はいわゆる
プラズマを利用した異方性エッチング法で行われる。そ
の際白金層の白金と揮発性化合物を形成しないガス混合
物が使用される。この実施例では純粋なアルゴンガスが
使用された。
【００２４】ガスは交流電磁場で僅かな圧力で励起され
る。図５には使用された平行板反応器２０の原理的作動
方法が示されている。アルゴンガスは反応室２２のガス
取り入れ口２１を介して供給され、ガス排出口２９を介
して排出される。平行板反応器２０の下方板２４はキャ
パシタ２７を介して高周波電源２８と接続され、基板の
保持体としての役目をする。高周波の交流電界を平行板
反応器２０の上方及び下方板２３、２４に印加すること
によりガスはプラズマ２５に運ばれる。電子の移動度は
ガスの陽イオンのそれよりも大きいので上方及び下方板
２３、２４はプラズマ２５に対し負に帯電される。従っ
て両板２３、２４は正に帯電されたガスの陽イオンを強
く引き付ける作用をし、その結果両板はこのＡｒ+ イオ
ンにより永続的な衝突に曝される。その上ガス圧が低
く、典型的には０．１〜１０Ｐａに保持されているの
で、イオン相互間及び中性粒子に対する散乱はごく僅か
であり、イオンは平行板反応器２０の基板（図示せず）
上の下方板２４上に支持されている白金層３の表面にほ
ぼ垂直に衝突する。これによりその下にあるエッチング
すべき白金層３上に良好なマスク（図示せず）の写像を
可能にする。
【００２５】白金層３のエッチングは衝突するＡｒ+ イ
オンのインパルス及び運動エネルギーにより引き起こさ
れる。更に白金層３の白金とＡｒ+ イオンとの間には化
学反応は起こらない。従ってマスク５の側壁にスパッタ
リングされた白金の再堆積物６（図２）が生じる。この
再堆積物６はレジストマスク５の高さに関連して大きな
高さ( ≧１μm ）を有し、しかも同時に極めて薄い（≦
５０ｎｍ）のものである。
【００２６】引続き障壁層２を更なる異方性乾式エッチ
ングにより構造化し、レジストマスク５を灰化工程によ
り除去する。レジストマスクの代わりに“ＳｉＯ2 ハー
ドマスク”が使用された場合、このマスクは更なるエッ
チング、いわゆる“ＨＦ−Ｄｉｐ”（ＨＦ浸漬）により
除去される。その際再堆積物６はそのまま残る。こうし
て高いアスペクト比を有する構造６が形成される（図３
参照）。その際注意すべきことは、図３はそれ自体が環
状に閉鎖されている再堆積物６の切断面を示しているこ
とである。環状に閉鎖された形態により再堆積物６は高
さが幅に比べて極めて大きい場合にも機械的に自己安定
化することができる。
【００２７】次の工程でＣＶＤ法によりバリウムストロ
ンチウムチタン酸塩層７（ＢＳＴ、Ｂａ、Ｓｒ）ＴｉＯ
3 ）を再堆積物６上にできるだけ同形に施す。従って再
堆積物６及びＢＳＴ層７は再び高いアスペクト比を有す
る構造９を形成する。その後ＢＳＴ層７上に導電層８を
施す。このこともまた同形で行われ、それにより同様に
高いアスペクト比を有する第３の構造１０が形成され
る。その結果としての全構造が図４に示されている。
【００２８】本発明方法から製造された構造１０はいわ
ゆる“クラウン型コンデンサ”としてＤＲＡＭメモリモ
ジュールのメモリセルに使用することができる。この王
冠構造によりこのようなコンデンサは単純なプレーナ型
コンデンサよりも著しく大きな面積を有する。それによ
り“クラウン型コンデンサ”の容量も高められる。
【００２９】このような１つの壁面を有する“クラウン
型コンデンサ”の容量がなお十分ではない場合には、複
数の壁面を有する“クラウン型コンデンサ”を形成して
もよい。
【００３０】上記のように、本発明方法により極めて高
く（≧１μm ）、極めて薄い（≦５０ｎｍ）構造を極め
て僅かな処理工程で、また唯１回のマスク法で比較的簡
単にかつ迅速に製造することができる。このような大き
なアスペクト比を有する構造は、特にそれらが導電材
料、特に白金からなっている場合には、これまで高い経
費をかけなければ製造することができなかった。
【図面の簡単な説明】
【図１】本発明方法により高いアスペクト比を有する構
造を形成する一工程の概略断面図。
【図２】 本発明の別の工程の断面図。
【図３】 本発明の別の工程の断面図。
【図４】 本発明の別の工程の断面図。
【図５】 平行板反応器のエッチング室の概略断面図。
【符号の説明】
１ 基板 ２ 障壁層 ３ 白金層 ５ レジストマスク ６ 構造（再堆積物） ７ 絶縁層（ＢＳＴ層） ８ 導電層 ９ 高いアスペクト比を有する構造 １０ 第３の構造 ２０ 平行板反応器 ２１ ガス取り入れ口 ２２ 反応室 ２３ 上方板 ２４ 下方板 ２５ プラズマ ２７ キャパシタ ２８ 高周波電源 ２９ ガス排出口

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 製造すべき構造の材料を層（３）の形で
    用意し、この層（３）上にマスク（５）を施し、層
    （３）をマスク（５）を使用して乾式エッチングし、層
    （３）の材料の再堆積物（６）をマスク（５）の側壁に
    形成し、マスク（５）を除去した後に高いアスペクト比
    を有する構造（６）をそのまま残すことを特徴とする高
    アスペクト比を有する構造の製造方法。
  2. 【請求項２】 層（３）の乾式エッチングにプラズマエ
    ッチングを使用することを特徴とする請求項１記載の方
    法。
  3. 【請求項３】 層（３）の乾式エッチング中に製造すべ
    き構造の材料と揮発性化合物を形成しないガス又はガス
    混合物、有利には希ガスを用いることを特徴とする請求
    項１又は２記載の方法。
  4. 【請求項４】 層（３）の乾式エッチングに反応性イオ
    ンエッチング、磁界を利用した反応性イオンエッチン
    グ、ＥＣＲ−エッチング又は誘導結合プラズマエッチン
    グ（ＩＣＰ、ＴＣＰ）を使用することを特徴とする請求
    項１乃至３のいずれか１つに記載の方法。
  5. 【請求項５】 構造のアスペクト比が２以上、有利には
    １０以上であることを特徴とする請求項１乃至４のいず
    れか１つに記載の方法。
  6. 【請求項６】 構造を自己安定化する構造として形成す
    ることを特徴とする請求項１乃至５のいずれか１つに記
    載の方法。
  7. 【請求項７】 構造を閉鎖構造として形成することを特
    徴とする請求項６記載の方法。
  8. 【請求項８】 層（３）が金属、特に銅、鉄、コバル
    ト、ニッケル、又は４ｄ又は５ｄの遷移金属、特に白金
    金属を含んでいることを特徴とする請求項１乃至７のい
    ずれか１つに記載の方法。
  9. 【請求項９】 層（３）が白金、金、銀、イリジウム、
    パラジウム、ルテニウム、レニウム又はそれらの酸化物
    を含んでいることを特徴とする請求項８記載の方法。
  10. 【請求項１０】 構造上に再度高いアスペクト比を有す
    る構造が形成されるように少なくとももう１つの層
    （７）を施すことを特徴とする請求項１乃至９のいずれ
    か１つに記載の方法。
  11. 【請求項１１】 このもう１つの層（７）が絶縁層であ
    ることを特徴とする請求項１０記載の方法。
  12. 【請求項１２】 このもう１つの層（７）が強誘電体材
    料、誘電体材料、特に高い相対誘電率を有する誘電体材
    料、これらの材料のペロブスカイト型構造又は前駆体を
    含んでいることを特徴とする請求項１１記載の方法。
  13. 【請求項１３】 このもう１つの層（７）がストロンチ
    ウムビスマスタンタル酸塩（ＳＢＴ、ＳｒＢｉ2 Ｔａ2
    Ｏ9 ）、ストロンチウムビスマスニオブ酸塩タンタル酸
    塩（ＳＢＮＴ、ＳｒＢｉ2 Ｔａ2-x Ｎｂx Ｏ9 、ｘ＝０
    〜２）、鉛ジルコン酸塩チタン酸塩（ＰＺＴ、Ｐｂ（Ｚ
    ｒ、Ｔｉ）Ｏ3 ）又はその誘導体又はバリウムストロン
    チウムチタン酸塩（ＢＳＴ、Ｂａx Ｓｒ1-x ＴｉＯ、ｘ
    ＝０〜１）、鉛ランタンチタン酸塩（ＰＬＴ、（Ｐｂ、
    Ｌａ）ＴｉＯ3 ）、鉛ランタンジルコン酸塩チタン酸塩
    （ＰＬＺＴ、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 ）又は
    その誘導体を含んでいることを特徴とする請求項１２記
    載の方法。
  14. 【請求項１４】 絶縁層（７）上に再度高いアスペクト
    比を有する構造を形成するためにもう１つの導電層
    （８）を施すことを特徴とする請求項１１乃至１３のい
    ずれか１つに記載の方法。
  15. 【請求項１５】 形成すべき構造の材料を層の形で導電
    層（８）上に施すことを特徴とする請求項１乃至１４の
    いずれか１つに記載の方法。
  16. 【請求項１６】 請求項１乃至１５に基づく方法により
    得られる高いアスペクト比を有する構造。
JP10249255A 1997-09-08 1998-09-03 高アスペクト比を有する構造の製造方法 Abandoned JPH11154668A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19739224 1997-09-08
DE19739224.5 1997-09-08

Publications (1)

Publication Number Publication Date
JPH11154668A true JPH11154668A (ja) 1999-06-08

Family

ID=7841545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10249255A Abandoned JPH11154668A (ja) 1997-09-08 1998-09-03 高アスペクト比を有する構造の製造方法

Country Status (6)

Country Link
US (1) US6210595B1 (ja)
EP (1) EP0902461A3 (ja)
JP (1) JPH11154668A (ja)
KR (1) KR19990029609A (ja)
CN (1) CN1211067A (ja)
TW (1) TW430900B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW430900B (en) * 1997-09-08 2001-04-21 Siemens Ag Method for producing structures having a high aspect ratio
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
DE10147929C1 (de) * 2001-09-28 2003-04-17 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur und Verwendung des Verfahrens
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
KR100645041B1 (ko) * 2004-07-12 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터를 갖는 반도체 소자 및 그 형성 방법
DE102005039667A1 (de) * 2005-08-22 2007-03-01 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis
US9871044B2 (en) * 2015-11-06 2018-01-16 Micron Technology, Inc. Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
US10562763B2 (en) * 2017-08-28 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fence structure to prevent stiction in a MEMS motion sensor
WO2020037497A1 (zh) 2018-08-21 2020-02-27 深圳市为通博科技有限责任公司 电容器及其加工方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400257A (en) 1982-12-21 1983-08-23 Rca Corporation Method of forming metal lines
US4533430A (en) * 1984-01-04 1985-08-06 Advanced Micro Devices, Inc. Process for forming slots having near vertical sidewalls at their upper extremities
US4702795A (en) 1985-05-03 1987-10-27 Texas Instruments Incorporated Trench etch process
JPS63211740A (ja) * 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd 半導体素子の配線パタ−ン形成方法
JPH0622218B2 (ja) * 1988-08-06 1994-03-23 富士通株式会社 エッチング方法
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
JPH0613357A (ja) * 1992-06-25 1994-01-21 Seiko Epson Corp 半導体装置のエッチング方法
US5468340A (en) * 1992-10-09 1995-11-21 Gupta; Subhash Highly selective high aspect ratio oxide etch method and products made by the process
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
US5409563A (en) * 1993-02-26 1995-04-25 Micron Technology, Inc. Method for etching high aspect ratio features
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
DE69622261T2 (de) * 1995-02-28 2003-03-27 Micron Technology, Inc. Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
KR970054009A (ko) * 1995-12-16 1997-07-31 김주용 반도체 소자의 캐패시터 제조 방법
US5728619A (en) * 1996-03-20 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
TW430900B (en) * 1997-09-08 2001-04-21 Siemens Ag Method for producing structures having a high aspect ratio

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base

Also Published As

Publication number Publication date
TW430900B (en) 2001-04-21
KR19990029609A (ko) 1999-04-26
EP0902461A3 (de) 2000-10-11
CN1211067A (zh) 1999-03-17
US6210595B1 (en) 2001-04-03
EP0902461A2 (de) 1999-03-17

Similar Documents

Publication Publication Date Title
JP3936410B2 (ja) フィン形キャパシター及びその製造方法
JP4825247B2 (ja) 半導体集積回路構造を形成する方法
JP3655113B2 (ja) 半導体記憶装置の製造方法
US6798010B2 (en) Ferroelectric memory devices
US5914851A (en) Isolated sidewall capacitor
JPH08330513A (ja) 半導体装置のキャパシタ及びその製造方法
JPH06302764A (ja) 薄膜キャパシタの製造方法
US5585998A (en) Isolated sidewall capacitor with dual dielectric
KR19980043405A (ko) 반도체 소자의 커패시터 및 그의 제조방법
US6296777B1 (en) Structuring process
KR0147639B1 (ko) 고유전율 캐패시터의 하부전극 형성방법
US6210595B1 (en) Method for producing structures having a high aspect ratio and structure having a high aspect ratio
JP2003303896A (ja) 容量構造を備えた電子マイクロコンポーネント及びその製造方法
US6315913B1 (en) Structuring method
JPH11126778A (ja) 構造化方法
JPH11111701A (ja) 構造化方法
US7045070B1 (en) Method of producing an electrode configuration and method of electrically contacting the electrode configuration
US6730562B2 (en) Method of patterning ferroelectric layers
JPH1154717A (ja) 誘電体素子の製造方法
JP2002198495A (ja) 半導体装置およびその製造方法
US20050037592A1 (en) Devices having improved capacitance and methods of their fabrication
US6649483B2 (en) Method for fabricating a capacitor configuration
JP2005108876A (ja) 半導体装置及びその製造方法
US6495415B2 (en) Method for fabricating a patterned layer
JPH1131682A (ja) ドライエッチング方法および強誘電体メモリ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050805

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080530