JPH11154678A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11154678A JPH11154678A JP9319966A JP31996697A JPH11154678A JP H11154678 A JPH11154678 A JP H11154678A JP 9319966 A JP9319966 A JP 9319966A JP 31996697 A JP31996697 A JP 31996697A JP H11154678 A JPH11154678 A JP H11154678A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- wiring
- metal layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】半導体基板上に形成されたＡｌ配線電極のマイ
グレーション耐性を向上した半導体装置を提供する。 【解決手段】半導体基板（ＧａＡＳ基板１１）上の動作
層１２にＡｌ１５ａ、Ｔｉ１５ｂ、Ａｌ１５ｃ、Ｔｉ１
５ｄの順に連続成膜後アニールしたＡｌ−Ｔｉ−Ａｌ−
Ｔｉ構造の配線電極を有する半導体装置。
グレーション耐性を向上した半導体装置を提供する。 【解決手段】半導体基板（ＧａＡＳ基板１１）上の動作
層１２にＡｌ１５ａ、Ｔｉ１５ｂ、Ａｌ１５ｃ、Ｔｉ１
５ｄの順に連続成膜後アニールしたＡｌ−Ｔｉ−Ａｌ−
Ｔｉ構造の配線電極を有する半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の構造及
び製造技術に関し、特にアルミニウム配線電極の高信頼
度化構造の半導体装置およびその製造方法に関するもの
である。
び製造技術に関し、特にアルミニウム配線電極の高信頼
度化構造の半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】従来、４メガビットダイナミックＲＡＭ
（ＤＲＡＭ）や１６メガビットＤＲＡＭ等の超ＬＳＩの
半導体装置に於けるアルミニウム（Ａｌ）配線技術で
は、半導体装置の集積度の向上に伴う配線の微細化によ
り、工レクトロマイグレーション、あるいはストレスマ
イグレーション耐性を向上させる技術が必要となってい
る。
（ＤＲＡＭ）や１６メガビットＤＲＡＭ等の超ＬＳＩの
半導体装置に於けるアルミニウム（Ａｌ）配線技術で
は、半導体装置の集積度の向上に伴う配線の微細化によ
り、工レクトロマイグレーション、あるいはストレスマ
イグレーション耐性を向上させる技術が必要となってい
る。
【０００３】特開平２−３２５４３号公報や日経マイク
ロデバイス，１９８８年４月号，Ｐ１０５〜Ｐ１０９
（日経マグロウヒル社、昭和６３年４月１日発行）に
は、エレクトロマイグレーション対策技術の例として
は、Ａｌ中に銅（Ｃｕ）やチタン（Ｔｉ）を添加した合
金を使用する方法が記載されている。
ロデバイス，１９８８年４月号，Ｐ１０５〜Ｐ１０９
（日経マグロウヒル社、昭和６３年４月１日発行）に
は、エレクトロマイグレーション対策技術の例として
は、Ａｌ中に銅（Ｃｕ）やチタン（Ｔｉ）を添加した合
金を使用する方法が記載されている。
【０００４】ストレスマイグレーション対策としては、
タングステン（Ｗ）やモリブデン（Ｍｏ）などの高融点
金属やそのシリサイド、または窒化チタン（ＴｉＮ）な
どのバリアメタルを用い、その上にＡｌを積層する方法
や、ＣＶＤ法を用いてＡｌ配線の側面、上面をＷ等の高
融点金属で被覆する方法等が知られている。
タングステン（Ｗ）やモリブデン（Ｍｏ）などの高融点
金属やそのシリサイド、または窒化チタン（ＴｉＮ）な
どのバリアメタルを用い、その上にＡｌを積層する方法
や、ＣＶＤ法を用いてＡｌ配線の側面、上面をＷ等の高
融点金属で被覆する方法等が知られている。
【０００５】また、特開昭５９−９４８６６号公報には
Ａｌ−Ｔｉ−Ａｌの３層構造の配線を化合物半導体装置
のショットキー電極（ゲート電極）に用いた耐マイグレ
ーション向上技術が開示されている。この従来例につい
て図３を参照して説明する。まずＧａＡｓ基板３１上に
Ａｌ３２、Ｔｉ３３、Ａｌ３４の順に積層し、ゲート電
極を形成する（図３（ａ））。次に、ゲート電極をボン
ディングパッドへ接続するための配線としてＴｉ３５、
白金（Ｐｔ）３６、金（Ａｕ）３７を順次積層する（図
３（ｂ））。
Ａｌ−Ｔｉ−Ａｌの３層構造の配線を化合物半導体装置
のショットキー電極（ゲート電極）に用いた耐マイグレ
ーション向上技術が開示されている。この従来例につい
て図３を参照して説明する。まずＧａＡｓ基板３１上に
Ａｌ３２、Ｔｉ３３、Ａｌ３４の順に積層し、ゲート電
極を形成する（図３（ａ））。次に、ゲート電極をボン
ディングパッドへ接続するための配線としてＴｉ３５、
白金（Ｐｔ）３６、金（Ａｕ）３７を順次積層する（図
３（ｂ））。
【０００６】この様にしてＡｌ３２と３４の間にＴｉ３
３を挟み込み、Ａｌ−Ｔｉ−Ａｌの積層構造にすること
で、マイグレーション耐性を向上させようとするもので
ある。
３を挟み込み、Ａｌ−Ｔｉ−Ａｌの積層構造にすること
で、マイグレーション耐性を向上させようとするもので
ある。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ようなＡｌにＣｕ，Ｔｉの合金元素を添加した場合の耐
マイグレーション技術では、合金元素とＡｌとの反応に
より、合金後のドライエッチング加工が困難である。ま
た、Ａｌ配線の下面、側面や上面に高融点金属を設けた
場合では、高融点金属の抵抗率によって配線抵抗が増加
し、配線遅延が増大する。
ようなＡｌにＣｕ，Ｔｉの合金元素を添加した場合の耐
マイグレーション技術では、合金元素とＡｌとの反応に
より、合金後のドライエッチング加工が困難である。ま
た、Ａｌ配線の下面、側面や上面に高融点金属を設けた
場合では、高融点金属の抵抗率によって配線抵抗が増加
し、配線遅延が増大する。
【０００８】また、化合物半導体装置のゲート電極のＡ
ｌ−Ｔｉ−Ａｌ構造の場合では、下層のＡｌ３２と上層
のＡｌ３４間はＴｉ３３によりＡｌ粒界の拡散がある程
度抑制されるために、エレクトロマイグレーションによ
るボイド、ヒロック等の発生は低減するが、上層のＡｌ
３４自身についてはＡｌの粒界は比較的移動が容易であ
るためにボイドや、ヒロックの抑制効果が小さく、配線
としてマイグレーション耐性は改善されない。
ｌ−Ｔｉ−Ａｌ構造の場合では、下層のＡｌ３２と上層
のＡｌ３４間はＴｉ３３によりＡｌ粒界の拡散がある程
度抑制されるために、エレクトロマイグレーションによ
るボイド、ヒロック等の発生は低減するが、上層のＡｌ
３４自身についてはＡｌの粒界は比較的移動が容易であ
るためにボイドや、ヒロックの抑制効果が小さく、配線
としてマイグレーション耐性は改善されない。
【０００９】本発明の目的は、マイグレーション耐性に
優れたＡｌ配線電極を有する半導体装置およびその製造
方法を提供する事にある。
優れたＡｌ配線電極を有する半導体装置およびその製造
方法を提供する事にある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の第
１の構成は、半導体基板上に、Ａｌ金属層とＡｌ以外の
金属層とが交互に少なくとも４層、偶数層積層された配
線電極を有することを特徴とする半導体装置である。前
記配線電極のＡｌ以外の金属層としてはＴｉ金属層が適
当である。本発明の半導体装置の第２の構成は、半導体
基板上に、Ａｌ以外の金属層とＡｌ金属層とが交互に少
なくとも４層、偶数層とさらに前記Ａｌ以外の金属層を
積層した配線電極を有することを特徴とする半導体装置
である。
１の構成は、半導体基板上に、Ａｌ金属層とＡｌ以外の
金属層とが交互に少なくとも４層、偶数層積層された配
線電極を有することを特徴とする半導体装置である。前
記配線電極のＡｌ以外の金属層としてはＴｉ金属層が適
当である。本発明の半導体装置の第２の構成は、半導体
基板上に、Ａｌ以外の金属層とＡｌ金属層とが交互に少
なくとも４層、偶数層とさらに前記Ａｌ以外の金属層を
積層した配線電極を有することを特徴とする半導体装置
である。
【００１１】本発明の第２の構成の半導体装置における
前記配線電極のＡｌ以外の金属層としては、上記の第１
の構成の半導体装置と同様にＴｉが適当である。
前記配線電極のＡｌ以外の金属層としては、上記の第１
の構成の半導体装置と同様にＴｉが適当である。
【００１２】本発明の半導体装置の製造方法は、上記の
第１の構成の半導体装置の配線電極構造のショットキー
接合電極を有する半導体装置の製造方法において、Ａｌ
金属層を厚さ２００ｎｍ乃至３００ｎｍ成膜し、該配線
電極形成後２００℃乃至３５０℃の温度処理を行う工程
を含むことを特徴とする。
第１の構成の半導体装置の配線電極構造のショットキー
接合電極を有する半導体装置の製造方法において、Ａｌ
金属層を厚さ２００ｎｍ乃至３００ｎｍ成膜し、該配線
電極形成後２００℃乃至３５０℃の温度処理を行う工程
を含むことを特徴とする。
【００１３】本発明の半導体装置は、Ａｌ／Ｔｉ／Ａｌ
／Ｔｉの４層以上の構造にすることで同一膜厚のＡｌ／
Ｔｉ構造に比べて、Ａｌ配線層の１層あたりの膜厚は小
さくなり、Ａｌ配線の膜厚をＡｌのグレインサイズとほ
ぼ同程度にする事が出来るために、バンプ構造と呼ばれ
るボイドやヒロックに対する耐性が強い構造になる上に
Ａｌ配線層をＡｌＴｉｘの反応層で挟む構造とすること
により、配線全体のマイグレーション耐性を向上するこ
とができる効果が得られる。
／Ｔｉの４層以上の構造にすることで同一膜厚のＡｌ／
Ｔｉ構造に比べて、Ａｌ配線層の１層あたりの膜厚は小
さくなり、Ａｌ配線の膜厚をＡｌのグレインサイズとほ
ぼ同程度にする事が出来るために、バンプ構造と呼ばれ
るボイドやヒロックに対する耐性が強い構造になる上に
Ａｌ配線層をＡｌＴｉｘの反応層で挟む構造とすること
により、配線全体のマイグレーション耐性を向上するこ
とができる効果が得られる。
【００１４】上記の本発明のショットキー接合電極を有
する半導体装置の製造方法においては、配線電極形成後
の温度処理により、Ａｌ粒界にＡｌＴｉx反応層の形成
を促進し、さらにＡｌの粒界拡散を抑制することができ
る。
する半導体装置の製造方法においては、配線電極形成後
の温度処理により、Ａｌ粒界にＡｌＴｉx反応層の形成
を促進し、さらにＡｌの粒界拡散を抑制することができ
る。
【００１５】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図１は本発明の第１の実施例の形
態の半導体装置の構造例としてＧａＡｓ ＦＥＴのゲー
ト電極形成工程を説明するための半導体装置要部の断面
図である。
を参照して説明する。図１は本発明の第１の実施例の形
態の半導体装置の構造例としてＧａＡｓ ＦＥＴのゲー
ト電極形成工程を説明するための半導体装置要部の断面
図である。
【００１６】まず、ＧａＡｓ基板１１の表面にエピタキ
シャル成長等で動作層１２を形成した後、更に酸化シリ
コン膜１３を減圧気相成長（ＬＰＣＶＤ）等の方法によ
り厚さ約０．５μｍ成膜する。この酸化シリコン膜１３
上に、フォトレジスト１４を塗布し、公知のフォトリソ
グラフィ技術とウェットエッチング技術で、所望の領域
の酸化シリコン膜１３を除去する（図１（ａ））。
シャル成長等で動作層１２を形成した後、更に酸化シリ
コン膜１３を減圧気相成長（ＬＰＣＶＤ）等の方法によ
り厚さ約０．５μｍ成膜する。この酸化シリコン膜１３
上に、フォトレジスト１４を塗布し、公知のフォトリソ
グラフィ技術とウェットエッチング技術で、所望の領域
の酸化シリコン膜１３を除去する（図１（ａ））。
【００１７】次に、ウェットあるいはドライエッチング
により動作層１２を所望の厚さにエッチングして、リセ
スを形成する（図１（ｂ））。この後、２×１０―５Ｐ
ａ以下の真空下の蒸着機内で温度約１２０℃で５分間ベ
ーキングした後、まずＡｌ１５ａを厚さ２００ｎｍ乃至
３００ｎｍを蒸着し、動作層１２とＡｌ１５ａ間にショ
ットキー接合を形成する。ここで、Ａｌの厚さはグレイ
サイズの大きさ程度にするために３００ｎｍ以下にす
る。
により動作層１２を所望の厚さにエッチングして、リセ
スを形成する（図１（ｂ））。この後、２×１０―５Ｐ
ａ以下の真空下の蒸着機内で温度約１２０℃で５分間ベ
ーキングした後、まずＡｌ１５ａを厚さ２００ｎｍ乃至
３００ｎｍを蒸着し、動作層１２とＡｌ１５ａ間にショ
ットキー接合を形成する。ここで、Ａｌの厚さはグレイ
サイズの大きさ程度にするために３００ｎｍ以下にす
る。
【００１８】次にＴｉ１５ｂを厚さ１５ｎｍ乃至３０ｎ
ｍ蒸着する。更に前記ＡｌとＴｉに同じ厚さのＡｌ１５
ＣとＴｉ１５ｄを連続蒸着後、リフトオフ処理を行い、
Ａｌ−Ｔｉ−Ａｌ−Ｔｉの４層膜の構造のショトキー電
極であるゲート電極１５を形成する（図１（ｃ））。
ｍ蒸着する。更に前記ＡｌとＴｉに同じ厚さのＡｌ１５
ＣとＴｉ１５ｄを連続蒸着後、リフトオフ処理を行い、
Ａｌ−Ｔｉ−Ａｌ−Ｔｉの４層膜の構造のショトキー電
極であるゲート電極１５を形成する（図１（ｃ））。
【００１９】この実施の形態では、ショットキー接合金
属にＡｌ１５ａを用いているがデバイスの特性によって
は、Ｔｉ１５ｂを先に動作層１２上に１５ｎｍ乃至３０
ｎｍの厚さで蒸着した後、Ａｌ１５ａを厚さ２００ｎｍ
乃至３００ｎｍで蒸着する。更に前記ＴｉとＡｌに同じ
厚さのＡｌ１５ＣとＴｉ１５ｄを連続蒸着後、リフトオ
フ処理を行い、Ｔｉ−Ａｌ−Ｔｉ−Ａｌの４層膜の構造
のショトキー電極であるゲート電極１５を形成する。こ
の後、窒素雰囲気中でアニールを行い、本発明の半導体
装置が得られる。
属にＡｌ１５ａを用いているがデバイスの特性によって
は、Ｔｉ１５ｂを先に動作層１２上に１５ｎｍ乃至３０
ｎｍの厚さで蒸着した後、Ａｌ１５ａを厚さ２００ｎｍ
乃至３００ｎｍで蒸着する。更に前記ＴｉとＡｌに同じ
厚さのＡｌ１５ＣとＴｉ１５ｄを連続蒸着後、リフトオ
フ処理を行い、Ｔｉ−Ａｌ−Ｔｉ−Ａｌの４層膜の構造
のショトキー電極であるゲート電極１５を形成する。こ
の後、窒素雰囲気中でアニールを行い、本発明の半導体
装置が得られる。
【００２０】尚、上記のアニール処理はＡｌ粒界にＡｌ
Ｔｉx反応層を形成し、Ａｌの粒界拡散を抑制するため
であり、その温度は２００℃以上が望ましい。４００℃
以上ではＡｌ配線の変形を生じるため、最適温度として
は２００℃〜３５０℃である。
Ｔｉx反応層を形成し、Ａｌの粒界拡散を抑制するため
であり、その温度は２００℃以上が望ましい。４００℃
以上ではＡｌ配線の変形を生じるため、最適温度として
は２００℃〜３５０℃である。
【００２１】このようにして形成された、Ａｌ−Ｔｉ−
Ａｌ−Ｔｉ構造のゲート電極では、上層のＡｌ膜がＴｉ
層に挟まれていることにより、下層のＡｌ膜同様、ボイ
ド、ヒロックの発生が抑制され、マイグレーション耐性
が向上する。
Ａｌ−Ｔｉ構造のゲート電極では、上層のＡｌ膜がＴｉ
層に挟まれていることにより、下層のＡｌ膜同様、ボイ
ド、ヒロックの発生が抑制され、マイグレーション耐性
が向上する。
【００２２】次に、本発明の第２の実施の形態について
図面を参照して説明する。図２は本発明の第２の実施の
形態の半導体装置の構造例としてＣＭＯＳのＡｌ配線の
形成工程を説明するための半導体装置要部の断面図であ
る。まず、フィールド酸化膜２、ｎチャネルＭＯＳＦＥ
Ｔ２２とｐチャネルＭＯＳＦＥＴ２３が形成されたＳｉ
基板２１上にＰＳＧ膜２７を成膜し、公知のフォトリン
グラフィ技術とドライエッチ技術によりｐ+層２４とｎ+
層２５上にコンタクトホール２８を形成する（図２
（ａ））。
図面を参照して説明する。図２は本発明の第２の実施の
形態の半導体装置の構造例としてＣＭＯＳのＡｌ配線の
形成工程を説明するための半導体装置要部の断面図であ
る。まず、フィールド酸化膜２、ｎチャネルＭＯＳＦＥ
Ｔ２２とｐチャネルＭＯＳＦＥＴ２３が形成されたＳｉ
基板２１上にＰＳＧ膜２７を成膜し、公知のフォトリン
グラフィ技術とドライエッチ技術によりｐ+層２４とｎ+
層２５上にコンタクトホール２８を形成する（図２
（ａ））。
【００２３】続いて、マルチチャンバースパッタリング
装置内でＳｉ基板２１を３５０℃以上でベーキングした
後、Ｔｉを１０ｎｍ乃至３０ｎｍ、Ａｌを２００ｎｍ乃
至３００ｎｍの膜厚で、Ｔｉ、Ａｌ、Ｔｉ、Ａｌ、Ｔｉ
の順でＴｉとＡｌの５層膜２９を被着する（図２
（ｂ））。
装置内でＳｉ基板２１を３５０℃以上でベーキングした
後、Ｔｉを１０ｎｍ乃至３０ｎｍ、Ａｌを２００ｎｍ乃
至３００ｎｍの膜厚で、Ｔｉ、Ａｌ、Ｔｉ、Ａｌ、Ｔｉ
の順でＴｉとＡｌの５層膜２９を被着する（図２
（ｂ））。
【００２４】次に、公知のフォトリングラフィ技術とド
ライエッチ技術により所望の幅のＴｉ−Ａｌ−Ｔｉ−Ａ
１−Ｔｉ配線３０を形成後、温度２００乃至３５０℃で
アニール処理を行った後、層間絶縁膜２０を形成する
（図２（ｃ））。
ライエッチ技術により所望の幅のＴｉ−Ａｌ−Ｔｉ−Ａ
１−Ｔｉ配線３０を形成後、温度２００乃至３５０℃で
アニール処理を行った後、層間絶縁膜２０を形成する
（図２（ｃ））。
【００２５】上記の第２の実施の形態では第１層がＴｉ
であり、下地膜との密着性が向上するという効果と、Ａ
ｌ層がＴｉ層に挟まれているためにＡｌＴｉ反応膜がＡ
ｌ粒界に形成され易いため、配線寿命が著しく向上する
という効果を有する。
であり、下地膜との密着性が向上するという効果と、Ａ
ｌ層がＴｉ層に挟まれているためにＡｌＴｉ反応膜がＡ
ｌ粒界に形成され易いため、配線寿命が著しく向上する
という効果を有する。
【００２６】
【発明の効果】以上説明したように本発明のＡｌ配線電
極では、マイグレーション耐性が向上し、２００℃下で
電流密度２×１０6 Ａ／ｃｍ2 の通電試験に於いて、従
来のＡｌ配線に比べ、配線寿命は約１０倍程度延びる効
果を得ることができる。
極では、マイグレーション耐性が向上し、２００℃下で
電流密度２×１０6 Ａ／ｃｍ2 の通電試験に於いて、従
来のＡｌ配線に比べ、配線寿命は約１０倍程度延びる効
果を得ることができる。
【図１】本発明の第１の実施例の形態の半導体装置の構
造例としてＧａＡｓ ＦＥＴのゲート電極形成工程を説
明するための半導体装置要部の断面図である。
造例としてＧａＡｓ ＦＥＴのゲート電極形成工程を説
明するための半導体装置要部の断面図である。
【図２】本発明の第２の実施の形態の半導体装置の構造
例としてＣＭＯＳのＡｌ配線の形成工程を説明するため
の半導体装置要部の断面図である。
例としてＣＭＯＳのＡｌ配線の形成工程を説明するため
の半導体装置要部の断面図である。
【図３】従来技術のＧａＡｓ ＦＥＴのゲート電極構造
の断面図である。
の断面図である。
１１ ＧａＡｓ基板 １２ 動作層 １３ 酸化シリコン膜 １４ フォトレジスト １５ ゲート電極 １５ａ，１５ｃ，３２，３４ Ａｌ １５ｂ，１５ｄ，３３、３５ Ｔｉ ２０ 層間絶縁膜 ２１ Ｓｉ基板 ２２ ｎチャネルＭＯＳＦＥＴ ２３ ｐチャネルＭＯＳＦＥＴ ２４ ｐ+層 ２５ ｎ+層 ２６ フィールド酸化膜 ２７ ＰＳＧ膜 ２８ コンタクトホール ２９ ＴｉとＡｌの５層膜 ３０ Ｔｉ−Ａｌ−Ｔｉ−Ａｌ−Ｔｉ配線 ３１ ＧａＡｓ基板 ３６ Ｐｔ ３７ Ａｕ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/338 29/812
Claims (6)
- 【請求項１】 半導体基板上に、アルミニウム金属層を
第１層としてアルミニウム金属層とアルミニウム以外の
金属層とが交互に少なくとも４層、偶数層積層された配
線電極を有することを特徴とする半導体装置。 - 【請求項２】 前記配線電極のアルミニウム以外の金属
層がチタニウム金属層である請求項１記載の半導体装
置。 - 【請求項３】 半導体基板上に、アルミニウム以外の金
属層を第１層としてアルミニウム以外の金属層とアルミ
ニウム金属層とが交互に少なくとも４層、偶数層とさら
に前記アルミニウム以外金属層を積層した配線電極を有
することを特徴とする半導体装置。 - 【請求項４】 前記配線電極のアルミニウム以外の金属
層がチタニウム金属層である請求項３記載の半導体装
置。 - 【請求項５】 半導体基板上に形成されたショットキー
接合電極が請求項１記載の配線構造であることを特徴と
する半導体装置。 - 【請求項６】 前記配線電極の第１層をアルミニウム金
属層とし、アルミニウム金属層の厚さを２００ｎｍ乃至
３００ｎｍとし、前記配線電極形成後２００℃乃至３５
０℃の温度処理を行うことを特徴とする請求項５記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319966A JPH11154678A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319966A JPH11154678A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154678A true JPH11154678A (ja) | 1999-06-08 |
Family
ID=18116246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9319966A Pending JPH11154678A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154678A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251180A (ja) * | 2006-03-17 | 2007-09-27 | United Monolithic Semiconductors Gmbh | 金属性の制御電極を有する半導体素子を製造する方法、および半導体素子 |
| WO2025249244A1 (ja) * | 2024-05-31 | 2025-12-04 | Ｄｏｗａエレクトロニクス株式会社 | ｎ型オーミック電極及びｎ型オーミック電極の製造方法、並びにＩＩＩ族窒化物半導体発光素子及びＩＩＩ族窒化物半導体発光素子の製造方法 |
| JP2025183162A (ja) * | 2024-05-31 | 2025-12-16 | Ｄｏｗａエレクトロニクス株式会社 | ｎ型オーミック電極及びｎ型オーミック電極の製造方法、並びにＩＩＩ族窒化物半導体発光素子及びＩＩＩ族窒化物半導体発光素子の製造方法 |
-
1997
- 1997-11-20 JP JP9319966A patent/JPH11154678A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251180A (ja) * | 2006-03-17 | 2007-09-27 | United Monolithic Semiconductors Gmbh | 金属性の制御電極を有する半導体素子を製造する方法、および半導体素子 |
| WO2025249244A1 (ja) * | 2024-05-31 | 2025-12-04 | Ｄｏｗａエレクトロニクス株式会社 | ｎ型オーミック電極及びｎ型オーミック電極の製造方法、並びにＩＩＩ族窒化物半導体発光素子及びＩＩＩ族窒化物半導体発光素子の製造方法 |
| JP2025183162A (ja) * | 2024-05-31 | 2025-12-16 | Ｄｏｗａエレクトロニクス株式会社 | ｎ型オーミック電極及びｎ型オーミック電極の製造方法、並びにＩＩＩ族窒化物半導体発光素子及びＩＩＩ族窒化物半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285509B2 (ja) | 半導体装置 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH11154678A (ja) | 半導体装置およびその製造方法 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11145141A (ja) | 半導体装置 | |
| JPH0653216A (ja) | 半導体装置およびその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH04116953A (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH06204171A (ja) | 半導体装置及びその製造方法 | |
| JP3233997B2 (ja) | 半導体素子の配線形成方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPS6243175A (ja) | 半導体装置の製造方法 | |
| JPH1154617A (ja) | 半導体装置の製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH03190223A (ja) | 半導体装置の製造方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH0244719A (ja) | 銅配線の構造，製法及び製造装置 | |
| JPH1092765A (ja) | 半導体集積回路 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |