JPH1115703A - 異常発生時のデータ収集方法 - Google Patents

Abstract

(57)【要約】 【課題】 ローカルモジュール内においてクロック異常
やマイクロプロセッサの異常などの異常が発生すると、
システムホストは前記ローカルモジュール内のローカル
メモリをアクセスできず、また、前記マイクロプロセッ
サは前記発生した異常を前記システムホストへ通知でき
ない課題があった。 【解決手段】 発生した異常についての通知をもとに、
バスブリッジがシステムバスからローカルバスへのアク
セス要求を有効にするとともに、前記ローカルバスから
前記システムバスへのアクセス要求を無効にし、前記有
効にされたアクセス要求をもとに、ローカルメモリの前
記異常の発生時のデータを、前記異常の通知を受けたシ
ステムホストが収集する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、システムホスト
と接続可能なローカルモジュール内に致命的な異常が発
生した場合の対応処理やシステムの復旧を容易にする異
常発生時のデータ収集方法に関するものである。

【０００２】

【従来の技術】従来、システムホストと１つまたは複数
のローカルモジュールとがシステムバスにより接続可能
なシステムでは、前記ローカルモジュール内に設けられ
たシステムバスとローカルバスとの間の通信を行うバス
ブリッジのローカルメモリをアクセスする機能はローカ
ルクロックに依存する。また、前記ローカルモジュール
の異常をシステムホストへ通知する機能は当該ローカル
モジュールのマイクロプロセッサの動作に依存してい
た。図１３は、従来の異常発生時のデータ収集方法が適
用される、システムホストに対し１つまたは複数のロー
カルモジュールがシステムバスにより接続可能なシステ
ムの構成を示すブロック図である。図において、１はシ
ステムバス、２はシステムホスト、３はシステムホスト
２が備えているシステム監視部、４は前記システムバス
１により前記システムホスト２と接続されるローカルモ
ジュール、５はローカルモジュール４のローカルバス、
６はローカルモジュール４のマイクロプロセッサ、７は
システムバス５とローカルバス５との間で通信を行う例
えばＰＣＩバスブリッジ、８はローカルバス５により前
記バスブリッジ７やマイクロプロセッサ６と接続された
ローカルメモリである。

【０００３】次に動作について説明する。図１３に示す
ようにシステムホスト２と１つまたは複数のローカルモ
ジュール４とがシステムバス１により接続可能なシステ
ムでは、前記システムバス１とローカルバス５との間の
通信を行う前記ローカルモジュール４内に設けられたバ
スブリッジ７がローカルメモリ８をアクセスする機能
は、ローカルクロックに依存する。また、前記ローカル
モジュール４の異常をシステムホスト２へ通知する機能
は当該ローカルモジュールのマイクロプロセッサの動作
に依存していた。

【０００４】

【発明が解決しようとする課題】従来の異常発生時のデ
ータ収集方法は以上のように構成されているので、ロー
カルモジュール４内においてクロック異常やマイクロプ
ロセッサ異常などの致命的な異常が発生した場合、シス
テムホスト２のシステム監視部３がローカルモジュール
４内のローカルメモリ８をアクセスすることができず、
また、ローカルモジュール４のマイクロプロセッサ６が
当該ローカルモジュールの異常をシステム監視部３へ通
知することができず、システムの復旧に支障が生じる課
題があった。

【０００５】この発明は上記のような課題を解決するた
めになされたものであり、ローカルモジュール内のクロ
ック異常またはマイクロプロセッサ異常などの致命的な
異常が発生した場合でも、システムホストのシステム監
視部がローカルモジュールの情報を得ることができ、発
生した異常に対する処理や異常後の復帰・復旧処理を容
易にする異常発生時のデータ収集方法を得ることを目的
とする。

【０００６】

【課題を解決するための手段】請求項１記載の発明に係
る異常発生時のデータ収集方法は、ローカルモジュール
内で発生した異常を検出しバスブリッジへ通知し、さら
に前記バスブリッジへ通知された前記異常について、前
記バスブリッジからシステムホストへ通知する。前記バ
スブリッジでは前記通知をもとにシステムバスからロー
カルバスへのアクセス要求を有効にするとともに、前記
ローカルバスから前記システムバスへのアクセス要求を
無効にする。そして、前記バスブリッジから異常の通知
を受けた前記システムホストが前記有効なアクセス要求
をもとに前記ローカルメモリをアクセスして、前記ロー
カルメモリへ格納されている前記異常の発生時のデータ
を収集するようにしたものである。

【０００７】請求項２記載の発明に係る異常発生時のデ
ータ収集方法は、ローカルモジュール内で発生した異常
を検出しバスブリッジへ通知する。また、前記バスブリ
ッジに対し行われた異常についての通知をもとに、シス
テムバスからローカルバスへのアクセス要求を有効にす
るとともに、前記ローカルバスから前記システムバスへ
のアクセス要求を無効にする。そして、前記ローカルバ
スから前記システムバスへのアクセス要求が無効にされ
ている状態で、前記ローカルモジュールのローカルメモ
リへ格納されている前記異常の発生時のデータを前記バ
スブリッジが読み出してシステムホスト内のメモリへ書
き込むことにより、前記システムホストが前記異常の発
生時のデータを収集するようにしたものである。

【０００８】請求項３記載の発明に係る異常発生時のデ
ータ収集方法は、ローカルモジュール内で発生した異常
を検出しバスブリッジへ通知し、さらに前記異常の通知
について前記バスブリッジからシステムホストへ通知す
る。また、前記バスブリッジに対し行われた前記通知を
もとに前記システムバスから前記ローカルバスへのアク
セス要求を有効にするとともに、前記ローカルバスから
前記システムバスへのアクセス要求を無効にする。ま
た、前記異常についての通知をもとに前記バスブリッジ
からのバス要求に対するバス応答を有効にするととも
に、前記ローカルモジュールのマイクロプロセッサから
のバス要求に対するバス応答を無効にして前記ローカル
バスの使用についての調停を行う。そして、前記有効な
アクセス要求およびバス応答をもとに、前記ローカルモ
ジュールのローカルメモリへ格納されている前記異常の
発生時のデータを、前記バスブリッジから前記異常の通
知を受けた前記システムホストが収集するようにしたも
のである。

【０００９】請求項４記載の発明に係る異常発生時のデ
ータ収集方法は、ローカルモジュール内で発生した異常
を検出しバスブリッジへ通知し、さらに前記バスブリッ
ジへ通知された前記異常について、前記バスブリッジか
らシステムホストへ通知する。そして、前記バスブリッ
ジにおいて行われた前記異常についての通知をもとにシ
ステムバスからローカルバスへのアクセス要求を有効に
するとともに、前記ローカルバスから前記システムバス
へのアクセス要求を無効にする。また、前記異常につい
ての通知をもとに前記ローカルモジュールのマイクロプ
ロセッサの前記ローカルバスとの接続を制御する。そし
て、前記制御により前記マイクロプロセッサと前記ロー
カルバスとの接続が切り離されている状態で、前記有効
とされたアクセス要求により前記ローカルモジュールの
ローカルメモリへアクセスを行い、前記システムホスト
が前記ローカルメモリへ格納されている前記異常の発生
時のデータを前記バスブリッジからの前記異常の通知を
もとに収集するようにしたものである。

【００１０】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１による
異常発生時のデータ収集方法が適用される、システムホ
ストおよび１つまたは複数のローカルモジュールと、前
記システムホストと前記ローカルモジュールとの間を接
続可能なシステムバスを備えた計算機システムを示すブ
ロック図である。図において、１０１はシステムホスト
１０２とローカルモジュール１０３との間のデータの授
受や前記ローカルモジュール１０３間のデータの授受を
行うシステムバス、１０２はシステム全体の制御を行う
システムホスト、１０３はシステムホスト１０２の指示
により処理を実行するローカルモジュールである。１０
４はシステムバス１０１、システムホスト１０２、ロー
カルモジュール１０３などからなる計算機システムであ
る。

【００１１】図２は、図１に示した計算機システムのシ
ステムホスト１０２およびローカルモジュール１０３の
構成を示すブロック図である。図において、２０１は計
算機システム１０４の状態を監視するシステムホスト１
０２が有しているシステム監視部、２０２はローカルモ
ジュール１０３の内部バスであるローカルバス、２０３
はローカルモジュール１０３の制御を行うマイクロプロ
セッサ、２０４はシステムバス１０１とローカルバス２
０２の間の通信を行うバスブリッジである。２０５はロ
ーカルモジュール１０３のローカルメモリであり、マイ
クロプロセッサ２０３の実行プログラム、プログラム実
行により得られたデータ、ローカルモジュール１０３の
状態情報などが格納される。２０６はマイクロプロセッ
サ２０３とバスブリッジ２０４とが要求するローカルバ
ス２０２のアクセス要求の調停を行うローカルバス調停
回路である。２０７はクロック異常、マイクロプロセッ
サ異常等のローカルモジュール１０３の致命的な異常を
検出する異常検出回路であり、ローカルモジュール１０
３のクロックが停止したときにエラー信号を出力するク
ロック異常検出回路やマイクロプロセッサ２０２の異常
を検出するウォッチドッグタイマなどを備えている。

【００１２】図３は前記クロック異常検出回路の構成を
示す回路図である。図において、２０７ｃは抵抗素子２
０７ａとコンデンサ素子２０７ｂとからなる遅延回路、
２０７ｄは前記クロックが一方の入力端子へ入力され、
また前記遅延回路２０７ｃで遅延された前記クロックが
他方の入力端子へ入力されるｅｘＯＲ回路、２０７ｅは
ｅｘＯＲ回路２０７ｄの出力が供給されるシュミットト
リガバッファ回路、２０８は遅延回路２０７ｃ、ｅｘＯ
Ｒ回路２０７ｄ、シュミットトリガバッファ回路２０７
ｅなどから構成された前記クロック異常検出回路であ
る。このクロック異常検出回路２０８では、正常に前記
クロックが入力されているときはｅｘＯＲ回路２０７ｄ
から出力された信号波形のデューティが大きくなるこ
と、および前記クロックの繰り返し周波数が大きいこと
から、ｅｘＯＲ回路２０７ｄからシュミットトリガバッ
ファ回路２０７ｅへ供給された信号波形は矩形を維持で
きなくなってその信号レベルはシュミットトリガバッフ
ァ回路２０７ｅの閾値を下回ることがなくなり、シュミ
ットトリガバッファ回路２０７ｅの出力は‘Ｌ’レベル
を維持する。また、前記クロックが停止するとｅｘＯＲ
回路２０７ｄの両入力端子へ供給される信号レベルは同
一となることからｅｘＯＲ回路２０７ｄの出力は‘Ｌ’
レベルとなり、シュミットトリガバッファ回路２０７ｅ
の出力は‘Ｈ’レベルを維持する。

【００１３】図４は異常検出回路２０７の前記ウォッチ
ドックタイマの構成を示す回路図である。図において、
２０７ｆはマイクロプロセッサ２０３の異常を検出する
ウォッチドッグタイマである。このウォッチドッグタイ
マ２０７ｆは、マイクロプロセッサ２０３が正常に動作
して所定の手続きによりウォッチドッグタイマ２０７ｆ
のリセットを定期的に実行しているときは‘Ｌ’レベル
の信号を出力する。また、マイクロプロセッサ２０３に
異常が発生してウォッチドッグタイマ２０７ｆのリセッ
トを実行できない状態になると、ウォッチドッグタイマ
２０７ｆは所定の時間経過後に‘Ｈ’レベルの異常検出
信号を出力する。

【００１４】図６はバスブリッジ２０４の構成を示す説
明図である。図において、２０４ａはゲート回路であ
り、異常検出回路２０７から出力されたエラー信号やマ
イクロプロセッサ２０２の異常を検出したことを示す異
常検出信号によりゲートを閉じる。２０４ｂはゲート回
路２０４ａを介して入力されるローカルバス２０２から
システムバス１０１へのアクセス要求またはシステムバ
ス１０１からローカルバス２０２へのアクセス要求のい
ずれかを選択するアクセス選択回路である。図６に示す
バスブリッジ２０４は、異常検出回路２０７が出力した
エラー信号や異常検出信号が入力されると、システム監
視部２０１へ異常通知を行うとともに、ローカルバス２
０２からのアクセス要求を全て無視し、システムバス１
０１からのアクセス要求のみを受け付ける。

【００１５】次に、図５を参照して動作について説明す
る。異常検出回路２０７は、クロック異常、マイクロプ
ロセッサ異常などの異常を検出するとバスブリッジ２０
４へ前記エラー信号や前記異常検出信号を出力する。バ
スブリッジ２０４は前記エラー信号や前記異常検出信号
をもとにシステムホストのシステム監視部２０１へ異常
通知を行う。異常を通知されたシステム監視部２０１
は、異常が発生したローカルモジュール１０３内のロー
カルメモリ２０５をバスブリッジ２０４を介してアクセ
スする。このアクセスでは、バスブリッジ２０４を介し
てシステム監視部２０１からローカルメモリ２０５に対
しアドレスが与えられ、前記アドレスのメモリ領域から
データが読み出され、システム監視部２０１により取り
込まれる。このときローカルバス２０２からシステムバ
ス１０１に対する不正なアクセス要求が行われてもバス
ブリッジ２０４はこれを無視する。このため、前記異常
が発生してシステム監視部２０１がローカルメモリ２０
５をアクセスする際には、前記不正なアクセス要求との
競合は生ずることがなくアクセス不可となる状態は発生
しない。

【００１６】以上のように、この実施の形態１では、異
常が発生したときのメモリの内容がローカルメモリ２０
５に保存されており、クロック異常、マイクロプロセッ
サ異常などが発生すると、ローカルバス２０２からシス
テムバス１０１に対する不正なアクセス要求がバスブリ
ッジ２０４により無視されるため、システム監視部２０
１はローカルメモリ２０５へアクセスして前記ローカル
メモリ２０５の内容を読み出すことができ、異常に対処
するための処理が行い易くなり、異常後の復帰・復旧を
容易にする異常発生時のデータ収集方法が得られる効果
がある。

【００１７】実施の形態２．図７は、この発明の実施の
形態２による異常発生時のデータ収集方法が適用される
計算機システムの構成を示すブロック図である。図７に
おいて図２と同一または相当の部分については同一符号
を付し説明を省略する。図７において、３０１はシステ
ムホスト、４０１はシステムホスト３０１が備えたシス
テムホスト内メモリでありシステム管理に用いる情報を
記憶している。３０３はシステムホスト３０１の指示に
より処理を実行するローカルモジュールである。４０４
はシステムバス１０１とローカルバス２０２との間の通
信を行うバスブリッジである。

【００１８】図８は、バスブリッジ４０４の構成を示す
回路図である。図において、４０４ａはゲート回路であ
り、異常検出回路２０７から出力されたエラー信号やマ
イクロプロセッサ２０２の異常を検出したことを示す異
常検出信号によりゲートを閉じる。４０４ｂはゲート回
路４０４ａを介して入力されるローカルバス２０２から
システムバス１０１へのアクセス要求またはシステムバ
ス１０１からローカルバス２０２へのアクセス要求のい
ずれかを選択するアクセス選択回路、４０４ｃはＤＭＡ
コントローラである。図８に示すバスブリッジ４０４
は、異常検出回路２０７のクロック異常検出回路２０８
から出力されたエラー信号やウォッチドッグタイマ２０
７ｆから出力された異常検出信号が入力されると、シス
テム監視部２０１へ異常通知を行うとともにローカルバ
ス２０２からのアクセス要求を全て無視し、システムバ
ス１０１からのアクセス要求のみを受け付ける。また、
エラー信号や異常検出信号が入力されたとき、ＤＭＡコ
ントローラ４０４ｃを用いて自発的にローカルメモリ２
０５の内容を読み出し、システムホスト内メモリ４０１
へ前記読み出したローカルメモリの内容を書き込む。

【００１９】次に動作について説明する。異常検出回路
２０７は、クロック異常、マイクロプロセッサ異常など
を図３に示したクロック異常検出回路２０８や図４に示
したウォッチドッグタイマ２０７ｆにより検出すると、
バスブリッジ４０４へ異常を通知する。この異常通知は
ＤＭＡコントローラ４０４ｃへも出力され、異常を通知
されたバスブリッジ４０４のＤＭＡコントローラ４０４
ｃはローカルメモリ２０５の内容を読み出し、システム
ホスト内メモリ４０１へ書き込む。なお、このときＤＭ
Ａコントローラ４０４ｃへはシステムクロックが供給さ
れている必要がある。また、このときローカルバス２０
２からシステムバス１０１に対する不正なアクセス要求
が行われていても、前記異常が検出されている状態では
図８に示すゲート回路４０４ａが閉じていることから、
バスブリッジ４０４のアクセス選択回路４０４ｂは前記
アクセス要求を無視する。このため、システム監視部２
０１がローカルメモリ２０５をアクセスする際に、前記
不正なアクセス要求との競合は生じることがなく、シス
テム監視部２０１からローカルメモリ２０５へアクセス
できないアクセス不可の状態は発生しない。また、バス
ブリッジ４０４はＤＭＡコントローラ４０４ｃにより異
常発生時に自発的にローカルメモリ２０５内のデータを
読み出してシステムホスト内メモリ４０１へ書き込むた
め、システム監視部２０１の動作に依存せずローカルメ
モリ２０５の内容をシステム監視部２０１に通知するこ
とができる。また、ローカルメモリ２０５には異常が発
生したときのメモリの内容が保存されているので、バス
ブリッジ４０４がシステムホスト内メモリ４０１へロー
カルメモリ２０５の内容を書き込むことで異常に対処す
るための処理、異常後の復帰・復旧が容易となる。

【００２０】以上のように、この実施の形態２では、ク
ロック異常、マイクロプロセッサ異常などが発生する
と、ローカルバス２０２からシステムバス１０１に対す
る不正なアクセス要求がバスブリッジ２０４により無視
される一方、システムバス１０１からローカルバス２０
２へのアクセスが有効となる。また、バスブリッジ４０
４のＤＭＡコントローラ４０４ｃにより前記異常が発生
したときのローカルメモリ２０５に保存されているメモ
リの内容が自発的にローカルメモリ２０５から読み出さ
れてシステムホスト内メモリ４０１へ書き込まれるの
で、システム監視部２０１はローカルメモリ２０５から
読み出された前記メモリの内容により異常に対処するた
めの処理が行い易くなり、異常後の復帰・復旧を容易に
する異常発生時のデータ収集方法が得られる効果があ
る。

【００２１】実施の形態３．図９は、この発明の実施の
形態３による異常発生時のデータ収集方法が適用される
計算機システムの構成を示すブロック図である。図９に
おいて図２と同一または相当の部分については同一符号
を付し説明を省略する。図９において、５０３はシステ
ムホスト１０２の指示により処理を実行するローカルモ
ジュール、６０１はマイクロプロセッサ２０３とバスブ
リッジ２０４が要求するローカルバス２０２のアクセス
要求の調停を行うローカルバス調停回路である。このロ
ーカルバス調停回路６０１は、図３に示す異常検出回路
２０７のクロック異常検出回路２０８から出力されたエ
ラー信号や図４に示すウォッチドッグタイマ２０７ｆか
ら出力された異常検出信号が入力されると、マイクロプ
ロセッサ２０３からのアクセス要求を全て無視し、バス
ブリッジ２０４からのアクセス要求のみを受け付ける。

【００２２】図１０は、ローカルバス調停回路６０１の
構成を示す論理回路図である。図において、６０１ａは
異常検出回路２０７のクロック異常検出回路２０８から
出力されたエラー信号やウォッチドッグタイマ２０７ｆ
から出力された異常検出信号を反転するインバータ回
路、６０１ｂはローカルクロックをもとにデータ入力端
子の信号レベルを取り込んで出力するＤフリップフロッ
プ、６０１ｃはインバータ回路６０１ａの出力端子と前
記Ｄフリップフロップ６０１ｂのＱ出力端子とがそれぞ
れ入力端子へ接続された２入力ＡＮＤ回路である。６０
１ｄはマイクロプロセッサ２０３から出力されたバス要
求信号が一方の入力端子へ接続され、Ｄフリップフロッ
プ６０１ｄのＱ出力端子が他方の入力端子へ接続された
２入力ＡＮＤ回路、６０１ｅはマイクロプロセッサ２０
３から出力された前記バス要求信号が一方の入力端子へ
接続され、Ｄフリップフロップ６０１ｊの反転Ｑ出力端
子が他方の入力端子へ接続された２入力ＡＮＤ回路であ
る。６０１ｆは２入力ＡＮＤ回路６０１ｄと２入力ＡＮ
Ｄ回路６０１ｅの出力端子がそれぞれの入力端子へ接続
された２入力ＯＲ回路であり、出力端子はＤフリップフ
ロップ６０１ｂのデータ入力端子へ接続されている。

【００２３】６０１ｇはマイクロプロセッサ２０３から
出力された前記バス要求信号を反転するインバータ回
路、６０１ｈは異常検出回路２０７のクロック異常検出
回路２０８から出力されたエラー信号やウォッチドッグ
タイマ２０７ｆから出力された異常検出信号が一方の入
力端子へ入力され、またバスブリッジ２０４からのバス
要求信号が他方の入力端子へ入力される２入力ＡＮＤ回
路、６０１ｉはローカルクロックをもとにデータ入力端
子の信号レベルを取り込んで出力するＤフリップフロッ
プ、６０１ｊはＤフリップフロップ６０１ｉのＱ出力端
子と２入力ＡＮＤ回路６０１ｈがそれぞれ入力端子へ接
続された２入力ＯＲ回路である。６０１ｋはＤフリップ
フロップ６０１ｂの反転Ｑ出力端子が第１の入力端子へ
接続され、インバータ回路６０１ｇの出力端子が第２の
入力端子へ接続され、バスブリッジ２０４からのバス要
求信号が第３の入力端子へ入力される３入力ＡＮＤ回路
である。６０１ｍは一方の入力端子がＤフリップフロッ
プ６０１ｉのＱ出力端子へ接続され、バスブリッジ２０
４からのバス要求信号が他方の入力端子へ入力される２
入力ＡＮＤ回路である。６０１ｎは２入力ＡＮＤ回路６
０１ｋと２入力ＡＮＤ回路６０１ｍとの出力端子がそれ
ぞれの入力端子へ接続された２入力ＯＲ回路であり、出
力端子はＤフリップフロップ６０１ｉのデータ入力端子
へ接続されている。

【００２４】次に、図９を参照して動作について説明す
る。異常検出回路２０７がクロック異常、マイクロプロ
セッサ異常などを検出すると、バスブリッジ２０４とロ
ーカルバス調停回路６０１へ異常を通知する。バスブリ
ッジ２０４は異常検出回路２０７から異常の通知を受け
ると、さらにシステム監視部２０１へ通知する。異常を
通知されたシステム監視部２０１は、異常が発生したロ
ーカルモジュール５０３内のローカルメモリ２０５をバ
スブリッジ２０４を介してアクセスする。このとき、マ
イクロプロセッサ２０３からローカルバス２０２に対す
る不正なアクセス要求が行われても、ローカルバス調停
回路６０１はこれを無視する。このため、システム監視
部２０１がローカルメモリ２０５をアクセスする際に前
記不正なアクセス要求との競合は発生せず、システム監
視部２０１がローカルメモリ２０５へアクセスできない
アクセス不可となる状態は生じない。ローカルメモリ２
０５には異常が発生したときのメモリの内容が保存され
ているので、システム監視部２０１がこのメモリの内容
を読み出すことで異常処理、異常後の復帰・復旧が容易
になる。

【００２５】なお、ローカルバス調停回路６０１の動作
を説明すると、異常検出回路２０７からローカルバス調
停回路６０１へ行われる異常通知は、図３および図４で
説明したように‘Ｈ’レベルのエラー信号、異常検出信
号により行われる。この異常通知があるとインバータ回
路６０１ａの出力は‘Ｌ’レベルとなり、２入力ＡＮＤ
回路６０１ｃの出力はＤフリップフロップ６０１ｂのＱ
出力とは無関係に‘Ｌ’レベルとなり、マイクロプロセ
ッサ２０３へのバス応答がない‘Ｌ’レベルの状態に固
定される。この結果、前記異常通知が異常検出回路２０
７からローカルバス調停回路６０１へ行われている状態
のときにマイクロプロセッサ２０３が異常動作によりロ
ーカルバス２０２のバス要求（‘Ｈ’レベルの信号をマ
イクロプロセッサ２０３からのバス要求信号とする）を
行い、Ｄフリップフロップ６０１ｂのＱ出力が‘Ｈ’レ
ベルとなる状態になっても、マイクロプロセッサ２０３
によるバス要求は無視される。

【００２６】一方、異常検出回路２０７からローカルバ
ス調停回路６０１へ異常通知が行われている状態にある
ときに、バスブリッジ２０４からローカルバス２０２の
バス要求（‘Ｈ’レベルの信号をバスブリッジ２０４か
らのバス要求とする）があると、このバス要求は３入力
ＡＮＤ回路６０１ｋの前記第３の入力端子、２入力ＡＮ
Ｄ回路６０１ｍの他方の入力端子および２入力ＡＮＤ回
路６０１ｈの他方の入力端子へ入力される。２入力ＡＮ
Ｄ回路６０１ｈでは、‘Ｈ’レベルの前記異常通知によ
りゲートが開き、前記バスブリッジ２０４からの‘Ｈ’
レベルのバス要求を２入力ＯＲ回路６０１ｊの他方の入
力端子へ出力する。この結果、２入力ＯＲ回路６０１ｊ
の出力は、Ｄフリップフロップ６０１ｊのＱ出力の信号
レベルとは無関係に‘Ｈ’レベルへ固定され、バスブリ
ッジ２０４へのバス応答がある‘Ｈ’レベルの状態に固
定される。

【００２７】このように、システム監視部２０１による
ローカルメモリ２０５のアクセスとマイクロプロセッサ
２０３の異常動作による不正なアクセス要求との競合は
生じることがなく、システム監視部２０１がローカルメ
モリ２０５へアクセスできないアクセス不可となる状態
は発生せず、ローカルバス調停回路６０１は、前記エラ
ー信号や前記異常検出信号が入力された場合、マイクロ
プロセッサ２０３からのアクセス要求を全て無視しバス
ブリッジ２０４からのアクセス要求のみを受け付ける動
作となる。

【００２８】また、異常検出回路２０７からローカルバ
ス調停回路６０１へ異常通知が行われていない状態での
動作は、バスブリッジ２０４からのバス要求がないこと
を条件にマイクロプロセッサ２０３からのバス要求が２
入力ＡＮＤ回路６０１ｅから出力され、Ｄフリップフロ
ップ６０１ｂのデータ端子へ取り込まれ、そのＱ出力が
‘Ｈ’レベルとなり、マイクロプロセッサ２０３へのバ
ス応答として‘Ｈ’レベルの信号が２入力ＡＮＤ回路６
０１ｃから出力される。また、マイクロプロセッサ２０
３からのバス要求がなく、マイクロプロセッサ２０３へ
のバス応答もないこと、および前記異常通知が行われて
いないことを条件に、バスブリッジ２０４からのバス要
求が３入力ＡＮＤ回路６０１ｋから出力されてＤフリッ
プフロップ６０１ｉのデータ端子から取り込まれ、その
Ｑ出力が‘Ｈ’レベルとなり、バスブリッジ２０４への
バス応答として‘Ｈ’レベルの信号が２入力ＯＲ回路６
０１ｊから出力される。

【００２９】以上のように、この実施の形態３によれ
ば、異常検出回路２０７からバスブリッジ２０４へ出力
されたエラー信号や異常検出信号などの異常通知によ
り、ローカルバス２０２からシステムバス１０１に対す
る不正なアクセス要求がバスブリッジ２０４により無視
され、また異常検出回路２０７からローカルバス調停回
路６０１へ出力された前記異常通知により、ローカルバ
ス調停回路６０１はマイクロプロセッサ２０３からのア
クセス要求を全て無視し、バスブリッジ２０４により有
効とされたシステムバス１０１からローカルバス２０２
に対するアクセス要求のみを受け付け、バスブリッジ２
０４へのバス応答を行う結果、異常通知をうけたシステ
ム監視部２０１がローカルメモリ２０５へアクセスでき
ない状態が防止され、システム監視部２０１はバスブリ
ッジ２０４によりローカルメモリ２０５へアクセスして
異常発生時のデータをローカルメモリ２０５から読み出
すことができ、発生した異常に対処するための処理や異
常発生後の復帰・復旧処理を容易にする異常発生時のデ
ータ収集方法が得られる効果がある。

【００３０】実施の形態４．図１１は、この発明の実施
の形態４による異常発生時のデータ収集方法が適用され
る計算機システムの構成を示すブロック図である。図１
１において図２と同一または相当の部分については同一
符号を付し説明を省略する。図において、７０１は図３
に示す異常検出回路２０７のクロック異常検出回路２０
８から出力されたエラー信号や図４に示すウォッチドッ
グタイマ２０７ｆから出力された異常検出信号などによ
る異常通知が入力されると、マイクロプロセッサ２０３
からローカルバス２０２へ信号が出力されても、ローカ
ルバス２０２への出力をハイインピーダンスにしてマイ
クロプロセッサ２０３をローカルバス２０２から切り離
すバスバッファである。

【００３１】図１２は、バスバッファ７０１の構成を示
す回路図であり、図において、７０１ａ，７０１ｂ，７
０１ｃは前記エラー信号や前記異常検出信号が入力され
る制御端子を備えたトライステートバッファ回路であ
る。

【００３２】次に、図１１を参照して動作を説明する。
異常検出回路２０７は、クロック異常，マイクロプロセ
ッサ異常などを検出すると、バスブリッジ２０４および
バスバッファ７０１へ前記エラー信号や前記異常検出信
号により異常通知を行う。バスブリッジ２０４は前記異
常通知があると、その異常通知があったことをもとにシ
ステム監視部２０１へ異常通知を行う。異常通知された
システム監視部２０１は、異常が発生したローカルモジ
ュール８０３内のローカルメモリ２０５をバスブリッジ
２０４を介してアクセスする。このとき、マイクロプロ
セッサ２０３からローカルバス２０２に対する不正な信
号が出力されていたとしても、バスバッファ７０１は前
記異常検出回路２０７からの異常通知をもとに前記バス
バッファ７０１のローカルバス２０２側の出力をハイイ
ンピーダンスにしてマイクロプロセッサ２０３をローカ
ルバス２０２から切り離すため、システム監視部２０１
によるローカルメモリ２０５のアクセスと前記マイクロ
プロセッサ２０３によるローカルバス２０２の使用とに
より競合が生じ、前記システム監視部２０１によるロー
カルメモリ２０５のアクセスができないアクセス不可の
状態は発生しない。

【００３３】ローカルメモリ２０５には異常が発生した
ときのメモリの内容が保存されているので、システム監
視部２０１がこのメモリの内容を読み出すことで、異常
に対処するための処理、異常後の復帰・復旧が容易とな
る。

【００３４】以上のように、この実施の形態４では、マ
イクロプロセッサ２０３に異常が発生してマイクロプロ
セッサ２０３の異常動作によりローカルバス２０２へ不
正な信号が出力されて、異常通知をうけたシステム監視
部２０１がローカルメモリ２０５へアクセスできない状
態がバスバッファ７０１により防止され、システム監視
部２０１はバスブリッジ２０４によりローカルメモリ２
０５へアクセスして異常発生時のデータをローカルメモ
リ２０５から読み出すことができるため、発生した異常
に対処するための処理や異常発生後の復帰・復旧処理を
容易にする異常発生時のデータ収集方法が得られる効果
がある。

【００３５】

【発明の効果】以上のように、請求項１記載の発明によ
れば、バスブリッジに対して行われた異常についての通
知をもとに前記バスブリッジにおいてシステムバスから
ローカルバスへのアクセス要求を有効にするとともに、
前記ローカルバスから前記システムバスへのアクセス要
求を無効とするアクセス選択過程と、該アクセス選択過
程により有効とされた前記アクセス要求により、ローカ
ルモジュールのローカルメモリへ格納されている前記異
常の発生時のデータを、システムホスト異常通知過程で
異常の通知を受けたシステムホストが収集する収集過程
とを備えるように構成したので、前記ローカルモジュー
ル内のクロック異常またはマイクロプロセッサ異常など
の致命的な異常が発生した場合でも、前記マイクロプロ
セッサの異常動作により行われることのある不正なアク
セスとの競合は発生せず、前記システムホストのシステ
ム監視部が前記ローカルメモリをアクセスすることがで
き、前記ローカルモジュールの前記異常の発生時の情報
を得ることができ、発生した異常に対する処理や異常後
の復帰・復旧処理が容易になる効果がある。

【００３６】請求項２記載の発明によれば、バスブリッ
ジに対し行われた異常についての通知をもとにシステム
バスからローカルバスへのアクセス要求を有効にすると
ともに、前記ローカルバスから前記システムバスへのア
クセス要求を無効とするアクセス選択過程と、前記バス
ブリッジに対し行われた前記異常についての通知をもと
に、前記アクセス選択過程で前記ローカルバスから前記
システムバスへのアクセス要求が無効とされている状態
で、前記バスブリッジが前記ローカルモジュールのロー
カルメモリへ格納されている前記異常の発生時のデータ
を読み出して、前記システムホスト内のメモリへ書き込
むことにより前記システムホストが前記異常の発生時の
データを収集する収集過程とを備えるように構成したの
で、前記ローカルモジュール内のクロック異常またはマ
イクロプロセッサ異常などの致命的な異常が発生した場
合でも、前記マイクロプロセッサの異常動作により行わ
れることのある不正なアクセスとの競合は発生せず、前
記バスブリッジが前記ローカルメモリをアクセスして前
記異常の発生時の情報を読み出し、さらに読み出した前
記情報をシステムホスト内のメモリへ書き込むことがで
き、この結果、前記システムホストは前記ローカルモジ
ュールの前記異常の発生時の情報を収集すことができ、
発生した異常に対する処理や異常後の復帰・復旧処理が
容易になる効果がある。

【００３７】請求項３記載の発明によれば、バスブリッ
ジに対し行われた異常についての通知をもとにシステム
バスからローカルバスへのアクセス要求を有効にすると
ともに、前記ローカルバスから前記システムバスへのア
クセス要求を無効とするアクセス選択過程と、前記異常
についての通知をもとに前記バスブリッジからのバス要
求に対するバス応答を有効にするとともに、ローカルモ
ジュールのマイクロプロセッサからのバス要求に対する
バス応答を無効にして前記ローカルバス使用についての
調停を行うバス調停過程と、前記アクセス選択過程で有
効とされた前記アクセス要求と、前記バス調停過程で有
効とされた前記バス応答とをもとに、前記ローカルモジ
ュールのローカルメモリへ格納されている前記異常の発
生時のデータを、前記異常の通知を受けたシステムホス
トが収集する収集過程とを備えるように構成したので、
前記ローカルモジュール内のクロック異常またはマイク
ロプロセッサ異常などの致命的な異常が発生した場合で
も、前記マイクロプロセッサの異常動作により行われる
ことのある不正なアクセスとの競合が発生することな
く、前記システムホストが前記ローカルメモリをアクセ
スして前記ローカルモジュールの前記異常の発生時の情
報を得ることができ、発生した異常に対する処理や異常
後の復帰・復旧処理が容易になる効果がある。

【００３８】請求項４記載の発明によれば、バスブリッ
ジに対し行われた異常についての通知をもとにシステム
バスからローカルバスへのアクセス要求を有効にすると
ともに、前記ローカルバスから前記システムバスへのア
クセス要求を無効とするアクセス選択過程と、前記異常
についての通知をもとに前記ローカルモジュールのマイ
クロプロセッサの前記ローカルバスとの接続を制御する
接続制御過程と、該接続制御過程において前記マイクロ
プロセッサと前記ローカルバスとの接続を切り離す制御
が行われている状態で、前記アクセス選択過程で有効と
された前記アクセス要求をもとに、前記ローカルモジュ
ールのローカルメモリへ格納されている前記異常の発生
時のデータを、前記システムホスト異常通知過程で行わ
れた前記通知をもとに前記システムホストが収集する収
集過程とを備えるように構成したので、前記ローカルモ
ジュール内のクロック異常またはマイクロプロセッサ異
常などの致命的な異常が発生した場合でも、前記マイク
ロプロセッサはローカルバスに対し切り離されているた
め、前記マイクロプロセッサの異常動作により行われる
ことのある不正なアクセスとの競合が発生することなく
前記システムホストが前記ローカルメモリをアクセスし
て前記ローカルモジュールの前記異常の発生時の情報を
得ることができ、発生した異常に対する処理や異常後の
復帰・復旧処理が容易になる効果がある。

【図面の簡単な説明】

【図１】 この発明の各実施の形態の異常発生時のデー
タ収集方法が適用される計算機システムを示すブロック
図である。

【図２】 この発明の実施の形態１の異常発生時のデー
タ収集方法が適用される計算機システムの構成を示すブ
ロック図である。

【図３】 この発明の実施の形態１の異常発生時のデー
タ収集方法が適用される異常検出回路のクロック異常検
出回路の構成を示す回路図である。

【図４】 この発明の実施の形態１の異常発生時のデー
タ収集方法が適用される異常検出回路のウォッチドック
タイマの構成を示す回路図である。

【図５】 この発明の実施の形態１の異常発生時のデー
タ収集方法を説明するための計算機システムを示す説明
図である。

【図６】 この発明の実施の形態１の異常発生時のデー
タ収集方法が適用される計算機システムのバスブリッジ
の構成を示す説明図である。

【図７】 この発明の実施の形態２の異常発生時のデー
タ収集方法を説明するための計算機システムを示す説明
図である。

【図８】 この発明の実施の形態２の異常発生時のデー
タ収集方法が適用される計算機システムのバスブリッジ
の構成を示す説明図である。

【図９】 この発明の実施の形態３の異常発生時のデー
タ収集方法を説明するための計算機システムを示す説明
図である。

【図１０】 この発明の実施の形態３の異常発生時のデ
ータ収集方法が適用される計算機システムのローカルバ
ス調停回路の構成を示す論理回路図である。

【図１１】 この発明の実施の形態４の異常発生時のデ
ータ収集方法を説明するための計算機システムを示す説
明図である。

【図１２】 この発明の実施の形態４の異常発生時のデ
ータ収集方法が適用される計算機システムのバスバッフ
ァの構成を示す回路図である。

【図１３】 従来の異常発生時のデータ収集方法が適用
される計算機システムの構成を示すブロック図である。

【符号の説明】

１０１ システムバス、１０２，３０１ システムホス
ト、１０３，３０３，５０３，８０３ ローカルモジュ
ール、２０２ ローカルバス、２０３ マイクロプロセ
ッサ、２０４，４０４ バスブリッジ、２０５ ローカ
ルメモリ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 システムホストおよび１つまたは複数の
   ローカルモジュールと、前記システムホストと前記ロー
   カルモジュールとを接続可能なシステムバスとを備えた
   計算機システムにおける前記ローカルモジュール内で異
   常が発生したときのデータを、前記システムホストで収
   集する異常発生時のデータ収集方法において、 前記ローカルモジュール内で発生した異常を検出する異
   常検出過程と、 該異常検出過程で検出された異常について、前記ローカ
   ルモジュールのローカルバスと前記システムバスとの間
   のバスブリッジへ通知するバスブリッジ異常通知過程
   と、 該バスブリッジ異常通知過程で前記バスブリッジへ通知
   された前記異常について、前記バスブリッジから前記シ
   ステムホストへ通知するシステムホスト異常通知過程
   と、 前記バスブリッジ異常通知過程で行われた前記異常につ
   いての通知をもとに前記バスブリッジで前記システムバ
   スから前記ローカルバスへのアクセス要求を有効にする
   とともに、前記ローカルバスから前記システムバスへの
   アクセス要求を無効とするアクセス選択過程と、 該アクセス選択過程により有効とされた前記アクセス要
   求により、前記ローカルモジュールのローカルメモリへ
   格納されている前記異常の発生時のデータを、前記シス
   テムホスト異常通知過程で行われた前記通知をもとに前
   記システムホストが収集する収集過程とを備えているこ
   とを特徴とする異常発生時のデータ収集方法。
2. 【請求項２】 システムホストおよび１つまたは複数の
   ローカルモジュールと、前記システムホストと前記ロー
   カルモジュールとを接続可能なシステムバスとを備えた
   計算機システムにおける前記ローカルモジュール内で異
   常が発生したときのデータを、前記システムホストで収
   集する異常発生時のデータ収集方法において、 前記ローカルモジュール内で発生した異常を検出する異
   常検出過程と、 該異常検出過程で検出された異常について、前記ローカ
   ルモジュールのローカルバスと前記システムバスとの間
   のバスブリッジへ通知するバスブリッジ異常通知過程
   と、 該バスブリッジ異常通知過程で行われた前記異常につい
   ての通知をもとに前記システムバスから前記ローカルバ
   スへのアクセス要求を有効にするとともに、前記ローカ
   ルバスから前記システムバスへのアクセス要求を無効と
   するアクセス選択過程と、 前記バスブリッジ異常通知過程で行われた前記異常につ
   いての通知をもとに、前記アクセス選択過程で前記ロー
   カルバスから前記システムバスへのアクセス要求が無効
   とされている状態で、前記バスブリッジが前記ローカル
   モジュールのローカルメモリへ格納されている前記異常
   の発生時のデータを読み出して、前記システムホスト内
   のメモリへ書き込むことにより前記システムホストが前
   記異常の発生時のデータを収集する収集過程とを備えて
   いることを特徴とする異常発生時のデータ収集方法。
3. 【請求項３】 システムホストおよび１つまたは複数の
   ローカルモジュールと、前記システムホストと前記ロー
   カルモジュールとを接続可能なシステムバスとを備えた
   計算機システムにおける前記ローカルモジュール内で異
   常が発生したときのデータを、前記システムホストで収
   集する異常発生時のデータ収集方法において、 前記ローカルモジュール内で発生した異常を検出する異
   常検出過程と、 該異常検出過程で検出された異常について、前記ローカ
   ルモジュールのローカルバスと前記システムバスとの間
   のバスブリッジへ通知するバスブリッジ異常通知過程
   と、 該バスブリッジ異常通知過程で前記バスブリッジへ通知
   された前記異常について、前記バスブリッジから前記シ
   ステムホストへ通知するシステムホスト異常通知過程
   と、 前記バスブリッジ異常通知過程で行われた前記異常につ
   いての通知をもとに前記システムバスから前記ローカル
   バスへのアクセス要求を有効にするとともに、前記ロー
   カルバスから前記システムバスへのアクセス要求を無効
   とするアクセス選択過程と、 前記異常についての通知をもとに前記バスブリッジから
   のバス要求に対するバス応答を有効にするとともに、前
   記ローカルモジュールのマイクロプロセッサからのバス
   要求に対するバス応答を無効として前記ローカルバスの
   調停を行うバス調停過程と、 前記アクセス選択過程で有効とされた前記アクセス要求
   および前記バス調停過程で有効とされた前記バス応答を
   もとに、前記ローカルモジュールのローカルメモリへア
   クセスし、格納されている前記異常の発生時のデータを
   前記システムホスト異常通知過程で前記異常の通知を受
   けた前記システムホストが収集する収集過程とを備えて
   いることを特徴とする異常発生時のデータ収集方法。
4. 【請求項４】 システムホストおよび１つまたは複数の
   ローカルモジュールと、前記システムホストと前記ロー
   カルモジュールとを接続可能なシステムバスとを備えた
   計算機システムにおける前記ローカルモジュール内で異
   常が発生したときのデータを、前記システムホストで収
   集する異常発生時のデータ収集方法において、 前記ローカルモジュール内で発生した異常を検出する異
   常検出過程と、 該異常検出過程で検出された異常について、前記ローカ
   ルモジュールのローカルバスと前記システムバスとの間
   のバスブリッジへ通知するバスブリッジ異常通知過程
   と、 該バスブリッジ異常通知過程で前記バスブリッジへ通知
   された前記異常について、前記バスブリッジから前記シ
   ステムホストへ通知するシステムホスト異常通知過程
   と、 前記バスブリッジ異常通知過程で行われた前記異常につ
   いての通知をもとに前記システムバスから前記ローカル
   バスへのアクセス要求を有効にするとともに、前記ロー
   カルバスから前記システムバスへのアクセス要求を無効
   とするアクセス選択過程と、 前記異常についての通知をもとに前記ローカルモジュー
   ルのマイクロプロセッサの前記ローカルバスとの接続を
   制御する接続制御過程と、 該接続制御過程において前記マイクロプロセッサと前記
   ローカルバスとの接続を切り離す制御が行われている状
   態で、前記アクセス選択過程で有効とされた前記アクセ
   ス要求をもとに、前記ローカルモジュールのローカルメ
   モリへ格納されている前記異常の発生時のデータを、前
   記システムホスト異常通知過程で行われた前記通知をも
   とに前記システムホストが収集する収集過程とを備えて
   いることを特徴とする異常発生時のデータ収集方法。