JPH1116290A - 記録符号化回路及びそれを用いた半導体デバイス、磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 【課題】 符号化レートをほぼ１に近い値に設定できる
（ｎ−１）／ｎ符号化方式において、磁気ディスク装置
に適した記録符号信号系列を提供する。 【解決手段】 本発明は、ｂビットの所定の長さの情報
ビット系列が与えられると、計数法による（ｎ−１）／
ｎ記録符号化の前にａビット（ａは正の整数）の固定ビ
ット系列をつけ加える手段を有し、これによって、情報
ビットを（ａ＋ｂ）ビット系列とし、（ａ＋ｂ）ビット
が（ｎ−１）ビットの整数倍に設定する。 【効果】 大きなｎの値を有する（ｎ−１）／ｎ符号化
回路の半導体デバイスにおいて回路規模を小さくでき
る。さらに、本発明を用いる事によって高密度な大容量
磁気ディスク装置が実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は符号化レートを限界
値に近づけた符号化方式を用い、ディジタルデータを高
密度に記録する記録符号化回路及びこれを用いた半導体
デバイス、磁気ディスク装置に関する。

【０００２】

【従来の技術】コンピュータの演算速度が高速になると
共に大容量のメモリを必要とする応用ソフトが使用され
るようになり、小型磁気ディスクの高密度化は、ますま
すその要求が高まっている。このため、 最近では, 記
録再生系の信号処理としてパーシャルレスポンスクラス
4（以下ＰＲ４と記載）の等化方式と最尤復号を組み合
わせたPRML方式が注目され、従来のピーク検出法に比べ
て、S/Nにおいて3dB程度の改善が実現されている。これ
らの技術的特徴については,例えば日本応用磁気学会誌
１８巻 ４号１９９４年８月の「PRMLとコーディング技
術」において述べられている．ＰＲ４の採用と共に、記
録符号化も８ビット情報ビットを９ビットの記録符号に
変換するいわゆる８ー９符号が用いられた。この変換効
率すなわち８／９＝約０．８８９が高いほど、情報ビッ
トを効率よく磁気ディスク媒体上に記録できることにな
る。従って、最近は情報１６ビットを１７ビットの記録
符号に変換する記録符号化が検討されつつある。例え
ば、ＩＥＥＥ ＴＲＡＮＳ．ｏｎ ＭＡＧＮＥＴＩＣＳ
第３２巻 ５号 ３９５６ー３９５８ページにその適
用例が示されている。その記録側での信号処理系統図は
図２で表される。情報データＩはまず、誤り訂正用検査
符号の演算回路１に入力され、検査符号Ｐが演算され
る。情報データＩと検査符号Ｐは共に記録符号化回路２
に入力され、記録符号系列Ｃが得られ、磁気ディスクの
記録再生系３に送られる。再生時には符号誤りが必ず発
生することを想定しなければならない。１６ー１７記録
符号化のように高レートな符号化が採用された場合、特
に、２つの１７ビット記録符号の境で数ビットの誤りが
あったと仮定する。２つの１７ビット記録符号に誤りが
あるので、１７ビットの記録符号から１６ビットの情報
ビットに逆変換時されると、２つの１６ビットの情報デ
ータが共に、元の情報ビットとかけ離れた情報ビットに
変換される可能性が高い。すなわち、誤りの拡大が発生
する。このため、従来の信号処理のままで単純に高レー
ト符号化を用いると、誤り訂正符号を強化しなければな
らないという問題が生じる。

【０００３】これに対する対策として、図３に示すよう
に、記録符号化と誤り訂正符号化の順序を逆にする事が
提案されている。すなわち、情報データＩはまず１６／
１７符号化のような高レートな記録符号化回路４に入力
され、記録符号化列Ｃ１を得る。この符号化列Ｃ１に対
して誤り訂正符号化演算回路５によって検査符号Ｐを得
て、検査符号Ｐは従来の記録符号化回路６例えば８／９
符号化を用いて記録符号化列Ｃ２を得る。高レート符号
化列Ｃ１及び記録符号化列Ｃ２が共に磁気ディスクの記
録再生系３で記録される。この場合、再生時に誤りが発
生していても、まず、誤り訂正符号によって誤りを訂正
するので、高レート符号化の逆変換時に誤りが拡大する
ような従来の問題は解決される。

【０００４】図３の信号処理を用いて高レート符号化を
適用する場合において、さらにレートを高くするために
情報ビット数（ｎー１）を１００ビット程度まで大きく
し、記録符号ビットｎを構成しようとすると当然の事な
がら、（ｎー１）／ｎ記録符号化のための演算式が複雑
になる。これに対処するため、計数法と呼ばれる記録符
号化演算方法が提案されている。例えば、Ｉｍｍｉｎｋ
著のＣｏｄｉｎｇ ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ
ｄｉｇｉｔａｌ ｒｅｃｏｒｄｉｎｇ １９９１年 Ｐ
ｒｅｎｔｉｃｅ Ｈａｌｌ社発行 １１７ー１２０ペー
ジにその例が示されている。図４はその符号化の原理を
説明する図で、簡単のために、３ビットの情報データを
４ビットの記録符号（ｘ₃，ｘ₂，ｘ₁，ｘ₀）に変換する
時を説明している。まず、使用する４ビットの記録符号
を所定の順序で並べ、３ビットの整数と４ビットの記録
符号を１：１に対応させる。ここで、重み係数Ｎ（ｊ）
を整数ｊビットまでに存在する記録符号の個数と定義す
る。例えば、整数を２進法で表した時の、２ビットまで
すなわち０１０までに割り当てられる記録符号の個数は
図４から分かるように、００００、０００１、００１０
と３個である。このとき、これをＮ（２）＝３と表記す
る。他の重み係数Ｎ（ｊ）も図４のように与えられる。
このように重み係数をあらかじめ計算しておく。情報ビ
ットが与えられると、図５の例で示すステップで記録符
号を構成できることが示されている。図５は整数Ｉが６
であった場合の例を示す。従って情報ビットは１１０で
ある。Ｉが与えられる（ステップ１）と、次にＩと最大
の重み係数Ｎ（ｎ−１）が比較される。ｎ＝４であるの
で、Ｎ（３）とＩが比較（ステップ２）される。Ｉの方
が大きい場合、 ｘ₃＝１と設定（ステップ３）する。Ｉ
が比較した重み係数より大きいときのみ、Ｉからその重
み係数を減算（ステップ４）する。その減算結果を新た
な整数Ｉ’として１つ下の重み係数に関して同様なステ
ップを行う。図５の例ではＩ’＝１である。整数が重み
係数より小さい場合、当該記録符号ｘは０とし、減算処
理は行わない。整数が重み係数と等しい場合は、整数が
重み係数より大きい場合と同様に当該記録符号ｘは１と
する。このようにしてＩ＝６の場合に１００１の記録符
号が得られる。

【０００５】以上、説明したように、計数法では、重み
係数をあらかじめ計算して記憶しておき、上記のように
なステップによって記録符号化ができる。しかも、この
ステップを記録符号ビット数だけ繰り返せば１００ビッ
トのように長い記録符号化も可能となる。

【０００６】

【発明が解決しようとする課題】本発明は計数法と呼ば
れる長いビットを有する記録符号を構成する方式を磁気
ディスクの記録に適用した場合の記録符号化回路を具体
的に提供すると共に、これを用いた半導体デバイス、磁
気ディスク装置に好適な符号構成を提供する。

【０００７】

【課題を解決するための手段】本発明は、ｂビットの所
定の長さの情報ビット系列が与えられると、ｎ＞１００
における計数法による（ｎ−１）／ｎ記録符号化の前に
ａビット（ａは正の整数）の固定ビット系列をつけ加え
る手段を有する。これによって、情報ビットを（ａ＋
ｂ）ビット系列とし、（ａ＋ｂ）ビットが（ｎ−１）ビ
ットの整数倍に設定する。

【０００８】すなわち本発明の特徴は、（１）減算回
路、重み係数演算回路、及び減算回路の減算結果の符号
を判定する回路を有し、ｎの値（ｎは２以上の正の整
数）を有する計数法による（ｎ−１）／ｎ記録符号化回
路において、ｂビット（ｂは正の整数）の所定の長さの
情報ビット系列が与えられると、ａビット（ａは正の整
数）の固定ビット系列をつけ加え、情報ビットを（ａ＋
ｂ）ビット系列と見なし、（ａ＋ｂ）ビットが（ｎ−
１）ビットの整数倍になるように設定することにより、
（ｎ−１）／ｎ変換を行うことを特徴とする記録符号化
回路にある。

【０００９】（１）において、変換する情報ビット数に
等しいシフトレジスタ回路をさらに有することが好まし
い。

【００１０】また、（１）において、上記重み係数回路
が、ウンタからの共通アドレスによってアドレス指定さ
れる複数の読み出し専用メモリや、初期値を与えるメモ
リ、加算回路、マルチプレクサ及びラッチ回路を有して
も良い。

【００１１】

【発明の実施の形態】本発明を実施例によって詳細に説
明する。図１が本発明の実施例における記録符号化の信
号系統図である。磁気ディスクにおける情報データＩは
５１２バイトで構成されており、１バイトは８ビットで
ある。この値は計算機とのインターフェースから決めら
れた値であり、磁気ディスクを設計する上で守らなけれ
ばならない数値である。このため、高レート符号化を磁
気ディスクの記録再生系３に効率よく適用するためには
固定情報の追加データＩ−Ａを１１ビット分つけ加え
る。固定情報の例としてはオールゼロが最も簡単な例で
ある。情報データＩ及び追加データＩ−Ａは１１１／１
１２の高レート記録符号化回路１０に入力される。回路
１０では１１１ビット単位に１１２ビットの記録符号に
変換される。なお、（ｎ−１）／ｎ符号化における記録
符号化の特性によってｎの大きさが制限されることは当
然である。記録符号化系列における１と１の間に含まれ
る０の最大の個数を制限するｋ制限を考慮すると、ｋを
６以下に制限するにはｎ＝１１２ビットが最小であるこ
とが発明者によって確かめられている。ｋ＝５ではｎ＝
５４、ｋ＝４ではｎ＝２６、あるいはｋ＝７と制限を緩
くするとｎ＝２３２となり、（ｎ−１）／ｎが限界値１
に近づく。ｋの値は再生時にタイミングクロック信号が
得られない間隔を示すので、実用的にはあまり大きく設
定しない方が良い。ｋ＝６は現状での最大値と考えられ
る。

【００１２】さて、記録符号化を行うためには記録符号
の入力データ数は１１１ビットで割り切れる必要があ
る。しかし、情報ビット５１２バイトすなわち５１２ｘ
８＝４０９６ビットは１１１ビットで割り切れない。こ
のため、１１ビットを追加情報としてつけ加え、４０９
６＋１１＝４１０７ビット＝１１１ｘ３７として１１１
ビットで割り切れるようにする。別の実現手段としては
４０９６を割り切れるようなｎ−１の値を採用すること
が考えられる。例えば、（ｎ−１）＝１２８すなわちｎ
＝１２９である。後で述べるように、高レート符号化で
はｎの個数に比例した回路規模で符号化回路が実現され
るので、ｎの個数はできるだけｋ制限を満足する中では
小さい値であることが実用上から要求される。このこと
から、本発明では、固定の追加情報ビットＩ−Ａを導入
する。

【００１３】１１１／１１２変換された記録符号Ｃ１は
誤り訂正演算回路１１２入力される。演算回路の具体的
な回路としてはリードソロモン符号化回路を適用する。
リードソロモン符号化は８ビットを１バイトとするバイ
ト単位の演算がなされるので、８ビットで割り切れる情
報で構成されている事がまず要求される。記録符号Ｃ１
は１１２ｘ３７で構成されるので、この要求を満足して
いる。さらに、リードソロモン符号化を８ビット単位で
実現するには１つの系列は８ｘ２５６以下のビット数で
構成されていなければならない。このため、記録符号Ｃ
１は８ビット毎に３つのグループに振り分けて（これを
インターリーブ処理という）、１７３バイト、１７３バ
イト及び１７２バイトからなる３つのインターリーブ構
成を作成し、それぞれに誤り訂正符号化演算を行い検査
符号Ｐを構成する。検査符号Ｐも８ビットを単位とし
て、その複数バイトからなるので、従来の８／９記録符
号化と整合性がとれている。記録符号系列Ｃ１及びＣ２
はまとめられて、磁気ディスクの記録再生系３によって
記録、再生される。

【００１４】図６は１１１／１１２符号化の実施回路で
ある。２００Ｍｂｉｔ／ｓｅｃ程度の高速化を実現する
ため、並列回路の構成を取る。図６では情報ビット系列
が１１１ビットを単位に２つの系列に分けられてそれぞ
れ、１１１／１１２符号化回路１０Ａ，１０Ｂによって
１１２ビットの符号化がなされ、スイッチ１０Ｃによっ
て、再び２００Ｍｂｉｔ／ｓｅｃ程度の高速で記録符号
系列を出力する。１１１／１１２符号化回路１０Ａで
は、まず、１１１ビットの情報がシフトレジスタ１０ー
２のシリアル入力端子から入力される。入力が終われ
ば、次の１１１ビットの情報ビットは１０Ｂのシフトレ
ジスタに入力される。さらに次の１１１ビットが回路１
０Ａに入力されるまでに先の１１１ビットを１１２ビッ
ト記録符号に変換すればよい。

【００１５】図４で説明したように、１１１ビットの情
報ビットは１１２ビットで構成される記録符号の順番を
示していると考え、重み係数Ｎ（１１１），Ｎ（１１
０），．．．と比較しながら、図４で説明したのと同様
なステップで記録符号化がなされる。すなわち、まず１
１１ビットのレジスタに１０ー４に重み係数Ｎ（１１
１）が与えられると、シフトレジスタ１０ー２の値から
重み係数値が減算回路１０ー３で減算される。まず、減
算結果の符号ＣＣが符号判定回路１０ー１によって判別
され、ゼロ以上の正の値であれば記録符号として１を出
力し、減算結果Ｄを新たな情報ビットとするために、シ
フトレジスタ１０ー２のロードセッティング信号もｏｎ
となるようにセッティング出力を出力する。また、符号
判定回路１０ー１が負であれば、記録符号として０が出
力され、ロードセッティング信号はｏｆｆ信号が出力さ
れ、減算結果Ｄはシフトレジスタ１０ー２には入力され
ない。これを重み係数毎に繰り返せば１１２ビットの記
録符号が符号判定回路１０ー１から得られる。

【００１６】なお、重み係数演算回路１０ー４は種々の
形態が可能である。重み係数Ｎはあらかじめ計算してお
くことができるので、読み出し専用メモリ（ＲＯＭ）か
ら読み出す事ができる。出力データが１１２ビットと長
いので、１６ビット出力のＲＯＭを７個用意する。図７
にその構成を示す。ＲＯＭ１０ー４ー１からＲＯＭ１０
ー４ー７に共通のアドレス線が入力され、カウンタ１０
ー４ー８の出力が与えられる。７ビットカウンタ１０ー
４ー８は符号化のクロックが入力されており、１１２個
のアドレスを与え、１１２ビット毎にリセットされる。
各クロック毎に重み係数Ｂが与えられる。

【００１７】図８は別の実施例である。図４の重み係数
の例から予想できるように重み係数は最初大きな値であ
るが順次小さくなるものである。この性質を使いなが
ら、さらに重み係数を少ないビット数で表現できる工夫
を行った場合の重み係数演算回路である。すなわち、ま
ず、ｊー１番目の重み係数Ｎ（ｎ−ｊ−１）が式（１）
のようにｊ番目の式から誘導できるという事実を考慮に
入れる。

【００１８】 Ｎ（ｎ−ｊ−１）＝（Ｎ（ｎ−ｊ）＋２^n-j-k-2）／２ 式（１） さらに、Ｎ（ｎ−ｊ）の値は式（２）すなわち Ｎ（ｎ
−ｊ）＝ｍ（ｎ−ｊ）２ ^r(n-j) で表されるように、ｍ
ビットの値と、その値が１１２ビットのどの位置にある
かを示すｒ値で与えられる事が分かっている。このこと
から、図８で示される重き係数演算回路が構成される。
初期値のｍ（ｎ−１）を記憶するメモリ１０ー４ー１２
の出力ビットと上式の第２項を計算するために、１ビッ
トを加算回路１０ー４ー１１に入力し、その結果をマル
チプレクサ１０ー４ー１０によってラッチ回路１０ー４
ー９の所定のビット位置にセットする。どの位置にセッ
トするかのコントロール信号はコントローラ１０ー４ー
１３からマルチプレクサ１０ー４ー１０に供給する。な
お、初期値ｍ（ｎ−１）に必要なビット数はｋの制限値
に依存しており、ｋ＋２ビットである。１１１／１１２
符号化ではｋ＝６であるので、初期値は８ビットであ
る。マルチプレクサ１０ー４ー１０は演算された８ビッ
トを所定の位置に接続するが、その他のビットは接続し
ないので、各クロッック毎に、まずラッチ回路１０ー４
ー９をリセットしてから、ｍ（ｎ−ｊ）値をセットす
る。

【００１９】以上１１１／１１２符号化の実施例を示し
た。追加データＩ−Ａは情報データＩに付加回路（図示
せず）によって付加してから、１１１／１１２符号化回
路に入力される。別の実施例として、図９に示すよう
に、情報データＩが入力し終わるとスイッチ１０ー５を
切り替え、追加データ用固定パターンデータ発生回路１
０ー６からシフトレジスタ１０ー２に入力する方式でも
良い。図９の別の回路は図６と同じであるので、説明は
省く。

【００２０】図１０は図８と同様に重み係数Ｎ（ｊ）を
表すのにｍ（ｊ）２ ^e(j)で表現したときの別の （ｎ
ー１）／ｎ符号化アルゴリズムを示しており、図１１は
その回路構成を示したものである。なお、ｍ（ｊ）はマ
ンティッサ（ｍａｎｔｉｓｓａ）と呼ばれている。

【００２１】図１０のアルゴリズムにおいて、ｋ制限を
持つｎ−１ビットの記録符号を構成する時、マンティッ
サｍ（ｊ）は次の性質を持っていることを利用する。

【００２２】 ｍ（ｊ）＝（２^(r+1)ー１）ｘ２^(k-r+1)＋ｋ＋１−ｊ 式（２） ただし、ｒはｋ／２を満たす最小の整数である。また、
ｊはｋ＋２からｎー１で定義されている。式（２）から
ｍ（ｊ）＝ｍ（ｊ−１）−１であるので、カウンタを用
いいれば容易に順次マンティッサｍの値を計算できる事
が分かる。図１１において、記録符号化すべき情報ビッ
トはまずｎ−１の長さを持つシフトレジスタ１１ー１に
入力される。長さｎビットのシフトレジスタ１１ー３は
ラッチ回路１１ー２を介して情報ビットを記憶する。先
頭ビットは０とする。シフトレジスタ１１ー６はラッチ
回路１１ー７を介してシフトレジスタ１１ー８の内容が
移される。シフトレジスタ１１ー８はマンティッサｍ
（ｎ−１）の初期値が記憶されている。カウンタ１１ー
１３は最初０にリセットされている。以下次のようなス
テップが図１０で示されたアルゴリズムに従ってｎーｋ
−３回繰り返される。カウンタ１１ー１３は１ずつ増加
されていく。レジスタ１１ー５の内容はシフトレジスタ
１１ー３の上位ｋ＋３ビット分がラッチ回路１１ー４を
介して移される。さらにシフトレジスタ１１ー６の内容
とレジスタ５の内容が減算回路１１ー９によって減算さ
れ、その結果がレジスタ１１ー１０に記憶される。減算
の符号はフィリップフロップ１１ー１１に記憶される。
その符号が０すなわち、減算結果が負ではないときだ
け、シフトレジスタ１１ー３の上位ｋ＋３ビットはレジ
スタ１１ー１０の内容と入れ替える。減算回路の結果の
符号すなわちフィリップフロップ１１ー１１が各ステッ
プにおける記録符号となる。その後、レジスタ１１ー６
は１だけその内容が増加される。またシフトレジスタ３
のは１ビットシフトされる。

【００２３】ｎ−ｋ−３回のステップが終了すると、さ
らに続けてｋ＋３回次のステップを繰り返す。あカウン
タ１１ー１３は１だけ増加させる。レジスタ１１ー５の
内容はシフトレジスタ３の上位ｋ＋３ビットがセットさ
れる。シフトレジスタ１１ー６の内容とレジスタ１１ー
５の内容が減算され、その結果がレジスタ１１ー１０に
記憶される。減算結果の符号はフィリップフロップ１１
ー１１に記憶される。その符号が０すなわち、減算結果
が負ではないときだけ、シフトレジスタ１１ー３の上位
ｋ＋３ビットはレジスタ１１ー１０の内容と入れ替え
る。減算回路の結果の符号が各ステップにおける記録符
号である。ここから上記ステップと異なり、カウンタ１
１ー１３がｎ−ｋ−２あるいはｎーｒ−１に等しければ
そのとき、レジスタ６の内容は１だけ増加させる。その
後、シフトレジスタ１１ー６の内容は１ビット右にシフ
トさせる。

【００２４】図６から分かるように、本発明による符号
化の回路規模は符号化ビット数に比例しており、１ビッ
ト増える毎に、シフトレジスタ１段、減算回路１個、重
み係数演算回路１段と増えるので、できるだけｋ制限を
満足する変換ビット数が少ない組み合わせを選ぶべきで
ある。

【００２５】なお、本発明は上記実施例に限定されるこ
となく、例えば、更なる高速記録のためには４相化する
事、ｋの限定を小さくして、ｎの値を小さなものに選ぶ
場合にも適用可能である。しかし、１６ー１７符号化の
ように各情報ビット間の演算式による符号化が可能なｎ
の値が小さい場合には本発明の適用は得策でない。比較
的大きなｎ例えばｎが３０以上の符号化に本発明は適用
されるべきである。さらに、磁気ディスクに限らず、光
記録にも適用可能であること、また、ｋ制限だけでな
く、図４の例で示したようないわゆる（ｄ、ｋ）制限さ
れた記録符号化にも適用可能である。図６、図７、図８
から分かるように、符号化回路は単純な２進回路である
ので、ＣＭＯＳの半導体プロセスでＩＣチップを作成す
れば、その回路規模は実用上あまり問題なく、しかも高
速化も可能である。

【００２６】

【発明の効果】本発明によって従来より高密度記録に適
した信号処理方法及びその回路構成法が提供される。現
状の８／９（＝０．８８８）符号化に比べて１１１／１
１２（＝０．９９１）は最短磁化反転幅が約１０％以上
長くできる。信号対雑音比は磁化反転幅の２乗に反比例
すなわち符号化レートの２乗に比例するので、約２ｄＢ
の改善ができる。言い換えれば、信号対雑音比の再生信
号が得られるので、磁気ディスク装置における信頼性を
確保することができる。また、本発明は２進演算回路の
単純な繰り返しで構成されるので、その設計工数は少な
くＬＳＩチップ制作にも効果がある。また、本発明は符
号化及び復号化部分だけを変更するだけで従来のリード
ライトチャネルＩＣに組み込める事また、同様に従来の
磁気ディスク装置に適用することができるので、従来製
品へ適用しやすい効果がある。

【図面の簡単な説明】

【図１】本発明の実施例における符号化回路の信号系統
図。

【図２】従来の符号化回路の信号系統図。

【図３】本発明の前提となる符号化回路の信号系統概念
図。

【図４】従来から提案されている計数法による記録符号
化を説明する図。

【図５】従来の計数法の演算ステップを説明した説明
図。

【図６】本発明の実施例における１１１／１１２符号化
回路の回路構成図。

【図７】本発明の実施例における重み係数演算回路の構
成図。

【図８】本発明の重み係数演算回路の別の実施例におけ
る回路構成図。

【図９】本発明の追加データを追加する実施例の回路構
成図。

【図１０】本発明の（ｎー１）／ｎ符号化の別の実施例
におけるアルゴリズムを示した図。

【図１１】 第１０図に基づく符号化の回路構成図。

【符号の説明】

３…磁気ディスク記録再生系、１０…１１１／１１２符
号化回路、１１…３バイトインターリーブＲＳ符号化回
路、１２…８／９符号化回路、１０ー１…符号判定回
路、１０ー２…シフトレジスタ、１０ー３…減算回路、
１０ー４…重み係数演算回路、１０ー４ー１…１６ビッ
トＲＯＭ、１０ー４ー８…カウンタ、１０ー４ー９…ラ
ッチ、１０ー４ー１０…マルチプレクサ、１１…（ｎー
１）／ｎ符号化回路。

Claims (9)

【特許請求の範囲】
1. 【請求項１】減算回路、重み係数演算回路、及び減算回
   路の減算結果の符号を判定する回路を有し、ｎの値（ｎ
   は２以上の正の整数）を有する計数法による（ｎ−１）
   ／ｎ記録符号化回路において、ｂビット（ｂは正の整
   数）の所定の長さの情報ビット系列が与えられると、ａ
   ビット（ａは正の整数）の固定ビット系列をつけ加え、
   情報ビットを（ａ＋ｂ）ビット系列と見なし、（ａ＋
   ｂ）ビットが（ｎ−１）ビットの整数倍になるように設
   定することにより、（ｎ−１）／ｎ変換を行うことを特
   徴とする記録符号化回路。
2. 【請求項２】変換する情報ビット数に等しいシフトレジ
   スタ回路をさらに有することをを特徴とする請求項１記
   載の記録符号化回路。
3. 【請求項３】上記重み係数回路がカウンタからの共通ア
   ドレスによってアドレス指定される複数の読み出し専用
   メモリを有することを特徴とする請求項１または２記載
   の記録符号化回路。
4. 【請求項４】上記重み係数回路が初期値を与えるメモ
   リ、加算回路、マルチプレクサ及びラッチ回路を有する
   ことを特徴とする請求項１または２記載の記録符号化回
   路。
5. 【請求項５】上記ｎの値が３０以上であることを特徴と
   する請求項１記載の記録符号化回路。
6. 【請求項６】符号化後の信号系列のｋ（記録符号化系列
   における１と１の間に含まれる０の最大個数制限）が６
   以下であることを特徴とする請求項１記載の記録符号化
   回路。
7. 【請求項７】請求項１から６までのいずれかに記載の記
   録符号化回路を用いたことを特徴とする半導体デバイ
   ス。
8. 【請求項８】請求項１から６までのいずれかに記載の記
   録符号化回路を組み込んだことを特徴とする磁気ディス
   ク装置。
9. 【請求項９】請求項７記載の半導体デバイスを組み込ん
   だことを特徴とする磁気ディスク装置。