JPH11163680A - フィルタの構造および方法 - Google Patents
フィルタの構造および方法Info
- Publication number
- JPH11163680A JPH11163680A JP10270700A JP27070098A JPH11163680A JP H11163680 A JPH11163680 A JP H11163680A JP 10270700 A JP10270700 A JP 10270700A JP 27070098 A JP27070098 A JP 27070098A JP H11163680 A JPH11163680 A JP H11163680A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- sample data
- register file
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 10
- 230000004044 response Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 32
- 238000001914 filtration Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000003044 adaptive effect Effects 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 本発明は、有限インパルス応答（Ｆinite Ｉ
mpulse Ｒesponse：ＦＩＲ）フィルタに関し、特に１つ
の乗算器当たりに複数の係数を持つ時間マルチプレック
ス型の乗算器を使うＦＩＲフィルタを提供することを目
的とする。 【解決手段】 本発明は、サンプル・データを格納する
手段と、係数値を格納する手段と、該サンプル・データ
を格納する手段によって供給されるサンプル・データ
に、該係数値を格納する手段によって供給される係数値
を乗算する、該サンプル・データを格納する手段と該係
数値を格納する手段とに接続された第１の乗算器と、該
第１の乗算器の出力と１つの入力とを加算する加算器と
からなり、該サンプル・データを格納する手段と該係数
値を格納する手段のうちの少なくとも１つは、マルチポ
ート型レジスタ・ファイルとして実行されることを特徴
とする。
mpulse Ｒesponse：ＦＩＲ）フィルタに関し、特に１つ
の乗算器当たりに複数の係数を持つ時間マルチプレック
ス型の乗算器を使うＦＩＲフィルタを提供することを目
的とする。 【解決手段】 本発明は、サンプル・データを格納する
手段と、係数値を格納する手段と、該サンプル・データ
を格納する手段によって供給されるサンプル・データ
に、該係数値を格納する手段によって供給される係数値
を乗算する、該サンプル・データを格納する手段と該係
数値を格納する手段とに接続された第１の乗算器と、該
第１の乗算器の出力と１つの入力とを加算する加算器と
からなり、該サンプル・データを格納する手段と該係数
値を格納する手段のうちの少なくとも１つは、マルチポ
ート型レジスタ・ファイルとして実行されることを特徴
とする。
Description
【０００１】
【発明の分野】本発明は、有限インパルス応答（Ｆinit
e Ｉmpulse Ｒesponse：ＦＩＲ）フィルタに関し、特に
１つの乗算器当たりに複数の係数を持つ時間マルチプレ
ックス型の乗算器を使うＦＩＲフィルタに関する。
e Ｉmpulse Ｒesponse：ＦＩＲ）フィルタに関し、特に
１つの乗算器当たりに複数の係数を持つ時間マルチプレ
ックス型の乗算器を使うＦＩＲフィルタに関する。
【０００２】
【発明の背景】従来の技術の有限インパルス応答（ＦＩ
Ｒ）フィルタは入力サンプルに対して固定された遅延線
を採用する。そのような遅延線は一連のエッジ・トリガ
型のフリップフロップを使って実行される。結果とし
て、動作において、従来の技術の遅延線は必要以上に大
きい電力を消費する。さらに、従来の技術のＦＩＲフィ
ルタは、通常は、単独のフィルタ構造を使って開発さ
れ、したがって、異なるタイプのフィルタを実行するた
めの柔軟性に欠ける。
Ｒ）フィルタは入力サンプルに対して固定された遅延線
を採用する。そのような遅延線は一連のエッジ・トリガ
型のフリップフロップを使って実行される。結果とし
て、動作において、従来の技術の遅延線は必要以上に大
きい電力を消費する。さらに、従来の技術のＦＩＲフィ
ルタは、通常は、単独のフィルタ構造を使って開発さ
れ、したがって、異なるタイプのフィルタを実行するた
めの柔軟性に欠ける。
【０００３】
【発明の概要】本発明の原理によると、従来の技術の有
限インパルス応答（ＦＩＲ）フィルタの固定型の遅延線
は消去される。代わりに、フィルタ動作に必要な入力遅
延を実行するためにマルチポート型レジスタ・ファイル
が採用される。
限インパルス応答（ＦＩＲ）フィルタの固定型の遅延線
は消去される。代わりに、フィルタ動作に必要な入力遅
延を実行するためにマルチポート型レジスタ・ファイル
が採用される。
【０００４】マルチポート型レジスタ・ファイルは１つ
のメモリであり、通常は小規模な、たとえば、４ワード
の容量で、少なくとも１つの読出しポートおよび１つの
書込みポートを備えている。そのマルチポート型レジス
タ・ファイルに書き込まれたデータは、そこから任意の
順序で読み出すことができる。マルチポート型レジスタ
・ファイルには追加の出力ポートがあり、そこからその
中に格納されているデータを、これも所望の順序で、そ
して他のどの出力ポートの順序とも無関係に読み出すこ
とができる。
のメモリであり、通常は小規模な、たとえば、４ワード
の容量で、少なくとも１つの読出しポートおよび１つの
書込みポートを備えている。そのマルチポート型レジス
タ・ファイルに書き込まれたデータは、そこから任意の
順序で読み出すことができる。マルチポート型レジスタ
・ファイルには追加の出力ポートがあり、そこからその
中に格納されているデータを、これも所望の順序で、そ
して他のどの出力ポートの順序とも無関係に読み出すこ
とができる。
【０００５】本発明の１つの態様によれば、サンプル・
データを格納するためにマルチポート型レジスタ・ファ
イルを採用するように構成されているＦＩＲフィルタ
は、そのＦＩＲフィルタの次段（ある場合）の入力に結
合されている少なくとも１つの出力を各マルチポート型
レジスタ・ファイルごとに備えている。さらに、各マル
チポート型レジスタ・ファイルは、それに関連付けられ
ているＦＩＲフィルタの段の乗算−加算部分に対してデ
ータを供給する。これらの出力は同じであってよいこと
に留意されたい。
データを格納するためにマルチポート型レジスタ・ファ
イルを採用するように構成されているＦＩＲフィルタ
は、そのＦＩＲフィルタの次段（ある場合）の入力に結
合されている少なくとも１つの出力を各マルチポート型
レジスタ・ファイルごとに備えている。さらに、各マル
チポート型レジスタ・ファイルは、それに関連付けられ
ているＦＩＲフィルタの段の乗算−加算部分に対してデ
ータを供給する。これらの出力は同じであってよいこと
に留意されたい。
【０００６】特定のサンプルに対して少なくとも１つの
サンプル遅延を導入する必要があるとき、そのサンプル
を格納しているマルチポート型レジスタ・ファイルは、
入力としてそれに現在供給されているデータの如何にか
かわらず、以前にその中に格納されたデータを１つの出
力として供給するように動作する。対照的に、特定のサ
ンプルが特定のマルチポート型レジスタ・ファイルに到
達するのにサンプル遅延が不要であるとき、そのサンプ
ルの径路の中のマルチポート型レジスタ・ファイルはル
ックスルー(lookthrough)モードで動作する。ルックス
ルー・モードは、マルチポート型レジスタ・ファイルの
入力ポートに供給されているサンプルがその出力ポート
の少なくとも１つに対して直接渡されるモードである。
そのようにすることによって、標準的な構造を維持する
ことができる。
サンプル遅延を導入する必要があるとき、そのサンプル
を格納しているマルチポート型レジスタ・ファイルは、
入力としてそれに現在供給されているデータの如何にか
かわらず、以前にその中に格納されたデータを１つの出
力として供給するように動作する。対照的に、特定のサ
ンプルが特定のマルチポート型レジスタ・ファイルに到
達するのにサンプル遅延が不要であるとき、そのサンプ
ルの径路の中のマルチポート型レジスタ・ファイルはル
ックスルー(lookthrough)モードで動作する。ルックス
ルー・モードは、マルチポート型レジスタ・ファイルの
入力ポートに供給されているサンプルがその出力ポート
の少なくとも１つに対して直接渡されるモードである。
そのようにすることによって、標準的な構造を維持する
ことができる。
【０００７】本発明の１つの実施形態においては、各マ
ルチポート型レジスタ・ファイルに対して読出しおよび
書込みのアドレスを別々に供給する代わりに、そのアド
レスはパイプライン型の方法で供給され、そのフィルタ
全体に対して読出しおよび書込みのアドレス・ゼネレー
タが１つだけで済むようになっている。そのＦＩＲフィ
ルタによって実行される機能によって変わるが、書込み
許可信号(write enable signal)もパイプライン化する
ことができる。
ルチポート型レジスタ・ファイルに対して読出しおよび
書込みのアドレスを別々に供給する代わりに、そのアド
レスはパイプライン型の方法で供給され、そのフィルタ
全体に対して読出しおよび書込みのアドレス・ゼネレー
タが１つだけで済むようになっている。そのＦＩＲフィ
ルタによって実行される機能によって変わるが、書込み
許可信号(write enable signal)もパイプライン化する
ことができる。
【０００８】また、マルチポート型レジスタ・ファイル
はＦＩＲフィルタの係数を格納するためにも使うことが
できる。特に、そのフィルタが適応型であり、そしてそ
の係数が変化している場合にそのように使うことができ
る。
はＦＩＲフィルタの係数を格納するためにも使うことが
できる。特に、そのフィルタが適応型であり、そしてそ
の係数が変化している場合にそのように使うことができ
る。
【０００９】消費電力は従来型のＦＩＲフィルタに比べ
て小さくなるので有利である。さらに、単独のフィルタ
実行によって多くの異なるフィルタ構造を実行するため
の柔軟性がフィルタの設計者に対して提供される。
て小さくなるので有利である。さらに、単独のフィルタ
実行によって多くの異なるフィルタ構造を実行するため
の柔軟性がフィルタの設計者に対して提供される。
【００１０】
【発明の詳細な記述】図１は本発明の原理に従って、有
限インパルス応答フィルタ（ＦＩＲ）の各段間で使うこ
とができるマルチポート型レジスタ・ファイルの一例を
示している。マルチポート型レジスタ・ファイルは１つ
のメモリであり、通常は、小規模な、たとえば、４ワー
ドの容量で、少なくとも１つの読出しポートおよび１つ
の書込みポートを備えている。そのマルチポート型レジ
スタ・ファイルに書き込まれたデータは、そこから任意
の順序で読み出すことができる。マルチポート型レジス
タ・ファイルには追加の出力ポートがあり、そこからそ
の中に格納されているデータを、これも所望の順序で、
そして他のどの出力ポートの順序とも無関係に読み出す
ことができる。
限インパルス応答フィルタ（ＦＩＲ）の各段間で使うこ
とができるマルチポート型レジスタ・ファイルの一例を
示している。マルチポート型レジスタ・ファイルは１つ
のメモリであり、通常は、小規模な、たとえば、４ワー
ドの容量で、少なくとも１つの読出しポートおよび１つ
の書込みポートを備えている。そのマルチポート型レジ
スタ・ファイルに書き込まれたデータは、そこから任意
の順序で読み出すことができる。マルチポート型レジス
タ・ファイルには追加の出力ポートがあり、そこからそ
の中に格納されているデータを、これも所望の順序で、
そして他のどの出力ポートの順序とも無関係に読み出す
ことができる。
【００１１】さらに詳しく言えば、図１はメモリ・ロケ
ーションが１０３−１乃至１０３−Ｈであるメモリ１０
３を含んでいる、マルチポート型レジスタ・ファイル１
０１を示している。フィルタ設計者の自由裁量で任意に
選択できるが、Ｈは、通常は小さな値、たとえば４であ
る。Ｈの値が小さいことによって、効率のよいＦＩＲフ
ィルタの実行（ＦＩＲフィルタを実行するための他の代
替案に比べて）が可能となる。それは、広帯域アクセス
において使われるモデムに見られるような、代表的なク
ロック周波数の大きさの程度の範囲内にサンプル・レー
トがある信号を処理する。データはＮ個のデータ信号線
を含む書込みポートＷを経由してマルチポート型レジス
タ・ファイル１０１に書き込まれる。書込みポートＷに
提示されたデータが書き込まれる特定の１つのメモリ・
ロケーション１０３は、書込みアドレス・ポートＷＡに
よって指定される。
ーションが１０３−１乃至１０３−Ｈであるメモリ１０
３を含んでいる、マルチポート型レジスタ・ファイル１
０１を示している。フィルタ設計者の自由裁量で任意に
選択できるが、Ｈは、通常は小さな値、たとえば４であ
る。Ｈの値が小さいことによって、効率のよいＦＩＲフ
ィルタの実行（ＦＩＲフィルタを実行するための他の代
替案に比べて）が可能となる。それは、広帯域アクセス
において使われるモデムに見られるような、代表的なク
ロック周波数の大きさの程度の範囲内にサンプル・レー
トがある信号を処理する。データはＮ個のデータ信号線
を含む書込みポートＷを経由してマルチポート型レジス
タ・ファイル１０１に書き込まれる。書込みポートＷに
提示されたデータが書き込まれる特定の１つのメモリ・
ロケーション１０３は、書込みアドレス・ポートＷＡに
よって指定される。
【００１２】データは、読出しポートＲ1乃至Ｒkを含ん
でいる任意の読出しポートＲを経由してマルチポート型
レジスタ・ファイル１０１から読み出される。Ｒ1乃至
Ｒkの各読出しポートは、それぞれの数のデータ信号線
Ｍ1乃至Ｍkを含む。Ｎの値はその各値に等しいか、ある
いはそれより大きい。従って、必要な場合、マルチポー
ト型レジスタ・ファイル１０１に格納された値より低い
精度の値をそこから読み出すことができる。Ｒ1乃至Ｒk
の読出しポートのうちのどれか１つに対して提示するた
めにデータが読み出されるメモリ・ロケーション１０３
のうちの特定の１つは、その対応している、たとえば、
同様な番号がつけられた、読出しアドレス・ポートＲＡ
1乃至ＲＡkのうちの１つに対して供給されるアドレスに
よって指定される。出力が読出しポートＲ1乃至Ｒkのど
れかに現われるようにするための読出し許可信号は不要
である。単純に適切な読出しアドレスを供給するだけ
で、対応している出力を発生するのに十分である。通
常、書込みアドレスＷＡ、および読出しアドレスＲＡ1
乃至ＲＡkはアドレス信号線の本数Ｌが同じである。
でいる任意の読出しポートＲを経由してマルチポート型
レジスタ・ファイル１０１から読み出される。Ｒ1乃至
Ｒkの各読出しポートは、それぞれの数のデータ信号線
Ｍ1乃至Ｍkを含む。Ｎの値はその各値に等しいか、ある
いはそれより大きい。従って、必要な場合、マルチポー
ト型レジスタ・ファイル１０１に格納された値より低い
精度の値をそこから読み出すことができる。Ｒ1乃至Ｒk
の読出しポートのうちのどれか１つに対して提示するた
めにデータが読み出されるメモリ・ロケーション１０３
のうちの特定の１つは、その対応している、たとえば、
同様な番号がつけられた、読出しアドレス・ポートＲＡ
1乃至ＲＡkのうちの１つに対して供給されるアドレスに
よって指定される。出力が読出しポートＲ1乃至Ｒkのど
れかに現われるようにするための読出し許可信号は不要
である。単純に適切な読出しアドレスを供給するだけ
で、対応している出力を発生するのに十分である。通
常、書込みアドレスＷＡ、および読出しアドレスＲＡ1
乃至ＲＡkはアドレス信号線の本数Ｌが同じである。
【００１３】マルチポート型レジスタ・ファイル１０１
に対してデータがいつ書き込まれるか、そしてデータが
書き込まれるかどうかは、書込み許可信号ＷＥの値の関
数である。ＷＥの値が第１の値であるとき、データはマ
ルチポート型レジスタ・ファイル１０１に書き込まれ
る。ＷＥがその第１の値の補数値であった場合、データ
はマルチポート型レジスタ・ファイル１０１へは書き込
まれない。
に対してデータがいつ書き込まれるか、そしてデータが
書き込まれるかどうかは、書込み許可信号ＷＥの値の関
数である。ＷＥの値が第１の値であるとき、データはマ
ルチポート型レジスタ・ファイル１０１に書き込まれ
る。ＷＥがその第１の値の補数値であった場合、データ
はマルチポート型レジスタ・ファイル１０１へは書き込
まれない。
【００１４】データはマルチポート型レジスタ・ファイ
ル１０１との間で書込みおよび読出しを同時に行うこと
ができる。さらに詳しく言えば、データはメモリ・ロケ
ーション１０３の同じ特定の１つとの間で同時に読出し
および書込みを行うことができる。従って、第１の値は
メモリ・ロケーション１０３の特定の１つに対して書き
込まれ、一方、同時に、異なる値が読出しポートＲ1乃
至Ｒkのうちの１つまたはそれ以上に対して供給されて
いる同じ特定のロケーションから同時に異なる値が読み
出される。代わりに、通常はそうすることは望ましくな
いにもかかわらず、メモリ・ロケーション１０３のうち
の特定の１つに対して書き込むとき、そのまさに同じ特
定の１つのメモリ・ロケーション１０３が、読出しポー
トＲ1乃至Ｒkのうちの１つまたはそれ以上において読み
出すために選択された場合、その特定のメモリ・ロケー
ションに以前に格納されていた値が読み出される代わり
に、その読出しポートに読み出される値は、現在その特
定のロケーションに対して書き込まれようとしている値
であって、現在書込みポートＷから供給されようとして
いる値とすることができる。マルチポート型レジスタ・
ファイル１０３のこの機能はルックスルーと呼ばれ、そ
れは信号ＬＴによって制御される。従って、マルチポー
ト型レジスタ・ファイル１０１を通る遅延は本質的にゼ
ロとなる。
ル１０１との間で書込みおよび読出しを同時に行うこと
ができる。さらに詳しく言えば、データはメモリ・ロケ
ーション１０３の同じ特定の１つとの間で同時に読出し
および書込みを行うことができる。従って、第１の値は
メモリ・ロケーション１０３の特定の１つに対して書き
込まれ、一方、同時に、異なる値が読出しポートＲ1乃
至Ｒkのうちの１つまたはそれ以上に対して供給されて
いる同じ特定のロケーションから同時に異なる値が読み
出される。代わりに、通常はそうすることは望ましくな
いにもかかわらず、メモリ・ロケーション１０３のうち
の特定の１つに対して書き込むとき、そのまさに同じ特
定の１つのメモリ・ロケーション１０３が、読出しポー
トＲ1乃至Ｒkのうちの１つまたはそれ以上において読み
出すために選択された場合、その特定のメモリ・ロケー
ションに以前に格納されていた値が読み出される代わり
に、その読出しポートに読み出される値は、現在その特
定のロケーションに対して書き込まれようとしている値
であって、現在書込みポートＷから供給されようとして
いる値とすることができる。マルチポート型レジスタ・
ファイル１０３のこの機能はルックスルーと呼ばれ、そ
れは信号ＬＴによって制御される。従って、マルチポー
ト型レジスタ・ファイル１０１を通る遅延は本質的にゼ
ロとなる。
【００１５】図２は本発明の原理によるマルチポート型
レジスタ・ファイルを採用する基本フィルタ段２００の
一例を示している。本発明に従って構成されるＦＩＲフ
ィルタにおいては、最後の１つだけを除いて、各マルチ
ポート型レジスタ・ファイルのうちの少なくとも１つが
そのＦＩＲフィルタの次段の入力に結合されている。図
２に示されているように、ＦＩＲフィルタの１つの段は
マルチポート型レジスタ・ファイル（ＭＰＲ）２０１お
よび２０３、乗算器２０５、加算器２０７、オプション
の更新ユニット２０９、およびオプションのオーバーフ
ロー／アンダーフロー検出および／または飽和（Ｏverf
low/Ｕnderflow and/or Ｓaturation：ＯＵＳ）ユニッ
ト２１１を含む。マルチポート型レジスタ・ファイル２
０１および２０３は、マルチポート型レジスタ・ファイ
ル１０１に対して説明されたのと同じ設計のものであ
る。マルチポート型レジスタ・ファイル２０１はＦＩＲ
フィルタに対するデータを格納し、そして供給するため
に使われる。本発明の原理に従って、以下にさらに詳細
に説明されるように、乗算器２０５および２０７を含む
ＦＩＲフィルタの隣の段の乗算−加算部分の間に配置さ
れているのが、マルチポート型レジスタ・ファイル２０
１である。マルチポート型レジスタ・ファイル２０３は
ＦＩＲフィルタに対するフィルタ係数を格納し、供給す
るために使われる。乗算器２０５はデータの値に１つの
係数を乗算するために使われる。加算器２０７はそのデ
ータと係数との積を、前段から供給されている和に対し
て加算する。
レジスタ・ファイルを採用する基本フィルタ段２００の
一例を示している。本発明に従って構成されるＦＩＲフ
ィルタにおいては、最後の１つだけを除いて、各マルチ
ポート型レジスタ・ファイルのうちの少なくとも１つが
そのＦＩＲフィルタの次段の入力に結合されている。図
２に示されているように、ＦＩＲフィルタの１つの段は
マルチポート型レジスタ・ファイル（ＭＰＲ）２０１お
よび２０３、乗算器２０５、加算器２０７、オプション
の更新ユニット２０９、およびオプションのオーバーフ
ロー／アンダーフロー検出および／または飽和（Ｏverf
low/Ｕnderflow and/or Ｓaturation：ＯＵＳ）ユニッ
ト２１１を含む。マルチポート型レジスタ・ファイル２
０１および２０３は、マルチポート型レジスタ・ファイ
ル１０１に対して説明されたのと同じ設計のものであ
る。マルチポート型レジスタ・ファイル２０１はＦＩＲ
フィルタに対するデータを格納し、そして供給するため
に使われる。本発明の原理に従って、以下にさらに詳細
に説明されるように、乗算器２０５および２０７を含む
ＦＩＲフィルタの隣の段の乗算−加算部分の間に配置さ
れているのが、マルチポート型レジスタ・ファイル２０
１である。マルチポート型レジスタ・ファイル２０３は
ＦＩＲフィルタに対するフィルタ係数を格納し、供給す
るために使われる。乗算器２０５はデータの値に１つの
係数を乗算するために使われる。加算器２０７はそのデ
ータと係数との積を、前段から供給されている和に対し
て加算する。
【００１６】ＦＩＲフィルタにデータを格納して供給す
ること以外に、マルチポート型レジスタ・ファイル２０
１はデータをＦＩＲフィルタの中の次段に対して供給す
る。図２に示されているＦＩＲフィルタ段の実施形態に
おいて、マルチポート型レジスタ・ファイル２０１の読
出しポートＲのうちの１つが乗算器２０５に対してデー
タを供給し、一方、読出しポートＲのうちの別のものが
データをＦＩＲフィルタの中の次の段に対して供給す
る。本発明の別の実施形態においては、ＦＩＲフィルタ
の中の乗算器２０５および次段に対してデータを供給す
るために使われる読出しポートは同じであってよい。
ること以外に、マルチポート型レジスタ・ファイル２０
１はデータをＦＩＲフィルタの中の次段に対して供給す
る。図２に示されているＦＩＲフィルタ段の実施形態に
おいて、マルチポート型レジスタ・ファイル２０１の読
出しポートＲのうちの１つが乗算器２０５に対してデー
タを供給し、一方、読出しポートＲのうちの別のものが
データをＦＩＲフィルタの中の次の段に対して供給す
る。本発明の別の実施形態においては、ＦＩＲフィルタ
の中の乗算器２０５および次段に対してデータを供給す
るために使われる読出しポートは同じであってよい。
【００１７】更新ユニット２０９はＦＩＲフィルタが適
応型のフィルタであるときに、マルチポート型レジスタ
・ファイル２０３に対して更新された係数を供給するた
めに使われる。図２に示されているＦＩＲフィルタ段の
実施形態においては、マルチポート型レジスタ・ファイ
ル２０３の読出しポートＲのうちの１つが乗算器２０５
に対してデータを供給し、一方、読出しポートＲのうち
の別のものが更新ユニット２０９に対してデータを供給
する。本発明のもう１つの実施形態においては、乗算器
２０５および更新ユニット２０９に対してデータを供給
するために使われる読出しポートは同じであってよい。
応型のフィルタであるときに、マルチポート型レジスタ
・ファイル２０３に対して更新された係数を供給するた
めに使われる。図２に示されているＦＩＲフィルタ段の
実施形態においては、マルチポート型レジスタ・ファイ
ル２０３の読出しポートＲのうちの１つが乗算器２０５
に対してデータを供給し、一方、読出しポートＲのうち
の別のものが更新ユニット２０９に対してデータを供給
する。本発明のもう１つの実施形態においては、乗算器
２０５および更新ユニット２０９に対してデータを供給
するために使われる読出しポートは同じであってよい。
【００１８】オーバーフロー／アンダーフロー検出およ
び／または飽和ユニット２１１は、オーバーフローまた
はアンダーフローが発生したときに発生する可能性があ
る、フィルタの中の致命的なエラーを防ぐために使われ
る。そのようなエラーは２進数を使って算術演算を実行
するための従来の技法の性質のために発生する可能性が
ある。たとえば、２の補数表示を使って表されている２
つの大きな正の数が乗算されるとき、その結果が負の値
として表される可能性があり、それは明らかに間違って
いる。オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和２１１は具体例によって異なるが、出
力として、ａ）オーバーフローまたはアンダーフローが
発生したかどうかを示すフラグ、ｂ）飽和値として表す
ことができる最大の正または負の数値を表している値、
またはｃ）その計算の実際の値を出力として供給するこ
とによって、この問題を防止する。
び／または飽和ユニット２１１は、オーバーフローまた
はアンダーフローが発生したときに発生する可能性があ
る、フィルタの中の致命的なエラーを防ぐために使われ
る。そのようなエラーは２進数を使って算術演算を実行
するための従来の技法の性質のために発生する可能性が
ある。たとえば、２の補数表示を使って表されている２
つの大きな正の数が乗算されるとき、その結果が負の値
として表される可能性があり、それは明らかに間違って
いる。オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和２１１は具体例によって異なるが、出
力として、ａ）オーバーフローまたはアンダーフローが
発生したかどうかを示すフラグ、ｂ）飽和値として表す
ことができる最大の正または負の数値を表している値、
またはｃ）その計算の実際の値を出力として供給するこ
とによって、この問題を防止する。
【００１９】この目的のために、採用することができる
オーバーフロー／アンダーフロー検出ユニットおよび／
または飽和２１１の可能な具体例がいくつかある。オー
バーフロー／アンダーフロー検出ユニットおよび／また
は飽和２１１の各具体例は入力としてデータ値および、
オプションとして、オーバーフローおよびアンダーフロ
ーのフラグを受け取る。これらの具体例が図５、図６お
よび図７に示されており、以下にさらに詳細に説明され
る。
オーバーフロー／アンダーフロー検出ユニットおよび／
または飽和２１１の可能な具体例がいくつかある。オー
バーフロー／アンダーフロー検出ユニットおよび／また
は飽和２１１の各具体例は入力としてデータ値および、
オプションとして、オーバーフローおよびアンダーフロ
ーのフラグを受け取る。これらの具体例が図５、図６お
よび図７に示されており、以下にさらに詳細に説明され
る。
【００２０】図３はＪ個のカスケード接続された基本フ
ィルタ段（Ｂasic Ｆilter Ｓtage：ＢＦＳ）２００−
１乃至２００−Ｊから形成されている基本のＦＩＲフィ
ルタ３００の一例を示しており、各基本フィルタ段は基
本フィルタ段２００と同じものである。ＦＩＲフィルタ
３００の基本フィルタ段は、ＦＩＲフィルタ３００がよ
く知られている直接形式のフィルタであるように構成さ
れている。そのようなフィルタはどのレジスタも通らず
にその加算器全体を素通りする経路を備えている。図３
の直接形式のフィルタの中で使われるように構成される
とき、各マルチポート型レジスタ・ファイル２０３に対
するＬＴ信号はすべてルックスルー動作を防止するよう
に設定される。マルチポート型レジスタ・ファイル２０
１の場合、ＬＴ信号は基本フィルタ段２００−１に対す
るルックスルー動作を許可するように設定され、基本フ
ィルタ段２００−２乃至２００−Ｊに対して不許可(dis
able)される。
ィルタ段（Ｂasic Ｆilter Ｓtage：ＢＦＳ）２００−
１乃至２００−Ｊから形成されている基本のＦＩＲフィ
ルタ３００の一例を示しており、各基本フィルタ段は基
本フィルタ段２００と同じものである。ＦＩＲフィルタ
３００の基本フィルタ段は、ＦＩＲフィルタ３００がよ
く知られている直接形式のフィルタであるように構成さ
れている。そのようなフィルタはどのレジスタも通らず
にその加算器全体を素通りする経路を備えている。図３
の直接形式のフィルタの中で使われるように構成される
とき、各マルチポート型レジスタ・ファイル２０３に対
するＬＴ信号はすべてルックスルー動作を防止するよう
に設定される。マルチポート型レジスタ・ファイル２０
１の場合、ＬＴ信号は基本フィルタ段２００−１に対す
るルックスルー動作を許可するように設定され、基本フ
ィルタ段２００−２乃至２００−Ｊに対して不許可(dis
able)される。
【００２１】各基本フィルタ段２００に対する制御信号
を独立に提供することができる。しかし、本発明の１つ
の態様によれば、制御信号はパイプライン方式で一緒に
供給される。より詳しく言えば、各タイプの単独の制御
信号が共通の制御ユニットにおいて発信され、そしてそ
の信号はそれぞれの遅延を伴って各基本フィルタ段２０
０に対して伝播される。たとえば、図３において、ＷＥ
信号はレジスタ（ＲＥＧ）３０３によって遅延される。
フィルタリングの応用に依存して、その遅延は１つまた
はそれ以上のクロック・サイクルとなる可能性がある。
同様に、ＷＥ信号はレジスタ（ＲＥＧ）３０５によって
遅延される。同様に、データマルチポート型レジスタ・
ファイル２０１のそれぞれに対するＲＡ信号は、基本フ
ィルタ段２００の任意のものに対して供給される前に、
レジスタ（ＲＥＧ）３０７によって遅延される。同様
に、各マルチポート型レジスタ・ファイル２０３に対す
るＲＡ信号は、基本のフィルタ段２００のどれかに対し
て供給される前に、レジスタ（ＲＥＧ）３０９によって
遅延される。
を独立に提供することができる。しかし、本発明の１つ
の態様によれば、制御信号はパイプライン方式で一緒に
供給される。より詳しく言えば、各タイプの単独の制御
信号が共通の制御ユニットにおいて発信され、そしてそ
の信号はそれぞれの遅延を伴って各基本フィルタ段２０
０に対して伝播される。たとえば、図３において、ＷＥ
信号はレジスタ（ＲＥＧ）３０３によって遅延される。
フィルタリングの応用に依存して、その遅延は１つまた
はそれ以上のクロック・サイクルとなる可能性がある。
同様に、ＷＥ信号はレジスタ（ＲＥＧ）３０５によって
遅延される。同様に、データマルチポート型レジスタ・
ファイル２０１のそれぞれに対するＲＡ信号は、基本フ
ィルタ段２００の任意のものに対して供給される前に、
レジスタ（ＲＥＧ）３０７によって遅延される。同様
に、各マルチポート型レジスタ・ファイル２０３に対す
るＲＡ信号は、基本のフィルタ段２００のどれかに対し
て供給される前に、レジスタ（ＲＥＧ）３０９によって
遅延される。
【００２２】係数のマルチポート型レジスタ・ファイル
２０３の信号ＷＥ、ＷＡ、およびＷは、ファイルに係数
をロードするとき、すなわち、初期化時、または係数が
適応のために更新されるときにだけ使われる。実際に
は、係数用のマルチポート型レジスタ・ファイル２０３
の信号ＷＥ、ＷＡ、およびＷが不要となるように、係数
をＲＯＭなどのメディアに格納することさえできる。従
って、明確化の目的で、それらは図３には示されていな
い。
２０３の信号ＷＥ、ＷＡ、およびＷは、ファイルに係数
をロードするとき、すなわち、初期化時、または係数が
適応のために更新されるときにだけ使われる。実際に
は、係数用のマルチポート型レジスタ・ファイル２０３
の信号ＷＥ、ＷＡ、およびＷが不要となるように、係数
をＲＯＭなどのメディアに格納することさえできる。従
って、明確化の目的で、それらは図３には示されていな
い。
【００２３】さらに、ＦＩＲフィルタ３００の出力の直
前に追加のオプションのオーバーフロー／アンダーフロ
ー検出および／または飽和ユニット２１１がある。基本
ＦＩＲフィルタ３００の出力をレジスタ（ＲＥＧ）３１
１によってラッチすることができる。
前に追加のオプションのオーバーフロー／アンダーフロ
ー検出および／または飽和ユニット２１１がある。基本
ＦＩＲフィルタ３００の出力をレジスタ（ＲＥＧ）３１
１によってラッチすることができる。
【００２４】図４は本発明の原理によるＦＩＲフィルタ
４００の全体を示している。それはＱ個のカスケード接
続された基本ＦＩＲフィルタ（ＢＦＦ）３００−１乃至
３００−Ｑから形成されており、各基本フィルタは基本
ＦＩＲフィルタ３００と同じである。さらに、ＦＩＲフ
ィルタ３０１の出力には追加のオプションのオーバーフ
ロー／アンダーフロー検出および／または飽和ユニット
２１１がある。ＦＩＲフィルタ４００全体の結果の出力
をランニング合計として加算することができ、それは信
号Ｚを使って、アキュムレータ（ＡＣＣＵＭ）４０１に
よって制御的にクリアすることができる。アキュムレー
タ４０１がさらに詳しく図９に示されている。
４００の全体を示している。それはＱ個のカスケード接
続された基本ＦＩＲフィルタ（ＢＦＦ）３００−１乃至
３００−Ｑから形成されており、各基本フィルタは基本
ＦＩＲフィルタ３００と同じである。さらに、ＦＩＲフ
ィルタ３０１の出力には追加のオプションのオーバーフ
ロー／アンダーフロー検出および／または飽和ユニット
２１１がある。ＦＩＲフィルタ４００全体の結果の出力
をランニング合計として加算することができ、それは信
号Ｚを使って、アキュムレータ（ＡＣＣＵＭ）４０１に
よって制御的にクリアすることができる。アキュムレー
タ４０１がさらに詳しく図９に示されている。
【００２５】フィルタの実行はレイテンシー(latency：
隠れていること)がないか、あるいは低いことが望まし
い場合が多い。この目的で、本発明の１つの態様に従っ
て、基本ＦＩＲフィルタ３００−１の基本フィルタ段２
００−１の入力レジスタ・ファイル２０１、すなわち、
フィルタされる入力サンプルが供給される最初のレジス
タ・ファイルに対する制御信号を、以前に説明されてい
るパイプラインの方法で供給するのではなく、別に供給
することができる。そのような別々の制御信号がオプシ
ョンの信号ＲＡF、ＷＥF、およびＷＡFとして図４に示
されている。これらの制御信号はデータのサンプルがＦ
ＩＲフィルタ４００に最初に入力されるとき、そのサン
プルを受け入れる出力が遅延のサイクルなしで発生され
ることを確保するように操作される。パイプライン型の
信号が代わりに使われていた場合は、そのような結果に
はならない。パイプライン型の信号が使われていた場
合、ちょうど入力されたサンプルを組み込む際の初期遅
延がフィルタの出力に現われる可能性がある。
隠れていること)がないか、あるいは低いことが望まし
い場合が多い。この目的で、本発明の１つの態様に従っ
て、基本ＦＩＲフィルタ３００−１の基本フィルタ段２
００−１の入力レジスタ・ファイル２０１、すなわち、
フィルタされる入力サンプルが供給される最初のレジス
タ・ファイルに対する制御信号を、以前に説明されてい
るパイプラインの方法で供給するのではなく、別に供給
することができる。そのような別々の制御信号がオプシ
ョンの信号ＲＡF、ＷＥF、およびＷＡFとして図４に示
されている。これらの制御信号はデータのサンプルがＦ
ＩＲフィルタ４００に最初に入力されるとき、そのサン
プルを受け入れる出力が遅延のサイクルなしで発生され
ることを確保するように操作される。パイプライン型の
信号が代わりに使われていた場合は、そのような結果に
はならない。パイプライン型の信号が使われていた場
合、ちょうど入力されたサンプルを組み込む際の初期遅
延がフィルタの出力に現われる可能性がある。
【００２６】図５はオーバーフロー／アンダーフロー検
出ユニット５０１だけを含んでいる、オーバーフロー／
アンダーフロー検出または飽和ユニット２１１の具体例
を示している。オーバーフロー／アンダーフロー検出ユ
ニット５０１は、たとえば、Ｇビットの精度で受信され
た入力の数値をＹビットの精度で表すことができるかど
うかを決定するような、従来の、よく知られている方法
で動作することができる。ここで、ＹはＧより小さい。
受信された入力がＧビットの精度の数値であって、その
入力をＹビットの精度で表すことができる場合、アンダ
ーフローまたはオーバーフローは発生しないと判定さ
れ、その入力の数値がオーバーフロー／アンダーフロー
検出および／または飽和ユニット２１１の出力として供
給される。ただし、使われる精度はＹビットだけであ
る。そうでなくて、その数値の大きさが大き過ぎてＹビ
ットの精度だけでは表現されない場合、アンダーフロー
またはオーバーフローが発生したと判定される。オーバ
ーフローまたはアンダーフローが発生した場合、対応し
ているフラグがセットされ、出力として供給される。オ
ーバーフローまたはアンダーフローのどちらが発生した
かは、その入力がＹビットの精度で表現できる最大値よ
り大きいかどうか、あるいはＹビットの精度で表現でき
る最小の値より小さいかどうかによって判定される。
出ユニット５０１だけを含んでいる、オーバーフロー／
アンダーフロー検出または飽和ユニット２１１の具体例
を示している。オーバーフロー／アンダーフロー検出ユ
ニット５０１は、たとえば、Ｇビットの精度で受信され
た入力の数値をＹビットの精度で表すことができるかど
うかを決定するような、従来の、よく知られている方法
で動作することができる。ここで、ＹはＧより小さい。
受信された入力がＧビットの精度の数値であって、その
入力をＹビットの精度で表すことができる場合、アンダ
ーフローまたはオーバーフローは発生しないと判定さ
れ、その入力の数値がオーバーフロー／アンダーフロー
検出および／または飽和ユニット２１１の出力として供
給される。ただし、使われる精度はＹビットだけであ
る。そうでなくて、その数値の大きさが大き過ぎてＹビ
ットの精度だけでは表現されない場合、アンダーフロー
またはオーバーフローが発生したと判定される。オーバ
ーフローまたはアンダーフローが発生した場合、対応し
ているフラグがセットされ、出力として供給される。オ
ーバーフローまたはアンダーフローのどちらが発生した
かは、その入力がＹビットの精度で表現できる最大値よ
り大きいかどうか、あるいはＹビットの精度で表現でき
る最小の値より小さいかどうかによって判定される。
【００２７】図６は飽和検出ユニット６０１だけを含
む、オーバーフロー／アンダーフロー検出および／また
は飽和ユニット２１１の具体例を示している。飽和検出
ユニット６０１は、たとえば、従来のよく知られている
方法で動作することができる。たとえば、飽和検出ユニ
ット６０１は入力としてＹビットの精度での数値および
オーバーフロー・フラグおよびアンダーフロー・フラグ
の値を受け取る。オーバーフロー・フラグがセットされ
ていた場合、飽和検出ユニット６０１はＹビットの精度
を使って表現できる最大の値を出力として供給する。ア
ンダーフロー・フラグがセットされていた場合、飽和ユ
ニット６０１はＹビットの精度を使って表すことができ
る最小の値を出力として供給する。オーバーフロー・フ
ラグまたはアンダーフロー・フラグのいずれもセットさ
れていない場合、飽和検出ユニット６０１は入力の値を
出力として供給するが、Ｙビットの精度だけが使われ
る。
む、オーバーフロー／アンダーフロー検出および／また
は飽和ユニット２１１の具体例を示している。飽和検出
ユニット６０１は、たとえば、従来のよく知られている
方法で動作することができる。たとえば、飽和検出ユニ
ット６０１は入力としてＹビットの精度での数値および
オーバーフロー・フラグおよびアンダーフロー・フラグ
の値を受け取る。オーバーフロー・フラグがセットされ
ていた場合、飽和検出ユニット６０１はＹビットの精度
を使って表現できる最大の値を出力として供給する。ア
ンダーフロー・フラグがセットされていた場合、飽和ユ
ニット６０１はＹビットの精度を使って表すことができ
る最小の値を出力として供給する。オーバーフロー・フ
ラグまたはアンダーフロー・フラグのいずれもセットさ
れていない場合、飽和検出ユニット６０１は入力の値を
出力として供給するが、Ｙビットの精度だけが使われ
る。
【００２８】図７は飽和検出ユニット６０１に接続され
ているオーバーフロー／アンダーフロー検出ユニット５
０１を含む、オーバーフロー／アンダーフロー検出およ
び／または飽和ユニット２１１の具体例を示している。
オーバーフロー／アンダーフロー検出ユニット５０１お
よび飽和検出ユニット６０１は上記のように動作する。
図７に示されているようなオーバーフロー／アンダーフ
ロー検出および／または飽和ユニット２１１の結果の動
作は、Ｇビットの精度の数値を入力として受け取り、出
力として、ａ）ＧをＹビットの精度で表すことができる
場合は、ＹがＧより小さい場合、Ｙビットの精度を使っ
たＧの実際の値、または、ｂ）その数値の絶対値が大き
過ぎてＹビットだけの精度では表現されない場合は、Ｙ
ビットの精度を使って表すことができる最大値または最
小値を供給する。最大値または最小値が出力として供給
されるかどうかは、入力が、Ｙビットの精度で表せる最
大値より大きいかどうか、あるいはＹビットの精度で表
せる最小値より小さいかどうかの関数として決定され
る。
ているオーバーフロー／アンダーフロー検出ユニット５
０１を含む、オーバーフロー／アンダーフロー検出およ
び／または飽和ユニット２１１の具体例を示している。
オーバーフロー／アンダーフロー検出ユニット５０１お
よび飽和検出ユニット６０１は上記のように動作する。
図７に示されているようなオーバーフロー／アンダーフ
ロー検出および／または飽和ユニット２１１の結果の動
作は、Ｇビットの精度の数値を入力として受け取り、出
力として、ａ）ＧをＹビットの精度で表すことができる
場合は、ＹがＧより小さい場合、Ｙビットの精度を使っ
たＧの実際の値、または、ｂ）その数値の絶対値が大き
過ぎてＹビットだけの精度では表現されない場合は、Ｙ
ビットの精度を使って表すことができる最大値または最
小値を供給する。最大値または最小値が出力として供給
されるかどうかは、入力が、Ｙビットの精度で表せる最
大値より大きいかどうか、あるいはＹビットの精度で表
せる最小値より小さいかどうかの関数として決定され
る。
【００２９】消費電力を減らし、動作速度を増加させる
ために、キャリー・セーブ演算(carry-save arithmeti
c)を採用するように、ＦＩＲフィルタ３００の乗算器２
０５および加算器２０７を実行することができる。さら
に、１つまたはそれ以上のＦＩＲフィルタ３００のそれ
ぞれの加算器２０７をツリー構造に配置することができ
る。ＦＩＲフィルタ３００の１つにおけるそのような加
算器のツリー構造は、加算器２０７のツリーのボトムに
追加されている前のＦＩＲフィルタ３００からの入力を
備えることができる。４段の場合のそのような構成が図
８に示されている。この分野の技術に熟達した人であれ
ば、この示されている構成を他の段数に対しても拡張す
る方法を理解することができる。
ために、キャリー・セーブ演算(carry-save arithmeti
c)を採用するように、ＦＩＲフィルタ３００の乗算器２
０５および加算器２０７を実行することができる。さら
に、１つまたはそれ以上のＦＩＲフィルタ３００のそれ
ぞれの加算器２０７をツリー構造に配置することができ
る。ＦＩＲフィルタ３００の１つにおけるそのような加
算器のツリー構造は、加算器２０７のツリーのボトムに
追加されている前のＦＩＲフィルタ３００からの入力を
備えることができる。４段の場合のそのような構成が図
８に示されている。この分野の技術に熟達した人であれ
ば、この示されている構成を他の段数に対しても拡張す
る方法を理解することができる。
【００３０】ＦＩＲフィルタ４００の動作速度が減少す
ることの代償として消費電力を減らすために、ＦＩＲフ
ィルタ３００の中の基本フィルタ段２００の個数を指定
する値Ｊを最大にすることができる。これは、そのよう
な最大化によって、パイプラインのリタイミングの適用
によって、ＦＩＲフィルタ４００全体に採用されるレジ
スタ３１１の個数を削減することができるからである。
パイプラインのリタイミングについての詳細は、１９８
３年の第３回Caltech Conf. VLSI、第８７頁乃至第１１
６頁にあるＣ．Ｅ．ライサーソン(C.E.Leiserson)他の
「リタイミングによる同期回路の最適化(Optimizing Sy
nchronous Circuitry by Retiming)」を参照されたい。
これはここに完全に説明されているかのように、参照に
よって組み込まれている。パイプラインのリタイミング
を実行するには、入力データ経路に追加のレジスタが必
要であることに留意されたい。しかし、本発明の原理に
よると、パイプラインのリタイミングのために必要とな
るこれらの追加のレジスタは、レジスタ・ファイル２０
１によって実行されている機能によって置き換えられ
る。
ることの代償として消費電力を減らすために、ＦＩＲフ
ィルタ３００の中の基本フィルタ段２００の個数を指定
する値Ｊを最大にすることができる。これは、そのよう
な最大化によって、パイプラインのリタイミングの適用
によって、ＦＩＲフィルタ４００全体に採用されるレジ
スタ３１１の個数を削減することができるからである。
パイプラインのリタイミングについての詳細は、１９８
３年の第３回Caltech Conf. VLSI、第８７頁乃至第１１
６頁にあるＣ．Ｅ．ライサーソン(C.E.Leiserson)他の
「リタイミングによる同期回路の最適化(Optimizing Sy
nchronous Circuitry by Retiming)」を参照されたい。
これはここに完全に説明されているかのように、参照に
よって組み込まれている。パイプラインのリタイミング
を実行するには、入力データ経路に追加のレジスタが必
要であることに留意されたい。しかし、本発明の原理に
よると、パイプラインのリタイミングのために必要とな
るこれらの追加のレジスタは、レジスタ・ファイル２０
１によって実行されている機能によって置き換えられ
る。
【００３１】レジスタ・ファイル２０１を使うことの利
点は、そのレジスタ・ファイルのどれか１つによって消
費される電力が、そのレジスタ・ファイルがプログラム
されるレイテンシーには無関係なので、本発明によって
パイプラインのリタイミング(re-timing)を実行するこ
とによって消費電力が増加しないことである。レジスタ
・ファイル２０１を使うことのさらなる利点は、それら
によってレジスタ・ファイルのレイテンシーをプログラ
ムできることであり、それによって１つのフィルタ構造
で多くの異なるフィルタを実行できることである。
点は、そのレジスタ・ファイルのどれか１つによって消
費される電力が、そのレジスタ・ファイルがプログラム
されるレイテンシーには無関係なので、本発明によって
パイプラインのリタイミング(re-timing)を実行するこ
とによって消費電力が増加しないことである。レジスタ
・ファイル２０１を使うことのさらなる利点は、それら
によってレジスタ・ファイルのレイテンシーをプログラ
ムできることであり、それによって１つのフィルタ構造
で多くの異なるフィルタを実行できることである。
【００３２】本発明の原理に従って、そしてパイプライ
ン方式で実行されるフィルタの設計に対する制御信号を
開発するための１つの方法は、従来型のフィルタ設計か
ら出発することである。その後、その設計が時間マルチ
プレックスされ、採用される本発明の正規のフィルタ構
造に、たとえば、ＦＩＲフィルタ４００全体に写像(ma
p)される。これは複数レートの畳み込み技法以外に、ス
ケジューリングの技法を採用することによって実現する
ことができる。複数レートの畳み込み技法については、
Ｔ．Ｃ．デンク(T.C.Denk)およびＫ．Ｋ．パーリ(K.K.P
arhi)による「Ｍ項ツリー構造フィルタ・バンクのため
のアーキテクチャのシステマティックな設計(Systemati
c Design of Architecture for M-ary Tree-Structured
FilterBanks)」（１９９５年のIEEE pressからのVLSI
Signal Processing VIII、第１５７頁乃至第１６６頁）
に開示されている。この資料は参照によってここに完全
に説明されているかのように組み込まれている。
ン方式で実行されるフィルタの設計に対する制御信号を
開発するための１つの方法は、従来型のフィルタ設計か
ら出発することである。その後、その設計が時間マルチ
プレックスされ、採用される本発明の正規のフィルタ構
造に、たとえば、ＦＩＲフィルタ４００全体に写像(ma
p)される。これは複数レートの畳み込み技法以外に、ス
ケジューリングの技法を採用することによって実現する
ことができる。複数レートの畳み込み技法については、
Ｔ．Ｃ．デンク(T.C.Denk)およびＫ．Ｋ．パーリ(K.K.P
arhi)による「Ｍ項ツリー構造フィルタ・バンクのため
のアーキテクチャのシステマティックな設計(Systemati
c Design of Architecture for M-ary Tree-Structured
FilterBanks)」（１９９５年のIEEE pressからのVLSI
Signal Processing VIII、第１５７頁乃至第１６６頁）
に開示されている。この資料は参照によってここに完全
に説明されているかのように組み込まれている。
【００３３】スケジューリングの技法を使うとき、フィ
ルタのリタイミングを行う必要があり得る。採用される
スケジューリング技法の第１の目標は、そのフィルタを
本発明の正規のフィルタ構造に写像することであるが、
本発明の構造が、本発明のマルチポート型レジスタ・フ
ァイルではなく、従来型のレジスタを採用したかのよう
に写像する必要がある。そのようなスケジューリング技
法の第２の目標は、乗算器２０５および加算器２０７の
利用を最大にすること、すなわち、乗算器２０５および
加算器２０７が使われていないクロック・サイクルを減
らすか、あるいはなくすことであるべきである。それは
そのフィルタ設計を実行するために必要な基本のフィル
タ段２００の数を削減する。
ルタのリタイミングを行う必要があり得る。採用される
スケジューリング技法の第１の目標は、そのフィルタを
本発明の正規のフィルタ構造に写像することであるが、
本発明の構造が、本発明のマルチポート型レジスタ・フ
ァイルではなく、従来型のレジスタを採用したかのよう
に写像する必要がある。そのようなスケジューリング技
法の第２の目標は、乗算器２０５および加算器２０７の
利用を最大にすること、すなわち、乗算器２０５および
加算器２０７が使われていないクロック・サイクルを減
らすか、あるいはなくすことであるべきである。それは
そのフィルタ設計を実行するために必要な基本のフィル
タ段２００の数を削減する。
【００３４】さらに、そのフィルタが本発明の正規のフ
ィルタ構造に写像されるようにするために、加算の結合
的な性質を使って、フィルタを再編成する必要があり得
る。最後に、本発明のマルチポート型レジスタ・ファイ
ルがこれまで採用されてきた従来型のレジスタに対して
置き換えられ、本発明による構造が結果として得られる
ようにされる。そのような置き換えはこの技術の分野に
おいて普通の技量を有する人によって容易に行われ得
る。
ィルタ構造に写像されるようにするために、加算の結合
的な性質を使って、フィルタを再編成する必要があり得
る。最後に、本発明のマルチポート型レジスタ・ファイ
ルがこれまで採用されてきた従来型のレジスタに対して
置き換えられ、本発明による構造が結果として得られる
ようにされる。そのような置き換えはこの技術の分野に
おいて普通の技量を有する人によって容易に行われ得
る。
【００３５】この技術の分野において普通の技量を有す
る人であれば、本発明のＦＩＲフィルタ構造は断片的に
区切られた(fractionally spaced)フィルタなどの基本
ＦＩＲフィルタの変形版を実行するために採用すること
ができることが分かる。これに関して、図９は本発明に
よるフィルタを実行するためのＦＩＲフィルタ４００の
全体の一例を示しており、その中で、基本の各ＦＩＲフ
ィルタ３００に４つのカスケード接続された基本フィル
タ段２００があり、従って、Ｊ＝４である。同様に、図
９のＦＩＲフィルタ４００全体の中に２つのカスケード
接続された基本ＦＩＲフィルタ３００があり、従って、
Ｑ＝２である。各マルチポート型レジスタ・ファイル２
０１はサンプル・データを格納するための４つのメモリ
・ロケーションを有し、一方、各マルチポート型レジス
タ・ファイル２０３はフィルタ係数を格納するための４
つのメモリ・ロケーションを有している。従って、この
実施形態においてはマルチポート型レジスタ・ファイル
のすべてに対してＨ＝４である。図９の各マルチポート
型レジスタ・ファイル２０１およびマルチポート型レジ
スタ・ファイル２０３は、それぞれ読出しポートを１つ
だけ備えており、従って、それらのすべてに対してＫ＝
１である。
る人であれば、本発明のＦＩＲフィルタ構造は断片的に
区切られた(fractionally spaced)フィルタなどの基本
ＦＩＲフィルタの変形版を実行するために採用すること
ができることが分かる。これに関して、図９は本発明に
よるフィルタを実行するためのＦＩＲフィルタ４００の
全体の一例を示しており、その中で、基本の各ＦＩＲフ
ィルタ３００に４つのカスケード接続された基本フィル
タ段２００があり、従って、Ｊ＝４である。同様に、図
９のＦＩＲフィルタ４００全体の中に２つのカスケード
接続された基本ＦＩＲフィルタ３００があり、従って、
Ｑ＝２である。各マルチポート型レジスタ・ファイル２
０１はサンプル・データを格納するための４つのメモリ
・ロケーションを有し、一方、各マルチポート型レジス
タ・ファイル２０３はフィルタ係数を格納するための４
つのメモリ・ロケーションを有している。従って、この
実施形態においてはマルチポート型レジスタ・ファイル
のすべてに対してＨ＝４である。図９の各マルチポート
型レジスタ・ファイル２０１およびマルチポート型レジ
スタ・ファイル２０３は、それぞれ読出しポートを１つ
だけ備えており、従って、それらのすべてに対してＫ＝
１である。
【００３６】図９に示されているＦＩＲフィルタ４００
の全体の実施形態を使って実行されている２つのフィル
タの例に対する制御信号が、表１および２に示されてい
る。さらに詳しく言えば、表１は乗算器に時間マルチプ
レックスされている４つの係数を持つＴスペース・フィ
ルタリングのための制御信号を示し、一方、表２は乗算
器に時間マルチプレックスされている４つの係数を持つ
Ｔ／４フィルタリングのための制御信号を示している。
表１の制御信号は
の全体の実施形態を使って実行されている２つのフィル
タの例に対する制御信号が、表１および２に示されてい
る。さらに詳しく言えば、表１は乗算器に時間マルチプ
レックスされている４つの係数を持つＴスペース・フィ
ルタリングのための制御信号を示し、一方、表２は乗算
器に時間マルチプレックスされている４つの係数を持つ
Ｔ／４フィルタリングのための制御信号を示している。
表１の制御信号は
【数１】 の式に従ってフィルタリングを実施し、但し、ｗ（ｉ）
は係数であり、ｘ（ｙ）は入力データである。マルチポ
ート型レジスタ・ファイル２０３に格納されるフィルタ
係数のロケーションは、図９の中でＷ（０）乃至Ｗ（３
１）によって表されている。表１において、空白のスペ
ースはドント・ケアの条件を表し、制御信号は１６の周
期で繰り返す。
は係数であり、ｘ（ｙ）は入力データである。マルチポ
ート型レジスタ・ファイル２０３に格納されるフィルタ
係数のロケーションは、図９の中でＷ（０）乃至Ｗ（３
１）によって表されている。表１において、空白のスペ
ースはドント・ケアの条件を表し、制御信号は１６の周
期で繰り返す。
【表１】
【表２】
【００３７】同様に、表２の制御信号は
【数２】 に従うフィルタリングを実施している。但し、ｗ（ｉ）
は係数であり、ｘ（ｉ）は入力データである。この場合
も、マルチポート型レジスタ・ファイル２０３に格納さ
れるフィルタ係数のロケーションは、図９の中でＷ
（０）乃至Ｗ（３１）によって表されており、空白のス
ペースはドント・ケアの条件を表している。しかし、そ
の制御信号は４の周期で繰り返す。
は係数であり、ｘ（ｉ）は入力データである。この場合
も、マルチポート型レジスタ・ファイル２０３に格納さ
れるフィルタ係数のロケーションは、図９の中でＷ
（０）乃至Ｗ（３１）によって表されており、空白のス
ペースはドント・ケアの条件を表している。しかし、そ
の制御信号は４の周期で繰り返す。
【００３８】もちろん、図９の構造は他のフィルタを実
行する制御信号も供給することができる。
行する制御信号も供給することができる。
【００３９】上記は単に本発明の原理を示している。従
って、この分野の技術に熟達した人であれば、ここには
明示的には説明または指示されていないが、本発明の原
理を具体化し、従って、その精神および適用範囲内に入
る各種の構成を工夫することができることを理解された
い。
って、この分野の技術に熟達した人であれば、ここには
明示的には説明または指示されていないが、本発明の原
理を具体化し、従って、その精神および適用範囲内に入
る各種の構成を工夫することができることを理解された
い。
【図１】本発明の原理に従って、有限インパルス応答フ
ィルタ（ＦＩＲ）の各段間で使うことができるマルチポ
ート型レジスタ・ファイルの一例を示す図である。
ィルタ（ＦＩＲ）の各段間で使うことができるマルチポ
ート型レジスタ・ファイルの一例を示す図である。
【図２】本発明の原理に従ってマルチポート型レジスタ
・ファイルを採用している基本フィルタ段の一例を示す
図である。
・ファイルを採用している基本フィルタ段の一例を示す
図である。
【図３】図２の基本フィルタ段がＪ個カスケード接続さ
れて形成されている、基本ＦＩＲフィルタの一例を示す
図である。
れて形成されている、基本ＦＩＲフィルタの一例を示す
図である。
【図４】図３のＱ個のカスケード接続された基本フィル
タから形成されている、本発明の原理によるＦＩＲフィ
ルタ全体を示す図である。
タから形成されている、本発明の原理によるＦＩＲフィ
ルタ全体を示す図である。
【図５】各種のフィルタ設計によって採用することがで
きる、オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和の各種の具体例を示す図である。
きる、オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和の各種の具体例を示す図である。
【図６】各種のフィルタ設計によって採用することがで
きる、オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和の各種の具体例を示す図である。
きる、オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和の各種の具体例を示す図である。
【図７】各種のフィルタ設計によって採用することがで
きる、オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和の各種の具体例を示す図である。
きる、オーバーフロー／アンダーフロー検出ユニットお
よび／または飽和の各種の具体例を示す図である。
【図８】キャリー・セーブ演算を採用している図３の基
本ＦＩＲフィルタの一例を示す。
本ＦＩＲフィルタの一例を示す。
【図９】各基本ＦＩＲフィルタ３００の中の４つのカス
ケード接続された基本フィルタ段を採用している、本発
明によるＦＩＲフィルタの全体の一例を示す図である。
ケード接続された基本フィルタ段を採用している、本発
明によるＦＩＲフィルタの全体の一例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリック ラーソン アメリカ合衆国 07747 ニュージャーシ ィ，マタワン，スティルウェル ストリー ト 10エー (72)発明者 クリストファー ジョン ニコル オーストラリア国，エヌ．エス．ダブリュ スプリングウッド，チャセリング アヴ ェニュー 12
Claims (57)
- 【請求項１】 サンプル・データを格納する手段と、 係数値を格納する手段と、 該サンプル・データを格納する手段によって供給される
サンプル・データに、該係数値を格納する手段によって
供給される係数値を乗算する、該サンプル・データを格
納する手段と該係数値を格納する手段とに接続された第
１の乗算器と、 該第１の乗算器の出力と１つの入力とを加算する加算器
とからなり、 該サンプル・データを格納する手段と該係数値を格納す
る手段のうちの少なくとも１つは、マルチポート型レジ
スタ・ファイルとして実行されることを特徴とする有限
インパルス応答（ＦＩＲ）フィルタ - 【請求項２】 サンプル・データを格納し、該サンプル
・データを１つの出力に供給する手段と、 係数値を格納する手段と、 該出力において供給されるサンプル・データに、該係数
値を格納する手段の出力として供給される係数値を乗算
する、該サンプル・データを格納する手段に接続された
第１の乗算器と、 該第１の乗算器の出力と１つの入力とを加算する加算器
とからなり、 該サンプル・データを格納する手段と該係数値を格納す
る手段のうちの少なくとも１つは、マルチポート型レジ
スタ・ファイルとして実行されることを特徴とする有限
インパルス応答（ＦＩＲ）フィルタ。 - 【請求項３】 サンプル・データを格納し、該格納され
たサンプル・データを任意の順序で出力へ供給するマル
チポート型レジスタ・ファイルと、 該出力において供給されているサンプル・データに、係
数を乗算する、該マルチポート型レジスタ・ファイルの
該出力に接続された第１の乗算器と、 該第１の乗算器の出力と１つの入力とを加算する加算器
とからなることを特徴とする有限インパルス応答（ＦＩ
Ｒ）フィルタ。 - 【請求項４】 請求項３に記載のフィルタにおいて、該
加算器はキャリー・セーブ加算器であることを特徴とす
るフィルタ。 - 【請求項５】 請求項３に記載のフィルタにおいて、該
乗算器はキャリー・セーブ乗算器であることを特徴とす
るフィルタ。 - 【請求項６】 請求項３に記載のフィルタにおいて、該
加算器の該出力がアンダーフロー／オーバーフロー検出
ユニットへ供給されることを特徴とするフィルタ。 - 【請求項７】 請求項３に記載のフィルタにおいて、該
加算器の該出力が飽和ユニットに供給されることを特徴
とするフィルタ。 - 【請求項８】 請求項３に記載のフィルタにおいて、該
加算器の該出力がアンダーフロー／オーバーフロー検出
および飽和ユニットに供給されることを特徴とするフィ
ルタ。 - 【請求項９】 請求項３に記載のフィルタにおいて、該
加算器は固定の時間だけ遅延されることを特徴とするフ
ィルタ。 - 【請求項１０】 請求項３に記載のフィルタにおいて、
該フィルタはさらに、該加算器の該出力を遅延させるレ
ジスタを含むことを特徴とするフィルタ。 - 【請求項１１】 請求項３に記載のフィルタにおいて、
該加算器への該入力が定数であることを特徴とするフィ
ルタ。 - 【請求項１２】 請求項１１に記載のフィルタにおい
て、該定数が０であることを特徴とするフィルタ。 - 【請求項１３】 請求項３に記載のフィルタにおいて、
該フィルタはさらに、サンプル・データに係数値を乗算
し、出力を該加算器に対する該入力に供給する第２の乗
算器を含むことを特徴とするフィルタ。 - 【請求項１４】 請求項１３に記載のフィルタにおい
て、該フィルタがさらに、該第２の乗算器の入力に結合
されてサンプル・データを供給する出力を有する該第２
のマルチポート型レジスタ・ファイルからなることを特
徴とするフィルタ。 - 【請求項１５】 請求項３に記載のフィルタにおいて、
該マルチポート型レジスタは、格納されているサンプル
・データを供給する第２の出力を有することを特徴とす
るフィルタ。 - 【請求項１６】 請求項３に記載のフィルタにおいて、
該フィルタがさらに、該係数値を供給する第２のマルチ
ポート型レジスタ・ファイルからなることを特徴とする
フィルタ。 - 【請求項１７】 請求項３に記載のフィルタにおいて、
該フィルタがさらに、第２のマルチポート型レジスタ・
ファイルからなり、該マルチポート型レジスタ・ファイ
ルは格納されているサンプル・データを該第２のマルチ
ポート型レジスタ・ファイルに供給する第２の出力を有
することを特徴とするフィルタ。 - 【請求項１８】 請求項３に記載のフィルタにおいて、
該フィルタがさらに、第２のマルチポート型レジスタ・
ファイルからなり、該マルチポート型レジスタ・ファイ
ルの各々は、単独のアドレス・ソースから導かれる読出
しアドレス情報を受信することを特徴とするフィルタ。 - 【請求項１９】 請求項３に記載のフィルタにおいて、
該フィルタがさらに、第２のマルチポート型レジスタ・
ファイルからなり、該レジスタ・ファイルの各々は単独
のアドレス・ソースから導かれる書込みアドレス情報を
受信することを特徴とするフィルタ。 - 【請求項２０】 少なくとも１つの乗算器と、 サンプル・データを格納し、そして該サンプル・データ
を該乗算器に供給するよう制御できる少なくとも１つの
マルチポート型レジスタ・ファイルを含む第１のグルー
プと、 該乗算器の出力を一緒に加算して該フィルタの出力を形
成する、少なくとも１つの加算器とからなることを特徴
とする有限インパルス応答（ＦＩＲ）フィルタ。 - 【請求項２１】 請求項２０に記載のフィルタにおい
て、該乗算器は該制御可能で供給されるサンプル・デー
タにフィルタ係数を乗算することを特徴とするフィル
タ。 - 【請求項２２】 請求項２０に記載のフィルタにおい
て、該乗算器は該制御可能で供給されるサンプル・デー
タにフィルタ係数を乗算し、該フィルタ係数は、係数を
格納する少なくとも１つのマルチポート型レジスタ・フ
ァイルを含む第２のグループによって供給されることを
特徴とするフィルタ。 - 【請求項２３】 請求項２０に記載のフィルタにおい
て、該少なくとも１つの加算器の少なくとも１つの出力
が、オーバーフロー／アンダーフロー検出ユニットに供
給されることを特徴とするフィルタ。 - 【請求項２４】 請求項２０に記載のフィルタにおい
て、該少なくとも１つの加算器の少なくとも１つの出力
が、飽和ユニットに供給されることを特徴とするフィル
タ。 - 【請求項２５】 請求項２０に記載のフィルタにおい
て、該少なくとも１つの加算器の少なくとも１つの出力
が、オーバーフロー／アンダーフロー検出および飽和ユ
ニットに供給されることを特徴とするフィルタ。 - 【請求項２６】 請求項２０に記載のフィルタにおい
て、該ＦＩＲフィルタがキャリー・セーブ演算を使用す
ることを特徴とするフィルタ。 - 【請求項２７】 請求項２０に記載のフィルタにおい
て、該フィルタがさらに、該第１のグループの該マルチ
ポート型レジスタ・ファイルを制御する制御信号を発生
する手段からなることを特徴とするフィルタ。 - 【請求項２８】 請求項２０に記載のフィルタにおい
て、該フィルタがさらに、該第１のグループの該マルチ
ポート型レジスタ・ファイルを制御する制御信号を単独
のソースから導く手段からなることを特徴とするフィル
タ。 - 【請求項２９】 請求項２０に記載のフィルタにおい
て、該フィルタがさらに、該第１のグループの該マルチ
ポート型レジスタ・ファイルを制御する制御信号を発生
する手段を含み、該制御信号は該マルチポート型レジス
タ・ファイルにパイプライン方式で供給されることを特
徴とするフィルタ。 - 【請求項３０】 異なるフィルタリング機能を実行する
ためにプログラムし直すことができる完全パイプライン
型のフィルタ。 - 【請求項３１】 カスケード接続されたフィルタ要素の
複数のブロックからなるフィルタであって、該フィルタ
要素の各々はさらに、 サンプル・データを格納し、該格納されたサンプル・デ
ータを任意の順序で１つの出力に供給するマルチポート
型レジスタ・ファイルと、 該出力に供給されるサンプル・データに係数値を乗算す
る、該マルチポート型レジスタ・ファイルの該出力に接
続された第１の乗算器と、該第１の乗算器の出力と１つ
の入力とを加算する加算器とからなることを特徴とする
フィルタ。 - 【請求項３２】 請求項３１に記載のフィルタにおい
て、該ブロックの各々は実質的に同一であることを特徴
とするフィルタ。 - 【請求項３３】 請求項３１に記載のフィルタにおい
て、該ブロックの各々は同じ本数の入力信号線および出
力信号線を有することを特徴とするフィルタ。 - 【請求項３４】 請求項３１に記載のフィルタにおい
て、該ブロックの各々は共通のソースから導かれる制御
信号が供給されることを特徴とするフィルタ。 - 【請求項３５】 請求項３１に記載のフィルタにおい
て、該フィルタはさらに、該ブロックの１つの出力を格
納するレジスタからなることを特徴とするフィルタ。 - 【請求項３６】 カスケード接続された少なくとも２つ
の複数のフィルタ要素のブロックからなるフィルタにお
いて、該フィルタ要素の各々は、 サンプル・データを格納し、該格納されたサンプル・デ
ータを任意の順序で１つの出力に対して供給するマルチ
ポート型レジスタ・ファイルと、 該マルチポート型レジスタ・ファイルの該出力に接続さ
れていて、該出力において供給されているサンプル・デ
ータに係数値を乗算する第１の乗算器と、 該第１の乗算器の出力と１つの入力とを加算する加算器
とをさらに含み、 さらに、該複数のカスケード接続されたブロックの前の
ものの出力を受け取り、そして該複数のカスケード接続
されたブロックの別のものに対して該出力を結合してい
るレジスタとを特徴とするフィルタ。 - 【請求項３７】 請求項３６に記載のフィルタにおい
て、該フィルタ要素はほぼ同じものであることを特徴と
するフィルタ。 - 【請求項３８】 請求項３６に記載のフィルタにおい
て、該ブロックの各々は共通のソースから導かれる制御
信号が供給されることを特徴とするフィルタ。 - 【請求項３９】 請求項３６に記載のフィルタにおい
て、該ブロックの各々は共通のソースから導かれる制御
信号がパイプライン方式で供給されることを特徴とする
フィルタ。 - 【請求項４０】 サンプル・データを格納し、該サンプ
ル・データを１つの出力に供給する手段と、 係数値を格納するマルチポート型レジスタ・ファイル
と、 該出力に供給されるサンプル・データに、該マルチポー
ト型レジスタ・ファイルの１つの出力として供給される
係数値を乗算する、該格納手段に接続された第１の乗算
器と、 該第１の乗算器の出力と１つの入力とを加算する加算器
とからなることを特徴とする有限インパルス応答（ＦＩ
Ｒ）フィルタ。 - 【請求項４１】 係数値を格納するマルチポート型レジ
スタ・ファイルと、 供給されるサンプル・データに、該マルチポート型レジ
スタ・ファイルの出力として供給される係数値を乗算す
る第１の乗算器と、該第１の乗算器の出力と１つの入力
とを加算する加算器とからなることを特徴とする有限イ
ンパルス応答（ＦＩＲ）フィルタ。 - 【請求項４２】 請求項４１に記載のフィルタにおい
て、該ＦＩＲフィルタがキャリー・セーブ演算を採用す
ることを特徴とするフィルタ。 - 【請求項４３】 請求項４１に記載のフィルタにおい
て、該加算器の該出力がアンダーフロー／オーバーフロ
ー検出ユニットに供給されることを特徴とするフィル
タ。 - 【請求項４４】 請求項４１に記載のフィルタにおい
て、該加算器の該出力が飽和ユニットに供給されること
を特徴とするフィルタ。 - 【請求項４５】 請求項４１に記載のフィルタにおい
て、該加算器の該出力がアンダーフロー／オーバーフロ
ー検出および飽和ユニットに供給されることを特徴とす
るフィルタ。 - 【請求項４６】 請求項４１に記載のフィルタにおい
て、該フィルタはさらに、該加算器の該出力を遅延させ
るレジスタをさらに含むことを特徴とするフィルタ。 - 【請求項４７】 請求項４１に記載のフィルタにおい
て、該加算器への該入力が定数であることを特徴とする
フィルタ。 - 【請求項４８】 請求項４１に記載のフィルタにおい
て、該フィルタはさらに、サンプル・データに係数値を
乗算し、そしてその出力を該加算器への該入力に供給す
る第２の乗算器を含むことを特徴とするフィルタ。 - 【請求項４９】 請求項４１に記載のフィルタにおい
て、該フィルタはさらに第２のマルチポート型レジスタ
・ファイルからなり、該マルチポート型レジスタ・ファ
イルの各々は、単独のアドレス・ソースから導かれる読
出しアドレス情報を受信することを特徴とするフィル
タ。 - 【請求項５０】 請求項４１に記載のフィルタにおい
て、該フィルタはさらに第２のマルチポート型レジスタ
・ファイルからなり、該各マルチポート型レジスタ・フ
ァイルは、単独のアドレス・ソースから導かれる書込み
アドレス情報を受信することを特徴とするフィルタ。 - 【請求項５１】 カスケード接続された複数のフィルタ
要素のブロックからなるフィルタであって、該フィルタ
要素の各々は、 サンプル・データを格納し、該サンプル・データを１つ
の出力に供給する手段と、 係数値を格納するマルチポート型レジスタ・ファイル
と、 該出力に供給されるサンプル・データに、該マルチポー
ト型レジスタ・ファイルの１つの出力として供給される
係数値を乗算する、該格納手段に接続された第１の乗算
器と、 該第１の乗算器の出力と１つの入力とを加算する加算器
とからなることを特徴とするフィルタ。 - 【請求項５２】 請求項５１に記載のフィルタにおい
て、該ブロックの各々は、同じ本数の入力および出力の
信号線を有することを特徴とするフィルタ。 - 【請求項５３】 請求項５１に記載のフィルタにおい
て、該ブロックの各々は、共通のソースから導かれる制
御信号が供給されることを特徴とするフィルタ。 - 【請求項５４】 請求項５１に記載のフィルタにおい
て、該フィルタはさらに、該ブロックの１つの出力を格
納するレジスタからなることを特徴とするフィルタ。 - 【請求項５５】 ほぼ同じフィルタ要素の少なくとも２
つの複数のカスケード接続されたブロックからなるフィ
ルタにおいて、該フィルタ要素の各々は、サンプル・デ
ータを格納し、該サンプル・データを１つの出力に供給
する手段 と、 係数値を格納するマルチポート型レジスタ・ファイル
と、 該出力に供給されるサンプル・データに、該マルチポー
ト型レジスタ・ファイルの１つの出力として供給される
係数値を乗算する、該格納手段に接続された第１の乗算
器と、 該第１の乗算器の出力と１つの入力とを加算する加算器
と、 該複数のカスケード接続されたブロックのうちの前のも
のの出力を受け取り、該出力を該複数のカスケード接続
されたブロックの別のものに結合するレジスタとからな
ることを特徴とするフィルタ。 - 【請求項５６】 請求項５５に記載のフィルタにおい
て、該ブロックの各々には、共通のソースから導かれる
制御信号が供給されることを特徴とするフィルタ。 - 【請求項５７】 請求項５５に記載のフィルタにおい
て、該ブロックの各々には、共通のソースから導かれる
制御信号がパイプライン方式で供給されることを特徴と
するフィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/937665 | 1997-09-26 | ||
| US08/937,665 US6377619B1 (en) | 1997-09-26 | 1997-09-26 | Filter structure and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163680A true JPH11163680A (ja) | 1999-06-18 |
Family
ID=25470235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10270700A Pending JPH11163680A (ja) | 1997-09-26 | 1998-09-25 | フィルタの構造および方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6377619B1 (ja) |
| EP (1) | EP0905890B1 (ja) |
| JP (1) | JPH11163680A (ja) |
| CN (1) | CN1159845C (ja) |
| BR (1) | BR9803381A (ja) |
| CA (1) | CA2245288C (ja) |
| DE (1) | DE69800108T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012085177A (ja) * | 2010-10-13 | 2012-04-26 | Renesas Electronics Corp | デシメータ回路及びデシメータ回路の演算方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785327B1 (en) * | 1997-12-23 | 2004-08-31 | Agere Systems, Inc. | Multiported register file for burst mode coefficient updating |
| US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
| US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
| US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
| US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
| US6952711B2 (en) | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
| US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
| US6985986B2 (en) | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
| US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
| US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
| US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
| US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
| US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
| US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
| US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
| US6976158B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
| US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
| US7277479B2 (en) * | 2003-03-02 | 2007-10-02 | Mediatek Inc. | Reconfigurable fir filter |
| EP1623307B1 (en) * | 2003-05-09 | 2015-07-01 | QUALCOMM Incorporated | Processor reduction unit for accumulation of multiple operands with or without saturation |
| US8074051B2 (en) * | 2004-04-07 | 2011-12-06 | Aspen Acquisition Corporation | Multithreaded processor with multiple concurrent pipelines per thread |
| CN100568724C (zh) * | 2006-09-18 | 2009-12-09 | 晨星半导体股份有限公司 | 声音讯号处理系统及其相关装置与方法 |
| CN102751963B (zh) * | 2012-07-18 | 2015-12-02 | 上海交通大学 | 基于乘累加器环的可配置离散小波变换电路及其实现方法 |
| CN110688154B (zh) * | 2019-09-05 | 2023-02-28 | 上海高性能集成电路设计中心 | 一种基于窄脉宽多米诺结构的多端口寄存器堆 |
| CN115236498B (zh) * | 2022-07-26 | 2024-08-13 | 成都玖锦科技有限公司 | 一种fpga数字滤波器延时测量方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3860892A (en) | 1974-02-25 | 1975-01-14 | Us Of Americas As Represented | Cascade transversal filter amplitude-compensation network |
| US4694416A (en) * | 1985-02-25 | 1987-09-15 | General Electric Company | VLSI programmable digital signal processor |
| JPH0795671B2 (ja) | 1986-06-03 | 1995-10-11 | ソニー株式会社 | デイジタルフイルタ |
| JP2690932B2 (ja) * | 1988-03-18 | 1997-12-17 | 株式会社日立製作所 | ディジタル信号処理プロセッサおよびディシタル信号処理プロセッサシステム |
| JPH02222317A (ja) | 1989-02-23 | 1990-09-05 | Lsi Rojitsuku Kk | デジタルフィルタ |
| US4991010A (en) * | 1989-11-13 | 1991-02-05 | Eastman Kodak Company | Dual-mode image interpolation filter operable in a first mode for storing interpolation coefficients and in a second mode for effecting television standards conversion at a pixel rate |
| US5031132A (en) * | 1990-02-27 | 1991-07-09 | Analogic Corporation | Circuit for convolving a set of digital data |
| US5278872A (en) * | 1991-05-28 | 1994-01-11 | North American Philips Corporation | System and circuit architecture for echo cancellation and a television receiver comprising same |
| US5262974A (en) * | 1991-10-28 | 1993-11-16 | Trw Inc. | Programmable canonic signed digit filter chip |
| US5440506A (en) * | 1992-08-14 | 1995-08-08 | Harris Corporation | Semiconductor ROM device and method |
| US5734598A (en) * | 1994-12-28 | 1998-03-31 | Quantum Corporation | Low power filter coefficient adaptation circuit for digital adaptive filter |
| US5760984A (en) * | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
-
1997
- 1997-09-26 US US08/937,665 patent/US6377619B1/en not_active Expired - Lifetime
-
1998
- 1998-08-19 CA CA002245288A patent/CA2245288C/en not_active Expired - Fee Related
- 1998-09-04 BR BR9803381-6A patent/BR9803381A/pt not_active Application Discontinuation
- 1998-09-08 EP EP98307221A patent/EP0905890B1/en not_active Expired - Lifetime
- 1998-09-08 DE DE69800108T patent/DE69800108T2/de not_active Expired - Lifetime
- 1998-09-25 JP JP10270700A patent/JPH11163680A/ja active Pending
- 1998-09-25 CN CNB981195997A patent/CN1159845C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012085177A (ja) * | 2010-10-13 | 2012-04-26 | Renesas Electronics Corp | デシメータ回路及びデシメータ回路の演算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1159845C (zh) | 2004-07-28 |
| CA2245288C (en) | 2001-10-09 |
| CN1213217A (zh) | 1999-04-07 |
| DE69800108T2 (de) | 2000-09-21 |
| BR9803381A (pt) | 1999-12-28 |
| DE69800108D1 (de) | 2000-05-04 |
| EP0905890B1 (en) | 2000-03-29 |
| EP0905890A3 (en) | 1999-05-06 |
| CA2245288A1 (en) | 1999-03-26 |
| EP0905890A2 (en) | 1999-03-31 |
| US6377619B1 (en) | 2002-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11163680A (ja) | フィルタの構造および方法 | |
| US9424033B2 (en) | Modified balanced throughput data-path architecture for special correlation applications | |
| US6665696B2 (en) | Delayed adaptive least-mean-square digital filter | |
| US7587577B2 (en) | Pipelined access by FFT and filter units in co-processor and system bus slave to memory blocks via switch coupling based on control register content | |
| US6205459B1 (en) | Digital signal processor and digital signal processing system incorporating same | |
| US4939684A (en) | Simplified processor for digital filter applications | |
| US20070052557A1 (en) | Shared memory and shared multiplier programmable digital-filter implementation | |
| JPH082014B2 (ja) | 多段デジタル・フィルタ | |
| US5563812A (en) | Filter device including analog and digital circuitry | |
| EP0988699B1 (en) | Sharing resources in a digital filter | |
| CN104734668B (zh) | 一种插值滤波器 | |
| KR100657417B1 (ko) | 버스트모드계수갱신을위한다중포트레지스터파일 | |
| JPH0767063B2 (ja) | デジタル信号処理回路 | |
| EP0928065B1 (en) | Multiported register file for coefficient use in filters | |
| US6401106B1 (en) | Methods and apparatus for performing correlation operations | |
| US5650952A (en) | Circuit arrangement for forming the sum of products | |
| JP3125672B2 (ja) | ディジタルフィルタ | |
| Sundararajan et al. | A novel multiply multiple accumulator component for low power PDSP design | |
| JPH0575394A (ja) | デイジタルフイルタ及びデイジタル信号処理システム | |
| JP2778478B2 (ja) | 相関演算プロセッサ | |
| KR960008223B1 (ko) | 디지탈필터 | |
| KR960006267A (ko) | 채널 등화기 | |
| JPH0795671B2 (ja) | デイジタルフイルタ | |
| JP2000183692A (ja) | デジタル信号処理装置 | |
| KR20040014788A (ko) | 파이프라인을 이용한 디지털 이퀄라이저 속도 개선 방법 |