JPH11164090A - イメージセンサアレイの欠陥の検出システム - Google Patents

イメージセンサアレイの欠陥の検出システム

Info

Publication number
JPH11164090A
JPH11164090A JP10261702A JP26170298A JPH11164090A JP H11164090 A JPH11164090 A JP H11164090A JP 10261702 A JP10261702 A JP 10261702A JP 26170298 A JP26170298 A JP 26170298A JP H11164090 A JPH11164090 A JP H11164090A
Authority
JP
Japan
Prior art keywords
line
sensor array
image sensor
test
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10261702A
Other languages
English (en)
Other versions
JP3988848B2 (ja
Inventor
Scott L Tewinkle
エル トゥウィンクル スコット
Jagdish C Tandon
シー タンドン ジャグディッシュ
A Hoger Paul
エイ ホージアー ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH11164090A publication Critical patent/JPH11164090A/ja
Application granted granted Critical
Publication of JP3988848B2 publication Critical patent/JP3988848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 イメージセンサアレイの一部に組み入れられ
たテスト回路は、センサアレイの欠陥処理を容易にす
る。 【解決手段】 イメージセンサアレイの一部に組み入れ
られたテスト回路は、多数のイメージセンサを有し、関
連する電荷移送回路１４ａ、１４ｂは、各々の光センサ
１０ａ、１０ｂに関連するテスト回路を含む。テストモ
ードにおいて、光センサ１０ａ、１０ｂからの信号出力
は、外部電源３５からの所定の電圧に置換えられる。所
定のテスト電圧を移送回路１４ａ、１４ｂに提供し、そ
して移送回路からの信号を読み出すことにより、移送回
路１４ａ、１４ｂの欠陥を、各光センサ１０ａ、１０ｂ
の欠陥と分離して検出することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ラスタ入力スキャ
ナを用いるイメージセンサアレイに関し、より詳細に
は、各々の光センサが、個別の（電荷）移送回路を有す
る感光性チップに関する。
【０００２】
【従来の技術】イメージセンサアレイは、通常、光セン
サのリニアアレイで成り、画像支持原稿文書をラスタ走
査して、各光センサで読み取った微細な画像領域を画像
信号電荷に変換する。積分の期間の後に、画像信号電荷
は、増幅されて、アナログビデオ信号として、共通の出
力ラインすなわちバスへ、逐次付勢されるマルチプレク
サ用トランジスタを経て、移送される。
【０００３】高性能のイメージセンサアレイのために、
好ましい設計においては、光学的な縮小をせずに１対１
の像形成を可能にするように、走査されるページの幅に
匹敵する幅の光センサアレイが含まれる。しかし、この
全幅アレイを提供するには、多数の光センサを形成する
ために、相当に大きなシリコン構造体を用いなければな
らない。このような大きなアレイを形成する好ましい設
計は、アレイを数個の突合せ接合されたシリコンチップ
で形成させる。提案された１つの設計では、１つのアレ
イは、２０個の、端と端とが相互に突合せ接合されたシ
リコンチップで成るように計画され、各々のチップは、
１インチ当り４００個の光センサの間隔をもって、２４
８個の能動光センサを有する。
【０００４】イメージセンサアレイの実際の応用では、
代表的に、数個の突合せ接合された半導体チップが長い
アレイを形成するために必要になるので、チップが長い
アレイとして組込まれる前に、個々のチップへのテスト
を行うことが重要になる。アレイに組込んだ後に、特定
のチップ又は個々のセンサ又は移送回路の欠陥を発見す
ることは、チップをアレイから除去することを必要と
し、高価で時間のかかる処理が必要になる。従って、チ
ップがアレイに組込まれる前に、より好ましくはチップ
がウエハから等分のさいの目にダイス切りされる前に、
チップ構造体の中に、個々の光センサ又は個々の移送回
路をテストするシステムが提供されることが望まれる。
【０００５】本発明の目的は、個々の光センサに関連す
る回路をテストするのに有用な回路がチップの設計に含
まれる、イメージセンサアレイを提供することにある。
【０００６】米国特許第５，４５１，７６８号は、２ス
テージの電荷移送回路を有するイメージセンサアレイを
開示しており、更に、そこでは、所望のバイアスを各々
の光センサに配置したオンチップテスト回路を、外部的
にテストする事が出来る。
【０００７】米国特許第５，４５２，００１号は、イメ
ージセンサアレイの光センサ読出し技術を開示し、イメ
ージセンサアレイにおける各々の移送回路上の信号は、
連続的にシフトレジスタによって選択される。
【０００８】
【課題を解決するための手段】本発明によると、複数の
光センサと出力ラインと複数のコネクタとから成る、イ
メージセンサーアレイが提供される。コネクタは、複数
の光センサの各々に関連し、光センサを出力ラインに選
択的に接続する。セレクタが、複数の光センサの１つの
選択するのに設けられており、選択した光センサに関連
するコネクタを閉じることによって、出力ライン上に信
号を出力する。テストラインが、前記コネクタに関連す
る光センサからの信号の代わりに、所定電圧の電源に、
コネクタを接続するように設けられている。
【０００９】
【発明の実施の形態】図１は、本発明による読出しシス
テムの基本要素を示す概略図である。１組の光センサ１
０ａ〜１０ｚが設けられており、これらは（電荷）移送
回路１４ａ、１４ｂ等に接続されており、これらの移送
回路は、シフトレジスタ１８の形をとるセレクタによっ
て付勢される。シフトレジスタ１８には、１本のライン
２２に沿って配置された１組のハーフステージ２０ａ、
２０ｂ等が設けられ、これらのハーフステージ２０ａ、
２０ｂ等は、ピクセルクロックライン２４によって付勢
される。この設計において顕著なのは、各々の移送回路
１４とそれに関連する出力ラインすなわちビデオライン
１２ａとの間に、セレクタスイッチすなわちコネクタ１
５ａ, １５ｂ等が配置されているすることであり、各ス
イッチは、シフトレジスタ１８の対応するステージすな
わちハーフステージ２０ａ、２０ｂ等の１つに関連して
いる。シフトレジスタ１８の適当なステージすなわちハ
ーフステージが付勢されると、関連するコネクタ１５の
ベースは、移送回路１４とビデオラインの間の接続を閉
じる。
【００１０】本発明の実施例によると、光センサ１０ａ
…１０ｚのリニアアレイは、奇数番の組と偶数番の組と
が交互に接続されるように配置されており、光センサ１
０ａと１０ｃのような奇数番の組は、関連する移送回路
１４ａ, １４ｃ等を経て、奇数ビデオライン１２ａに接
続され、光センサ１０ｂと１０d のような偶数番の光セ
ンサは、関連する移送回路１４ｂ, １４ｄ等を経て偶数
ビデオライン１２ｂに接続される。ビデオライン１２ａ
は、奇数番の光センサのビデオ出力のみを受け取り、ビ
デオライン１２ｂは、偶数番の光センサのビデオ出力の
みを受け取る。奇数と偶数の両方の光センサは、ハーフ
ステージ２０ａ、２０ｂ等を有する単一のシフトレジス
タ１８によって制御されるので、奇数ビデオライン１２
ａと偶数ビデオライン１２ｂ上の並列ビデオ信号を、並
列に出力する事が出来る。
【００１１】シフトレジスタ技術において、「ステー
ジ」は、単一のクロックパルスによって変えられるシフ
トレジスタの一部分として定義され、故に、厳密な定義
によると、２０ａ と２０ｂ のようなハーフステージ
の奇数番と偶数番の各対が、１つのステージとなる。し
かし、本明細書と請求項においては、語句「ステージ」
は、説明された設計におけるシフトレジスタのハーフス
テージにも適用されると理解されたい。又、本発明によ
ると、シフトレジスタ１８に応答する１５のようなコネ
クタは、移送回路１４に組み入れることもできる。
【００１２】図２は、本発明のテストモード能力を組み
入れた、リニアアレイの２個のイメージセンサ回路を示
す詳細な回路図である。図２において、光センサ１０ａ
は、増幅器を有する移送回路１４ａを介して信号をビデ
オライン１２ａに出力する。同様に、光センサ１０ｂ
は、信号を、増幅器を有する移送回路１４ｂを経て、ビ
デオライン１２ｂに出力する。１４ａ、１４ｂのような
移送回路は、ある程度の数のスイッチとバイアスを含ん
でいるが、その動作については、例えば、米国特許第
５，０８１，５３６号で詳細に論議されている。更に、
各々１５ａ, １５ｂで示されるコネクタは、移送回路１
４と関連する出力ライン１２ａ又は１２ｂを最終的に接
続するために用いられる。コネクタ１５ａ、１５ｂは、
上述されたように、シフトレジスタ１８における２０
ａ, ２０ｂのような１ステージすなわちハーフステージ
のゲートの位置で最終的に接続される。
【００１３】本発明の実施例によると、更に、１０ａ、
１０ｂのような各々の光センサに関連して、ここで選択
ラインと呼ばれる３０ａ、３０ｂが設けられており、選
択ラインは、コネクタ１５ａ, １５ｂがシフトレジスタ
１８の１ステージに関連するように延びており、更に、
３１ａ, ３１ｂのようなＡＮＤゲートを経て、関連の光
センサ１０ａ, １０ｂの出力と並列のスイッチ３２ａ,
３２ｂへ延びている。このスイッチ３２ａ, ３２ｂは、
閉じた時に、移送回路をテストライン３４ａ,３４ｂか
らの外部電圧によってバイアスするように配置され、そ
のテストラインは、最終的に、所定の定電圧の外部電源
３５に接続される。図２に示されるように、各選択ライ
ン３０ａ, 又は３０ｂがハイレベルにあると、スイッチ
３２ａ又は３２ｂがテストライン３４ａ, ３４ｂ上で電
圧源３５に接続し、それによって光センサ１０ａ又は１
０ｂからの出力の代わりに、テストライン３４ａ, ３４
ｂからの所定のバイアスが生じせしめられ、各移送回路
１４ａ, １４ｂに所定のバイアスを与える。
【００１４】通例、センサアレイを有するチップがテス
トモードにある時、光センサ１０ａ, １０ｂのどれから
も顕著な電気的出力が無いように、チップは暗所におか
れ、スイッチ３２ａ又は３２ｂが閉じられた状態では、
移送回路１４ａ, １４ｂに入力される唯一の信号は、電
源３５からのテストライン３４ａ, ３４ｂ上の所定のバ
イアスである。なお、イメージセンサアレイの特定の設
計に依存して、多数のイメージセンサの各々に関連する
種々のライン３４が、電圧電源３５への共通バスによっ
て取付けられてもよく、また、電圧電源３５は、チップ
内に配置されてもよく、チップ内に配置されなくてもよ
い。
【００１５】ＡＮＤゲート３１ａ, ３１ｂが、選択ライ
ン３０ａ, ３０ｂ上に配置されていることに注目された
い。ＡＮＤゲートへの１個の入力は、勿論、シフトレジ
スタ１８のステージからのラインで、これは、特定の光
センサが付勢される時に、コネクタ１５ａ, １５ｂを閉
じるために用いられる。ＡＮＤゲート３１ａ, ３１ｂへ
の他の入力は、ここではイネーブルライン３６ａ, ３６
ｂと呼ばれ、チップをテストモードに置こうとする時、
外部的に付勢出来るある種の手段（例えば、ボンデング
パッド）に、最終的に接続される。図２の回路素子の配
置に見られるように、イネーブルラインが、幾つかの又
は全てのイメージセンサについて付勢されると、シフト
レジスタ１８のステージ２０ａ, ２０ｂとの接続が、Ａ
ＮＤゲート３１ａ, ３１ｂを介して行われ、その結果、
スイッチ３２ａ, ３２ｂを閉じ、テストライン３４ａ,
３４ｂからの所定のバイアスが、移送回路１４ａ, １４
ｂに与えられるようにする。
【００１６】このようにして、シフトレジスタ１８に沿
った通常の読出し処理が用いられ、一連の画像センサに
よって、光センサ１０ａ, １０ｂからの信号を読み出す
代わりに、ライン３４ａ, ３４ｂからの所定の電圧の
「制御された入力」を用いた出力が読出される。移送回
路１４ａ, １４ｂの動作（又はふるまい）は、このよう
に、関連する光センサ１０ａ, １０ｂとは独立してテス
トされる。イネーブルラインが消勢されると、チップは
テストモードを終え、光センサ１０ａ, １０ｂからの実
際の読出しを可能にし、移送回路１４ａ, １４ｂに与え
られる。
【００１７】イメージセンサアレイがテストモードにあ
る時は、種々の技術が個々の移送回路の動作（又はふる
まい）をテストするのに適用できる。例えば、テストラ
イン３４ａ, ３４ｂ等の電圧入力が一定レベルに保た
れ、且つ移送回路の出力が読み出される場合、全ての移
送回路の等しい出力からの偏差によって、欠陥のある移
送回路を認識することができる。同様に、テストライン
に交番する固定電圧（例えば、種々の周波数での矩形
波）をテストラインに与えながら移送回路からの出力を
読出すことが、種々の移送回路の応答時間を測定するの
に使用できる。又、アレイの奇数番及び偶数番の光セン
サについて、独立して制御可能なテストラインを設ける
ことができ、これにより、例えば、移送回路の偶数番の
組だけに入力されるようになり、移送回路の動作の精密
な測定を行うのに有用になる。
【００１８】本発明と上記参照の米国特許第５，４５
１，７６８号（本発明の共同発明者の一部が、共同発明
者である）との違いは、米国特許５，４５１，７６８号
が、光センサをバイアスする特殊な目的で、外部テスト
バイアスを移送回路の特定の場所に配置していることに
ある。初期の光センサのバイアスは、事実、光センサの
応答を測定する上で、重要なパラメータとなっている。
しかし、本発明では、テストバイアスの提供に向けられ
ており、このテストバイアスは基本的には光センサの信
号に置換えられ、それによって、各移送回路は、関連す
る光センサとは独立にテストされる。上記の米国特許で
は、外部バイアスは、光センサに影響する点に置かれる
が、本発明では、装置がテストモードにある間は光セン
サはシステムから分離されており、上記の米国特許の光
センサ上のいかなるバイアスも、本発明に直接関係する
ものではない。
【図面の簡単な説明】
【図１】 本発明の読出しシステムの為の、回路素子の
配列を示す簡略化した概略図である。
【図２】 本発明に組み入れられるイメージセンサアレ
イの２つの光センサに関連する回路の詳細を示す回路図
である。
【符号の説明】
１０ 光センサ １２ ビデオライン １４ 移送回路 １５ コネクタ １８ シフトレジスタ ２０ ハーフステージ ２２ 単一ライン ２４ ピクセルクロックライン ３０ 選択ライン ３１ ＡＮＤゲート ３２ スイッチ ３４ テストライン ３５ 外部電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャグディッシュ シー タンドン アメリカ合衆国 ニューヨーク州 14450 フェアポート カークビー トレイル 43 (72)発明者 ポール エイ ホージアー アメリカ合衆国 ニューヨーク州 14612 ロチェスター ウェスト ベンド ドラ イヴ 94

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 イメージセンサアレイにおいて、 複数の光センサと、 出力ラインと、 複数のコネクタであって、それぞれが、前記複数の光セ
    ンサの各々に関連し、且つ該関連する光センサを前記出
    力ラインに選択的に接続するコネクタと、 前記複数の光センサの一つを選択するセレクタであっ
    て、前記選択された光センサに関連するコネクタを閉じ
    ることによって前記出力ライン上に信号を出力するため
    のセレクタと、 前記コネクタに関連する光センサからの信号の代わり
    に、所定電圧の電源にコネクタを接続するテストライン
    とから成ることを特徴とするイメージセンサアレイ。
  2. 【請求項２】 請求項１に記載のイメージセンサアレイ
    において、 前記テストラインと前記コネクタとの間に挿入されたス
    イッチであって、テストラインをコネクタに接続するよ
    うに動作するスイッチと、 前記セレクタと前記スイッチとの間に挿入された選択ラ
    インであって、前記セレクタからの信号に応答して、ス
    イッチがテストラインをコネクタに接続することを可能
    にする選択ラインとを更に有することを特徴とするイメ
    ージセンサアレイ。
  3. 【請求項３】 請求項１に記載のイメージセンサアレ
    イにおいて、 前記セレクタと各スイッチとの間の前記選択ライン上に
    配置されたＡＮＤゲートを更に備え、該ＡＮＤゲート
    は、外部信号ラインに接続された入力を有し、該外部信
    号ラインは、所定の信号が付与された時、前記ＡＮＤゲ
    ートが、前記選択ラインを完成するのを可能にすること
    を特徴とするイメージセンサアレイ。
JP26170298A 1997-09-22 1998-09-16 イメージセンサアレイの欠陥の検出システム Expired - Fee Related JP3988848B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/934865 1997-09-22
US08/934,865 US6133952A (en) 1997-09-22 1997-09-22 System for detecting defective photosensors in an image sensor array

Publications (2)

Publication Number Publication Date
JPH11164090A true JPH11164090A (ja) 1999-06-18
JP3988848B2 JP3988848B2 (ja) 2007-10-10

Family

ID=25466202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26170298A Expired - Fee Related JP3988848B2 (ja) 1997-09-22 1998-09-16 イメージセンサアレイの欠陥の検出システム

Country Status (2)

Country Link
US (1) US6133952A (ja)
JP (1) JP3988848B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296381A1 (en) * 2001-09-25 2003-03-26 Spinelix Limited A pixel detector comprising radiation sensitive pixel elements
US7164506B2 (en) * 2002-06-07 2007-01-16 Xerox Corporation Multi-chip image sensor, on chip apparatus for causing each chip to selectably function in a parallel or serial readout
KR100737915B1 (ko) 2005-12-16 2007-07-10 삼성전자주식회사 이미지 센서 그리고 그것을 위한 테스트 시스템 및 테스트방법
DE102006047262A1 (de) * 2006-10-04 2008-04-10 Endress + Hauser Gmbh + Co. Kg Verfahren zum Testen einer Elektronikeinheit
JP5248396B2 (ja) 2009-04-01 2013-07-31 浜松ホトニクス株式会社 固体撮像素子及びその製造方法、放射線撮像装置及びその製造方法、並びに固体撮像素子の検査方法
WO2014052516A1 (en) * 2012-09-30 2014-04-03 Saint-Gobain Ceramics & Plastics, Inc. Photosensor testing apparatus, a radiation detection apparatus including a photosensor and a method of selecting the photosensor for the radiation detection apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081536A (en) * 1990-12-24 1992-01-14 Xerox Corporation Image sensor array using two stage transfer having improved uniformity
US5452001A (en) * 1993-10-22 1995-09-19 Xerox Corporation Serial pixel readout scheme for butted sensor chips in multi-chip input scanner
JP3385760B2 (ja) * 1994-02-21 2003-03-10 ソニー株式会社 固体撮像装置及びその駆動方法
US5451768A (en) * 1994-11-14 1995-09-19 Xerox Corporation On-chip test circuit and method for an image sensor array
JP3881056B2 (ja) * 1995-05-19 2007-02-14 ゼロックス コーポレイション ビデオイメージデータ出力装置
US6054704A (en) * 1998-06-30 2000-04-25 Foveon, Inc. Driven capacitor storage pixel sensor and array

Also Published As

Publication number Publication date
JP3988848B2 (ja) 2007-10-10
US6133952A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
US7547871B2 (en) Photoelectric conversion device
US7154548B2 (en) Multiplexed and pipelined column buffer for use with an array of photo sensors
US9584740B2 (en) Solid-state pickup apparatus, its driving method and camera system
US6489798B1 (en) Method and apparatus for testing image sensing circuit arrays
KR100886308B1 (ko) 고체 상태 이미저의 판독 속도를 증가시키는 이미징 시스템, 이미징 시스템의 동작 방법 및 홀로그래픽 메모리 시스템
US6118482A (en) Method and apparatus for electrical test of CMOS pixel sensor arrays
USRE44499E1 (en) Focus detection apparatus, method of driving the same and camera system
US5291293A (en) Electronic imaging device with defect correction
JPH10308902A (ja) 画素センサ回路のテストが可能なイメージセンサアレー
US20220078365A1 (en) Image sensor with voltage supply grid clamping
KR100886034B1 (ko) 이미지 센서
KR100742439B1 (ko) 능동 픽셀 센서 회로(ａｐｓ) 및 그 처리 방법
JPH11164090A (ja) イメージセンサアレイの欠陥の検出システム
JP4299060B2 (ja) マルチチップ画像センサにおいて、各チップに選択的にパラレル読み出し又はシリアル読み出しで機能させるオンチップ装置
JP2020068516A (ja) 赤外線検出器の読み出し回路及びその検査方法
CN100525366C (zh) 线性图像传感器
JP2004170375A (ja) サーモパイルアレイセンサ
US6441413B1 (en) Semiconductor device having thin film resistors made of bolometer materials
JP2725508B2 (ja) 多素子光センサ装置
JP4551588B2 (ja) 撮像装置および撮像システム
JP4540138B2 (ja) 画像センサアレイ
US6967683B2 (en) Imaging apparatus with multiple local clocks for readout from a large number of photosensors
JPH09252436A (ja) 固体撮像装置
US20240414453A1 (en) Image sensor with temperature sensing pixels
JP3000614B2 (ja) Ｃｃｄ撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees