JPH11168106A - 半導体基板の処理方法 - Google Patents
半導体基板の処理方法Info
- Publication number
- JPH11168106A JPH11168106A JP10271905A JP27190598A JPH11168106A JP H11168106 A JPH11168106 A JP H11168106A JP 10271905 A JP10271905 A JP 10271905A JP 27190598 A JP27190598 A JP 27190598A JP H11168106 A JPH11168106 A JP H11168106A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxygen
- heat treatment
- processing
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/01—Manufacture or treatment
- H10D48/04—Manufacture or treatment of devices having bodies comprising selenium or tellurium in uncombined form
- H10D48/042—Preparation of foundation plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 水素アニールのような危険な処理を伴わず、
デバイス不良に結びつく欠陥を有効に低減することがで
きる半導体基板の処理方法を提供する。 【解決手段】 購入したシリコン基板１０に対してＤ−
ＨＦ処理、ＳＣ−１処理等を施して、シリコン基板１０
表面を露出する。次に、表面が露出し、Ｇｒｏｗｎ−ｉ
ｎ欠陥１２や微小酸素析出物１４を内包するシリコン基
板１０をアルゴン雰囲気中で酸素外方拡散熱処理を行
う。例えば、アルゴン雰囲気中で、約１０００℃〜１３
００℃の範囲内で、約１時間、熱処理を行う。これによ
り、水素雰囲気中で酸素外方拡散熱処理した場合と同様
に、シリコン基板１０の表面近くの欠陥１２、１４が小
さくなり、基板表面の欠陥が低減する。
デバイス不良に結びつく欠陥を有効に低減することがで
きる半導体基板の処理方法を提供する。 【解決手段】 購入したシリコン基板１０に対してＤ−
ＨＦ処理、ＳＣ−１処理等を施して、シリコン基板１０
表面を露出する。次に、表面が露出し、Ｇｒｏｗｎ−ｉ
ｎ欠陥１２や微小酸素析出物１４を内包するシリコン基
板１０をアルゴン雰囲気中で酸素外方拡散熱処理を行
う。例えば、アルゴン雰囲気中で、約１０００℃〜１３
００℃の範囲内で、約１時間、熱処理を行う。これによ
り、水素雰囲気中で酸素外方拡散熱処理した場合と同様
に、シリコン基板１０の表面近くの欠陥１２、１４が小
さくなり、基板表面の欠陥が低減する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板の処理方
法に係り、特に、デバイス不良に結びつく欠陥を低減す
る半導体基板の処理方法に関する。
法に係り、特に、デバイス不良に結びつく欠陥を低減す
る半導体基板の処理方法に関する。
【０００２】
【従来の技術】半導体基板には、もともと種々の不純物
やそれらに起因する微小な結晶欠陥が内包されている。
最近、デバイス不良に結びつく微小結晶欠陥として、グ
ロゥンイン（Ｇｒｏｗｎ−ｉｎ）欠陥や微小酸素析出物
が注目されている。Ｇｒｏｗｎ−ｉｎ欠陥は、ＬＳＴＤ
（Laser Scattering Tomography Defect）、ＣＯＰ（Cr
ystal Originated Particle）、ＦＰＤ（Flow Pattern
Defect）とも呼ばれているが、これらは同一の欠陥であ
り、内壁に酸化物が存在するＶｏｉｄ性欠陥である。
やそれらに起因する微小な結晶欠陥が内包されている。
最近、デバイス不良に結びつく微小結晶欠陥として、グ
ロゥンイン（Ｇｒｏｗｎ−ｉｎ）欠陥や微小酸素析出物
が注目されている。Ｇｒｏｗｎ−ｉｎ欠陥は、ＬＳＴＤ
（Laser Scattering Tomography Defect）、ＣＯＰ（Cr
ystal Originated Particle）、ＦＰＤ（Flow Pattern
Defect）とも呼ばれているが、これらは同一の欠陥であ
り、内壁に酸化物が存在するＶｏｉｄ性欠陥である。
【０００３】近年、半導体デバイスの集積度の向上に伴
い、半導体基板中に基板購入時から存在する微小結晶欠
陥に起因するデバイス不良が大きな問題となっている。
デバイスの歩留まりを向上するためには、これら欠陥の
低減が非常に重要視されている。このような欠陥を低減
する従来の技術として、水素アニールを用いる技術や、
表面に無欠陥のエピタキシャル層を成長する技術があ
る。
い、半導体基板中に基板購入時から存在する微小結晶欠
陥に起因するデバイス不良が大きな問題となっている。
デバイスの歩留まりを向上するためには、これら欠陥の
低減が非常に重要視されている。このような欠陥を低減
する従来の技術として、水素アニールを用いる技術や、
表面に無欠陥のエピタキシャル層を成長する技術があ
る。
【０００４】水素アニールを用いる技術では、図１６に
示すように、Ｇｒｏｗｎ−ｉｎ欠陥１０２や微小酸素析
出物１０４を内包するシリコン基板１００を水素雰囲気
中で酸素外方拡散熱処理を行う。例えば、水素雰囲気中
で１２００℃、約１時間、熱処理を行う。これにより、
シリコン基板１００の表面近くの欠陥１０２、１０４が
小さくなり、基板表面の欠陥が低減する。デバイスは欠
陥が低減したシリコン基板１００表面に形成する。
示すように、Ｇｒｏｗｎ−ｉｎ欠陥１０２や微小酸素析
出物１０４を内包するシリコン基板１００を水素雰囲気
中で酸素外方拡散熱処理を行う。例えば、水素雰囲気中
で１２００℃、約１時間、熱処理を行う。これにより、
シリコン基板１００の表面近くの欠陥１０２、１０４が
小さくなり、基板表面の欠陥が低減する。デバイスは欠
陥が低減したシリコン基板１００表面に形成する。
【０００５】エピタキシャル層を成長する技術では、図
１７に示すように、Ｇｒｏｗｎ−ｉｎ欠陥１０２や微小
酸素析出物１０４を内包するシリコン基板１００の表面
に無欠陥のエピタキシャル層１０６を成長する。デバイ
スは無欠陥のエピタキシャル層１０６に形成する。
１７に示すように、Ｇｒｏｗｎ−ｉｎ欠陥１０２や微小
酸素析出物１０４を内包するシリコン基板１００の表面
に無欠陥のエピタキシャル層１０６を成長する。デバイ
スは無欠陥のエピタキシャル層１０６に形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、水素ア
ニールを用いる技術では、１１００℃〜１２００℃とい
う高温で水素ガスを使用するため、通常の炉を用いたの
では大変危険であり、そのために特別の装置を用いる必
要があり、装置の汎用性に欠けるという問題があった。
ニールを用いる技術では、１１００℃〜１２００℃とい
う高温で水素ガスを使用するため、通常の炉を用いたの
では大変危険であり、そのために特別の装置を用いる必
要があり、装置の汎用性に欠けるという問題があった。
【０００７】また、エピタキシャル層を成長する技術で
は、エピタキシャル層を成長するためのコストが高く、
ウエーハが高価であるという問題があった。例えば、８
インチウエーハでは、エピタキシャル層を形成したウエ
ーハの価格は、通常のウエーハの２倍もしている。本発
明の目的は、水素アニールのような危険な処理を伴わ
ず、デバイス不良に結びつく欠陥を有効に低減すること
ができる半導体基板の処理方法を提供することにある。
は、エピタキシャル層を成長するためのコストが高く、
ウエーハが高価であるという問題があった。例えば、８
インチウエーハでは、エピタキシャル層を形成したウエ
ーハの価格は、通常のウエーハの２倍もしている。本発
明の目的は、水素アニールのような危険な処理を伴わ
ず、デバイス不良に結びつく欠陥を有効に低減すること
ができる半導体基板の処理方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、半導体基板
を表面処理して、前記半導体基板表面の酸化膜の膜厚を
約２ｎｍ以下にする工程と、窒素を除く不活性ガス雰囲
気中の炉内に、前記半導体基板を約３００℃以下の温度
に保つように搬入する工程と、所定の外方拡散熱処理温
度まで昇温して、前記半導体基板中の不純物を外方拡散
する工程とを有することを特徴とする半導体基板の処理
方法によって達成される。
を表面処理して、前記半導体基板表面の酸化膜の膜厚を
約２ｎｍ以下にする工程と、窒素を除く不活性ガス雰囲
気中の炉内に、前記半導体基板を約３００℃以下の温度
に保つように搬入する工程と、所定の外方拡散熱処理温
度まで昇温して、前記半導体基板中の不純物を外方拡散
する工程とを有することを特徴とする半導体基板の処理
方法によって達成される。
【０００９】上述した半導体基板の処理方法において、
所定の酸素析出熱処理温度で前記半導体基板を熱処理し
て、前記半導体基板内に酸素析出物を形成する工程を更
に有してもよい。上述した半導体基板の処理方法におい
て、前記酸素析出物を形成する工程は、前記不純物を外
方拡散する工程の前に行ってもよい。
所定の酸素析出熱処理温度で前記半導体基板を熱処理し
て、前記半導体基板内に酸素析出物を形成する工程を更
に有してもよい。上述した半導体基板の処理方法におい
て、前記酸素析出物を形成する工程は、前記不純物を外
方拡散する工程の前に行ってもよい。
【００１０】上述した半導体基板の処理方法において、
前記酸素析出物を形成する工程は、前記不純物を外方拡
散する工程の後に行ってもよい。上述した半導体基板の
処理方法において、前記酸素析出物を形成する工程は、
前記半導体基板を絶縁膜で覆った状態で行ってもよい。
上述した半導体基板の処理方法において、前記酸素析出
物を形成する工程は、約４００℃以上で約１０００℃以
下の範囲内で行うことが望ましい。
前記酸素析出物を形成する工程は、前記不純物を外方拡
散する工程の後に行ってもよい。上述した半導体基板の
処理方法において、前記酸素析出物を形成する工程は、
前記半導体基板を絶縁膜で覆った状態で行ってもよい。
上述した半導体基板の処理方法において、前記酸素析出
物を形成する工程は、約４００℃以上で約１０００℃以
下の範囲内で行うことが望ましい。
【００１１】上述した半導体基板の処理方法において、
前記酸素析出物を形成する工程は、不活性ガス又は酸素
ガス雰囲気中で行ってもよい。上述した半導体基板の処
理方法において、前記不純物を外方拡散する工程におけ
る前記外方拡散熱処理温度は、約１０００℃以上で約１
３００℃以下の範囲内であることが望ましい。
前記酸素析出物を形成する工程は、不活性ガス又は酸素
ガス雰囲気中で行ってもよい。上述した半導体基板の処
理方法において、前記不純物を外方拡散する工程におけ
る前記外方拡散熱処理温度は、約１０００℃以上で約１
３００℃以下の範囲内であることが望ましい。
【００１２】上述した半導体基板の処理方法において、
前記半導体基板を炉内に搬入する工程時の温度から前記
所定の外方拡散熱処理温度への昇温は、約３℃／分以上
の昇温速度で行うことが望ましい。上述した半導体基板
の処理方法において、前記不純物を外方拡散する工程
は、不活性ガス中のＯ2濃度が０．１ｐｐｍ以下の雰囲
気中で行うことが望ましい。
前記半導体基板を炉内に搬入する工程時の温度から前記
所定の外方拡散熱処理温度への昇温は、約３℃／分以上
の昇温速度で行うことが望ましい。上述した半導体基板
の処理方法において、前記不純物を外方拡散する工程
は、不活性ガス中のＯ2濃度が０．１ｐｐｍ以下の雰囲
気中で行うことが望ましい。
【００１３】上述した半導体基板の処理方法において、
前記不純物を外方拡散する工程は、不活性ガス中のＨ2
Ｏ濃度が２ｐｐｍ以下の雰囲気中で行うことが望まし
い。上述した半導体基板の処理方法において、前記不純
物を外方拡散する工程の前記不活性ガスはアルゴンガス
であることが望ましい。
前記不純物を外方拡散する工程は、不活性ガス中のＨ2
Ｏ濃度が２ｐｐｍ以下の雰囲気中で行うことが望まし
い。上述した半導体基板の処理方法において、前記不純
物を外方拡散する工程の前記不活性ガスはアルゴンガス
であることが望ましい。
【００１４】
【発明の実施の形態】本発明の一実施形態による半導体
基板の処理方法について図１を用いて説明する。まず、
シリコン基板１０に対してＤ−ＨＦ処理、ＳＣ−１処理
等を施して、シリコン基板１０表面を露出する。Ｄ−Ｈ
Ｆ処理とは、ふっ酸−純水混合液により表面酸化膜を剥
離する処理である。ＳＣ−１処理とは、アンモニア−過
酸化水素−純水混合液（ＳＣ−１液）により基板を洗浄
する処理である。シリコン基板１０表面を露出すると
は、シリコン基板１０表面の酸化膜の膜厚を約２ｎｍ以
下にすることである。
基板の処理方法について図１を用いて説明する。まず、
シリコン基板１０に対してＤ−ＨＦ処理、ＳＣ−１処理
等を施して、シリコン基板１０表面を露出する。Ｄ−Ｈ
Ｆ処理とは、ふっ酸−純水混合液により表面酸化膜を剥
離する処理である。ＳＣ−１処理とは、アンモニア−過
酸化水素−純水混合液（ＳＣ−１液）により基板を洗浄
する処理である。シリコン基板１０表面を露出すると
は、シリコン基板１０表面の酸化膜の膜厚を約２ｎｍ以
下にすることである。
【００１５】次に、図１に示すように、表面が露出し、
Ｇｒｏｗｎ−ｉｎ欠陥１２や微小酸素析出物１４を内包
するシリコン基板１０をアルゴン雰囲気中で酸素外方拡
散熱処理を行う。例えば、アルゴン雰囲気中で、約１０
００℃〜１３００℃の範囲内で、約１時間、熱処理を行
う。これにより、水素雰囲気中で酸素外方拡散熱処理し
た場合と同様に、シリコン基板１０の表面近くの欠陥１
２、１４が小さくなり、基板表面の欠陥が低減する。
Ｇｒｏｗｎ−ｉｎ欠陥１２や微小酸素析出物１４を内包
するシリコン基板１０をアルゴン雰囲気中で酸素外方拡
散熱処理を行う。例えば、アルゴン雰囲気中で、約１０
００℃〜１３００℃の範囲内で、約１時間、熱処理を行
う。これにより、水素雰囲気中で酸素外方拡散熱処理し
た場合と同様に、シリコン基板１０の表面近くの欠陥１
２、１４が小さくなり、基板表面の欠陥が低減する。
【００１６】このようにシリコン基板を処理することに
より、基板表面は欠陥が少なくデバイスを形成するのに
適し、基板内部には酸素析出物を内包してＩＧ（Intrin
sicGettering）効果を奏する、デバイス形成に適したシ
リコン基板を生成することができる。本発明の他の実施
形態として、酸素外方拡散熱処理工程の前又は後におい
て、酸素外方拡散熱処理温度よりも低い温度で一定時間
熱処理することにより、シリコン基板内部に酸素析出物
を意図的に形成する酸素析出熱処理工程を更に設けても
よい。これにより基板内部の酸素析出物を多く形成し
て、より効果的にＩＧ効果を奏するシリコン基板を生成
することができる。
より、基板表面は欠陥が少なくデバイスを形成するのに
適し、基板内部には酸素析出物を内包してＩＧ（Intrin
sicGettering）効果を奏する、デバイス形成に適したシ
リコン基板を生成することができる。本発明の他の実施
形態として、酸素外方拡散熱処理工程の前又は後におい
て、酸素外方拡散熱処理温度よりも低い温度で一定時間
熱処理することにより、シリコン基板内部に酸素析出物
を意図的に形成する酸素析出熱処理工程を更に設けても
よい。これにより基板内部の酸素析出物を多く形成し
て、より効果的にＩＧ効果を奏するシリコン基板を生成
することができる。
【００１７】なお、酸素析出熱処理工程においては、シ
リコン基板を絶縁膜、例えば、酸化膜等で覆った状態で
行うようにしてもよい。これにより、シリコン基板内部
に効果的に酸素析出物を形成することができる。また、
酸素析出熱処理工程では、約４００℃以上で約１０００
℃以下の範囲内の温度で行うことが望ましく、不活性ガ
ス雰囲気中でも、酸素ガス雰囲気中でもよい。これによ
り、シリコン基板内部に効果的に酸素析出物を形成する
ことができる。
リコン基板を絶縁膜、例えば、酸化膜等で覆った状態で
行うようにしてもよい。これにより、シリコン基板内部
に効果的に酸素析出物を形成することができる。また、
酸素析出熱処理工程では、約４００℃以上で約１０００
℃以下の範囲内の温度で行うことが望ましく、不活性ガ
ス雰囲気中でも、酸素ガス雰囲気中でもよい。これによ
り、シリコン基板内部に効果的に酸素析出物を形成する
ことができる。
【００１８】次に、外方拡散熱処理工程における、Ｇｒ
ｏｗｎ−ｉｎ欠陥及び微小酸素析出物の消滅課程と、熱
処理雰囲気及び表面酸化膜との関係を調べるため、図２
及び図３に示すような実験を行った。図２に示す実験手
順について説明する。まず、購入したシリコン基板２０
に対し、窒素と酸素の雰囲気中で、５００℃で６０分間
の熱処理、７００℃で１８０分間の熱処理、１０００℃
で６０分間の熱処理を行う。このように熱処理すること
により、シリコン基板２０内部に均一に酸素析出物を形
成する。
ｏｗｎ−ｉｎ欠陥及び微小酸素析出物の消滅課程と、熱
処理雰囲気及び表面酸化膜との関係を調べるため、図２
及び図３に示すような実験を行った。図２に示す実験手
順について説明する。まず、購入したシリコン基板２０
に対し、窒素と酸素の雰囲気中で、５００℃で６０分間
の熱処理、７００℃で１８０分間の熱処理、１０００℃
で６０分間の熱処理を行う。このように熱処理すること
により、シリコン基板２０内部に均一に酸素析出物を形
成する。
【００１９】次に、ふっ酸と硝酸混合液のエッチング溶
液により、シリコン基板２０の表面を約８０μｍエッチ
ングし、Ｇｒｏｗｎ−ｉｎ欠陥及び微小酸素析出物を含
む層を露出させる。次に、シリコン基板２０を複数個に
分割して試料を作成する。分割した試料は、基準試料２
０Ｒとして保管するものと、外方拡散熱処理を行うため
の試料とに分け、更に、外方拡散熱処理を行う試料を、
一部は何の熱処理も行わず自然酸化膜だけの試料２０Ａ
として保管し、残りの試料に対して熱処理を行って、１
０ｎｍ厚の酸化膜を形成した試料２０Ｂと、３０ｎｍ厚
の酸化膜を形成した試料２０Ｃとを用意する。
液により、シリコン基板２０の表面を約８０μｍエッチ
ングし、Ｇｒｏｗｎ−ｉｎ欠陥及び微小酸素析出物を含
む層を露出させる。次に、シリコン基板２０を複数個に
分割して試料を作成する。分割した試料は、基準試料２
０Ｒとして保管するものと、外方拡散熱処理を行うため
の試料とに分け、更に、外方拡散熱処理を行う試料を、
一部は何の熱処理も行わず自然酸化膜だけの試料２０Ａ
として保管し、残りの試料に対して熱処理を行って、１
０ｎｍ厚の酸化膜を形成した試料２０Ｂと、３０ｎｍ厚
の酸化膜を形成した試料２０Ｃとを用意する。
【００２０】試料２０Ａ、２０Ｂ、２０Ｃに対して、窒
素雰囲気中、アルゴン雰囲気中、ヘリウム雰囲気中、水
素雰囲気中で、それぞれ、約１１５０℃で約２時間、酸
素外方拡散熱処理を行う。基準試料２０Ｒと、酸素外方
拡散熱処理を行った試料２０Ａ、２０Ｂ、２０ＣをＪＩ
Ｓ−Ｂ溶液（ＨＦ（５０％）：ＨＮＯ3（６１％）：Ｃ
Ｈ3ＣＯＯＨ（９９％）：Ｈ2Ｏ＝１：１５：３：３）に
より５分間だけエッチング（Preferentialetching）を
行う。
素雰囲気中、アルゴン雰囲気中、ヘリウム雰囲気中、水
素雰囲気中で、それぞれ、約１１５０℃で約２時間、酸
素外方拡散熱処理を行う。基準試料２０Ｒと、酸素外方
拡散熱処理を行った試料２０Ａ、２０Ｂ、２０ＣをＪＩ
Ｓ−Ｂ溶液（ＨＦ（５０％）：ＨＮＯ3（６１％）：Ｃ
Ｈ3ＣＯＯＨ（９９％）：Ｈ2Ｏ＝１：１５：３：３）に
より５分間だけエッチング（Preferentialetching）を
行う。
【００２１】このように処理した試料２０Ｒ、２０Ａ、
２０Ｂ、２０Ｃに対して暗視野光学顕微鏡により断面を
観察して、酸素析出物の分布を観察した。また、トモグ
ラフを用いて、表層５ｎｍ深さまでの領域におけるＧｒ
ｏｗｎ−ｉｎ欠陥を観察した。次に、図３に示す実験手
順について説明する。
２０Ｂ、２０Ｃに対して暗視野光学顕微鏡により断面を
観察して、酸素析出物の分布を観察した。また、トモグ
ラフを用いて、表層５ｎｍ深さまでの領域におけるＧｒ
ｏｗｎ−ｉｎ欠陥を観察した。次に、図３に示す実験手
順について説明する。
【００２２】まず、購入したシリコン基板２０をそのま
ま複数個に分割して試料を作成する。分割した試料は、
基準試料２０Ｒとして保管するものと、外方拡散熱処理
を行うための試料とに分け、更に、外方拡散熱処理を行
う試料を、一部は何の熱処理も行わず自然酸化膜だけの
試料２０Ａとして保管し、残りの試料に対して熱処理を
行って、１０ｎｍ厚の酸化膜を形成した試料２０Ｂと、
３０ｎｍ厚の酸化膜を形成した試料２０Ｃとを用意す
る。
ま複数個に分割して試料を作成する。分割した試料は、
基準試料２０Ｒとして保管するものと、外方拡散熱処理
を行うための試料とに分け、更に、外方拡散熱処理を行
う試料を、一部は何の熱処理も行わず自然酸化膜だけの
試料２０Ａとして保管し、残りの試料に対して熱処理を
行って、１０ｎｍ厚の酸化膜を形成した試料２０Ｂと、
３０ｎｍ厚の酸化膜を形成した試料２０Ｃとを用意す
る。
【００２３】試料２０Ａ、２０Ｂ、２０Ｃに対して、窒
素雰囲気中、アルゴン雰囲気中で、それぞれ、約１１５
０℃で約２時間、酸素外方拡散熱処理を行う。このよう
に処理した試料２０Ｒ、２０Ａ、２０Ｂ、２０Ｃに対し
て二次イオン質量分析計（ＳＩＭＳ：Secondary ion ma
ss spectrometer）を用いて基板内部の酸素濃度プロフ
ァイルを測定した。
素雰囲気中、アルゴン雰囲気中で、それぞれ、約１１５
０℃で約２時間、酸素外方拡散熱処理を行う。このよう
に処理した試料２０Ｒ、２０Ａ、２０Ｂ、２０Ｃに対し
て二次イオン質量分析計（ＳＩＭＳ：Secondary ion ma
ss spectrometer）を用いて基板内部の酸素濃度プロフ
ァイルを測定した。
【００２４】図４は、熱処理雰囲気の相違による酸素析
出物の消滅状態を示す図である。自然酸化膜が形成され
た試料２０Ａに対して、窒素雰囲気中、アルゴン雰囲気
中、ヘリウム雰囲気中、水素雰囲気中で、約１１５０℃
で約２時間、酸素外方拡散熱処理を行った後の断面写真
である。基準試料２０Ｒの断面を参考として示す。図４
から、窒素雰囲気でも、アルゴン雰囲気でも、ヘリウム
雰囲気でも、水素雰囲気の場合と同等に、酸素外方拡散
熱処理を行わない場合に比べて、基板表面の酸素析出物
の低減効果があることがわかった。アルゴン雰囲気と、
ヘリウム雰囲気の場合は、水素雰囲気の場合とほぼ同等
の酸素析出物の低減効果があったが、窒素雰囲気の場合
は、水素雰囲気の場合よりも深くまで酸素析出物の低減
効果が見られた。
出物の消滅状態を示す図である。自然酸化膜が形成され
た試料２０Ａに対して、窒素雰囲気中、アルゴン雰囲気
中、ヘリウム雰囲気中、水素雰囲気中で、約１１５０℃
で約２時間、酸素外方拡散熱処理を行った後の断面写真
である。基準試料２０Ｒの断面を参考として示す。図４
から、窒素雰囲気でも、アルゴン雰囲気でも、ヘリウム
雰囲気でも、水素雰囲気の場合と同等に、酸素外方拡散
熱処理を行わない場合に比べて、基板表面の酸素析出物
の低減効果があることがわかった。アルゴン雰囲気と、
ヘリウム雰囲気の場合は、水素雰囲気の場合とほぼ同等
の酸素析出物の低減効果があったが、窒素雰囲気の場合
は、水素雰囲気の場合よりも深くまで酸素析出物の低減
効果が見られた。
【００２５】図５は、表面酸化膜の厚さの相違による酸
素析出物の消滅状態を示す図である。自然酸化膜の試料
２０Ａと、１０ｎｍ厚の酸化膜を形成した試料２０Ｂ
と、３０ｎｍ厚の酸化膜を形成した試料２０Ｃとについ
て、窒素雰囲気、アルゴン雰囲気で酸素外方拡散熱処理
を行った後の断面写真である。基準試料２０Ｒの断面を
参考として示す。
素析出物の消滅状態を示す図である。自然酸化膜の試料
２０Ａと、１０ｎｍ厚の酸化膜を形成した試料２０Ｂ
と、３０ｎｍ厚の酸化膜を形成した試料２０Ｃとについ
て、窒素雰囲気、アルゴン雰囲気で酸素外方拡散熱処理
を行った後の断面写真である。基準試料２０Ｒの断面を
参考として示す。
【００２６】図５から、窒素雰囲気でも、アルゴン雰囲
気でも、表面のシリコン酸化膜が厚くなると、酸素外方
拡散が阻害され、表面の酸素析出物の残存量が多くなる
ことがわかった。窒素雰囲気の場合、試料２０Ａ、２０
Ｂ、２０Ｃと、シリコン酸化膜が厚くなるにしたがって
酸素析出物が低減した深さが浅くなった。アルゴン雰囲
気の場合も、試料２０Ａに比べ、試料２０Ｃの方が、酸
素析出物が低減した深さが浅くなった。
気でも、表面のシリコン酸化膜が厚くなると、酸素外方
拡散が阻害され、表面の酸素析出物の残存量が多くなる
ことがわかった。窒素雰囲気の場合、試料２０Ａ、２０
Ｂ、２０Ｃと、シリコン酸化膜が厚くなるにしたがって
酸素析出物が低減した深さが浅くなった。アルゴン雰囲
気の場合も、試料２０Ａに比べ、試料２０Ｃの方が、酸
素析出物が低減した深さが浅くなった。
【００２７】図６は、表面酸化膜の厚さの相違による基
板内部の酸素濃度プロファイルを示すグラフである。自
然酸化膜の試料２０Ａと、１０ｎｍ厚の酸化膜を形成し
た試料２０Ｂと、３０ｎｍ厚の酸化膜を形成した試料２
０Ｃとについて、窒素雰囲気、アルゴン雰囲気で酸素外
方拡散熱処理を行った後の酸素濃度プロファイルであ
る。基準試料２０Ｒの酸素濃度プロファイルを参考とし
て示す。
板内部の酸素濃度プロファイルを示すグラフである。自
然酸化膜の試料２０Ａと、１０ｎｍ厚の酸化膜を形成し
た試料２０Ｂと、３０ｎｍ厚の酸化膜を形成した試料２
０Ｃとについて、窒素雰囲気、アルゴン雰囲気で酸素外
方拡散熱処理を行った後の酸素濃度プロファイルであ
る。基準試料２０Ｒの酸素濃度プロファイルを参考とし
て示す。
【００２８】図６から、窒素雰囲気でも、アルゴン雰囲
気でも、表面のシリコン酸化膜が薄くなると、酸素外方
拡散が促進され、表面の酸素濃度が低減することがわか
った。窒素雰囲気の場合、酸化膜を形成した試料２０
Ｂ、２０Ｃに比べて自然酸化膜膜の試料２０Ａの場合に
酸素濃度の低減効果が大きい。酸化膜の膜厚が異なる試
料２０Ｂと試料２０Ｃでは酸素濃度プロファイルはほぼ
同じである。アルゴン雰囲気の場合、酸化膜を形成した
試料２０Ｃに比べて自然酸化膜膜の試料２０Ａの場合に
酸素濃度の低減効果が大きい。なお、窒素雰囲気で試料
２０Ａのグラフが基板表面で酸素濃度が急激に上昇して
いるのは、表層窒化物によるＳＩＭＳ信号の乱れによる
ものと思われる。
気でも、表面のシリコン酸化膜が薄くなると、酸素外方
拡散が促進され、表面の酸素濃度が低減することがわか
った。窒素雰囲気の場合、酸化膜を形成した試料２０
Ｂ、２０Ｃに比べて自然酸化膜膜の試料２０Ａの場合に
酸素濃度の低減効果が大きい。酸化膜の膜厚が異なる試
料２０Ｂと試料２０Ｃでは酸素濃度プロファイルはほぼ
同じである。アルゴン雰囲気の場合、酸化膜を形成した
試料２０Ｃに比べて自然酸化膜膜の試料２０Ａの場合に
酸素濃度の低減効果が大きい。なお、窒素雰囲気で試料
２０Ａのグラフが基板表面で酸素濃度が急激に上昇して
いるのは、表層窒化物によるＳＩＭＳ信号の乱れによる
ものと思われる。
【００２９】今回の実験の結果、アルゴン雰囲気の場
合、酸素濃度が約０．８×１０18ｃｍ -3のときに酸素析
出物が実質的に消滅したと言えることがわかった。この
酸素濃度の値（０．８×１０18ｃｍ-3）は今回の実験の
結果判明したことである。したがって、図５から、自然
酸化膜だけの試料２０Ａの場合、酸素外方拡散により表
面から約１２μｍの深さまで酸素析出物が実質的に消滅
したが、酸化膜を形成した試料２０Ｂ、２０Ｃの場合、
酸素外方拡散により表面から約６μｍの深さまでしか酸
素析出物が実質的に消滅しないことがわかる。約１２μ
ｍの深さまで酸素析出物が実質的に消滅したので、デバ
イス作成上非常に有利になった。
合、酸素濃度が約０．８×１０18ｃｍ -3のときに酸素析
出物が実質的に消滅したと言えることがわかった。この
酸素濃度の値（０．８×１０18ｃｍ-3）は今回の実験の
結果判明したことである。したがって、図５から、自然
酸化膜だけの試料２０Ａの場合、酸素外方拡散により表
面から約１２μｍの深さまで酸素析出物が実質的に消滅
したが、酸化膜を形成した試料２０Ｂ、２０Ｃの場合、
酸素外方拡散により表面から約６μｍの深さまでしか酸
素析出物が実質的に消滅しないことがわかる。約１２μ
ｍの深さまで酸素析出物が実質的に消滅したので、デバ
イス作成上非常に有利になった。
【００３０】Ｇｒｏｗｎ−ｉｎ欠陥について、図２にお
いて処理した試料２０Ｒ、２０Ａ、２０Ｂ、２０Ｃに対
してトモグラフを用いて表層５μｍ深さまでの領域にお
けるＧｒｏｗｎ−ｉｎ欠陥を観察した。その結果、アル
ゴン雰囲気中での酸素外方拡散熱処理においても、水素
雰囲気中での酸素外方拡散熱処理の場合と同等のＧｒｏ
ｗｎ−ｉｎ欠陥の低減効果が観測された。
いて処理した試料２０Ｒ、２０Ａ、２０Ｂ、２０Ｃに対
してトモグラフを用いて表層５μｍ深さまでの領域にお
けるＧｒｏｗｎ−ｉｎ欠陥を観察した。その結果、アル
ゴン雰囲気中での酸素外方拡散熱処理においても、水素
雰囲気中での酸素外方拡散熱処理の場合と同等のＧｒｏ
ｗｎ−ｉｎ欠陥の低減効果が観測された。
【００３１】以上の実験と観測の結果、基板表層の酸素
析出物の消滅課程は酸素外方拡散熱処理によってのみ律
則されることがわかった。ただし、窒素雰囲気の場合は
原子空孔（Vacancy）による促進効果が加わる。また、
酸素外方拡散熱処理の効果は、熱処理雰囲気に依存せ
ず、表面酸化膜の有無にのみ依存することがわかった。
すなわち、従来から有効であるとする水素雰囲気中の酸
素外方拡散熱処理の場合と同等の効果を、他の雰囲気、
例えば、窒素雰囲気や、アルゴン雰囲気や、ヘリウム雰
囲気等の不活性ガス雰囲気においても実現できることが
わかった。
析出物の消滅課程は酸素外方拡散熱処理によってのみ律
則されることがわかった。ただし、窒素雰囲気の場合は
原子空孔（Vacancy）による促進効果が加わる。また、
酸素外方拡散熱処理の効果は、熱処理雰囲気に依存せ
ず、表面酸化膜の有無にのみ依存することがわかった。
すなわち、従来から有効であるとする水素雰囲気中の酸
素外方拡散熱処理の場合と同等の効果を、他の雰囲気、
例えば、窒素雰囲気や、アルゴン雰囲気や、ヘリウム雰
囲気等の不活性ガス雰囲気においても実現できることが
わかった。
【００３２】なお、窒素雰囲気については、表面の窒化
により激しい面荒れが起こるため、以下の実施例におい
ては窒素雰囲気については除外している。次に、酸素外
方拡散熱処理における雰囲気中に混入する酸素の影響を
調べた。アルゴン雰囲気中に微量の酸素を混入し、自然
酸化膜だけの試料２０Ａに対して、約１１５０℃で約２
時間、酸素外方拡散熱処理を行った。
により激しい面荒れが起こるため、以下の実施例におい
ては窒素雰囲気については除外している。次に、酸素外
方拡散熱処理における雰囲気中に混入する酸素の影響を
調べた。アルゴン雰囲気中に微量の酸素を混入し、自然
酸化膜だけの試料２０Ａに対して、約１１５０℃で約２
時間、酸素外方拡散熱処理を行った。
【００３３】図７は、熱処理雰囲気中の混入酸素濃度の
相違による酸素析出物の消滅状態を示す図である。自然
酸化膜が形成された試料２０Ａに対して、アルゴン雰囲
気中の酸素濃度が０％の場合、０．２５％の場合、１％
の場合、１０％の場合で、約１１５０℃で約２時間、酸
素外方拡散熱処理を行った後の断面写真と表面写真であ
る。酸素外方拡散熱処理後の基板表面に形成された酸化
膜の膜厚を併せて示す。
相違による酸素析出物の消滅状態を示す図である。自然
酸化膜が形成された試料２０Ａに対して、アルゴン雰囲
気中の酸素濃度が０％の場合、０．２５％の場合、１％
の場合、１０％の場合で、約１１５０℃で約２時間、酸
素外方拡散熱処理を行った後の断面写真と表面写真であ
る。酸素外方拡散熱処理後の基板表面に形成された酸化
膜の膜厚を併せて示す。
【００３４】アルゴン雰囲気中の酸素濃度が０％の場
合、熱処理後の酸化膜厚は自然酸化膜のままであり、基
板表層での酸素析出物が消滅していた。しかしながら、
アルゴン雰囲気中の酸素濃度が０．２５％の場合、熱処
理後の酸化膜厚は１４ｎｍあり、基板表層での酸素析出
物の消滅効果が非常に劣化していた。また、アルゴン雰
囲気中の酸素濃度が１％の場合、熱処理後の酸化膜厚は
２２ｎｍあり、基板表層での酸素析出物の消滅効果が更
に劣化していた。更に、アルゴン雰囲気中の酸素濃度が
１０％の場合、熱処理後の酸化膜厚は６２ｎｍもあり、
基板表層での酸素析出物の消滅効果はほとんどなく基準
試料２０Ａとほとんど同じであった。また、アルゴン雰
囲気中に微量の酸素が混入すると熱処理後の基板表面が
面荒れしていることが観察された。
合、熱処理後の酸化膜厚は自然酸化膜のままであり、基
板表層での酸素析出物が消滅していた。しかしながら、
アルゴン雰囲気中の酸素濃度が０．２５％の場合、熱処
理後の酸化膜厚は１４ｎｍあり、基板表層での酸素析出
物の消滅効果が非常に劣化していた。また、アルゴン雰
囲気中の酸素濃度が１％の場合、熱処理後の酸化膜厚は
２２ｎｍあり、基板表層での酸素析出物の消滅効果が更
に劣化していた。更に、アルゴン雰囲気中の酸素濃度が
１０％の場合、熱処理後の酸化膜厚は６２ｎｍもあり、
基板表層での酸素析出物の消滅効果はほとんどなく基準
試料２０Ａとほとんど同じであった。また、アルゴン雰
囲気中に微量の酸素が混入すると熱処理後の基板表面が
面荒れしていることが観察された。
【００３５】図８は、熱処理雰囲気中の酸素が基板内部
の酸素濃度プロファイルに与える影響を示すグラフであ
る。自然酸化膜の試料２０Ａと、３０ｎｍ厚の酸化膜を
形成した試料２０Ｃとについて、水素雰囲気、アルゴン
雰囲気、酸素雰囲気で１１５０℃、１．５時間の酸素外
方拡散熱処理を行った後の酸素濃度プロファイルであ
る。
の酸素濃度プロファイルに与える影響を示すグラフであ
る。自然酸化膜の試料２０Ａと、３０ｎｍ厚の酸化膜を
形成した試料２０Ｃとについて、水素雰囲気、アルゴン
雰囲気、酸素雰囲気で１１５０℃、１．５時間の酸素外
方拡散熱処理を行った後の酸素濃度プロファイルであ
る。
【００３６】図８から、水素雰囲気やアルゴン雰囲気で
は酸素外方拡散が促進されて表面の酸素濃度が低減する
が、雰囲気中に酸素が含まれると酸素外方拡散が抑制さ
れて表面の酸素濃度の低減効果が小さくなることがわか
った。また、雰囲気中に酸素が含まれることによる酸素
外方拡散の抑制は、酸化膜を形成した試料２０Ｃに比べ
ても更に大きかった。
は酸素外方拡散が促進されて表面の酸素濃度が低減する
が、雰囲気中に酸素が含まれると酸素外方拡散が抑制さ
れて表面の酸素濃度の低減効果が小さくなることがわか
った。また、雰囲気中に酸素が含まれることによる酸素
外方拡散の抑制は、酸化膜を形成した試料２０Ｃに比べ
ても更に大きかった。
【００３７】このように、熱処理雰囲気中に酸素が混入
すると酸素外方拡散が著しく阻害されることがわかっ
た。すなわち、混入する酸素濃度が０．０５ｐｐｍ以下
の場合に、基板表層での酸素析出物が有効に消滅するこ
とがわかった。熱処理雰囲気中に混入する水分について
も同様の実験を行った。その結果、酸素が混入した場合
と同様の結果が得られた。熱処理雰囲気中に水が混入す
ると酸素外方拡散が著しく阻害される。すなわち、混入
する水濃度が１ｐｐｍ以下の場合に、基板表層での酸素
析出物が有効に消滅することがわかった。
すると酸素外方拡散が著しく阻害されることがわかっ
た。すなわち、混入する酸素濃度が０．０５ｐｐｍ以下
の場合に、基板表層での酸素析出物が有効に消滅するこ
とがわかった。熱処理雰囲気中に混入する水分について
も同様の実験を行った。その結果、酸素が混入した場合
と同様の結果が得られた。熱処理雰囲気中に水が混入す
ると酸素外方拡散が著しく阻害される。すなわち、混入
する水濃度が１ｐｐｍ以下の場合に、基板表層での酸素
析出物が有効に消滅することがわかった。
【００３８】表１は、外方拡散熱処理前後における表層
５μｍ深さまでのＬＳＴＤの挙動をトモグラフを用いて
観察した結果をまとめたものである。
５μｍ深さまでのＬＳＴＤの挙動をトモグラフを用いて
観察した結果をまとめたものである。
【００３９】
【表１】
【００４０】表１に示すように、アルゴン雰囲気中にお
ける外方拡散熱処理により、水素雰囲気中での外方拡散
熱処理の場合と同等の表層ＬＳＴＤの低減効果が得られ
た。一方、酸素雰囲気での熱処理では上述の表層酸素析
出物の測定結果と同様に低減効果は得られず、逆に若干
増加している。これは、ランプアップ時に形成される表
層酸素析出物を酸素雰囲気中での熱処理では低減でき
ず、そのまま残存するためと考えられる。
ける外方拡散熱処理により、水素雰囲気中での外方拡散
熱処理の場合と同等の表層ＬＳＴＤの低減効果が得られ
た。一方、酸素雰囲気での熱処理では上述の表層酸素析
出物の測定結果と同様に低減効果は得られず、逆に若干
増加している。これは、ランプアップ時に形成される表
層酸素析出物を酸素雰囲気中での熱処理では低減でき
ず、そのまま残存するためと考えられる。
【００４１】図９は、極表層ＣＯＰの低減効果の雰囲気
依存性を示すグラフである。図示するように、アルゴン
雰囲気中における外方拡散熱処理により、水素雰囲気中
での外方拡散熱処理の場合と同等の極表層ＣＯＰ低減効
果が得られた。以上のことから、Ｇｒｏｗｎ−ｉｎ欠陥
の消滅挙動は、酸素析出物と同様、酸素外方拡散に律速
していると考えられる。
依存性を示すグラフである。図示するように、アルゴン
雰囲気中における外方拡散熱処理により、水素雰囲気中
での外方拡散熱処理の場合と同等の極表層ＣＯＰ低減効
果が得られた。以上のことから、Ｇｒｏｗｎ−ｉｎ欠陥
の消滅挙動は、酸素析出物と同様、酸素外方拡散に律速
していると考えられる。
【００４２】Ｇｒｏｗｎ−ｉｎ欠陥の消滅メカニズム
は、以下の２つのステップからなるものと考えられる。
すなわち、八面体状のボイド（Ｇｒｏｗｎ−ｉｎ欠陥）
を囲うＳｉＯ2膜が解離する過程と、格子間シリコンの
凝集によりボイドが縮小する過程とにより、Ｇｒｏｗｎ
−ｉｎ欠陥が消滅するものと考えられる。八面体状のボ
イドを囲うＳｉＯ2膜とＳｉマトリクスとの境界では、
は、以下の２つのステップからなるものと考えられる。
すなわち、八面体状のボイド（Ｇｒｏｗｎ−ｉｎ欠陥）
を囲うＳｉＯ2膜が解離する過程と、格子間シリコンの
凝集によりボイドが縮小する過程とにより、Ｇｒｏｗｎ
−ｉｎ欠陥が消滅するものと考えられる。八面体状のボ
イドを囲うＳｉＯ2膜とＳｉマトリクスとの境界では、
【００４３】
【化１】
【００４４】に示す反応が生じる。ここで、Ｏiは格子
間酸素である。ＳｉＯ2膜とＦＺ製シリコン基板との間
の反応に基づく実験におけるＳＩＭＳ測定の結果から、
Ｓｉ／ＳｉＯ2界面近傍のシリコン基板中における格子
間酸素の平衡濃度は、１２００℃において約２．９×１
０17ｃｍ-3と見積もられている。格子間酸素濃度がこの
濃度より高い場合には、上記反応式において（Ａ）の反
応が支配的となり、この濃度よりも低い場合には（Ｂ）
の反応が支配的となる。したがって、酸素外方拡散熱処
理によって格子間酸素濃度が減少すると、上記反応の方
向がＳｉＯ2膜の成長（反応（Ａ））から解離（反応
（Ｂ））へと変化し、Ｇｒｏｗｎ−ｉｎ欠陥の消滅を促
進すると考えられる。
間酸素である。ＳｉＯ2膜とＦＺ製シリコン基板との間
の反応に基づく実験におけるＳＩＭＳ測定の結果から、
Ｓｉ／ＳｉＯ2界面近傍のシリコン基板中における格子
間酸素の平衡濃度は、１２００℃において約２．９×１
０17ｃｍ-3と見積もられている。格子間酸素濃度がこの
濃度より高い場合には、上記反応式において（Ａ）の反
応が支配的となり、この濃度よりも低い場合には（Ｂ）
の反応が支配的となる。したがって、酸素外方拡散熱処
理によって格子間酸素濃度が減少すると、上記反応の方
向がＳｉＯ2膜の成長（反応（Ａ））から解離（反応
（Ｂ））へと変化し、Ｇｒｏｗｎ−ｉｎ欠陥の消滅を促
進すると考えられる。
【００４５】図１０は、熱処理前の試料、アルゴン雰囲
気中で１２００℃、６０分間の酸素外方拡散熱処理を行
った試料、水素雰囲気中で１２００℃、６０分間の酸素
外方拡散熱処理を行った試料及び酸素雰囲気中で１２０
０℃、６０分間の酸素外方拡散熱処理を行った試料のＴ
ＤＤＢ（Time Dependent Dielectric Breakdown）特性
を比較したものである。横軸は通過電荷量を示すＱｂｄ
［Ｃ／ｃｍ2］である。Ｑｂｄが大きいほど酸化膜耐圧
が良好であることを意味している。縦軸は不良の累積頻
度を示すｌｎ（−ｌｎ（１−Ｆ（ｔ）））である。この
値が大きいほど頻度が高いことを意味している。
気中で１２００℃、６０分間の酸素外方拡散熱処理を行
った試料、水素雰囲気中で１２００℃、６０分間の酸素
外方拡散熱処理を行った試料及び酸素雰囲気中で１２０
０℃、６０分間の酸素外方拡散熱処理を行った試料のＴ
ＤＤＢ（Time Dependent Dielectric Breakdown）特性
を比較したものである。横軸は通過電荷量を示すＱｂｄ
［Ｃ／ｃｍ2］である。Ｑｂｄが大きいほど酸化膜耐圧
が良好であることを意味している。縦軸は不良の累積頻
度を示すｌｎ（−ｌｎ（１−Ｆ（ｔ）））である。この
値が大きいほど頻度が高いことを意味している。
【００４６】図１０の結果から、アルゴン雰囲気中や水
素雰囲気中で酸素外方拡散熱処理を行った場合には、酸
化膜信頼性を大幅に改善できることがわかった。すなわ
ち、酸化膜本来の寿命に律速されて絶縁破壊する割合
は、熱処理前の試料では約３０％であったが、アルゴン
雰囲気や水素雰囲気中で熱処理を行った後の試料では約
９０％以上にまで改善することができた。この結果は、
アルゴン雰囲気や水素雰囲気中で熱処理を行うことによ
り半導体基板表面の結晶状態を改善できることを示唆し
ている。
素雰囲気中で酸素外方拡散熱処理を行った場合には、酸
化膜信頼性を大幅に改善できることがわかった。すなわ
ち、酸化膜本来の寿命に律速されて絶縁破壊する割合
は、熱処理前の試料では約３０％であったが、アルゴン
雰囲気や水素雰囲気中で熱処理を行った後の試料では約
９０％以上にまで改善することができた。この結果は、
アルゴン雰囲気や水素雰囲気中で熱処理を行うことによ
り半導体基板表面の結晶状態を改善できることを示唆し
ている。
【００４７】一方、酸素雰囲気中で酸素外方拡散熱処理
を行った場合には、酸化膜信頼性の改善は見られなかっ
た。これは、表１の結果からも明らかなように、半導体
基板の極表面における酸素析出物の発生に起因している
ものと考えられる。図１１は、外方拡散熱処理後の半導
体基板の表面状態を原子間力顕微鏡（ＡＦＭ：atomic f
orce microscope）により観察した結果を示す図であ
る。図１１（ａ）は１２００℃、１時間の外方拡散熱処
理を水素雰囲気中で行った後における表面状態を示す
図、図１１（ｂ）は１２００℃、１時間の外方拡散熱処
理をアルゴン雰囲気中で行った後における表面状態を示
す図である。
を行った場合には、酸化膜信頼性の改善は見られなかっ
た。これは、表１の結果からも明らかなように、半導体
基板の極表面における酸素析出物の発生に起因している
ものと考えられる。図１１は、外方拡散熱処理後の半導
体基板の表面状態を原子間力顕微鏡（ＡＦＭ：atomic f
orce microscope）により観察した結果を示す図であ
る。図１１（ａ）は１２００℃、１時間の外方拡散熱処
理を水素雰囲気中で行った後における表面状態を示す
図、図１１（ｂ）は１２００℃、１時間の外方拡散熱処
理をアルゴン雰囲気中で行った後における表面状態を示
す図である。
【００４８】図１１から、いずれの雰囲気で熱処理を行
った場合にも、ほぼ同等の平坦性を有することがわかっ
た。アルゴン雰囲気中で熱処理を行うと表面平坦性が劣
化するとの報告があるが（例えば、D.Graf, U.Lambert,
M.Brohl,A.Ehiert,R.Wahlich, and P.Wagner, J.Electr
ochem.Soc.,142,3189 (1995)を参照）、アルゴン雰囲気
中の熱処理によって平坦性が劣化するのは雰囲気中の残
留酸素の影響であると考えられる。すなわち、熱処理雰
囲気中に残留する酸素や水がシリコン基板と反応して形
成されたＳｉＯ2やシリコン基板上に形成されたＳｉＯ2
膜が熱処理中に揮発し、これによって表面平坦性が劣化
したものと考えられる。本願発明者によれば、半導体基
板表面の平坦性は、酸素析出物の消滅と同様に、雰囲気
中に混入する酸素濃度を０．０５ｐｐｍ以下に、水濃度
を１ｐｐｍ以下にすることによって向上できることがわ
かった。
った場合にも、ほぼ同等の平坦性を有することがわかっ
た。アルゴン雰囲気中で熱処理を行うと表面平坦性が劣
化するとの報告があるが（例えば、D.Graf, U.Lambert,
M.Brohl,A.Ehiert,R.Wahlich, and P.Wagner, J.Electr
ochem.Soc.,142,3189 (1995)を参照）、アルゴン雰囲気
中の熱処理によって平坦性が劣化するのは雰囲気中の残
留酸素の影響であると考えられる。すなわち、熱処理雰
囲気中に残留する酸素や水がシリコン基板と反応して形
成されたＳｉＯ2やシリコン基板上に形成されたＳｉＯ2
膜が熱処理中に揮発し、これによって表面平坦性が劣化
したものと考えられる。本願発明者によれば、半導体基
板表面の平坦性は、酸素析出物の消滅と同様に、雰囲気
中に混入する酸素濃度を０．０５ｐｐｍ以下に、水濃度
を１ｐｐｍ以下にすることによって向上できることがわ
かった。
【００４９】熱処理雰囲気中に酸素や水分を含んだガス
を巻き込むことによる酸化膜の成長や面あれを防ぐため
には、例えば横型炉の場合、室温にてウェーハを炉内に
挿入し、雰囲気を十分アルゴンに置換した後、所定の昇
温、外方拡散熱処理、降温、ウェーハの取り出しを行え
ばよい。次に、本発明の他の実施形態による半導体基板
の処理シーケンスの一具体例について図１２を用いて説
明する。
を巻き込むことによる酸化膜の成長や面あれを防ぐため
には、例えば横型炉の場合、室温にてウェーハを炉内に
挿入し、雰囲気を十分アルゴンに置換した後、所定の昇
温、外方拡散熱処理、降温、ウェーハの取り出しを行え
ばよい。次に、本発明の他の実施形態による半導体基板
の処理シーケンスの一具体例について図１２を用いて説
明する。
【００５０】本実施形態では、外方拡散熱処理工程の前
に酸素析出熱処理工程を含む処理シーケンスによりシリ
コン基板を処理している。熱処理雰囲気の影響を調べる
ため、同じ試料を用い、同じ処理シーケンスにより、ア
ルゴン雰囲気と水素雰囲気により、熱処理を行った。そ
の処理シーケンスを図１２に示す。まず、購入したシリ
コン基板に対してＤ−ＨＦ処理、ＳＣ−１処理等を施し
て、シリコン基板表面を露出する。
に酸素析出熱処理工程を含む処理シーケンスによりシリ
コン基板を処理している。熱処理雰囲気の影響を調べる
ため、同じ試料を用い、同じ処理シーケンスにより、ア
ルゴン雰囲気と水素雰囲気により、熱処理を行った。そ
の処理シーケンスを図１２に示す。まず、購入したシリ
コン基板に対してＤ−ＨＦ処理、ＳＣ−１処理等を施し
て、シリコン基板表面を露出する。
【００５１】次に、図１２に示す熱処理シーケンスにし
たがって、水素雰囲気中又はアルゴン雰囲気中で熱処理
を行う。まず、室温（ＲＴ）の炉内にシリコン基板を分
割した試料を搬入し、炉内を水素雰囲気又はアルゴン雰
囲気にする。続いて、室温から１５℃／分の速度で８０
０℃まで昇温する。続いて、８００℃から１０℃／分の
速度で１２００℃まで昇温する。この昇温課程が、シリ
コン基板内に酸素析出物が形成される酸素析出熱処理工
程となる。
たがって、水素雰囲気中又はアルゴン雰囲気中で熱処理
を行う。まず、室温（ＲＴ）の炉内にシリコン基板を分
割した試料を搬入し、炉内を水素雰囲気又はアルゴン雰
囲気にする。続いて、室温から１５℃／分の速度で８０
０℃まで昇温する。続いて、８００℃から１０℃／分の
速度で１２００℃まで昇温する。この昇温課程が、シリ
コン基板内に酸素析出物が形成される酸素析出熱処理工
程となる。
【００５２】なお、ランプレートは、熱処理時のスリッ
プを防ぐために２０℃／分以下に設定することが望まし
い。続いて、１２００℃で６０分間熱処理を行う。この
熱処理課程がシリコン基板中の不純物を外方拡散する外
方拡散熱処理工程となる。続いて、１２００℃から４℃
／分の速度で８００℃まで降温し、続いて、８００℃か
ら室温（ＲＴ）まで急冷する。室温に急冷された炉内か
らシリコン基板の試料を搬出する。
プを防ぐために２０℃／分以下に設定することが望まし
い。続いて、１２００℃で６０分間熱処理を行う。この
熱処理課程がシリコン基板中の不純物を外方拡散する外
方拡散熱処理工程となる。続いて、１２００℃から４℃
／分の速度で８００℃まで降温し、続いて、８００℃か
ら室温（ＲＴ）まで急冷する。室温に急冷された炉内か
らシリコン基板の試料を搬出する。
【００５３】図１３は、このようにして熱処理した試料
についてＴＤＤＢ特性の分布を示すグラフである。図１
３中、●印は熱処理前の試料の測定点であり、▲印はア
ルゴン雰囲気中で１２００℃、６０分間の酸素外方拡散
熱処理を行った試料の測定点であり、×印は水素雰囲気
中で１２００℃、６０分間の酸素外方拡散熱処理を行っ
た試料の測定点である。シリコン基板から百数十チップ
の試料を分割し、そのおのおののチップの酸化膜耐圧を
測定した結果をプロットしたものである。
についてＴＤＤＢ特性の分布を示すグラフである。図１
３中、●印は熱処理前の試料の測定点であり、▲印はア
ルゴン雰囲気中で１２００℃、６０分間の酸素外方拡散
熱処理を行った試料の測定点であり、×印は水素雰囲気
中で１２００℃、６０分間の酸素外方拡散熱処理を行っ
た試料の測定点である。シリコン基板から百数十チップ
の試料を分割し、そのおのおののチップの酸化膜耐圧を
測定した結果をプロットしたものである。
【００５４】図１３の測定結果から、熱処理により酸化
膜耐圧は顕著に改善され、その改善効果はＡｒとＨ2で
同等であることが分かる。次に、本発明の他の実施形態
による半導体基板の処理シーケンスの他の具体例につい
て図１４及び図１５を用いて説明する。図１４の処理シ
ーケンスは、外方拡散熱処理工程の前に酸素析出熱処理
工程を設けたものである。
膜耐圧は顕著に改善され、その改善効果はＡｒとＨ2で
同等であることが分かる。次に、本発明の他の実施形態
による半導体基板の処理シーケンスの他の具体例につい
て図１４及び図１５を用いて説明する。図１４の処理シ
ーケンスは、外方拡散熱処理工程の前に酸素析出熱処理
工程を設けたものである。
【００５５】まず、購入したシリコン基板に対してＤ−
ＨＦ処理、ＳＣ−１処理等を施して、シリコン基板表面
を露出する。次に、図１４に示す熱処理シーケンスにし
たがって、水素雰囲気中又はアルゴン雰囲気中で熱処理
を行う。まず、室温（ＲＴ）の炉内にシリコン基板を分
割した試料を搬入し、炉内を水素雰囲気又はアルゴン雰
囲気にする。続いて、室温から１５℃／分の速度で８０
０℃まで昇温する。続いて、８００℃で６０分間熱処理
を行う。この熱処理課程が、シリコン基板内に酸素析出
物が形成される酸素析出熱処理工程となる。
ＨＦ処理、ＳＣ−１処理等を施して、シリコン基板表面
を露出する。次に、図１４に示す熱処理シーケンスにし
たがって、水素雰囲気中又はアルゴン雰囲気中で熱処理
を行う。まず、室温（ＲＴ）の炉内にシリコン基板を分
割した試料を搬入し、炉内を水素雰囲気又はアルゴン雰
囲気にする。続いて、室温から１５℃／分の速度で８０
０℃まで昇温する。続いて、８００℃で６０分間熱処理
を行う。この熱処理課程が、シリコン基板内に酸素析出
物が形成される酸素析出熱処理工程となる。
【００５６】続いて、８００℃から１０℃／分の速度で
１２００℃まで昇温する。続いて、１２００℃で６０分
間熱処理を行う。この熱処理課程がシリコン基板中の不
純物を外方拡散する外方拡散熱処理工程となる。続い
て、１２００℃から４℃／分の速度で８００℃まで降温
し、続いて、８００℃から室温（ＲＴ）まで急冷する。
室温に急冷された炉内からシリコン基板の試料を搬出す
る。
１２００℃まで昇温する。続いて、１２００℃で６０分
間熱処理を行う。この熱処理課程がシリコン基板中の不
純物を外方拡散する外方拡散熱処理工程となる。続い
て、１２００℃から４℃／分の速度で８００℃まで降温
し、続いて、８００℃から室温（ＲＴ）まで急冷する。
室温に急冷された炉内からシリコン基板の試料を搬出す
る。
【００５７】図１５の処理シーケンスは、外方拡散熱処
理工程の後に酸素析出熱処理工程を設けたものである。
まず、購入したシリコン基板に対してＤ−ＨＦ処理、Ｓ
Ｃ−１処理等を施して、シリコン基板表面を露出する。
次に、図１５に示す熱処理シーケンスにしたがって、水
素雰囲気中又はアルゴン雰囲気中で熱処理を行う。ま
ず、室温（ＲＴ）の炉内にシリコン基板を分割した試料
を搬入し、炉内を水素雰囲気又はアルゴン雰囲気にす
る。続いて、室温から１５℃／分の速度で８００℃まで
昇温する。続いて、８００℃から１０℃／分の速度で１
２００℃まで昇温する。
理工程の後に酸素析出熱処理工程を設けたものである。
まず、購入したシリコン基板に対してＤ−ＨＦ処理、Ｓ
Ｃ−１処理等を施して、シリコン基板表面を露出する。
次に、図１５に示す熱処理シーケンスにしたがって、水
素雰囲気中又はアルゴン雰囲気中で熱処理を行う。ま
ず、室温（ＲＴ）の炉内にシリコン基板を分割した試料
を搬入し、炉内を水素雰囲気又はアルゴン雰囲気にす
る。続いて、室温から１５℃／分の速度で８００℃まで
昇温する。続いて、８００℃から１０℃／分の速度で１
２００℃まで昇温する。
【００５８】続いて、１２００℃で６０分間熱処理を行
う。この熱処理課程がシリコン基板中の不純物を外方拡
散する外方拡散熱処理工程となる。続いて、１２００℃
から４℃／分の速度で８００℃まで降温する。続いて、
８００℃で９０分間熱処理を行う。この熱処理課程が、
シリコン基板内に酸素析出物が形成される酸素析出熱処
理工程となる。
う。この熱処理課程がシリコン基板中の不純物を外方拡
散する外方拡散熱処理工程となる。続いて、１２００℃
から４℃／分の速度で８００℃まで降温する。続いて、
８００℃で９０分間熱処理を行う。この熱処理課程が、
シリコン基板内に酸素析出物が形成される酸素析出熱処
理工程となる。
【００５９】続いて、８００℃から室温（ＲＴ）まで急
冷する。室温に急冷された炉内からシリコン基板の試料
を搬出する。このように、酸素外方拡散熱処理工程の前
又は後において、酸素外方拡散熱処理温度よりも低い温
度で一定時間熱処理することにより、シリコン基板内部
に酸素析出物を意図的に形成して、より効果的にＩＧ効
果を奏するシリコン基板を生成することができる。
冷する。室温に急冷された炉内からシリコン基板の試料
を搬出する。このように、酸素外方拡散熱処理工程の前
又は後において、酸素外方拡散熱処理温度よりも低い温
度で一定時間熱処理することにより、シリコン基板内部
に酸素析出物を意図的に形成して、より効果的にＩＧ効
果を奏するシリコン基板を生成することができる。
【００６０】本発明は上記実施形態に限らず種々の変形
が可能である。例えば、上記実施形態では、アルゴン雰
囲気での外方拡散熱処理について説明したが、他の不活
性ガスの雰囲気、例えば、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋ
ｒ、又はその混合ガス及び減圧下でもよい。また、上記
実施形態では、シリコン基板の外方拡散熱処理について
説明したが、他の半導体基板の外方拡散熱処理でもよ
い。
が可能である。例えば、上記実施形態では、アルゴン雰
囲気での外方拡散熱処理について説明したが、他の不活
性ガスの雰囲気、例えば、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋ
ｒ、又はその混合ガス及び減圧下でもよい。また、上記
実施形態では、シリコン基板の外方拡散熱処理について
説明したが、他の半導体基板の外方拡散熱処理でもよ
い。
【００６１】更に、上記実施形態では、酸素を外方拡散
する場合について説明したが、他の不純物を外方拡散す
る場合でもよい。
する場合について説明したが、他の不純物を外方拡散す
る場合でもよい。
【００６２】
【発明の効果】以上の通り、本発明によれば、半導体基
板を表面処理して、半導体基板表面の酸化膜の膜厚を約
２ｎｍ以下にする工程と、窒素を除く不活性ガス雰囲気
中の炉内に、前記半導体基板を約３００℃以下の温度に
保つように搬入する工程と、所定の外方拡散熱処理温度
まで昇温して、前記半導体基板中の不純物を外方拡散す
る工程とを有するので、水素アニールのような危険な処
理を伴わず、デバイス不良に結びつく基板表面の欠陥を
低減することができる。
板を表面処理して、半導体基板表面の酸化膜の膜厚を約
２ｎｍ以下にする工程と、窒素を除く不活性ガス雰囲気
中の炉内に、前記半導体基板を約３００℃以下の温度に
保つように搬入する工程と、所定の外方拡散熱処理温度
まで昇温して、前記半導体基板中の不純物を外方拡散す
る工程とを有するので、水素アニールのような危険な処
理を伴わず、デバイス不良に結びつく基板表面の欠陥を
低減することができる。
【図１】本発明の一実施形態による半導体基板の処理方
法の説明図である。
法の説明図である。
【図２】外方拡散熱処理における酸素析出物の低減特性
を調べる実験手順の説明図である。
を調べる実験手順の説明図である。
【図３】外方拡散熱処理における酸素析出物の低減特性
を調べる他の実験手順の説明図である。
を調べる他の実験手順の説明図である。
【図４】熱処理雰囲気の相違による酸素析出物の消滅状
態を示す図である。
態を示す図である。
【図５】表面酸化膜の厚さの相違による酸素析出物の消
滅状態を示す図である。
滅状態を示す図である。
【図６】表面酸化膜の厚さの相違による基板内部の酸素
濃度プロファイルを示すグラフである。
濃度プロファイルを示すグラフである。
【図７】熱処理雰囲気中の混入酸素濃度の相違による酸
素析出物の消滅状態を示す図である。
素析出物の消滅状態を示す図である。
【図８】熱処理雰囲気中の混入酸素が基板内部の酸素濃
度プロファイルに与える影響を示すグラフである。
度プロファイルに与える影響を示すグラフである。
【図９】極表層ＣＯＰの低減効果の雰囲気依存性を示す
グラフである。
グラフである。
【図１０】熱処理雰囲気の相違がＴＤＤＢ特性に与える
影響を示すグラフである。
影響を示すグラフである。
【図１１】外方拡散熱処理後の半導体基板の表面状態を
原子間力顕微鏡により観察した結果を示す図である。
原子間力顕微鏡により観察した結果を示す図である。
【図１２】本発明の他の実施形態による半導体基板の処
理シーケンスの一具体例の説明図である。
理シーケンスの一具体例の説明図である。
【図１３】図１２の処理シーケンスにより処理された半
導体基板のＴＤＤＢ特性の分布を示すグラフである。
導体基板のＴＤＤＢ特性の分布を示すグラフである。
【図１４】本発明の他の実施形態による半導体基板の処
理シーケンスの他の具体例の説明図である。
理シーケンスの他の具体例の説明図である。
【図１５】本発明の他の実施形態による半導体基板の処
理シーケンスの更に他の具体例の説明図である。
理シーケンスの更に他の具体例の説明図である。
【図１６】水素アニールを用いる従来の半導体基板の処
理方法の説明図である。
理方法の説明図である。
【図１７】エピタキシャル層を成長する従来の半導体基
板の処理方法の説明図である。
板の処理方法の説明図である。
１０…シリコン基板 １２…Ｇｒｏｗｎ−ｉｎ欠陥 １４…微小酸素析出物 ２０…シリコン基板 ２０Ｒ…基準試料 ２０Ａ…自然酸化膜だけの試料 ２０Ｂ…１０ｎｍ厚の酸化膜を形成した試料 ２０Ｃ…３０ｎｍ厚の酸化膜を形成した試料 １００…シリコン基板 １０２…Ｇｒｏｗｎ−ｉｎ欠陥 １０４…微小酸素析出物 １０６…エピタキシャル層
Claims (13)
- 【請求項１】 半導体基板を表面処理して、前記半導体
基板表面の酸化膜の膜厚を約２ｎｍ以下にする工程と、 窒素を除く不活性ガス雰囲気中の炉内に、前記半導体基
板を約３００℃以下の温度に保つように搬入する工程
と、 所定の外方拡散熱処理温度まで昇温して、前記半導体基
板中の不純物を外方拡散する工程とを有することを特徴
とする半導体基板の処理方法。 - 【請求項２】 請求項１記載の半導体基板の処理方法に
おいて、 所定の酸素析出熱処理温度で前記半導体基板を熱処理し
て、前記半導体基板内に酸素析出物を形成する工程を更
に有することを特徴とする半導体基板の処理方法。 - 【請求項３】 請求項２記載の半導体基板の処理方法に
おいて、 前記酸素析出物を形成する工程は、前記不純物を外方拡
散する工程の前に行うことを特徴とする半導体基板の処
理方法。 - 【請求項４】 請求項２記載の半導体基板の処理方法に
おいて、 前記酸素析出物を形成する工程は、前記不純物を外方拡
散する工程の後に行うことを特徴とする半導体基板の処
理方法。 - 【請求項５】 請求項２乃至４のいずれか１項に記載の
半導体基板の処理方法において、 前記酸素析出物を形成する工程は、前記半導体基板を絶
縁膜で覆った状態で行うことを特徴とする半導体基板の
処理方法。 - 【請求項６】 請求項２乃至５のいずれか１項に記載の
半導体基板の処理方法において、 前記酸素析出物を形成する工程は、約４００℃以上で約
１０００℃以下の範囲内で行うことを特徴とする半導体
基板の処理方法。 - 【請求項７】 請求項２乃至６のいずれか１項に記載の
半導体基板の処理方法において、 前記酸素析出物を形成する工程は、不活性ガス又は酸素
ガス雰囲気中で行うことを特徴とする半導体基板の処理
方法。 - 【請求項８】 請求項１乃至７のいずれか１項に記載の
半導体基板の処理方法において、 前記不純物を外方拡散する工程における前記外方拡散熱
処理温度は、約１０００℃以上で約１３００℃以下の範
囲内であることを特徴とする半導体基板の処理方法。 - 【請求項９】 請求項１乃至８のいずれか１項に記載の
半導体基板の処理方法において、 前記半導体基板を炉内に搬入する工程時の温度から前記
所定の外方拡散熱処理温度への昇温は、約３℃／分以上
の昇温速度で行うことを特徴とする半導体基板の処理方
法。 - 【請求項１０】 請求項１乃至９のいずれか１項に記載
の半導体基板の処理方法において、 前記不純物を外方拡散する工程は、不活性ガス中のＯ2
濃度が０．１ｐｐｍ以下の雰囲気中で行うことを特徴と
する半導体基板の処理方法。 - 【請求項１１】 請求項１乃至１０のいずれか１項に記
載の半導体基板の処理方法において、 前記不純物を外方拡散する工程は、不活性ガス中のＨ2
Ｏ濃度が２ｐｐｍ以下の雰囲気中で行うことを特徴とす
る半導体基板の処理方法。 - 【請求項１２】 請求項１乃至１１のいずれか１項に記
載の半導体基板の処理方法において、 前記不純物を外方拡散する工程の前記不活性ガスはアル
ゴンガスであることを特徴とする半導体基板の処理方
法。 - 【請求項１３】 請求項１乃至１２のいずれか１項に記
載の半導体基板の処理方法において、 前記不純物を外方拡散する工程において外方拡散される
不純物は酸素であることを特徴とする半導体基板の処理
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10271905A JPH11168106A (ja) | 1997-09-30 | 1998-09-25 | 半導体基板の処理方法 |
| US09/163,011 US6200872B1 (en) | 1997-09-30 | 1998-09-30 | Semiconductor substrate processing method |
| KR10-1998-0041205A KR100396609B1 (ko) | 1997-09-30 | 1998-09-30 | 반도체기판의처리방법 |
| TW087116279A TW436934B (en) | 1997-09-30 | 1998-09-30 | Semiconductor substrate processing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-265273 | 1997-09-30 | ||
| JP26527397 | 1997-09-30 | ||
| JP10271905A JPH11168106A (ja) | 1997-09-30 | 1998-09-25 | 半導体基板の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11168106A true JPH11168106A (ja) | 1999-06-22 |
Family
ID=26546908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10271905A Pending JPH11168106A (ja) | 1997-09-30 | 1998-09-25 | 半導体基板の処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6200872B1 (ja) |
| JP (1) | JPH11168106A (ja) |
| KR (1) | KR100396609B1 (ja) |
| TW (1) | TW436934B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069666A1 (fr) * | 2000-03-16 | 2001-09-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une plaquette miroir en silicium, plaquette miroir en silicium et four de traitement thermique |
| DE10052411A1 (de) * | 2000-10-23 | 2002-05-16 | Mitsubishi Material Silicon | Siliciumwafer und Wärmebehandlungsverfahren desselben und der wärmebehandelte Siliciumwafer |
| DE10124144A1 (de) * | 2001-05-17 | 2002-12-05 | Infineon Technologies Ag | Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen |
| US6706636B2 (en) | 2002-02-13 | 2004-03-16 | Renesas Technology Corp. | Method of regenerating semiconductor wafer |
| JPWO2003009365A1 (ja) * | 2001-07-10 | 2004-11-11 | 信越半導体株式会社 | シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ |
| JP2005123241A (ja) * | 2003-10-14 | 2005-05-12 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法及びシリコンウエーハ |
| JP2006501669A (ja) * | 2002-10-01 | 2006-01-12 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体材料のウエハのための高速アニーリングプロセス |
| WO2006068127A1 (ja) * | 2004-12-24 | 2006-06-29 | Sumco Techxiv Corporation | エピタキシャルシリコンウェハの製造方法 |
| DE10066120B4 (de) * | 2000-10-23 | 2008-10-16 | Mitsubishi Materials Silicon Corp. | Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer |
| JP2009224810A (ja) * | 2009-07-06 | 2009-10-01 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| WO2010016586A1 (ja) * | 2008-08-08 | 2010-02-11 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| JP2011138955A (ja) * | 2009-12-28 | 2011-07-14 | Siltronic Japan Corp | シリコンウェハ及びシリコンウェハの製造方法 |
| US7993452B2 (en) | 2006-03-31 | 2011-08-09 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer |
| US8021484B2 (en) | 2006-03-30 | 2011-09-20 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer and apparatus therefor |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003003441A1 (ja) * | 2001-06-28 | 2004-10-21 | 信越半導体株式会社 | アニールウェーハの製造方法及びアニールウェーハ |
| US6649537B1 (en) * | 2001-11-19 | 2003-11-18 | Lsi Logic Corporation | Intermittent pulsed oxidation process |
| CN102569033B (zh) * | 2012-01-20 | 2014-03-26 | 厦门大学 | 一种小尺寸密度可控硅纳米点阵列的制备方法 |
| KR102866022B1 (ko) * | 2024-01-04 | 2025-09-30 | (주)와이솔 | 공진 특성이 향상된 saw 공진기용 압전체 기판의 제조 방법 및 이를 통해 제조된 saw 공진기용 압전체 기판 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH598694A5 (en) * | 1975-11-07 | 1978-05-12 | Prolizenz Ag | Annealing monocrystalline wafers to repair lattice defects |
| JPS588128B2 (ja) * | 1979-08-05 | 1983-02-14 | 山崎 舜平 | 半導体装置作製方法 |
| JPS60133734A (ja) * | 1983-12-21 | 1985-07-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61290709A (ja) * | 1985-06-18 | 1986-12-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02102110A (ja) * | 1988-10-06 | 1990-04-13 | Nec Corp | 窒化アルミニウム超微粒子の表面処理方法 |
| JPH02148727A (ja) * | 1988-11-29 | 1990-06-07 | Mitsubishi Electric Corp | 半導体基板表面の処理方法 |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP3294723B2 (ja) * | 1994-09-26 | 2002-06-24 | 東芝セラミックス株式会社 | シリコンウェーハの製造方法およびシリコンウェーハ |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| JPH0931645A (ja) * | 1995-07-21 | 1997-02-04 | Sharp Corp | 誘電体薄膜素子の製造方法 |
| DE19538983A1 (de) * | 1995-10-19 | 1997-04-24 | Siemens Ag | Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben |
| US5786231A (en) * | 1995-12-05 | 1998-07-28 | Sandia Corporation | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
-
1998
- 1998-09-25 JP JP10271905A patent/JPH11168106A/ja active Pending
- 1998-09-30 TW TW087116279A patent/TW436934B/zh not_active IP Right Cessation
- 1998-09-30 KR KR10-1998-0041205A patent/KR100396609B1/ko not_active Expired - Fee Related
- 1998-09-30 US US09/163,011 patent/US6200872B1/en not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806199B2 (en) | 2000-03-16 | 2004-10-19 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace |
| WO2001069666A1 (fr) * | 2000-03-16 | 2001-09-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une plaquette miroir en silicium, plaquette miroir en silicium et four de traitement thermique |
| DE10052411A1 (de) * | 2000-10-23 | 2002-05-16 | Mitsubishi Material Silicon | Siliciumwafer und Wärmebehandlungsverfahren desselben und der wärmebehandelte Siliciumwafer |
| DE10066120B4 (de) * | 2000-10-23 | 2008-10-16 | Mitsubishi Materials Silicon Corp. | Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer |
| DE10052411B4 (de) * | 2000-10-23 | 2008-07-31 | Mitsubishi Materials Silicon Corp. | Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer |
| DE10124144B4 (de) * | 2001-05-17 | 2007-12-13 | Qimonda Ag | Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen |
| DE10124144A1 (de) * | 2001-05-17 | 2002-12-05 | Infineon Technologies Ag | Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen |
| JPWO2003009365A1 (ja) * | 2001-07-10 | 2004-11-11 | 信越半導体株式会社 | シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ |
| US7033962B2 (en) | 2001-07-10 | 2006-04-25 | Shin-Etsu Handotai Co., Ltd. | Methods for manufacturing silicon wafer and silicone epitaxial wafer, and silicon epitaxial wafer |
| US6706636B2 (en) | 2002-02-13 | 2004-03-16 | Renesas Technology Corp. | Method of regenerating semiconductor wafer |
| JP2006501669A (ja) * | 2002-10-01 | 2006-01-12 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体材料のウエハのための高速アニーリングプロセス |
| JP2005123241A (ja) * | 2003-10-14 | 2005-05-12 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法及びシリコンウエーハ |
| JP2006179831A (ja) * | 2004-12-24 | 2006-07-06 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウェハの製造方法 |
| WO2006068127A1 (ja) * | 2004-12-24 | 2006-06-29 | Sumco Techxiv Corporation | エピタキシャルシリコンウェハの製造方法 |
| US7537658B2 (en) | 2004-12-24 | 2009-05-26 | Sumco Techxiv Corporation | Method for producing epitaxial silicon wafer |
| US8021484B2 (en) | 2006-03-30 | 2011-09-20 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer and apparatus therefor |
| US8888913B2 (en) | 2006-03-30 | 2014-11-18 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer and apparatus therefor |
| US7993452B2 (en) | 2006-03-31 | 2011-08-09 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer |
| WO2010016586A1 (ja) * | 2008-08-08 | 2010-02-11 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| US8426297B2 (en) | 2008-08-08 | 2013-04-23 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
| JP5572091B2 (ja) * | 2008-08-08 | 2014-08-13 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| US8853103B2 (en) | 2008-08-08 | 2014-10-07 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
| JP2009224810A (ja) * | 2009-07-06 | 2009-10-01 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| JP2011138955A (ja) * | 2009-12-28 | 2011-07-14 | Siltronic Japan Corp | シリコンウェハ及びシリコンウェハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990030317A (ko) | 1999-04-26 |
| TW436934B (en) | 2001-05-28 |
| US6200872B1 (en) | 2001-03-13 |
| KR100396609B1 (ko) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3478141B2 (ja) | シリコンウエーハの熱処理方法及びシリコンウエーハ | |
| US4376657A (en) | Method of making fault-free surface zone in semiconductor devices by step-wise heat treating | |
| JP5238251B2 (ja) | シリコンウエハ中の金属汚染低減のための方法 | |
| JP5940238B2 (ja) | シリコンウエハの製造方法 | |
| US20080102287A1 (en) | Silicon wafer for igbt and method for producing same | |
| KR100396609B1 (ko) | 반도체기판의처리방법 | |
| KR19990044245A (ko) | 실리콘 단결정 웨이퍼의 열처리 방법과 그 열처리 장치 및 실리콘 단결정 웨이퍼와 그 제조 방법 | |
| JP2005522879A (ja) | 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| US8003494B2 (en) | Method for producing a bonded wafer | |
| JPH1032210A (ja) | 半導体装置の製造方法 | |
| US7235863B2 (en) | Silicon wafer and process for producing it | |
| US20120049330A1 (en) | Silicon wafer and method for producing the same | |
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPS62123098A (ja) | シリコン単結晶の製造方法 | |
| JP5207705B2 (ja) | シリコンウエハ及びその製造方法 | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| JP2001270796A (ja) | シリコン半導体基板およびその製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2002343800A (ja) | シリコン半導体装置及びその製造方法 | |
| TWI901958B (zh) | 矽晶圓及其製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JP7711625B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |