JPH11168883A

JPH11168883A - Ｄｃ／ｄｃコンバータ

Info

Publication number: JPH11168883A
Application number: JP33304197A
Authority: JP
Inventors: Manabu Kosakata; 学小坂田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-12-03
Filing date: 1997-12-03
Publication date: 1999-06-22

Abstract

(57)【要約】【課題】起動時のみドロッパ回路を動作させ、以降
は、３次巻線から電源を供給するＤＣ／ＤＣコンバータ
を提供することを目的とする。【解決手段】直流入力電圧を入力する１次巻線と、１
次巻線に接続されたスイッチ回路と、スイッチ回路をオ
ン／オフさせるパルスを発生するパルス幅制御回路と、
直流入力電圧を入力して、第１電源電圧を出力する起動
回路と、１次巻線とトランスを構成し、第２電源電圧を
出力する補助巻線と、第１電源電圧と第２電源電圧とを
比較して、いずれか一方の電源電圧をパルス幅制御回路
に出力する比較回路と、直流入力電圧の立ち上がりを検
出して、直流入力電圧の立ち上がりから一定の時間だけ
アクティブにし、それ以降はインアクティブにする立上
検出信号を出力する立上検出回路とを具備し、立上検出
信号がアクティブを示している時のみ、起動回路を動作
させるよう構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＤＣ／ＤＣコンバー
タに関し、特に、ドロッパ回路などの起動回路の制御に
関するものである。

【０００２】

【従来の技術】ＤＣ／ＤＣコンバータは、直流電圧を昇
圧又は降圧して、入力直流電圧とは異なる直流電圧に変
換するものであり、情報通信装置などに広く使用されて
いる。

【０００３】一般に、ＤＣ／ＤＣコンバータは、一次側
に設けたＦＥＴなどのスイッチ素子をオン／オフするパ
ルスのパルス幅をレギュレータＩＣによって制御するこ
とにより、その出力電圧が一定となるようにしている。

【０００４】図１６は、従来のＤＣ／ＤＣコンバータの
回路図である。この図に示すように、ＤＣ／ＤＣコンバ
ータは、入力端子Ｉに直流電圧が入力されて立ち上がる
と、抵抗Ｒ１とツェナーダイオードＺＤ１とによりＮＰ
ＮトランジスタＱ１のベースに一定の電流が流れること
によって、トランジスタＱ１がオンになって、入力電圧
が抵抗Ｒ２を通して、トランジスタＱ１のコレクタから
エミッタに流れて、エミッタ側がハイレベルになって、
ダイオードＤ１がオンして、レギュレータＩＣ１０に電
源が供給される。

【０００５】レギュレータＩＣは、電源が供給される
と、パルスを生成して、ＦＥＴＱ２のゲートに印加す
る。ＦＥＴＱ２は、パルスの印加によってオン／オフし
て、１次巻線２に流れる電流が変化することにより、２
次巻線４及び補助巻線６に電圧が生じる。

【０００６】抵抗Ｒ３，ＦＥＴＱ３，Ｑ４によって、２
次巻線４に発生した電圧を、整流して、チョークＬ及び
コンデンサＣ２によって、平滑化して、直流電圧を出力
する。

【０００７】一方、補助巻線６に誘起される電圧は、ド
ロッパ回路８の出力電圧よりも高めに設定され、ダイオ
ードＤ２がオン、ダイオードＤ１がオフして、レギュレ
ータＩＣ１０の動作電力は、補助巻線６より供給され
る。これにより、起動時と定常運転動作時とでレギュレ
ータＩＣ１０の電力源を切り替えることで、ドロッパ回
路８でのロス分が無くなるため、ＤＣ／ＤＣコンバータ
の効率を向上させている。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
ＤＣ／ＤＣコンバータでは、ドロッパ回路８と３次巻線
６との間で電源の切替えは、ダイオードＤ１，Ｄ２によ
って行われており、３次巻線６の電圧がダイオードＤ１
のカソード側より電位が高くなるまで、ドロッバ回路８
から電源が供給されるようになっている。

【０００９】このＤＣ／ＤＣコンバータでは、ダイオー
ドＤ１，Ｄ２のみで電源の切替えができ、回路構成が簡
単になる反面、ＤＣ／ＤＣコンバータの動作条件によっ
ては、３次巻線６の電圧の方が低くなり、レギュレータ
ＩＣ１０にドロッパ回路８から電源が供給され、変換効
率の低下を招くという問題がある。

【００１０】この効率の低下は、図に示すように、ＤＣ
／ＤＣコンバータの回路方式の中で、同期整流方式を採
用し、２次巻線４をフォワード型コンバータ、３次巻線
６をバックブースト型コンバータを採用している場合に
顕著に生じる。

【００１１】これは、３次巻線６の電圧は、フィードバ
ック制御されておらず、定電圧出力を得るべく、２次巻
線４の電圧のみがフィードバック制御されており、２次
巻線４の電圧によって決定されるパルスのデューティ比
によって、３次巻線６の電圧が決定されるからである。

【００１２】２次巻線４側がフォワード型コンバータの
場合、３次巻線６側がバックブースト型コンバータの時
を具体的に説明する。ここで、ＦＥＴＱ１のゲートに印
加するパルスのデューティ比Ｄが入力電圧の変化により
Ｄ＝０．２→０．４と変化した場合を考える。

【００１３】フォワード型コンバータを構成する２次巻
線４側の電圧Ｖ₂は、Ｖ₂＝Ｖ_in×（Ｎ₂／Ｎ₁）×Ｄ
（Ｖ_i：入力電圧、Ｎ₁：１次巻線数、Ｎ₂：２次巻線
数）となり、デューティ比係数の変化範囲は０．２→
０．４であり、デューティの変化後の電圧Ｖ₂は、変化
の前の電圧Ｖ₂の２倍となる。

【００１４】一方、バックブースト型コンバータの３次
巻線６の出力電圧Ｖ₃は、Ｖ_in×（Ｎ₂／Ｎ₁）×Ｄ／
（１−Ｄ）に比例し、デューティ比係数の変化範囲は
０．２５→０．６７である。

【００１５】そのため、デューティの変化後の電圧Ｖ₃
は、変化の前の電圧Ｖ₃の２．６８倍となり、３次巻線
６側の方が大きくなり、２次巻線４の電圧Ｖ₂の変化率
に比べて、３次巻線６の電圧Ｖ₃の変化率の方が大きく
なって、３次巻線６の電圧が過渡的にドロッパ回路８の
出力電圧よりも低下する恐れがある。

【００１６】通常の設計時においては、（１）ドロッパ回路８の出力電圧＞レギュレータＩＣ
１０の最低駆動電圧（２）定常動作時においては、常時、トランスの３次
巻線６の出力電圧＞ドロッパ回路８の出力電圧（３）トランスの３次巻線６の出力電圧＜レギュレー
タＩＣ１０のスイッチングＦＥＴのゲート／ソース間耐
圧×０．８となるように、ドロッパ回路８の電圧及びトランスの巻
線数比を決定する。

【００１７】しかしながら、３次巻線６の電圧がデュー
ティ比Ｄの変化により大幅に変化するとこれらの電圧の
調整が難しいばかりでなく、定常動作時において常時
（２）が成り立たない場合は、ドロッパ回路８からレギ
ュレータＩＣ１０の電源が供給されて、電力効率が低下
する。

【００１８】特に、小出力のモジュール電源などでは出
力容量に対してパルス幅を制御する制御回路系での損失
割合が大きくなり、例えば、５％近い効率の低下を招く
という問題があった。

【００１９】本発明は、このような点に鑑みてなされた
ものであり、起動時のみドロッパ回路を動作させ、以降
は、３次巻線から電源を供給して電力効率の低下を招か
ないＤＣ／ＤＣコンバータを提供することを目的とす
る。

【００２０】

【課題を解決するための手段】図１は本発明の原理図で
ある。この図に示すように、本発明は、直流入力電圧Ｉ
ｎを入力する１次巻線２０と１次巻線２０とトランスを
構成して、電圧が誘導される２次巻線２２、２次巻線２
２の誘導電圧を整流する整流回路３６、平滑回路３８、
１次巻線２０に接続されたスイッチ回路２４と、スイッ
チ回路２４をオン／オフさせるパルスを発生するパルス
幅制御回路２８と、直流入力電圧Ｉｎを入力して、第１
電源電圧を出力する起動回路３０と、１次巻線２０とト
ランスを構成し、第２電源電圧を出力する補助巻線２６
と、第１電源電圧と第２電源電圧とを比較して、いずれ
か一方の電源電圧をパルス幅制御回路２８に出力する比
較回路３４と、直流入力電圧Ｉｎの立ち上がりを検出し
て、直流入力電圧Ｉｎの立ち上がりから一定の時間だけ
アクティブにし、それ以降はインアクティブにする立上
検出信号を出力する立上検出回路３２とを具備し、立上
検出信号がアクティブを示している時、起動回路を動作
させ、立上検出信号がインアクティブを示している時、
起動回路の動作を停止させることを特徴とするＤＣ／Ｄ
Ｃコンバータが提供される。

【００２１】以上のような構成によれば、直流入力電圧
Ｉｎが入力されると、立上検出回路３２によりその立ち
上がりを検出して、立上検出信号を出力する。立上検出
信号がアクティブになると、起動回路３０を動作させ
て、第１電源電圧を出力する。比較回路３４により、第
１電源電圧をパルス幅制御回路２８に出力する。

【００２２】パルス幅制御回路２８は、第１電源電圧に
より電源供給されて、パルスをスイッチ回路２４に出力
する。スイッチ回路２４は、パルスに従って、オン／オ
フして、第２次巻線２２及び補助巻線２６に電圧が誘導
される。この電圧を整流回路３６にて整流して、平滑回
路３８にて平滑化して、直流に変換する。これにより、
ＤＣ／ＤＣコンバータが起動される。

【００２３】ＤＣ／ＤＣコンバータの起動後は、立上検
出信号がインアクティブになって、起動回路３０の動作
が停止して、補助巻線２６の第２電源電圧を比較回路３
４より、パルス幅制御回路２８に出力する。

【００２４】そのため、ＤＣ／ＤＣコンバータの起動時
のみ、起動回路３０の第１電源電圧がパルス幅制御回路
２８に出力され、ＤＣ／ＤＣコンバータの起動後は、補
助巻線２６の第２電源電圧がパルス幅制御回路２８に出
力される。これにより、変換効率が向上する。

【００２５】本発明の他の側面によると、直流入力電圧
Ｉｎを入力する１次巻線２０と、１次巻線２０に接続さ
れた第１スイッチ回路２４と、第１スイッチ回路２４を
オン／オフさせるパルスを発生するパルス幅制御回路２
６と、直流入力電圧Ｉｎを入力して、第１電源電圧を出
力する起動回路３０と、１次巻線２０とトランスを構成
し、第２電源電圧を出力する補助巻線２６と、オン／オ
フし、第１電源電圧の通過／遮断をする第２スイッチ回
路と、第２スイッチ回路の出力電圧と第２電源電圧とを
比較して、いずれか一方の電圧をパルス幅制御回路２８
に出力する比較回路３４と、直流入力電圧の立ち上がり
を検出して、直流入力電圧の立ち上がりから一定の時間
だけアクティブにし、それ以降はインアクティブにする
立上検出信号を出力する立上検出回路とを具備し、立上
検出信号がアクティブを示している時、第２スイッチ回
路をオンせさて、第１電源電圧を比較回路３４に出力
し、立上検出信号がインアクティブを示している時、第
２スイッチ回路をオフさせて、第１電源電圧の比較回路
３４への出力を遮断することを特徴とするＤＣ／ＤＣコ
ンバータが提供される。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。第１実施形態図２は、本発明の第１実施形態によるＤＣ／ＤＣコンバ
ータの構成図であり、図１６中の構成要素と実質的に同
一の要素には同一の符号を付してある。

【００２７】この図に示すようにＤＣ／ＤＣコンバータ
は、抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２、電圧安定化
回路４０、比較器４２，４４、抵抗Ｒ１，Ｒ２，Ｒ３，
Ｒ４、ダイオードＤ１，Ｄ２，Ｄ３、ＮＰＮトランジス
タＱ１、Ｎ−ＦＥＴ（以下、ＦＥＴと略す）Ｑ２，Ｑ
３，Ｑ４、コンデンサＣ１，Ｃ２、チョークコイルＬ、
１次巻線２，２次巻線４、３次巻線６、レギュレータＩ
Ｃ１０を具備する。

【００２８】抵抗Ｒ１１，Ｒ１２は、直流入力電圧Ｖ_i
の入力端子Ｉ₁，Ｉ₂間に直列に接続され、入力電圧Ｖ
_iを分圧して、抵抗Ｒ１１，Ｒ１２との接続ノードから
分圧電圧Ｖ₁を出力する第１分圧器である。ここで、入
力端子Ｉ₁を正、入力端子Ｉ ₂をグラウンド側としてい
る。

【００２９】抵抗Ｒ２１，Ｒ２２は、直流入力電圧Ｖ_i
の入力端子Ｉ₁，Ｉ₂間に直列に接続され、入力電圧Ｖ
_iを分圧し、抵抗Ｒ２１，Ｒ２２の接続ノードから分圧
電圧Ｖ₂を出力する第２分圧器である。

【００３０】式（１）で示される分圧電圧Ｖ₁は、直流
入力電圧Ｖ_iが立上がってから時刻ｔ₂で基準電圧Ｖ
_refに一致し、式（２）で示される分圧電圧Ｖ₂は、直
流入力電圧Ｖ_iが立上がってから時刻ｔ₁で基準電圧Ｖ
_refに一致する。分圧電圧Ｖ₁，Ｖ₂は、時刻ｔ₁か
ら時刻ｔ₂までの間を示す立上検出信号を生成するため
のものであり、Ｖ₁＜Ｖ₂とする。

【００３１】Ｖ₁＝Ｖ_i×Ｒ２２／（Ｒ２１＋Ｒ２２）・・・（１）Ｖ₂＝Ｖ_i×Ｒ１２／（Ｒ１１＋Ｒ１２）・・・（２）分圧電圧Ｖ₁，Ｖ₂を決定する抵抗Ｒ２１，Ｒ２２，Ｒ
１１，Ｒ１２は、直流入力電圧Ｖ_iの定常時の電圧及び
立ち上がり特性から決定されるものであり、本実施形態
では、例えば、直流入力電圧Ｖ_iの定常時の電圧を５８
Ｖ、直流入力電圧Ｖ_iは、リニアに徐々に立ち上がるも
のとし、立上検出信号は、３０Ｖ≦Ｖ_i≦４８Ｖの範囲
を検出するものとして、Ｒ１１＝３３ＫΩ、Ｒ１２＝１
００ＫΩ、Ｒ２１＝５１０ＫΩ、Ｒ２２＝１００ＫΩと
する。

【００３２】電圧安定化回路４０は、直流入力電圧Ｖ_i
から基準電圧Ｖ_refを生成するものである。基準電圧Ｖ
_refは、分圧電圧Ｖ₁，Ｖ₂、比較器４０，４２の動作
電圧、電源電圧などに応じて設定されるものであり、例
えば、１０Ｖとする。尚、本実施形態では、比較器４
０，４２の電源電圧を基準電圧Ｖ_refに等しいものとす
る。

【００３３】図３は、図２中の電圧安定化回路４０の構
成図である。この図に示すように、電圧安定化回路４０
は、ＮＰＮトランジスタＱ５、抵抗Ｒ５及びツェナーダ
イオードＺＤ２を有する。抵抗Ｒ３は、入力端子Ｉ₁と
トランジスタＱ５のベースとの間に接続され、ツェナー
ダイオードＺＤ２に流れる電流を制限するためのもので
ある。

【００３４】ツェナーダイオードＺＤ２は、トランジス
タＱ５のベースと入力端子Ｉ₂との間に接続され、ベー
スを定電圧にクランプするものである。トランジスタＱ
５は、エミッタから基準電圧Ｖ_refを出力するものであ
る。ここで、基準電圧Ｖ_refは、（ツェナーダイオード
ＺＤ２の電圧Ｖ_ZD2＋ベース−エミッタＶ_BE）に等しく
なる。

【００３５】図２中の比較器４２は、電圧安定化回路４
０から電源が供給され、端子（＋）に基準電圧Ｖ_ref、
（−）に分圧Ｖ₁を入力して、（Ｖ_ref−Ｖ₁）が正な
らば、ハイレベル、負ならば、ローレベルを出力するも
のである。

【００３６】比較器４４は、電圧安定化回路４０から電
源が供給され、端子（＋）に基準電圧Ｖ_ref、（−）に
分圧Ｖ₁を入力して、（Ｖ_ref−Ｖ₂）が正ならば、ハ
イレベル、負ならば、ローレベルの電圧Ｖ_CP2を出力す
るものである。

【００３７】尚、本実施形態では、比較器４２，４４の
電源電圧は、基準電圧Ｖ_refと一致しているが、基準電
圧Ｖ_refと異なる場合は、図３と同様の構成によって、
入力電圧Ｖ_iから電源電圧を生成するようにすればよ
い。

【００３８】ＡＮＤゲート４５は、比較器４２，４４の
出力Ｖ_CP1，Ｖ_CP2を入力して、論理積を取るものであ
る。抵抗Ｒ４は、ＡＮＤゲート４５の出力端子とダイオ
ードＤ３のカソードとの間に設けられ、例えば、０〜１
００Ω程度である。

【００３９】ダイオードＤ３は、抵抗Ｒ４とツェナーダ
イオードＺＤ１のカソードとの間に設けられ、ＤＣ／Ｄ
Ｃコンバータの起動時にオフして、ドロッパ回路８を動
作させ、ＤＣ／ＤＣコンバータの起動後にオンして、ツ
ェナーダイオードＺＤ１を短絡して、ドロッパ回路８の
動作を停止させるものである。

【００４０】抵抗Ｒ１は、ツェナーダイオードＺＤ１に
流す電流を制限するためのものであり、入力端子Ｉ₁と
トランジスタＱ１のベースとの間に設けられ、例えば、
３０ＫΩである。ツェナーダイオードＺＤ１は、トラン
ジスタＱ１のベースを定電圧にクランプするものであ
り、ベースと入力端子Ｉ₂との間に設けられている。

【００４１】抵抗Ｒ２とトランジスタＱ１とは、入力電
圧Ｖ_iの電圧を降下させて、定電圧（Ｖ_ZD1＋Ｖ_BE）を
出力するドロッパ回路８を構成する。抵抗Ｒ２は、例え
ば、１ＫΩである。ドロッパ回路８の出力端子（トラン
ジスタＱ１のエミッタ）は、ダイオードＤ１のアノード
に接続されている。

【００４２】１次巻線２は、入力端子Ｉ₁とＦＥＴＱ２
のドレインとの間に設けられ、２次巻線４及び３次巻線
６とによりそれぞれトランスを構成する。１次巻線２と
２次巻線４との間は、フォワード型のトランスであり、
１次巻線２と３次巻線６との間は、バックブースト型の
トランスである。

【００４３】抵抗Ｒ３，ＦＥＴＱ３，Ｑ４は、同期整流
回路であり、チョークコイルＬ及びコンデンサＣ２は、
平滑回路であり、出力端子Ｏ₁，Ｏ₂から直流電圧を出
力する。ここで、出力端子Ｏ₁が正、出力端子Ｏ₂がグ
ラウンドである。

【００４４】３次巻線６は、ＦＥＴＱ２のソースとダイ
オードＤ２のアノードとの間に設けられている。ダイオ
ードＤ１，Ｄ２のカソードは互いに接続され、コンデン
サＣ１及びレギュレータＩＣ１０に電源ピンに接続され
ている。

【００４５】尚、本実施形態では、ダイオードＤ１を使
用しているが、ＤＣ／ＤＣコンバータ起動後は、ドロッ
パ回路８が動作を停止して、トランジスタＱ１のエミッ
タがハイインピーダンス状態になるので、ダイオードＤ
１は、無くても良い。

【００４６】レギュレータＩＣ１０は、電源ピンから電
源電圧を入力し、出力端子Ｏ₁側からパルス幅を制御す
る図示しない制御信号を入力して、電源電圧が一定の範
囲のスタンバイ状態から、制御信号に従って、ＦＥＴＱ
２の駆動パルスを生成するパルス幅制御回路である。コ
ンデンサＣ１は、ダイオードＤ２から出力される交流電
圧を充電するためのものであり、例えば、０．１５μＦ
である。

【００４７】図４は、図２のタイムチャートである。以
下、図４を参照しつつ、図２のＤＣ／ＤＣコンバータの
動作説明をする。入力端子Ｉ₁，Ｉ₂間に、直流入力電
圧Ｖ_iが、図４に示すように、リニアに徐々に立ち上が
ったものとする。抵抗Ｒ２１，Ｒ２２は、直流入力電圧
Ｖ_iを分圧して、式（１）で示す電圧Ｖ₁を比較器４４
の端子（＋）に出力する。抵抗Ｒ１１，Ｒ１２は、直流
入力電圧Ｖ_iを分圧して、式（２）で示す電圧Ｖ₂を比
較器４２の端子（−）に出力する。

【００４８】一方、電圧安定化回路４０は、図３中のツ
ェナーダイオードＺＤ２及びトランジスタＱ５によって
基準電圧Ｖ_refを比較器４２の端子（＋）、比較器４４
の端子（−）及び比較器４２，４４の電源ラインに出力
する。

【００４９】電圧Ｖ₁は、時刻ｔ₂において、Ｖ₁＝Ｖ
_refとなり、ｔ₀≦ｔ＜ｔ₂では、Ｖ₂＜Ｖ_ref、ｔ₂
＜ｔでは、Ｖ_ref＜Ｖ₁となる。電圧Ｖ₂は、時刻ｔ₁
において、Ｖ₂＝Ｖ_refとなり、ｔ₀≦ｔ＜ｔ₁では、
Ｖ₁＜Ｖ_ref、ｔ₁＜ｔでは、Ｖ_ref＜Ｖ₂となる。

【００５０】比較器４２は、端子（＋）の電圧が端子
（−）の電圧よりも高い、即ち、Ｖ_re _f≧Ｖ₁であるｔ
₀≦ｔ≦ｔ₂の時、ハイレベルを出力し、端子（＋）の
電圧が端子（−）の電圧よりも低い、即ち、Ｖ₁≧Ｖ
_refであるｔ₂＜ｔの時、ローレベルを出力する。

【００５１】比較器４４は、端子（＋）の電圧が端子
（−）の電圧よりも高ければ、即ち、Ｖ₂≧Ｖ_refであ
るｔ₁≦ｔの時、ハイレベルを出力し、端子（＋）の電
圧が端子（−）の電圧よりも低い、即ち、Ｖ₂≦Ｖ_ref
であるｔ₀≦ｔ＜ｔ₁の時、ローレベルを出力する。

【００５２】比較器４２，４４の出力Ｖ_CP1，Ｖ
_CP2は、ＡＮＤゲート４５によって、論理積が取られ、
ｔ₀≦ｔ≦ｔ₁の時、ローレベル（入力端子Ｉ₂と同電
位）、ｔ₁≦ｔ≦ｔ₂の時、ハイレベル（基準電圧Ｖ
_ref、但し、Ｖ_ref＞ツェナーダイオードＺＤ１のクラ
ンプ電圧Ｖ_ZD）、ｔ₂≦ｔの時、ローレベル（入力端子
Ｉ₂と同電位）となる。

【００５３】一方、ドロッパ回路８のトランジスタＱ１
のベースは、入力電圧Ｖ_iの立上がりにより抵抗Ｒ１を
介してバイアスされる。ｔ₁＜ｔ≦ｔ₂の時は、ＡＮＤ
ゲート４５の出力がハイレベルなので、ダイオードＤ３
は、逆バイアスされ、ダイオードＤ３はオフし、ｔ₂＜
ｔの時は、ＡＮＤゲート４５の出力がローレベルなの
で、ダイオードＤ３は、順バイアスされ、ダイオードＤ
３は、オンする。

【００５４】よって、ｔ₁＜ｔ≦ｔ₂の時は、ダイオー
ドＤ３がオフするため、ツェナーダイオードＺＤ１の電
圧Ｖ_ZD1が定電圧にクランプされて、トランジスタＱ１
がオンする。トランジスタＱ１がオンして、ダイオード
Ｄ１が順バイアスされてオンし、抵抗Ｒ２，トランジス
タＱ１により、電圧降下された電圧がレギュレータＩＣ
１０の電源ピンに出力される。

【００５５】ｔ₂＜ｔの時は、ダイオードＤ３がオンす
るが、抵抗Ｒ４の方が抵抗Ｒ１よりも十分小さいので、
トランジスタＱ１のベース電位がグラウンドまで低下し
て、ツェナーダイオードＺＤ１が短絡され、電圧Ｖ_ZD1
＝０となり、トランジスタＱ１がオフし、ダイオードＤ
１がオフする。

【００５６】一方、レギュレータＩＣ１０は、ｔ₁≦ｔ
≦ｔ₂において、ドロッパ回路８より電源ピンに電圧が
印加され、その電圧がスタンバイ電圧を越えると、駆動
パルスを生成して、ＦＥＴＱ２のゲートに印加する。Ｆ
ＥＴＱ２は、駆動パルスによりオン／オフし、２次巻線
４及び３次巻線６に電圧が誘導される。

【００５７】抵抗Ｒ３、ＦＥＴＱ３及びＱ４からなる同
期整流回路により、２次巻線４に励起した電圧を整流し
て、チョークＬ，Ｃ２からなる平滑回路により、同期整
流回路の出力電圧を平滑化して、直流に変換して、出力
端子Ｏ₁，Ｏ₂より出力する。

【００５８】また、バックブースト型のトランスを構成
する３次巻線６に誘導された交流電圧は、ＦＥＴＱ２が
オフの時に、ダイオードＤ２のアノードに正電圧が印加
されて、ダイオードＤ２がオンし、ＦＥＴＱ２がオンの
時に、ダイオードＤ２のアノードに負電圧が印加され
る。

【００５９】これにより、ＤＣ／ＤＣコンバータが起動
されて、３次巻線６から交流電圧が出力されるようにな
る。ｔ₂＜ｔにおいては、ダイオードＤ１がオフするた
め、３次巻線６からレギュレータＩＣ１０の電源ピンに
電源電圧が供給される。

【００６０】尚、ダイオードＤ２のアノードが負電圧と
なると、ダイオードＤ２がオフするが、コンデンサＣ１
に充電されていた電荷の放電により、レギュレータＩＣ
１０の電源ピンに電源電圧が印加される。

【００６１】以上の制御によって、入力直流電圧Ｖ_iが
立上がり、ＤＣ／ＤＣコンバータを起動する時のみ、ド
ロッパ回路８側からレギュレータＩＣ１０に電源電圧が
供給され、起動後は、３次巻線６側からレギュレータＩ
Ｃ１０に電源電圧が供給されるようになって、変換効率
が低下するようなことが無くなる。

【００６２】以上説明した第１実施形態によれば、レギ
ュレータＩＣ１０起動後不要になったドロッパ回路８を
回路的に完全に切り離すので、ＤＣ／ＤＣコンバータの
入力電圧などが変化して３次巻線６の電圧が低くなった
場合においても、レギュレータＩＣ１０の動作電圧は常
時トランスの３次巻線６より得られるので、電力変換効
率が改善される。

【００６３】また、回路設計時においてもレギュレータ
ＩＣ１０に必要な起動電圧のみをドロッパ回路８から得
て、その後は、レギュレータＩＣ１０の動作保持に必要
な電圧のみを３次巻線６より供給すればよいので、必要
以上にトランスの３次巻線６の電圧値を高く設定する必
要が無くなるので、レギュレータＩＣ１０を構成するス
イッチングＦＥＴのゲート耐圧にも余裕が持て、結果と
してマージンのある設計が可能となる。

【００６４】第２実施形態図５は、本発明の第２実施形態によるＤＣ／ＤＣコンバ
ータの構成図であり、図２中の構成要素と実質的に同一
の要素には同一の符号を付してある。

【００６５】この図に示すＤＣ／ＤＣコンバータが図２
に示すＤＣ／ＤＣコンバータと異なる点は、抵抗Ｒ２２
と並列にコンデンサＣ３を設けたことである。コンデン
サＣ３を設けたのは、スイッチ等を使用して、瞬時に０
Ｖから定常電圧、例えば、５８Ｖに直流入力電圧Ｖ_iを
印加する場合は、図２の回路構成では、レギュレータＩ
Ｃ１０にドロッパ回路８側から起動電圧を供給する時間
（ｔ₂−ｔ₁）が極めて短時間になるために、レギュレ
ータＩＣ１０のエネルギーが十分供給されず、レギュレ
ータＩＣ１０から駆動パルスが出力されず、ＤＣ／ＤＣ
コンバータが起動されないうちに動作開始電圧に到達し
てしまい、ドロッパ回路８側からの電源電圧の供給が停
止し、３次巻線６側から電源電圧が出力されないと、結
果的に、ＤＣ／ＤＣコンバータが起動しない場合が存在
するため、起動電圧を供給する時間を延長して、確実に
起動するためである。

【００６６】コンデンサＣ３は、レギュレータＩＣ１０
が起動するために必要とする起動時間を保証するため
に、抵抗Ｒ２１，Ｒ２２の接続ノードの電圧Ｖ₁の立ち
上がりを遅延されるものであり、例えば、１μＦ程度と
する。抵抗Ｒ２１とコンデンサＣ３により決まる時定数
によって、コンデンサＣ３が充電されて、電圧Ｖ₁は、
徐々に立ち上がる。

【００６７】図６は、図５のタイムチャートである。以
下、図６を参照して、図５のＤＣ／ＤＣコンバータの動
作説明をする。図６に示すように、スイッチなどを使用
して瞬時に０Ｖから定常電圧に入力電圧Ｖ_iを印加した
とする。入力電圧Ｖ_iが印加されると、抵抗Ｒ２１及び
コンデンサＣ３の時定数によりコンデンサＣ３が充電さ
れて、電圧Ｖ₁は徐々に立ち上がる。ｔ₀≦ｔ≦ｔ₄に
おいて、Ｖ₁≦Ｖ_ref、ｔ₄＜ｔにおいて、Ｖ_ref＜Ｖ
₁となる。ここで、ｔ₂＜ｔ₄となる。尚、ｔ₂は、コ
ンデンサＣ３が無い時のＶ₁＝Ｖ_refとなる時刻であ
る。

【００６８】抵抗Ｒ２２を設けたのは、直流入力電圧Ｖ
_iが高電圧の場合でも、電圧Ｖ_iを抵抗Ｒ２１とＲ２２
により分圧することによって、比較器４４の入力電圧を
下げることにより、直流入力電圧Ｖ_iに多少の変動範囲
があっても、比較器４４の動作範囲を広くするためであ
る。

【００６９】一方、抵抗Ｒ２１，Ｒ２２は、直流電圧Ｖ
_iを分圧して、電圧Ｖ₁を比較器４４の端子（＋）に出
力する。電圧Ｖ₁は、時刻ｔ₃において、Ｖ₁＝Ｖ_ref
となり、ｔ₀≦ｔ＜ｔ₃では、Ｖ₁＜Ｖ_ref、ｔ₃＜ｔ
では、Ｖ_ref＜Ｖ₁となる。

【００７０】比較器４２の出力電圧Ｖ_cp1は、ｔ₀≦ｔ
≦ｔ₄の時、ハイレベル、ｔ₄＜ｔの時、ローレベルと
なる。比較器４４の出力電圧Ｖ_CP2は、ｔ₃≦ｔの時、
ハイレベル、ｔ₀≦ｔ＜ｔ₁の時、ローレベルとなる。

【００７１】これにより、ツェナーダイオードＺＤ１の
電圧Ｖ_ZD1は、ｔ₃≦ｔ≦ｔ₄の時、ハイレベル、それ
以外の時、ローレベルとなる。レギュレータＩＣ１０
は、ｔ ₃≦ｔ≦ｔ₄において、ドロッパ回路８側から起
動電圧が供給されて、起動される。

【００７２】ここで、起動時間（ｔ₄−ｔ₃）は、レギ
ュレータＩＣ１０が起動に要する時間を越えることにな
り、レギュレータＩＣ１０は、起動されて、駆動パルス
を出力する。これにより、ＤＣ／ＤＣコンバータが起動
する。ＤＣ／ＤＣコンバータの起動後は、レギュレータ
ＩＣ１０は、３次巻線６側から電源供給される。

【００７３】以上説明した第２実施形態によれば、第１
実施形態と同様の効果がある上に、入力電圧が瞬時に０
Ｖから定常電圧になる場合でも確実にレギュレータＩＣ
を起動かけることができる。

【００７４】第３実施形態図７は、本発明の第３実施形態によるＤＣ／ＤＣコンバ
ータの構成図であり、図５中の構成要素と実質的に同一
の要素には同一の符号を付してある。

【００７５】この図に示すＤＣ／ＤＣコンバータが図５
に示すＤＣ／ＤＣコンバータと異なる点は、抵抗Ｒ１
１，Ｒ１２，Ｒ４、ＡＮＤゲート４５、ダイオードＤ３
び比較器４４を無くし、抵抗Ｒ２２の代わりに、ツェナ
ーダイオードＺＤ３を設けたことである。

【００７６】この図に示すように、抵抗Ｒ２１とツェナ
ーダイオードＺＤ３は、抵抗Ｒ２１を入力端子Ｉ₁側に
して、入力端子Ｉ₁，Ｉ₂間に直列に接続されている。
ツェナーダイオードＺＤ３は、抵抗Ｒ２１とツェナーダ
イオードＺＤ３の接続ノードの電圧Ｖ₂を定電圧にクラ
ンプするためのものである。

【００７７】ここで、ツェナーダイオードＺＤ３を設け
たのは、入力電圧Ｖ_iの電圧にバラツキがあった場合に
おいても、電圧Ｖ₁を定電圧にすることにより、比較器
４２の動作を保証するためである。

【００７８】コンデンサＣ３は、ツェナーダイオードＺ
Ｄ３と並列に設けられている。コンデンサＣ３の使用目
的は、第２実施形態と同じである。比較器４２は、基準
電圧Ｖ_refを入力端子（＋）に入力し、電圧Ｖ₁を入力
端子（−）に入力して、電圧Ｖ_refが電圧Ｖ₁よりも高
い時、ハイレベル（ツェナーダイオードＺＤ１のクラン
プ電圧に等しい）を出力し、電圧Ｖ_refが電圧Ｖ₁より
も低い時、ローレベルを出力するものである。比較器４
２の出力端子は、トランジスタＱ１のベースに接続され
ている。

【００７９】図８は、図７のタイムチャートである。以
下、図８を参照して、図７のＤＣ／ＤＣコンバータの動
作説明をする。図８に示すように、スイッチなどを使用
して瞬時に０Ｖから定常電圧に入力電圧Ｖ_iを印加した
とする。直流入力電圧Ｖ_iが印加されると、抵抗Ｒ２１
及びコンデンサＣ３の時定数によりコンデンサＣ３が充
電されて、電圧Ｖ₁は徐々に立ち上がり、ｔ₀≦ｔ≦ｔ
₄において、Ｖ₁≦Ｖ_ref、ｔ₄＜ｔにおいて、Ｖ_ref
＜Ｖ₁となる。

【００８０】ここで、電圧Ｖ₁は、ツェナーダイオード
ＺＤ３により定電圧にクランプされているため、入力電
圧Ｖ_iが一定の電圧を越えると、定電圧となっており、
入力電圧Ｖ_iにバラツキがあっても、電圧Ｖ₁は一定の
電圧を越えることがない。

【００８１】比較器４２の出力電圧Ｖ_cp1は、ｔ₀≦ｔ
≦ｔ₄の時、ハイレベル（ツェナーダイオードＺＤ１の
クランプ電圧）、ｔ₄＜ｔの時、ローレベルとなる。ツ
ェナーダイオードＺＤ１の電圧Ｖ_ZD1は、ｔ₀≦ｔ≦ｔ
₄の時、ハイレベルとなり、トランジスタＱ１がオンし
て、レギュレータＩＣ１０は、ドロッパ回路８側から起
動電圧が供給されて、起動される。

【００８２】一方、ツェナーダイオードＺＤ１の電圧Ｖ
_ZD1は、ｔ₄＜ｔにおいて、ローレベルとなり、トラン
ジスタＱ１がオフし、ドロッパ回路８の動作が停止し
て、レギュレータＩＣ１０には、３次巻線６側から電源
電圧が供給される。

【００８３】以上説明した第３実施形態によれば、第２
実施形態と同様の効果がある上に、第２実施形態よりも
簡単な回路構成にて実現することができる。第４実施形態図９は、本発明の第４実施形態によるＤＣ／ＤＣコンバ
ータの構成図であり、図７中の構成要素と実質的に同一
の要素には同一の符号を付してある。

【００８４】この図に示すＤＣ／ＤＣコンバータが図７
に示すＤＣ／ＤＣコンバータと異なる点は、電圧安定化
回路４０及び比較器４２を無くし、代わりに、Ｎ−ＦＥ
ＴＱ６を設けたことである。

【００８５】ＦＥＴＱ６は、ＤＣ／ＤＣコンバータの起
動時においてのみ、オフして、ドロッパ回路８を動作さ
せ、ＤＣ／ＤＣコンバータの起動後においては、オンし
て、ツェナーダイオードＺＤ１を短絡して、ドロッパ回
路８の動作を停止するためのものである。

【００８６】ＦＥＴＱ６のゲートは、直列に接続された
抵抗Ｒ２１とツェナーダイオードＺＤ３との接続ノード
に接続され、そのドレインは、トランジスタＱ１のベー
スに接続され、そのソースは、入力端子Ｉ₂に接続され
ている。

【００８７】ＦＥＴＱ６の閾値電圧Ｖ_thは、第３実施形
態の基準電圧Ｖ_refに相当するものであり、入力直流電
圧Ｖ_iの立ち上がり特性やレギュレータＩＣ１０の起動
保証時間により決められるものである。

【００８８】図１０は、図９のタイムチャートである。
以下、図１０を参照して、図８のＤＣ／ＤＣコンバータ
の動作説明をする。図１０に示すように、スイッチなど
を使用して瞬時に０Ｖから定常電圧に入力電圧Ｖ_iを印
加したとする。入力電圧Ｖ_iが印加されると、抵抗Ｒ２
１及びコンデンサＣ３の時定数によりコンデンサＣ３が
充電されて、電圧Ｖ₁は徐々に立ち上がり、ｔ₀≦ｔ≦
ｔ₅において、Ｖ₁≦Ｖ_th、ｔ₅＜ｔにおいて、Ｖ_th＜
Ｖ₁となる。

【００８９】Ｎ−ＦＥＴＱ６は、電圧Ｖ₁（Ｖ₁＝
Ｖ_gs：ＦＥＴＱ６のゲート・ソース間の電圧）をゲート
に入力し、ｔ₀≦ｔ≦ｔ₅においては、Ｖ_gs≦Ｖ_thなの
で、オフし、ｔ₅＜ｔにおいて、Ｖ_th＜Ｖ_gsとなので、
オンする。

【００９０】ツェナーダイオードＺＤ１の電圧Ｖ
_ZD1は、ｔ₀≦ｔ≦ｔ₅の時、Ｎ−ＦＥＴＱ６がオフす
るので、定電圧にクランプされて、トランジスタＱ１が
オンして、レギュレータＩＣ１０は、ドロッパ回路８側
から起動電圧が供給され、起動される。これにより、Ｄ
Ｃ／ＤＣコンバータは、起動する。

【００９１】一方、ツェナーダイオードＺＤ１の電圧Ｖ
_ZD1は、ｔ₅＜ｔにおいて、Ｎ−ＦＥＴＱ６がオンし、
Ｎ−ＦＥＴＱ６のオン抵抗が抵抗Ｒ１に比べて十分小さ
いので、約０Ｖとなり、トランジスタＱ１がオフし、ド
ロッパ回路８の動作が停止して、レギュレータＩＣ１０
には、３次巻線６側から電源電圧が供給される。

【００９２】以上説明した第４実施形態によれば、第３
実施形態と同様の効果がある。第５実施形態図１１は、本発明の第５実施形態によるＤＣ／ＤＣコン
バータの構成図であり、図１６中の構成要素と実質的に
同一の要素には同一の符号を付してある。

【００９３】この図に示すＤＣ／ＤＣコンバータが図１
６に示すＤＣ／ＤＣコンバータと異なる点は、２次巻線
４側の出力電圧をモニタして、ＤＣ／ＤＣコンバータが
起動されたか否かをチェックして、ＤＣ／ＤＣコンバー
タが起動されるとドロッパ回路８を停止させる、抵抗Ｒ
３１，Ｒ３２，Ｒ３３、電圧安定化回路５０、比較器５
２及びフォトカプラ５４を設けたことである。

【００９４】抵抗Ｒ３１，Ｒ３２は、出力端子Ｏ₁から
出力される直流電圧Ｖ_outを分圧するためのものであ
り、出力端子Ｏ₁とクラウンド側との間に直列に接続さ
れている。ここで直流電圧を分圧するのは、比較器５２
の動作電圧範囲とするためである。

【００９５】抵抗Ｒ３３は、フォトカプラ５４の発光ダ
イオードに流す電流を制限するためのものであり、出力
端子Ｏ₁と発光ダイオードのアノードとの間に接続され
ている。

【００９６】電圧安定化回路５０は、図２中の電圧安定
化回路４０と同様にして構成され、入力端子Ｉ₁，Ｉ₂
から出力される直流電圧から基準電圧Ｖ_ref1を生成する
ものである。

【００９７】比較器５２は、端子（＋）の入力電圧＞端
子（−）の入力電圧の時、ハイレベル、端子（＋）の入
力電圧≦端子（−）の入力電圧の時、ローレベルを出力
するものである。端子（＋）には、電圧安定化回路５０
の出力電圧Ｖ_ref1が入力され、端子（−）には、抵抗Ｒ
３１，Ｒ３２の接続ノードの電圧Ｖ₃が入力されてい
る。

【００９８】フォトカプラ５４は、順バイアスされると
発光する発光ダイオードと、発光ダイオードが発光する
とオンする受光ダイオードとから構成される。発光ダイ
オードのアノードには、抵抗Ｒ３３が接続され、カソー
ドには、比較器５２の出力端子が接続されている。受光
ダイオードの２つの電極には、それぞれトランジスタＱ
１のベース、入力端子Ｉ₂が接続されている。

【００９９】図１２は、図１１のタイムチャートであ
る。以下、図１２を参照して、図１１のＤＣ／ＤＣコン
バータの動作説明をする。入力電圧Ｖ_iが印加される
と、ドロッパ回路８により入力電圧Ｖ_iを電圧降下し
て、タイオードＤ１を通して、レギュレータＩＣ１０の
電源ピンに直流電圧を印加する。

【０１００】レギュレータＩＣ１０は、電源ピンに直流
電圧が印加されることにより、スタンバイ状態を経て、
起動され、駆動パルスをＦＥＴＱ２のゲートに出力す
る。この駆動パルスによりＤＣ／ＤＣコンバータが起動
されて、出力端子Ｏ₁から直流電圧Ｖ_outが出力され
る。

【０１０１】抵抗Ｒ３１，Ｒ３２は、出力端子Ｏ₁から
出力された直流電圧Ｖ_outを分圧して、電圧Ｖ₃を比較
器５２の端子（−）に出力する。電圧Ｖ₃は、ＤＣ／Ｄ
Ｃコンバータが起動されるまでは、ローレベルであり、
ＤＣ／ＤＣコンバータが起動されて、時刻ｔ₆になる
と、基準電圧Ｖ_ref1を越えるハイレベルとなる。

【０１０２】電圧安定化回路５０は、入力端子Ｉ₁，Ｉ
₂より出力される直流電圧Ｖ_iより基準電圧Ｖ_ref1を生
成して、比較器５２の端子（＋）に出力する。基準電圧
Ｖ_re _f1は、入力電圧Ｖ_iが立上がると直ぐに定電圧とな
る。

【０１０３】ここで、基準電圧Ｖ_ref1は、ＤＣ／ＤＣコ
ンバータが起動された時に、電圧Ｖ ₃よりも小さくなる
ように予め設定しておく。尚、基準電圧Ｖ_ref1は、出力
端子Ｏ₁，Ｏ₂より出力される電圧から生成してもよ
い。

【０１０４】比較器５２は、端子（＋）と端子（−）の
入力電圧を比較して、端子（＋）＞端子（−）ならば、
ハイレベル、端子（＋）≦端子（−）ならば、ローレベ
ルを出力する。

【０１０５】よって、ＤＣ／ＤＣコンバータが起動され
るまでは、比較器５２の出力Ｖ_cp3は、ハイレベルとな
り、ＤＣ／ＤＣコンバータが起動されると、比較器５２
の出力Ｖ_cp3は、ローレベルとなる。

【０１０６】フォトカプラ５４を構成する発光ダイオー
ドは、ＤＣ／ＤＣコンバータが起動されるまでは、比較
器５２の出力Ｖ_cp3がハイレベルとなり逆バイアスされ
るので、発光することが無く、ＤＣ／ＤＣコンバータが
起動されると、比較器５２の出力Ｖ_CP3がローレベルと
なり、アノード側がハイレベルとなるので、順バイアス
されて、発光する。

【０１０７】フォトカプラ５４を構成する受光ダイオー
ドは、ＤＣ／ＤＣコンバータが起動されるまでは、発光
ダイオードが発光しないので、オフし、ＤＣ／ＤＣコン
バータが起動されると、発光ダイオードが発光するの
で、オンする。

【０１０８】受光ダイオードがオフしている時は、ツェ
ナーダイオードＺＤ１は短絡せず、ドロッパ回路８の出
力電圧がレギュレータＩＣ１０に印加され、受光ダイオ
ードがオンすると、ツェナーダイオードＺＤ１は短絡し
て、ドロッパ回路８の出力が停止する。

【０１０９】即ち、レギュレータＩＣ１０は、ＤＣ／Ｄ
Ｃコンバータが起動されるまでは、ドロッパ回路８の出
力電圧を電源として動作し、ＤＣ／ＤＣコンバータが起
動されると、ドロッパ回路８の出力が停止し、３次巻線
６の出力電圧を電源として動作する。

【０１１０】以上説明した第５実施形態によれば、第１
実施形態と同様の効果がある。第６実施形態図１３は、本発明の第６実施形態によるＤＣ／ＤＣコン
バータの構成図であり、図１６中の構成要素と実質的に
同一の要素には同一の符号を付してある。

【０１１１】この図に示すＤＣ／ＤＣコンバータが図１
６に示すＤＣ／ＤＣコンバータと異なる点は、３次巻線
６側の出力電圧をモニタして、ＤＣ／ＤＣコンバータが
起動されたか否かをチェックして、ＤＣ／ＤＣコンバー
タが起動されるとドロッパ回路８を停止させる、ダイオ
ードＤ３、コンデンサＣ３、抵抗Ｒ４１及びフォトＭＯ
Ｓリレー６０を設けたことである。

【０１１２】ダイオードＤ３は、３次巻線６に電圧が誘
導されるて、アノードが順バイアスされると、オンし
て、コンデンサＣ３を充電するものである。コンデンサ
Ｃ３は、３次巻線６に誘導された電圧により充放電をし
て、直流電圧に変換するためのものであり、ダイオード
Ｄ３のカソード側とグラウンドとに接続されている。

【０１１３】コンデンサＣ３を設けたのは、ＤＣ／ＤＣ
コンバータが起動されると、３次巻線６に誘導される誘
導電圧Ｖ₄は交流電圧であり、ＤＣ／ＤＣコンバータの
起動後は、常に、フォトＭＯＳリレー６０をオンさせ、
ツェナーダイオードＺＤ１を短絡させ、ドロッパ回路８
の出力を停止させる必要があるからである。

【０１１４】抵抗Ｒ４１は、フォトＭＯＳリレー６０の
発光ダイオードに流す電流を制限するためのものであ
る。抵抗Ｒ４１は、ダイオードＤ３のカソード側と３次
巻線６側とフォトＭＯＳリレ６０の発光ダイオードのア
ノード側とに接続されている。

【０１１５】フォトＭＯＳリレー６０は、順バイアスさ
れると発光する発光ダイオードと、発光ダイオードが発
光するとオンする受光ダイオードとから構成される。フ
ォトＭＯＳリレー６０の発光ダイオードのアノードに
は、抵抗Ｒ４１が接続され、カソードには、入力端子Ｉ
₂が接続されている。フォトＭＯＳリレー６０，６２の
受光ダイオードの２つの電極には、トランジスタＱ１の
ベース、入力端子Ｉ₂がそれぞれ接続されている。

【０１１６】図１４は、図１３のタイムチャートであ
る。以下、図１４を参照して、図１３のＤＣ／ＤＣコン
バータの動作説明をする。入力電圧Ｖ_iが印加される
と、ドロッパ回路８により入力電圧Ｖ_iを電圧降下し
て、タイオードＤ１を通して、レギュレータＩＣ１０の
電源ピンに直流電圧を印加する。

【０１１７】レギュレータＩＣ１０は、電源ピンに直流
電圧が印加されることにより、スタンバイ状態を経て、
起動され、駆動パルスをＦＥＴＱ２のゲートに出力す
る。この駆動パルスにより、ＤＣ／ＤＣコンバータが起
動されて、出力端子Ｏ₁から直流電圧が出力されるとと
もに、３次巻線６に電圧Ｖ₄が誘導される。

【０１１８】３次巻線６をバックブースト型で構成して
いるので、３次巻線６に電圧Ｖ₄か誘導されると、駆動
パルスがローレベルの時、ダイオードＤ３がオンして、
コンデンサＣ３を充電する。

【０１１９】コンデンサＣ３は、ダイオードＤ３がオン
すると充電されて、抵抗Ｒ４１に直流電圧を出力する。
フォトＭＯＳリレー６０の発光ダイオードは、ＤＣ／Ｄ
Ｃコンバータが起動されるまでは、順バイアスされず、
発光しないが、ＤＣ／ＤＣコンバータが起動されて、コ
ンデンサＣ３から直流電圧が出力されるようになると、
抵抗Ｒ４１を通して、順バイアスされ、発光する。

【０１２０】フォトＭＯＳリレー６０受光ダイオード
は、発光ダイオードが発光するとオンし、発光しない時
は、オフする。よって、フォトＭＯＳリレー６０の受光
ダイオードは、３次巻線６の出力電圧Ｖ₄が無い時は、
オフし、３次巻線６に電圧Ｖ₄が誘導されると、オンす
る。

【０１２１】ツェナーダイオードＺＤ１は、フォトＭＯ
Ｓリレー６０の受光ダイオードがオフすると、短絡せ
ず、フォトＭＯＳリレー６０の受光ダイオードがオンす
ると、トランジスタＱ１のベース側から入力端子Ｉ₂側
に電流が流れて、短絡し、ドロッパ回路８が動作を停止
して、３次巻線６側から電源電圧が供給される。

【０１２２】レギュレータＩＣ１０は、直流電圧Ｖ_iの
立上がり時は、ツェナーダイオードＺＤ１は短絡せず
に、ドロッパ回路８の出力電圧が電源供給され、ＤＣ／
ＤＣコンバータが起動される。

【０１２３】レギュレータＩＣ１０は、ＤＣ／ＤＣコン
バータが起動された３次巻線６に電圧Ｖ₄が誘導される
と、ツェナーダイオードＺＤ１は短絡し、ドロッパ回路
８の出力が停止して、３次巻線６の出力電圧Ｖ₄によっ
て、ダイオードＤ２を通して、電源供給される。

【０１２４】以上説明した第６実施形態によれば、第１
実施形態と同様の効果がある。第７実施形態図１５は、本発明の第７実施形態によるＤＣ／ＤＣコン
バータの構成図であり、図１３中の構成要素と実質的に
同一の要素には同一の符号を付してある。

【０１２５】この図に示すＤＣ／ＤＣコンバータが図１
３に示すＤＣ／ＤＣコンバータと異なる点は、ＤＣ／Ｄ
Ｃコンバータの起動後、ツェナーダイオードＺＤ１を短
絡するのでは無く、ドロッパ回路８の出力端子とダイオ
ードＤ１との間を遮断するためにフォトＭＯＳリレ−７
０を設けたことである。

【０１２６】フォトＭＯＳリレー７０は、順バイアスさ
れると発光する発光ダイオードと、発光ダイオードが発
光しないとオンし、発光ダイオードが発光しないとオフ
するノーマリオンタイプの受光ダイオードとから構成さ
れる。

【０１２７】抵抗Ｒ４１は、ダイオードＤ３のカソード
側とフォトＭＯＳリレー７０の発光ダイオードのアノー
ド側との間に接続されている。フォトＭＯＳリレー７０
の発光ダイオードのアノードには、抵抗Ｒ４１が接続さ
れ、カソードには、入力端子Ｉ₂が接続されている。フ
ォトＭＯＳリレー７０の受光素子の２つの電極は、トラ
ンジスタＱ１のエミッタとダイオードＤ２のカソードと
の間に接続されている。

【０１２８】以下、図１５のＤＣ／ＤＣコンバータの動
作説明をする。入力電圧Ｖ_iが印加されると、ドロッパ
回路８により入力電圧Ｖ_iを電圧降下して、タイオード
Ｄ１を通して、レギュレータＩＣ１０の電源ピンに直流
電圧を印加する。

【０１２９】レギュレータＩＣ１０は、電源ピンに直流
電圧が印加されることにより、スタンバイ状態を経て、
起動され、駆動パルスをＦＥＴＱ２のゲートに出力す
る。この駆動パルスによりＤＣ／ＤＣコンバータが起動
され、出力端子Ｏ₁から直流電圧が出力されるととも
に、３次巻線６に電圧Ｖ₄が誘導される。

【０１３０】この３次巻線６に誘導された電圧Ｖ₄によ
って、第６実施形態と同様に、コンデンサＣ３が充電さ
れて、直流電圧が抵抗Ｒ４１に印加される。これによ
り、フォトＭＯＳリレー７０の発光ダイオードは、ＤＣ
／ＤＣコンバータが起動されるまでは、３次巻線６から
出力電圧Ｖ₄が無いので、発光せず、ＤＣ／ＤＣコンバ
ータが起動されると、３次巻線６から電圧Ｖ₄が誘導さ
れて、順バイアスされて、発光する。

【０１３１】フォトＭＯＳリレー７０の受光ダイオード
は、発光ダイオードが発光するとオフし、発光しない時
は、オンする。よって、フォトＭＯＳリレー７０の受光
ダイオードは、ＤＣ／ＤＣコンバータが起動されるまで
は、発光ダイオードが発光しないので、オンし、ＤＣ／
ＤＣコンバータが起動されると、発光ダイオードが発光
して、オフする。

【０１３２】レギュレータＩＣ１０は、直流電圧Ｖ_iの
立上がり時は、フォトＭＯＳリレー７０がオンして、ド
ロッパ回路８の出力電圧が電源供給され、ＤＣ／ＤＣコ
ンバータが起動される。

【０１３３】レギュレータＩＣ１０は、ＤＣ／ＤＣコン
バータが起動されて３次巻線６に出力電圧Ｖ₄が誘導さ
れると、フォトＭＯＳリレー７０がオフし、ドロッパ回
路８の出力が遮断され、３次巻線６の出力電圧Ｖ₄によ
りダイオードＤ２を通して、電源供給される。

【０１３４】以上説明した第７実施形態によれば、第１
実施形態と同様の効果がある。尚、第１〜第６実施形態
では、ＤＣ／ＤＣコンバータが起動してからは、トラジ
スタＱ１をオフさせる構成としたが、ダイオードＤ３と
ドロッパ回路８の主力端子との間にＦＥＴなどのスイッ
チ回路を設け、第１〜第６実施形態の立上検出信号（図
２，図５中のＡＮＤゲート４５の出力信号、図７中の比
較器４２の出力信号、図９中のコンデンサＣ３の電圧）
もしくは誘導電圧検出信号（図１１中の比較器５２の出
力信号、図１３中のフォトＭＯＳリレー６０の発光ダイ
オードの発光信号又はコンデンサＣ３の充電電圧）をＦ
ＥＴや光スイッチなどに印加し、ＤＣ／ＤＣコンバータ
が起動してからは、スイッチをオフする構成としてもよ
い。

【０１３５】例えば、第１実施形態では、抵抗Ｒ１４，
ダイオードＤ３を無くして、ＡＮＤゲート４５の出力を
そのスイッチ回路のゲートに入力すれば良い。逆に、第
７実施形態の誘導電圧検出信号（図１５中のフォトＭＯ
Ｓリレー７０の発光ダイオードの発光信号又はコンデン
サＣ３の充電電圧）から、ツェナーダイオードＺＤ１を
短絡して、トランジスタＱ１をオフさせる構成としても
よい。

【０１３６】

【発明の効果】以上説明したように、本発明によれば、
ＤＣ／ＤＣコンバータが起動されるまでは、起動回路の
出力電圧に基づいて、パルス幅制御回路に電源供給し、
ＤＣ／ＤＣコンバータが起動されると、起動回路の出力
を停止又は起動回路の出力のパルス幅制御回路への電源
供給を遮断して補助巻線から電源を供給するので、変換
効率を向上させることができる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施形態によるＤＣ／ＤＣコンバ
ータの構成図である。

【図３】図２中の安定化電源回路の構成図である。

【図４】図２のタイムチャートである。

【図５】本発明の第２実施形態によるＤＣ／ＤＣコンバ
ータの構成図である。

【図６】図５のタイムチャートである。

【図７】本発明の第３実施形態によるＤＣ／ＤＣコンバ
ータの構成図である。

【図８】図７のタイムチャートである。

【図９】本発明の第４実施形態によるＤＣ／ＤＣコンバ
ータの構成図である。

【図１０】図９のタイムチャートである。

【図１１】本発明の第５実施形態によるＤＣ／ＤＣコン
バータの構成図である。

【図１２】図１１のタイムチャートである。

【図１３】本発明の第６実施形態によるＤＣ／ＤＣコン
バータの構成図である。

【図１４】図１３のタイムチャートである。

【図１５】本発明の第７実施形態によるＤＣ／ＤＣコン
バータの構成図である。

【図１６】従来のＤＣ／ＤＣコンバータの構成図であ
る。

【符号の説明】

２０１次巻線２４スイッチ回路２６補助巻線２８パルス幅制御回路３０起動回路３２立上検出回路３４比較回路

Claims

【特許請求の範囲】

【請求項１】直流入力電圧を入力する１次巻線と、前記１次巻線に接続されたスイッチ回路と、前記スイッチ回路をオン／オフさせるパルスを発生する
パルス幅制御回路と、前記直流入力電圧を入力して、第１電源電圧を出力する
起動回路と、前記１次巻線とトランスを構成し、第２電源電圧を出力
する補助巻線と、前記第１電源電圧と前記第２電源電圧とを比較して、い
ずれか一方の電源電圧を前記パルス幅制御回路に出力す
る比較回路と、前記直流入力電圧の立ち上がりを検出して、該直流入力
電圧の立ち上がりから一定の時間だけアクティブにし、
それ以降はインアクティブにする立上検出信号を出力す
る立上検出回路とを具備し、前記立上検出信号がアクティブを示している時、前記起
動回路を動作させ、前記立上検出信号がインアクティブ
を示している時、前記起動回路の動作を停止させること
を特徴とするＤＣ／ＤＣコンバータ。
【請求項２】直流入力電圧を入力する１次巻線と、前記１次巻線に接続されたスイッチ回路と、前記スイッチ回路をオン／オフさせるパルスを発生する
パルス幅制御回路と、前記直流入力電圧を入力して、第１電源電圧を出力する
起動回路と、前記１次巻線とトランスを構成し、第２電源電圧を出力
する補助巻線と、前記第１電源電圧と前記第２電源電圧とを比較して、い
ずれか一方の電源電圧を前記パルス幅制御回路に出力す
る比較回路と、前記１次巻線により誘導される誘導電圧をチェックし
て、該電圧が誘導されていれば、アクティブにし、該電
圧が誘導されていなければ、インアクティブにする誘導
電圧検出信号を出力する誘導電圧検出回路とを具備し、前記誘導電圧検出信号がインアクティブを示している
時、前記起動回路を動作させ、前記補助電源検出信号が
アクティブを示している時、前記起動回路の動作を停止
させることを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】直流入力電圧を入力する１次巻線と、前記１次巻線に接続された第１スイッチ回路と、前記第１スイッチ回路をオン／オフさせるパルスを発生
するパルス幅制御回路と、前記直流入力電圧を入力して、第１電源電圧を出力する
起動回路と、前記１次巻線とトランスを構成し、第２電源電圧を出力
する補助巻線と、オン／オフし、前記第１電源電圧の通過／遮断をする第
２スイッチ回路と、前記第２スイッチ回路の出力電圧と前記第２電源電圧と
を比較して、いずれか一方の電圧を前記パルス幅制御回
路に出力する比較回路と、前記直流入力電圧の立ち上がりを検出して、該直流入力
電圧の立ち上がりから一定の時間だけアクティブにし、
それ以降はインアクティブにする立上検出信号を出力す
る立上検出回路とを具備し、前記立上検出信号がアクティブを示している時、前記第
２スイッチ回路をオンせさて、前記第１電源電圧を前記
比較回路に出力し、前記立上検出信号がインアクティブ
を示している時、前記第２スイッチ回路をオフさせて、
前記第１電源電圧の前記比較回路への出力を遮断するこ
とを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】直流入力電圧を入力する１次巻線と、前記１次巻線に接続された第１スイッチ回路と、前記スイッチ回路をオン／オフさせるパルスを発生する
パルス幅制御回路と、前記直流入力電圧を入力して、第１電源電圧を出力する
起動回路と、前記１次巻線とトランスを構成し、第２電源電圧を出力
する補助巻線と、オン／オフし、前記第１電源電圧の出力の通過／遮断を
する第２スイッチ回路と、前記第２スイッチ回路の出力電圧と前記第２電源電圧と
を比較して、いずれか一方の電圧を前記パルス幅制御回
路に出力する比較回路と、前記１次巻線により誘導される誘導電圧をチェックし
て、該電圧が誘導されていれば、アクティブにし、該電
圧が誘導されていなければ、インアクティブにする誘導
電圧検出信号を出力する誘導電圧検出回路とを具備し、前記誘導電圧検出信号がインアクティブを示している
時、前記第２スイッチ回路をオンさせて、前記第１電源
電圧を前記比較回路に出力し、前記誘導電圧検出信号が
アクティブを示している時、前記第２スイッチ回路をオ
フさせて、前記第１電源電圧の前記比較回路への出力を
遮断することを特徴とするＤＣ／ＤＣコンバータ。
【請求項５】前記立上検出回路は、前記直流入力電圧を分圧して、第１分圧電圧を出力する
第１分圧器と、前記直流入力電圧を分圧して、前記第１分圧電圧よりも
大きな第２分圧電圧を出力する第２分圧器と、前記直流入力電圧を入力し、前記直流入力電圧が安定電
圧になるまでの第１及び第２時点において、前記第１分
圧電圧及び前記第２分圧電圧にそれぞれ等しくなるよう
に設定した基準電圧を発生する基準電圧発生回路と、前記第１分圧電圧と前記基準電圧とを比較して、その大
小を示す第１比較信号を出力する第２比較回路と、前記第２分圧電圧と前記基準電圧とを比較して、その大
小を示す第２比較信号を出力する第３比較回路と、前記第１及び第２比較信号を入力して、前記第１と第２
時点間を示す前記立上検出信号を出力する検出信号出力
回路と、を具備したことを特徴とする請求項１又は３記載のＤＣ
／ＤＣコンバータ。
【請求項６】前記第１又は第２分圧器は、前記第１又は第２分圧電圧の立上がりを遅延させる遅延
回路を更に具備したことを特徴とする請求項５記載のＤ
Ｃ／ＤＣコンバータ。
【請求項７】前記立上検出回路は、前記直流入力電圧を分圧して、分圧電圧を出力する分圧
器と、前記直流電圧を入力して、前記直流入力電圧が安定電圧
になるまでのある時点において、前記分圧電圧に等しく
なるように設定した基準電圧を発生する基準電圧発生回
路と、前記分圧電圧と前記基準電圧とを比較して、前記立上検
出信号を出力する第２比較回路と、を具備したことを特徴とする請求項１又は３記載のＤＣ
／ＤＣコンバータ。
【請求項８】前記分圧器は、前記分圧電圧の立上がりを遅延させる遅延回路を更に具
備したことを特徴とする請求項７記載のＤＣ／ＤＣコン
バータ。
【請求項９】前記起動回路は、前記直流入力電圧と第３電源電圧との間に直列に接続さ
れた抵抗及びツェナーダイオードと、前記抵抗と前記ツ
ェナーダイオードとの接続ノードから制御信号を制御電
極に入力して、前記直流入力電圧に基づく電圧を入力す
る第１電極と前記第１電源電圧を出力する第２電極との
間をオン／オフする第３スイッチ回路とを具備し、前記第３電源電圧と前記接続ノードとの間に設けられ、
前記立上検出信号がアクティブの時、オフし、前記立上
検出信号がインアクティブの時、オンする第４スイッチ
回路を更に具備したことを特徴とする請求項１記載のＤ
Ｃ／ＤＣコンバータ。
【請求項１０】前記起動回路は、前記直流入力電圧と第３電源電圧との間に直列に接続さ
れた抵抗及びツェナーダイオードと、前記抵抗と前記ツ
ェナーダイオードとの接続ノードから制御信号を制御電
極に入力して、前記直流入力電圧に基づく電圧を入力す
る第１電極と前記第１電源電圧を出力する第２電極との
間をオン／オフする第３スイッチ回路とを具備し、前記第３電源電圧と前記接続ノードとの間に設けられ、
前記誘導電圧検出信号がインアクティブの時、オフし、
前記誘導電圧検出信号がアクティブの時、オンする第４
スイッチ回路を更に具備したことを特徴とする請求項２
記載のＤＣ／ＤＣコンバータ。
【請求項１１】前記誘導電圧検出回路は、前記直流入力電圧を入力して、基準電圧を発生する基準
電圧発生回路と、前記誘導電圧と前記基準電圧とを比較して、前記誘導電
圧検出信号を出力する第４比較回路と、を具備したことを特徴とする請求項２又は４記載のＤＣ
／ＤＣコンバータ。
【請求項１２】前記誘導電圧検出回路は、前記１次巻線により誘導される電圧を入力して、該電圧
が誘導されると発光し、前記電圧が誘導されない時は発
光しない発光信号を前記誘導電圧検出信号として出力す
る発光素子を具備し、前記第４スイッチ回路は、前記発光信号に従って、オン／オフすることを特徴とす
る請求項１０記載のＤＣ／ＤＣコンバータ。
【請求項１３】前記誘導電圧検出回路は、前記１次巻線により誘導される電圧を入力して、該電圧
が誘導されると発光し、前記電圧が誘導されない時は発
光しない発光信号を前記誘導電圧検出信号として出力す
る発光素子を具備し、前記第２スイッチ回路は、前記発光信号に従ってオン／オフすることを特徴とする
請求項４記載のＤＣ／ＤＣコンバータ。