JPH1116910A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1116910A
JPH1116910A JP16764597A JP16764597A JPH1116910A JP H1116910 A JPH1116910 A JP H1116910A JP 16764597 A JP16764597 A JP 16764597A JP 16764597 A JP16764597 A JP 16764597A JP H1116910 A JPH1116910 A JP H1116910A
Authority
JP
Japan
Prior art keywords
film
tin
semiconductor device
titanium nitride
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16764597A
Other languages
English (en)
Other versions
JP3671607B2 (ja
Inventor
Yoshitsugu Nakamuta
嘉嗣 中牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16764597A priority Critical patent/JP3671607B2/ja
Publication of JPH1116910A publication Critical patent/JPH1116910A/ja
Application granted granted Critical
Publication of JP3671607B2 publication Critical patent/JP3671607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】スルーホールの開口時にTiN膜を除去せずに
確実に残すことができ、接続孔の信頼性が高い反射防止
膜を有する半導体装置を提供する。 【解決手段】メタル配線膜上に、TiNからTiN
x (xは0<x<1の数を表す。)を経てTiへと連続
的に変化するように組成の異なる複数種の膜からなるチ
タニウムナイトライド(TiN)系反射防止膜、及び層
間絶縁膜を有する半導体製造装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、特にアルミニウム系配線膜上にチタニウ
ムナイトライド系反射防止膜を設けた半導体装置、およ
びその製造方法に関する。
【0002】
【従来の技術】従来から、図5に示すようなアルミニウ
ム(Al)系配線膜のようなメタル配線膜を有する多層
配線の半導体装置が知られている。図5において、1は
半導体基板、2はフィールド絶縁膜、3はゲート絶縁
膜、4はゲート電極、5は層間絶縁膜、6はコンタクト
ホール、7はコンタクトホール6を埋めるタングステン
やアルミ等の金属、8は第1層目のAl系配線膜、9は
第2層目の層間絶縁膜、10はスルーホール、11は該
スルーホール10を埋めるタングステンやAl等の金
属、12は第2層目のAl系配線膜、13は第3層目の
層間絶縁膜、14はスルーホール、15は該スルーホー
ル14を埋めるタングステンやアルミ等の金属、16は
第3層目のAl系配線膜、17はパッシベーション膜を
それぞれ表す。
【0003】また、図6は、上記Al配線膜の具体的な
断面構造の一例である。同図において、18はTi膜、
19はバリアメタルであるTiN膜、8はAl系配線
膜、20はTi膜、21は反射防止膜である。この反射
防止膜は、Al系膜の加工のための露光の際における露
光光源の反射防止のために形成するものである。
【0004】従来、反射防止膜21は、Al系配線膜上
に、Tiをターゲットとするスパッタリング法により、
例えば図7に示すようなシーケンスに従い、アルゴンガ
スと窒素ガスの混合ガス雰囲気の下で成膜していた。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
如く従来の半導体装置においては、図5および図6に示
すスルーホール10(または14)をドライエッチング
にて開口する際に、層間絶縁膜9(または13)と反射
防止膜であるTiNとの選択比が約10程度しかないた
めに、図8に示すように、スルーホール開口時にドライ
エッチングを行うと、ホールが層間絶縁膜のみならずT
iN膜やメタル配線膜にまで生じてしまうオーバーエッ
チングや、積層構造とした場合のストレスマイグレーシ
ョン等による信頼性の低下が問題となっていた。
【0006】また、反射防止膜であるTiN膜21をス
ルーホール10(または14)の開口の際に確実に残す
為には、TiN膜21の膜厚のばらつきはもとより、層
間絶縁膜9(または13)の膜厚のばらつき、ドライエ
ッチングの加工のばらつき等を全て考慮しなければなら
ない。従って、反射防止膜であるTiN膜は少なくとも
50nm(望ましくは100nm)程度の膜厚が必要と
され、メタル配線の加工の負荷が増大し、メタル配線の
主材料であるAlの膜厚を必要以上に薄くする必要があ
った。
【0007】本発明は、かかる問題点を解決して、反射
防止膜であるTiN膜が薄い場合においても、スルーホ
ールの開口時にTiN膜を除去せずに確実に残すことが
でき、接続孔の信頼性が高い半導体装置を提供すること
を目的とする。
【0008】
【課題を解決するための手段】本発明者らは、Tiをタ
ーゲットとするスパッタリング法によりチタニウムナイ
トライド系反射防止膜を成膜する際において、先ず、ア
ルゴンと窒素の混合ガスにより所望の膜厚でTiN膜を
成膜した後、次いで、スパッタリング装置を駆動したま
まの状態で、窒素ガスを遮断してアルゴンガスのみを流
し続けることにより、該TiN膜の表層に、膜組成がT
iNからTiNx (xは0<x<1の数を表す。)を経
てTiへと連続的に変化した推移膜を成膜することがで
きること、および、該推移膜の膜厚がTi膜厚に換算し
て10nm以下の極めて薄く、かつ、スルーホール開口
時のドライエッチングに対する層間絶縁膜と反射防止膜
との選択比が30〜40のチタニウムナイトライド(T
iN)系反射防止膜が得られることを見い出し、本発明
を完成した。
【0009】すなわち、本発明は、メタル配線膜上に、
TiNからTiNx (xは0<x<1の数を表す。)を
経てTiへと連続的に変化するように組成が異なる複数
種の膜からなるチタニウムナイトライド(TiN)系反
射防止膜を有することを特徴とする半導体装置である。
【0010】また、本発明は、アルゴンと窒素の混合ガ
スを導入し、スパッタリング装置のパワーを印加するこ
とによりTiN膜が形成され、該装置を駆動させたまま
で窒素ガスの供給のみを遮断することにより、TiN膜
の表層に、TiN−TiNx−Ti(xは0〜1の数を
表す。)という組成が連続的に変化する多層膜を形成す
ることを特徴とする半導体装置の製造方法である。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て具体的に説明する。
【0012】本発明の半導体装置は、メタル配線膜上
に、TiNからTiNx (xは0<x<1の数を表
す。)を経てTiへと連続的に変化するように組成の異
なる複数種の膜からなるチタニウムナイトライド(Ti
N)系反射防止膜を有することを特徴とする。
【0013】(1)本発明の半導体装置 本発明の半導体装置を図1に示す例により説明する。
【0014】図1は、8、12および16にメタル配線
膜を有する積層構造の半導体装置の例である。図1中、
1は半導体基板、2はフィールド絶縁膜、3はゲート絶
縁膜、4はゲート電極、5は層間絶縁膜、6はコンタク
トホール、7はコンタクトホール6を埋めるタングステ
ンやアルミ等の金属、8は第1層目のメタル配線膜、9
は第2層目の層間絶縁膜、10はスルーホール、11は
該スルーホール10を埋めるタングステンやアルミ等の
金属、12は第2層目のメタル配線膜、13は第3層目
の層間絶縁膜、14はスルーホール、15は該スルーホ
ール14を埋めるタングステンやアルミ等の金属、16
は第3層目のメタル配線膜、17はパッシベーション膜
をそれぞれ表す。
【0015】先ず、本発明の半導体装置の具体的構造、
及びその一般的な製造方法を図1に従って説明する。
【0016】シリコン等の半導体基板1の表面に素子を
電気的に分離するためのフィールド絶縁膜(酸化膜)2
を形成し、このフィールド絶縁膜2で区画された領域に
ゲート絶縁膜3を介してゲート電極4を形成する。絶縁
膜としては、酸化シリコン(SiO2 )、PSG、プラ
ズマCVDによるSi3 4 膜等がある。またゲート電
極4は、ポリシリコン、モリブデン、タングステン、タ
ンタル、チタン等の高融点金属シリサイド、およびポリ
シリコンと金属シリサイドの2層構造物等を用いること
ができる。
【0017】次いで、全体をSiO2 等の層間絶縁膜5
で被覆した後、第1層目のAl系配線膜8を形成したの
ち、タングステンやアルミニウム等の導電性金属7が詰
められたコンタクトホール6を設けて、一部のAl系配
線膜8とゲート電極4とを接続する。
【0018】さらに、全体をSiO2 等からなる第2層
目の層間絶縁膜9で被覆したのち、第2層目のAl系配
線膜12を成膜する。次いで、タングステンやアルミニ
ウム等の導電性金属7が詰められたスルーホール10を
設けて、第1層目のAl系配線膜8と第2層目のAl系
配線膜12とを接続する。
【0019】同様にして第3層目の層間絶縁膜13、A
l系配線膜16、スルーホール14を形成する。
【0020】各層の膜厚は1μm前後であるが、一般的
に、上方にいくほど膜厚は厚く設定される。上方にいく
ほど表面の凹凸や段差が著しくなるため、それによる断
線等の発生防止のためである。
【0021】さらに、最上層(図1の例では第3層の
上)には、メタル配線膜の表面保護のためパッシベーシ
ョン膜17を設ける。パッシベーション膜として、例え
ば、窒化シリコン膜、SiO2 膜、PSG(Phosp
ho−Silicate Glass)膜、BSG(B
oro−Silicate Glass)膜等を例示す
ることができる。
【0022】図2に本発明の多層配線の詳細な成膜図の
一例を示す。メタル配線膜8(この場合第1層目)は、
コンタクトホール7の上に、Ti膜18及びバリアメタ
ルであるTiN膜19を介して配線される。また、20
はTi膜である。バリアメタル19は合金化防止の為、
Ti膜は密着性向上の為に設けられる。
【0023】(2)メタル配線膜 メタル配線膜は、アルミニウムや銅等の導電性金属主体
とする配線材料からなる。配線用金属材料としては、例
えば、アルミニウム、アルミニウム−シリコンの合金、
アルミニウム−シリコン−銅の合金、アルミニウム−銅
の合金、アルミニウム−銅−チタニウム等の合金を挙げ
ることができ、特に取り扱いの容易さからアルミニウム
が最も一般的に用いられる。また、多層配線の場合、各
層のメタル配線膜に用いられる配線材料は、同一でも相
異なっていてもよい。
【0024】(3)反射防止膜 Al系配線膜等のメタル配線膜の形成後には反射防止膜
を成すチタニウムナイトライド系反射防止膜が形成され
る。この反射防止膜は、メタル配線膜の加工のための露
光の際における露光光源の反射防止のために用いられ、
メタル配線膜の上に設けられる。本発明の反射防止膜
は、チタニウムをターゲットとするスパッタリング法に
より形成することができ、メタル配線膜側から順に、T
iNからTiNx (xは0<x<1の数を表す。)を経
てTiへと連続的に変化するように、組成が異なる複数
種の膜からなる。
【0025】この推移膜は、具体的には次のようにして
形成する。
【0026】先ず、アルゴンと窒素の混合ガスにより所
望の膜厚でTiN膜を成膜する。当初のアルゴンと窒素
の混合割合は任意である。成膜当初、窒素ガスは必須で
あり、窒素100%であってもよいが、その量はスパッ
タリングに使用するTiの量と成膜面積により自由に定
めることができる。TiN膜の膜厚は、通常、50nm
〜200nmである。
【0027】次いで、スパッタリング装置を駆動したま
まの状態で、窒素ガスの供給を遮断してアルゴンガスの
みを流し続ける。スパッタリングは、TiN膜上に、T
iNx −Ti(xは0<x<1の数を表す。)という組
成が連続的に変化する推移膜が、Tiに換算して1nm
〜10nmの膜厚を形成するだけの時間行われる。
【0028】このようにすることにより、TiN膜の上
には、TiN−TiNx −Ti(xは0<x<1の数を
表す。)という組成が連続的に変化する推移膜が形成さ
れた反射防止膜を得ることができる。なお、TiNx
表されるチタニウム化合物としては、例えば、Ti3
4 ,Ti2 N等が考えられるが、詳細は明らかではな
い。
【0029】従来は、図7に示したように、アルゴン、
窒素混合ガスの雰囲気でスパッタリング法による成膜を
行っていた。従来法によれば、TiNのみからなる反射
防止膜が成膜されることになる。一方、本発明は、先
ず、アルゴン、窒素混合ガスの雰囲気でスパッタリング
を行い、成膜途中でスパッタリング装置を駆動させた状
態で窒素ガスの供給をやめ、アルゴンガスのみの雰囲気
でそのまま成膜を続けるものである。装置内に窒素ガス
が残留する間は、窒素はチタニウムと反応してチタニウ
ムの窒化物を与えるが、残存する窒素ガスの量に対応し
て、TiNから、TiNX (xは0<x<1の数を表
す。)を経て、最後に装置内がアルゴンガスのみになっ
た場合にはTiが成膜される。この場合、チタニウムナ
イトライド系反射防止膜中の窒素含有量は、装置内の窒
素ガスの残留量に比例して減少する。この推移膜の成膜
速度はTi膜の成膜速度よりも遅いため、推移膜の膜厚
はTi膜に換算してTi膜の膜厚より通常薄くなる。T
iN膜の膜厚は、通常、20nm〜200nmが好まし
い。TiN膜の膜厚が20nmよりも薄い場合には、十
分な反射防止効果が得られず、200nmよりも厚くす
る場合には効果の向上は期待できず、加工が困難とな
る。
【0030】推移膜の膜厚は、Tiに換算して1nm〜
10nmが好ましい。推移膜の膜厚が1nmより薄い場
合には、エッチングにおける十分な選択比が得られず、
10nmよりも厚い場合には、十分な反射防止効果が得
られない。
【0031】推移膜の膜厚がこのように薄い場合であっ
ても、上層のスルーホールの開口時に層間絶縁膜と反射
防止膜であるTiNとの選択比は30〜40と大きな値
であり、該推移膜は、上層のスルーホール形成の際に
は、TiN膜のエッチングのストッパーとして機能する
ことができる。
【0032】さらに、該推移膜は、TiN膜の成膜後に
連続して数秒で形成可能なため、スループットが低下す
ることも無く、また、極めて薄い膜の形成を行うため、
スパッタリングのパワーは必ずしもTiN膜形成時と同
じにする必要はなく、低ければ低いほど正確に均一な膜
を得ることができる。
【0033】本発明の反射防止膜は、そのメタル配線の
反射率は、鏡を100%とした場合に30%以下になる
ため、配線の加工時においても十分な反射防止効果を有
する。
【0034】
【実施例】以下、具体的に本発明の実施例について説明
する。
【0035】本発明の半導体装置の反射防止膜成膜の実
際のシーケンスを図3に示す。
【0036】この例は、アルミニウム配線膜上に、チタ
ニウムをターゲットとしてチタニウムナイトライド系反
射膜を、DCマグネトロンスパッタ法により成膜する場
合である。先ず、アルゴンガスおよび窒素ガスをそれぞ
れ毎分25sccmの割合で流しながらTiN膜を成膜
した。次いで、このスパッタリング装置を駆動させたま
まで、窒素ガスの供給をストップして、アルゴンガスの
みを毎分50sccmの割合で流しながら成膜を行っ
た。
【0037】図2は、以上のようにして得られたAl系
配線膜の具体的な断面構造を示す図である。同図におい
て、18はTi膜、19はバリアメタルであるTiN
膜、8はAl系配線膜、20はTi膜、21は反射防止
膜であるTiN膜、22は組成比が連続的に変化する推
移膜をそれぞれ示す。
【0038】図4は、本発明の半導体装置を使用して、
フォトレジスト23を成膜後、ドライエッチングにてス
ルーホールを開口した例である。TiN膜21上に推移
膜22を設けたことにより、TiN膜は、オーバーエッ
チングされることなく確実に残っていることがわかる。
【0039】
【発明の効果】以上説明したように、本発明によれば、
TiN膜上に、Ti膜厚に換算して10nm以下の極め
て薄い推移膜を有するチタニウムナイトライド(Ti
N)系反射防止膜を成膜することができる。
【0040】本発明の反射防止膜は、ドライエッチング
にてスルーホールを開口時の層間絶縁膜との選択比は3
0〜40と大きく、上層のスルーホール形成の際には、
TiN膜のエッチングのストッパーとして機能する。こ
のため反射防止膜が薄い場合でも、ドライエッチングの
際に、反射防止膜を安定して残すことが可能になる。ま
た、TiNからTiNx (xは0<x<1の数を表
す。)を経てTiへと連続的に変化するように組成の異
なる複数種の膜からなる推移膜は、TiN膜の成膜後に
連続して数秒で形成可能なため、スループットが低下す
ることも無い。
【0041】さらに、極めて薄い膜の形成を行うため、
スパッタリングのパワーは必ずしもTiN形成時と同じ
にする必要はなく、低ければ低いほど正確に均一な膜を
得ることができるので、極めて効率的に成膜することが
できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一態様を示す図である。
【図2】本発明の半導体装置のアルミニウム系配線膜及
びチタニウムナイトライド系反射防止膜の断面構造を示
す図である。
【図3】本発明のチタニウムナイトライド系反射防止膜
の成膜シーケンスの一態様を示す図である。
【図4】本発明の半導体装置にスルーホールを開口した
時の断面図を示す図である。
【図5】従来の半導体装置の一態様を示す図である。
【図6】従来の半導体装置のアルミニウム系配線膜およ
びチタニウムナイトライド系反射防止膜の断面構造を示
す図である。
【図7】従来のチタニウムナイトライド系反射防止膜の
成膜シーケンスの一態様を示す図である。
【図8】従来の半導体装置にスルーホールを開口した時
の断面図を示す図である。
【符号の説明】
1…半導体基板、2…フィールド絶縁膜、3…ゲート絶
縁膜、4…ゲート電極、5…層間絶縁膜、6…コンタク
トホール、7…コンタクトホール6を埋めるタングステ
ンやアルミニウム等の金属、8…第1層目のAl系配線
膜、9…第2層目の層間絶縁膜、10…スルーホール、
11…該スルーホールを埋めるタングステンやアルミニ
ウム等の金属、12…第2層目のAl系配線膜、13…
第3層目の層間絶縁膜、14…スルーホール、15…該
スルーホールを埋めるタングステンやアルミニウム等の
金属、16…第3層目のAl系配線膜、17…パッシベ
ーション膜、18…Ti膜、19…バリアメタルである
TiN膜、20…Ti膜、21…反射防止膜であるTi
膜、22…TiNから連続的にTiNx を経てTiに推
移する推移膜、23…フォトレジスト、24…スルーホ
ール、25…反射防止膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】多層配線を有する半導体装置であって、 メタル配線膜上に、TiNからTiNx (xは0<x<
    1の数を表す。)を経てTiへと連続的に変化するよう
    に組成の異なる複数種の膜からなるチタニウムナイトラ
    イド系反射防止膜、及び、該反射防止膜上に層間絶縁膜
    を有することを特徴とする半導体装置。
  2. 【請求項2】メタル配線膜がアルミニウム系配線膜であ
    る請求項1記載の半導体装置。
  3. 【請求項3】層間絶縁膜が酸化シリコンである請求項1
    記載の半導体装置。
  4. 【請求項4】層間絶縁膜とチタニウムナイトライド系反
    射防止膜とのドライエッチングに対する選択比が30以
    上である請求項2記載の半導体装置。
  5. 【請求項5】一つのチャンバー内にて、金属配線膜上に
    組成比の異なる複数種の膜からなるチタニウムナイトラ
    イド(TiN)系反射防止膜を、チタン(Ti)をター
    ゲットとするスパッタリング法により形成する半導体装
    置の製造方法において、スパッタリング装置を駆動した
    ままの状態で供給ガスを成膜途中でアルゴンと窒素の混
    合ガスからアルゴンガスのみへ切り換えることにより、
    チタニウムナイトライド系反射防止膜の組成が、TiN
    からTiNx (xは0から1の数を表す。)を経てTi
    へと連続的に変化するように為すことを特徴とする半導
    体装置の製造方法。
  6. 【請求項6】一つのチャンバー内にて、金属配線膜上に
    組成比の異なる複数種の膜からなるチタニウムナイトラ
    イド系反射防止膜を、チタン(Ti)をターゲットとす
    るスパッタリング法により形成する半導体装置の製造方
    法において、 スパッタリング装置を駆動したままの状態で、供給ガス
    を成膜途中でアルゴンと窒素の混合ガスからアルゴンガ
    スのみへ切り換えて、TiN膜上にさらにTiNx (x
    は0から1の数を表す。)を経てTiへと連続的に変化
    する推移膜を形成することを特徴とする、半導体装置の
    製造方法。
  7. 【請求項7】該推移膜の膜厚が、1nm〜10nmであ
    る、請求項4記載の半導体装置の製造方法。
JP16764597A 1997-06-24 1997-06-24 半導体装置およびその製造方法 Expired - Fee Related JP3671607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16764597A JP3671607B2 (ja) 1997-06-24 1997-06-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16764597A JP3671607B2 (ja) 1997-06-24 1997-06-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1116910A true JPH1116910A (ja) 1999-01-22
JP3671607B2 JP3671607B2 (ja) 2005-07-13

Family

ID=15853615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16764597A Expired - Fee Related JP3671607B2 (ja) 1997-06-24 1997-06-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3671607B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419785B1 (ko) * 2001-05-08 2004-02-21 아남반도체 주식회사 반도체 소자의 배선 형성 방법
JP2007515775A (ja) * 2003-09-23 2007-06-14 フリースケール セミコンダクター インコーポレイテッド 半導体装置及びその製造方法
JP2009237270A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp パターン形成方法、及び配線構造、並びに電子機器
JP2016219491A (ja) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 Ti/TiN積層膜の形成方法および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419785B1 (ko) * 2001-05-08 2004-02-21 아남반도체 주식회사 반도체 소자의 배선 형성 방법
JP2007515775A (ja) * 2003-09-23 2007-06-14 フリースケール セミコンダクター インコーポレイテッド 半導体装置及びその製造方法
JP2009237270A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp パターン形成方法、及び配線構造、並びに電子機器
JP2016219491A (ja) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 Ti/TiN積層膜の形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3671607B2 (ja) 2005-07-13

Similar Documents

Publication Publication Date Title
JP2660359B2 (ja) 半導体装置
US5920794A (en) Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold
US5675186A (en) Construction that prevents the undercut of interconnect lines in plasma metal etch systems
US6001727A (en) Method of making a semiconductor device
JP3671607B2 (ja) 半導体装置およびその製造方法
US5985754A (en) Method of forming a void-free contact plug
EP0307272A2 (en) Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer
JPS63133648A (ja) タングステン被覆法
JPH05206301A (ja) 金属の埋め込み構造およびその製造方法
JPH09199593A (ja) 半導体装置およびその製造方法
JPH0594990A (ja) 多層配線の製造方法
JPH11186190A (ja) 半導体装置の製造方法
US7498257B2 (en) Methods for metal ARC layer formation
JP3460417B2 (ja) 半導体装置の製造方法
JP2000164705A (ja) 配線形成方法及び半導体集積回路装置
JP2819640B2 (ja) 半導体装置
JPH05343401A (ja) 半導体装置
JPH05136138A (ja) 配線の形成方法
JP3096551B2 (ja) 半導体装置の製造方法
JPH07335690A (ja) 半導体装置
JPH04324635A (ja) 半導体装置の製造方法
JP2000208553A (ja) 半導体装置及びその製造方法
JPH09139424A (ja) 半導体装置およびその製造方法
JPS62190850A (ja) 半導体装置
JP2000323478A (ja) 半導体装置の配線構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040922

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050329

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20050411

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20080428

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090428

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090428

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110428

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120428

LAPS Cancellation because of no payment of annual fees