JPH11177440A

JPH11177440A - 誤訂正検証方法および装置、エラー訂正装置、再生装置、記録再生装置、通信装置

Info

Publication number: JPH11177440A
Application number: JP33720997A
Authority: JP
Inventors: Kosuke Nakai; 康介中井; Takuji Nishitani; 卓史西谷; Hitoshi Ogawa; 仁小川; Katsumi Yamamoto; 克己山本; Masatoshi Nishina; 昌俊仁科
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-12-08
Filing date: 1997-12-08
Publication date: 1999-07-02

Abstract

(57)【要約】【課題】ＥＣＣによるエラー訂正に際し誤訂正が発生
したか否かを高速に評価する。【解決手段】エラー訂正される前の符号語に対するＣ
ＲＣ剰余を、ＣＲＣ剰余ラッチ330によりラッチし、Ｅ
ＣＣによるエラー訂正演算において算出されてくるエラ
ー位置およびエラー値を随時使用して、各エラー位置お
よびエラー値に対する剰余との排他的論理和でＣＲＣワ
ーキングレジスタ342の値を更新して、評価演算をエラ
ー訂正と並行にかつ高速に進め、全てのエラー位置およ
びエラー値が特定されたときのＣＲＣワーキングレジス
タ342の値と、ＣＲＣ剰余ラッチ330にラッチされている
値とを比較して、これらが相等しいならばエラー訂正が
正常に訂正が行われたと評価する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誤訂正検証方法
および装置、エラー訂正装置、再生装置、記録再生装
置、通信装置に係り、特に、エラー訂正をオンザフライ
に実行することに好適な誤訂正検証方法および装置、エ
ラー訂正装置、再生装置、記録再生装置、通信装置に関
する。

【０００２】

【従来の技術】記憶装置の記録媒体に記録されている
ユーザデータを再生する際、再生されるユーザデータに
様々な要因によりエラーが発生する場合がある。発生し
たエラーを訂正するため、記録媒体に記録するに際し、
ユーザデータにエラー訂正符号（Error Correction cod
es、以下、ＥＣＣと云う）を付加して記録する手法が採
られている。また、この手法は、データ転送における信
頼性を向上するためにも用いられている。

【０００３】ところが、ＥＣＣによって訂正可能なエラ
ーの個数には、ＥＣＣのバイト長に依存する限界があ
り、この限界を越える個数のエラーが発生した場合、あ
る確率で誤訂正を引き起こす。ここで、誤訂正とは、Ｅ
ＣＣの訂正能力を超えたエラーが発生した際、本来、エ
ラー検出にとどまり、訂正不能エラー発生と判定すべき
ところを、正常なデータ（期待値）以外の誤ったデータ
に誤って訂正してしまう現象を云う。

【０００４】このような誤訂正が発生することにより、
ＥＣＣによるエラー検出、訂正だけでは、記憶装置のデ
ータ記録再生に関する信頼性が維持できない場合があ
る。このため、さらに他のエラー検出、エラー訂正のた
めの手法をＥＣＣと併用することが一般的になってきて
いる。例えば、ＥＣＣとしてリードソロモン符号を用
い、さらに、誤訂正を検出するために巡回冗長検査符号
（Cyclic redundancy check codes；ＣＲＣＣ）を用い
る手法が特開平４−２５９９６８号公報に記載されてい
る。ここで、リードソロモン符号とは、非２元のＢＣＨ
(Bose-Chaudhuri-Hocquenghem)符号の一種である。

【０００５】図２を参照して、このエラー訂正が正常に
行なわれたかどうかの検証における演算処理の手順につ
いて説明する。図２において、｛ユーザデータ＋ＣＲＣ
パリティ部＋ＥＣＣパリティ部｝が読み出されてくる
と、ステップ２０１において、演算処理がスタートされ
る。ＥＣＣシンドローム算出のステップ２０２およびＣ
ＲＣ剰余算出のステップ２０４は、互いに並行して処理
することが可能である。このような並列処理は、例え
ば、それぞれの処理を行う独立した回路を設けること、
並列処理プロセッサを用いることなどによって実行する
ことができる。

【０００６】ステップ２０３では、上記ステップ２０２
において算出されたシンドロームが非ゼロか否かを判定
し、シンドロームが全てゼロの場合は、エラーなしとす
る（ステップ２０５）。この場合は、訂正演算しない。
すなわち正常なデータが読み出されたと判定する。

【０００７】一方、ステップ２０３の判定において、少
なくとも１つのシンドロームが非ゼロの場合は、読み出
された｛ユーザデータ＋ＣＲＣパリティ部＋ＥＣＣパリ
ティ部｝のどこかに、１個以上のエラーが発生したと判
定して、以下に手順を説明するエラー訂正演算を開始す
る。

【０００８】エラー訂正演算では、先ず、ステップ２０
２で算出されたシンドロームから、エラー位置多項式お
よびエラー評価多項式を導出する（ステップ２０６）。
そして、導出されたエラー位置多項式を解いてエラー位
置を算出し、算出したエラー位置と、ステップ２０６に
より導出されたエラー評価多項式とによりエラー値を算
出する（ステップ２０７）。但し、図２に示すフローチ
ャートは、エラー訂正演算アルゴリズムの一例について
描かれており、エラー位置多項式およびエラー評価多項
式導出を導出するステップ２０６と、エラー位置および
エラー値を算出するステップ２０７とが１つのステップ
において実行され、エラー評価多項式を陽に求めること
なく、エラー位置およびエラー値が算出されるエラー訂
正演算アルゴリズムを採用してもよい。

【０００９】また、ここでは図示していないが、導出さ
れたエラー位置多項式の次数と、見つけられたエラー位
置の個数とが相等しくない場合は、ＥＣＣによるエラー
訂正が失敗したと判断する。すなわち、訂正不能のエラ
ーが発生したと判断する。

【００１０】算出されたエラー位置が、ユーザデータ部
およびＣＲＣパリティ部のいずれかである場合、エラー
位置およびエラー値とを用いて、バッファに格納されて
いるデータのうちの対応する誤りデータを訂正する（ス
テップ２０８）。これと並行して、算出されたエラー位
置およびエラー値を用いて、ＣＲＣ剰余を再算出する
（ステップ２０９）。このＣＲＣ剰余を再算出する方法
については後述する。

【００１１】ステップ２１０において、ステップ２０９
で再算出されたＣＲＣ剰余と、ステップ２０４で算出さ
れたＣＲＣ剰余結果とを比較する。この比較結果によっ
て、ＥＣＣによる訂正が成功したか否かを判定する（ス
テップ２１１）。すなわち、比較した結果、両者が一致
した場合には訂正が成功したと判定し、一致しなかった
場合、ＥＣＣによる誤訂正が発生したと判定する。

【００１２】また、記憶装置には、上述したデータ転送
の信頼性に加え、近年、記憶データの大容量化、および
記録、再生の高速化が要求されている。記憶データの大
容量化ために、記憶データの高密度化が進められてお
り、この高密度化実現をサポートするものの１つとして
ＥＣＣのエラー訂正機能の高性能化が挙げられる。すな
わち、高密度化により発生率が増大したエラーを高性能
なＥＣＣにより補正しようというものである。但し、エ
ラー訂正機能が高性能化された（訂正可能なエラー個数
が増加された）ＥＣＣを実装した場合、訂正に要する時
間は、一般的に増大する傾向にある。

【００１３】他方、データ記録再生の高速化が進むと、
１セクタあたりの転送時間も相対的に短くなる。このた
め、エラー訂正演算に許容される時間は少なくなる。す
なわち、ＥＣＣによる訂正演算と、訂正結果をエラー検
出手段によって評価するための評価演算とが、エラーが
発生したブロック（セクタ）の次ブロック（セクタ）の
転送が終了するまでに完了され、オンザフライ訂正とし
て実行されることが要求される。さもないと、連続した
ブロックにエラーが発生した場合に、それぞれのブロッ
クに対する上記演算が間に合わず、その結果、データ再
生時の媒体からデータ読み出しのリトライ（すなわち、
回転待ち時間）を引き起こし、データ転送が滞ってしま
い、データ転送にエラー訂正演算によるオーバヘッドを
与えてしまうからである。

【００１４】ＥＣＣによる訂正演算および訂正結果に対
する評価演算を高速化し、オンザフライ訂正を実現する
ためには、これら２つの演算を並行して行い、演算時間
を見かけ上短くすることが考えられる。

【００１５】ところで、ＥＣＣによる訂正の訂正結果に
対する評価演算、例えば、ＣＲＣＣを用いてエラー検出
を行う演算を実行するためには、少なくともＥＣＣによ
るエラー訂正で算出されたエラー位置およびエラー値
と、符号語｛訂正前の受信データ＋ＣＲＣＣパリティ
部｝から演算されたＣＲＣ剰余結果とが必要とされる。
すなわち、エラー位置およびエラー値からＣＲＣ剰余を
再算出するためには、この演算過程に必要であるエラー
位置およびエラー値が確定している必要がある。従っ
て、エラー位置およびエラー値の算出演算とＣＲＣ剰余
の再算出とを並行して行うためには、これらの演算で、
エラー位置およびエラー値の確定順序の整合がとれてい
なければならない。

【００１６】しかし、エラー位置およびエラー値を算出
するためのアルゴリズムとしてよく用いられているチェ
ンサーチアルゴリズムでは、一般的には、読み出された
符号語｛ユーザデータ＋ＣＲＣＣパリティ部＋ＥＣＣパ
リティ部｝の末尾の方から順に、エラー位置およびエラ
ー値が確定する。

【００１７】一方、一般的なＣＲＣ剰余の再算出では、
符号語の先頭から順に（すなわち昇順に）演算してい
き、演算される位置がエラー位置でない場合は‘０’
を、その位置がエラー位置であれば、そのエラー位置に
対応するエラー値を使用してＣＲＣ演算する必要があ
る。

【００１８】従って、チェンサーチによるエラー位置お
よびエラー値の算出が全て確定してからでないとＣＲＣ
再算出を開始できない。よって、チェンサーチによる演
算とＣＲＣ再算出とは、並行して実行することが困難で
あるという問題がある。

【００１９】このような問題を解決するために考案され
た手法のいくつかについて、以下に説明する。

【００２０】例えば、ＣＲＣ演算アルゴリズムを変更し
て、読み出された符号語の末尾の方から順に（すなわち
降順に）演算していく手法が、米国特許第５，１５７，
６６９号において提案されている。この手法を適用すれ
ば、エラー位置およびエラー値を算出する演算（チェン
サーチ）とＣＲＣ剰余の再算出との両者でエラー位置、
値の確定順序を整合することができ、これらの演算を並
行して実行することができる。

【００２１】また、チェンサーチでエラー位置が特定さ
れる順序を逆にする手法が、例えば、特開平５−２６８
１０１号公報において提案されている。この手法を適用
することによっても、エラー位置およびエラー値を算出
する演算とＣＲＣ剰余の再算出との両者でエラー位置、
値の確定順序を整合することができ、これらの演算を並
行して実行することができる。

【００２２】

【発明が解決しようとする課題】しかし、上述した手法
では、エラー位置およびエラー値が、昇順（符号語の先
頭から末尾に向かう順序、すなわち、位置を示す数が単
調増加する順序。）、もしくは、降順（符号後の末尾か
ら先頭に向かう順序、すなわち、位置を示す数が単調減
少する順序。）で確定していくような手法（例えば、チ
ェンサーチなどの手法）にしか適用することはできな
い。昇順でも降順でもない順番でエラー位置、値が確定
するようなアルゴリズムをエラー位置、値算出手法に採
用した場合は、エラー位置、値が全て求められてからで
ないと、ＣＲＣ演算を行うことはできないという課題が
ある。エラー位置およびエラー値が確定する順序が、昇
順でも降順でもない順序、すなわち、単調な順序（位置
を示す数が単調変化する順序）でないようなアルゴリズ
ムとしては、例えば、エラー位置多項式をそのまま方程
式として解くようなアルゴリズムなどが考えられる。

【００２３】また、エラー訂正の検証においては、エラ
ー多項式をエラー検出符号生成多項式で除した剰余を求
める演算が頻出することが予想される。このため、剰余
演算を高速に実行することができる剰余演算装置が要求
されると考えられる。

【００２４】さらに、オンザフライ訂正は、記憶媒体か
らの読み出しに限らず、例えば、通信装置における受信
動作においても要求されると考えられる。

【００２５】本発明は、エラー位置およびエラー値が確
定する順序によらず、エラー訂正結果の評価演算を実行
することができる、誤訂正検証方法および装置、エラー
訂正装置を提供することを第１の目的とする。

【００２６】また、このようなエラー訂正の検証におい
て、エラー多項式をエラー検出符号生成多項式による剰
余演算のために行われる剰余演算を高速に実行すること
ができる剰余演算装置を提供することを第２の目的とす
る。

【００２７】さらに、このような、エラー訂正の評価演
算を実行する機能を備えた、再生装置、記録再生装置、
通信装置を提供することを第３の目的とする。

【００２８】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の第１の態様によれば、目的とする情
報を表すユーザデータにエラー検出符号が付加された系
列に、さらにエラー訂正符号が付加された符号語に含ま
れるエラーを、上記エラー訂正符号を用いて訂正する際
に、誤訂正が発生したか否かを検証するための誤訂正検
証装置において、上記エラー検出符号を生成するエラー
検出符号生成多項式で上記符号語を割った剰余、ならび
に、上記符号系列に含まれる各エラーのエラー位置およ
びエラー値を受け付けるためのインタフェーシング手段
と、上記受け付けられた、各エラーのエラー位置および
エラー値から各々生成されるエラー多項式を、上記エラ
ー検出符号を生成するエラー検出符号生成多項式で割っ
た各々の剰余を求めるための剰余演算手段と、全ての剰
余の排他的論理和を求めるための加算手段と、上記加算
手段によって求められた総和と、上記受け付けた剰余と
を比較し、これらが一致しないとき、誤訂正が発生した
と判定し、一致するとき、誤訂正が発生しなかったと判
定するための判定手段とを有することを特徴とする誤訂
正検証装置が提供される。

【００２９】本発明の第２の態様によれば、目的とする
情報を表すユーザデータと、上記ユーザデータからエラ
ー検出符号生成多項式により生成されるエラー検出符号
と、上記情報符号およびエラー検出符号を含む系列から
エラー訂正符号生成多項式により生成されるエラー訂正
符号とを含む符号語に含まれるエラーを訂正するための
エラー訂正装置において、上記エラー検出符号を用いて
エラーが含まれるか否かを検出するためのエラー検出部
と、上記エラー検出手段によりエラーが含まれることが
検知されたとき、上記エラー訂正符号を用いてエラー訂
正を行うためのエラー訂正部と、上記エラー訂正部にお
けるエラー訂正に際し、誤訂正が発生したか否かを検証
するための誤訂正検証部とを有し、上記エラー検出部
は、上記符号語を上記エラー検出符号生成多項式で割っ
た剰余を求めるための剰余演算手段と、上記剰余演算手
段により演算された剰余が非ゼロであるとき、エラーが
含まれていることを、上記エラー訂正部に通知するため
の通知手段とを備え、上記エラー訂正部は、上記ユーザ
データおよびエラー検出符号を含む系列に含まれる各エ
ラーのエラー位置およびエラー値を求めるためのエラー
訂正演算手段と、上記系列における、上記求められたエ
ラー位置におけるバイトデータを、当該バイトデータお
よび上記求められたエラー値の排他的論理和をとったバ
イトデータとするための訂正手段とを備え、上記誤訂正
検証部は、第１の態様における誤訂正検証装置を用いて
構成されることを特徴とするエラー訂正装置が提供され
る。

【００３０】本発明の第３の態様によれば、目的とする
情報を表すユーザデータにエラー検出符号が付加された
系列に、さらにエラー訂正符号が付加された符号語に含
まれるエラーを訂正するためのエラー訂正装置におい
て、上記符号語にエラーが含まれているか否かを検出す
るための検出部と、上記検出部において符号語にエラー
が含まれていることが検出された場合、エラー訂正符号
を用いて符号語のエラーを訂正する訂正演算を行うため
の訂正部と、上記訂正部におけるエラー訂正の訂正結果
を評価するための訂正結果評価部とを有し、上記訂正部
は、符号語に含まれるエラーのエラー位置およびエラー
値を求め、求めたエラー位置およびエラー値を用いて符
号語のエラー訂正を行う訂正演算を行うための演算回路
と、上記訂正演算の過程において、１または複数のエラ
ーのエラー位置およびエラー値を、エラーが算出される
ごとに上記訂正結果評価部に報告するための報告回路と
を備え、上記訂正結果評価部は、受け取ったエラー位置
およびエラー値を用いて訂正結果の評価を進める評価回
路を備え、上記訂正部および上記訂正結果評価部とは、
上記訂正部における訂正演算と、上記訂正結果評価部に
おける訂正結果の評価とを並行して実行することを特徴
とするエラー訂正装置が提供される。

【００３１】本発明の第４の態様によれば、情報を表す
情報符号と、上記情報符号から巡回冗長符号生成多項式
により生成されるエラー検出符号と、上記情報符号およ
びエラー検出符号を含む系列からエラー訂正符号生成多
項式により生成されるエラー訂正符号とを含む符号語に
対する上記エラー訂正符号を用いたエラー訂正につい
て、エラー訂正に際し誤訂正が発生したか否かを検証す
るための誤訂正検証方法において、上記符号語に対する
上記巡回冗長符号生成多項式の剰余、および、上記ユー
ザデータおよびエラー検出符号を含む系列に含まれる各
エラーのエラー位置およびエラー値を受け付け、上記各
エラーについて、受け付けたエラー位置およびエラー値
を含む項をそれぞれ最高次項とする多項式に対する上記
巡回冗長符号生成多項式の剰余を求め、上記求めた剰余
の、排他的論理和による総和を求め、上記求めた総和
と、上記受け付けた剰余とを比較し、これらが一致しな
いとき、誤訂正が発生したと判定し、かつ、そうでない
とき、誤訂正が発生しなかったと判定して、エラー訂正
を検証することを特徴とする誤訂正検証方法が提供され
る。

【００３２】本発明の第５の態様によれば、プログラム
を格納した記録媒体において、上記プログラムは、第１
および第２のプロセッサを並列動作させることができる
プログラムであって、目的とする情報を表すユーザデー
タにエラー検出符号が付加された系列に、さらにエラー
訂正符号が付加された符号語にエラーが含まれているか
否かを検出し、当該符号語にエラーが含まれている場
合、エラー訂正符号を用いて当該符号語のエラーを訂正
する訂正演算を上記第１のプロセッサを用いて実行する
ための訂正部と、上記訂正部におけるエラー訂正の訂正
結果を上記第２のプロセッサ評価するための訂正結果評
価部とを有し、上記訂正部は、符号語に含まれるエラー
のエラー位置およびエラー値を求め、求めたエラー位置
およびエラー値を用いて符号語のエラー訂正を行う訂正
演算を行うためのステップと、上記訂正演算の過程にお
いて、１または複数のエラーのエラー位置およびエラー
値を、エラーが算出されるごとに上記訂正結果評価部に
報告するためのステップとを含み、上記訂正結果評価部
は、エラー位置およびエラー値が１または複数のエラー
について与えられるごとに訂正結果の評価のための演算
を行うためのステップを含むことを特徴とするプログラ
ムを格納した記録媒体が提供される。

【００３３】上記第２の目的を達成するために、本発明
の第６の態様によれば、与えられた多項式を、予め定め
られた多項式で割った剰余を求めるための剰余演算装置
において、予め定められた次数の多項式を上記予め定め
られた多項式で割った剰余を求めるための剰余デコーダ
を、１次の多項式について少なくとも備えることを特徴
とする剰余演算装置が提供される。

【００３４】上記第３の目的を達成するために、本発明
の第７の態様によれば、目的とする情報データ（ユーザ
データと呼ぶ）にエラー検出符号を付加したものを１つ
のデータとみなし、当該データにエラー訂正符号を付加
したデータが記録された記録媒体の再生装置において、
ホストからの命令に従って、上記記録媒体からのデータ
の再生を行う読み出し手段と、上記記録媒体から再生さ
れたデータを一時格納するバッファ手段と、上記記録媒
体から再生されたデータに生じているエラーを検出する
検出手段と、上記検出手段によってエラーが検出された
場合には、当該データに含まれているエラー訂正符号を
用いて、当該再生データのエラーを訂正する訂正手段
と、上記訂正手段による訂正結果を評価する訂正結果評
価手段と、上記訂正手段によって訂正された後の情報デ
ータを、外部に出力する出力手段と、を備え、上記訂正
符号は、当該データの複数ヶ所にエラー（誤り）が含ま
れる場合、その訂正演算過程において全てのエラーのう
ちの一部のエラー位置および、対応するエラー値を算出
し次第、当該エラー位置、およびエラー値を上記訂正結
果評価手段へ随時報告する手段を備え、上記訂正結果評
価手段は、受け取った上記エラー位置およびエラー値を
利用して、すぐさま上記訂正手段の訂正結果評価を進め
る手段を備えることにより、上記訂正手段と上記訂正結
果評価手段を並行して実行する手段とを備えることを特
徴とする再生装置が提供される。

【００３５】特に、上記訂正結果評価手段は、受け取る
エラー位置の順番と、上記エラー訂正符号上の位置の順
番との関係に依らずに上記訂正結果評価を進める手段を
備える。

【００３６】上記訂正結果評価手段は、例えば、受け取
ったエラー位置、エラー値から、エラー多項式を作成
し、当該エラー多項式を利用して検出符号の生成多項式
による剰余演算を行う手段を備え、その結果を一時格納
する手段を備え、さらに複数のエラー位置、エラー値を
受け取った場合、同様の演算を行ない、当該格納された
値との排他的論理和をとることにより当該格納された値
を更新する手段を備え、全てのエラー位置、エラー値に
対して当該演算を適用し、最終的に算出された結果と、
当該エラーを含んだ受信語を利用した当該検出符号生成
多項式による剰余演算結果とを比較する手段を備え、そ
の結果により上記エラー訂正手段により正当にエラーが
訂正されたかどうか判断する手段を備えるような装置で
実現される。

【００３７】また、当該エラー多項式を利用して検出符
号の生成多項式による剰余演算を行う上記手段を複数備
え、一方が稼働中のときに、上記訂正手段からエラー位
置、エラー値の出力要求が来たときに、もう一方で該剰
余演算を行うことによって該訂正結果評価演算を高速に
行なえるようにしてもよい。

【００３８】また、上記エラー検出符号として２つ以上
の独立したエラー検出符号を備え、当該検出符号を利用
して上記訂正手段の訂正結果を評価する２つ以上の独立
した訂正結果評価手段を備えることもできる。

【００３９】また、上記エラー訂正符号がインタリーブ
構成になっており、上記訂正手段はインタリーブ毎に訂
正演算を進めていく手段を備え、上記訂正結果評価手段
はインタリーブごとに算出されるエラー位置、エラー値
を受け取り、当該エラー位置から上記エラー検出符号で
みたエラー位置に算出し直す手段を備えるような構成を
とることもできる。

【００４０】本発明の第８の態様によれば、第７の態様
における再生装置を備える記録再生装置が提供される。

【００４１】本発明の第９の態様によれば、通信によっ
て受け付けたデータに含まれるエラーの訂正を、上記第
２および第３のいずれかの態様におけるエラー訂正装置
を用いて行う通信装置が提供される。

【００４２】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。

【００４３】先ず、本発明の第１の実施の形態について
説明する。本実施の形態においては、記録媒体である磁
気ディスクからのデータ再生に際し、本発明を適用した
エラー訂正方法を実行することができる磁気ディスク装
置について説明する。以下に、磁気ディスク装置の構
成、ユーザデータの記録動作、および、再生動作につい
て順次説明する。

【００４４】先ず、磁気ディスク装置の構成について説
明する。磁気ディスク装置は、記録媒体となる磁気ディ
スク円盤を用いて、信号を記録再生するための機構部
と、機構部により記録再生される信号を処理するための
電子回路部とを有する。

【００４５】図１１を参照して、磁気ディスク装置の機
構部について説明する。図１１において、磁気ディスク
装置１６８０は、データを記述する信号を記録するため
の記録媒体である磁気ディスク円盤８１０と、上記磁気
ディスク円盤８１０を回転させるためのスピンドルモー
タ１６８２と、上記磁気ディスク円盤８１０に対する信
号の読み出し／書き込みを行うためのヘッド８１１と、
上記ヘッド８１１を支持するためのアーム１６８３と、
上記アーム１６８３を駆動してヘッド８１１を移動させ
るためのボイスコイルモータ１６５３と、上記ヘッド８
１１から読み出される信号を増幅し、また、ヘッド８１
１を駆動して信号を記録するためのリード／ライト制御
回路８１２とを有して構成される。

【００４６】次に、図３を参照して、磁気ディスク装置
の電子回路部について説明する。図３において、磁気デ
ィスク装置１６８１は、ホストコンピュータなどの情報
処理装置に接続するためのホストインタフェース８２６
と、データ受け渡しおよびフォーマットなどの制御をす
るためのハードディスクコントローラ８１７と、上記ヘ
ッド８１１（図１１参照）および磁気ディスク円盤８１
０（図１１参照）の相対位置関係を制御するためのサー
ボ制御回路部８１４と、リード／ライト制御回路８１２
（図１１参照）からの信号を処理するための信号処理回
路８１３と、データを一時記憶するためのデータバッフ
ァ８１６と、これらを制御するためのＣＰＵ（中央処理
装置）８１５とを有して構成される。

【００４７】上記ＣＰＵ８１５は、主に、ＨＤＣ８１７
の制御と、サーボ制御回路８１４を介した磁気ディスク
８１０のサーボ制御とを行う。

【００４８】上記サーボ制御回路部８１４は、スピンド
ルモータ１６８２（図１１参照）を制御するためのスピ
ンドル制御回路１６８５と、ボイスコイルモータ１６５
３（図１１参照）を制御するためのボイスコイルモータ
制御回路１６５４とを備える。サーボ制御回路部８１４
は、ＣＰＵ８１５との間で双方向の信号の送受を行い、
スピンドル制御回路１６８５を用いた磁気ディスク円盤
８１０の回転制御と、ボイスコイルモータ制御回路１６
５４を用いたヘッド８１１の位置制御をＣＰＵ８１５の
命令に従って実行する。

【００４９】次に、図４を参照して、磁気ディスク装置
における、ユーザデータの記録動作および再生動作の概
略について、ＨＤＣ（ハードディスクコントローラ）を
中心に説明する。

【００５０】先ず、ＨＤＣ８１７の構成について説明す
る。上記ＨＤＣ８１７は、磁気ディスク８１０へのユー
ザデータの記録および再生を全般的に制御するための部
分である。ＨＤＣ８１７は、例えば、図４に示すよう
に、１つの集積回路（ＩＣ）で構成することができる。
このＨＤＣ８１７はバッファ制御部８１８と、ＣＰＵ入
出力制御部８１９と、ドライブ制御部２９０およびホス
トインタフェース制御部８２５とを有して構成される。

【００５１】上記ＣＰＵ入出力制御部８１９は、ＣＰＵ
８１５とＨＤＣ８１７とのインタフェーシングを行うた
めのものであり、信号線８３６を介してＣＰＵ８１５
に、信号線８３２を介してホストインタフェース制御部
８２５に、信号線８３１を介してバッファ制御部８１８
に、信号線８６４を介してドライブ制御部２９０に、そ
れぞれ接続されている。

【００５２】またバッファ制御部８３３は、データバス
８３３を介してホストインタフェース制御部８２５に、
データバス８２７を介してデータバッファ８１６に、デ
ータバス８２８を介してドライブ制御部２９０に、それ
ぞれ接続されている。また、ドライブ制御部２９０は、
データ線８２９を介して信号処理回路８１３に接続され
ている。

【００５３】上記ドライブ制御回路２９０は、ＣＲＣＣ
を生成するための演算およびＣＲＣ演算を行うためのＣ
ＲＣ回路２６０と、ＥＣＣを生成するための演算および
ＥＣＣを用いてエラーを訂正する演算を行うためのＥＣ
Ｃ回路２６２と、エラー訂正を検証するための検証回路
２６１とを有して構成される。

【００５４】上記データバッファ８２８によるドライブ
制御回路２９０およびバッファ制御回路８１８の接続に
加えて、ＥＣＣ回路２６２は、信号線８２８を介してバ
ッファ制御部８１８に接続されている。

【００５５】次に、同じく図４を参照して、ホストから
与えられるユーザデータを記録するための記録動作につ
いて説明する。

【００５６】ホストインタフェース８２６を介して送ら
れるユーザデータは、ホストインタフェース制御部８２
５、データバス８３３、バッファ制御部８１８、データ
バス８２７を介してデータバッファ８１６に送信され
る。データバッファ８１６に送信されたユーザデータ
は、さらに、データバス８２７、バッファ制御部８１
８、データバス８２８を介してドライブ制御部２９０に
送信される。

【００５７】ドライブ制御部２９０は、ユーザデータに
対して、ＣＲＣ回路２６１０よりＣＲＣパリティ部を付
加してエラー検出符号化し、このエラー検出符号に、Ｅ
ＣＣ回路８３０によりにさらにＥＣＣパリティ部を付加
して、符号語｛ユーザデータ＋ＣＲＣパリティ部＋ＥＣ
Ｃパリティ部｝を生成する。この符号語｛ユーザデータ
＋ＣＲＣパリティ部＋ＥＣＣパリティ部｝は、データバ
ス８２９を介して信号処理回路８１３に送信され、エン
コードされる。そして、エンコードされた記録信号が、
ドライブ制御部２９０の制御に従って、リード／ライト
制御回路８１２により磁気ディスク円盤８１０に記録さ
れる。このようにして、ユーザデータを磁気ディスク円
盤８１０に記録する記録動作が行なわれる。

【００５８】さらに、同じく図４を参照して、磁気ディ
スクに記録されているデータを再生するための再生動作
について説明する。

【００５９】ドライブ制御部８２０の制御に従って、磁
気ディスク円盤８１０に記録されている記録信号が、磁
気ヘッド８１１、リード／ライト制御回路８１２を介し
て信号制御回路８１３に送信され、符号語｛ユーザデー
タ＋ＣＲＣパリティ部＋ＥＣＣパリティ部｝にデコード
される。そして、デコードされた符号語｛ユーザデータ
＋ＣＲＣパリティ部＋ＥＣＣパリティ部｝は、データバ
ス８２９を介してドライブ制御部２９０に送信される。
ドライブ制御部２９０は、ＥＣＣパリティ部ＥＣＣパリ
ティ部を除いた符号語｛ユーザデータ＋ＣＲＣパリティ
部｝をデータバス８２８、バッファ制御部８１８、およ
びデータバス８２７を介してデータバッファ８１６に送
信するとともに、ＥＣＣ回路２６２を制御して、符号語
｛ユーザデータ＋ＣＲＣパリティ部＋ＥＣＣパリティ
部｝に含まれるエラーを検出する。同時に、ＣＲＣ回路
２６０を制御して、符号語｛ユーザデータ＋ＣＲＣパリ
ティ部｝のＣＲＣ剰余を演算する。このＣＲＣ剰余は、
ＥＣＣの誤訂正を検出するために後で使用される。

【００６０】ＥＣＣ回路２６２によりエラーが検出され
た場合、引き続きエラー訂正処理を行い、算出されたエ
ラー位置、エラー値に基づいて、データバッファ８１６
に格納されている｛ユーザデータ＋ＣＲＣパリティ部｝
のうち対応するエラーデータを訂正する。

【００６１】また、ＥＣＣ回路２６２によりエラー訂正
処理が終了されると、上記算出されたＣＲＣ剰余（エラ
ー訂正前）、エラー位置およびエラー値をもとに、検証
回路２６１によりエラー訂正結果が検証される。この検
証によりＥＣＣ回路２６２が誤訂正したかどうかが判定
される。ＥＣＣ回路２６２における訂正が成功し、か
つ、検証回路２６２においてＥＣＣ回路２６２の誤訂正
が検出されなければ、訂正は成功したと判定する。

【００６２】ＥＣＣ回路２６２およびＣＲＣ回路２６０
によりユーザデータが補償されると、データバッファ８
１６に一時格納してある｛ユーザデータ＋ＣＲＣパリテ
ィ部｝のうちユーザデータのみがデータバス８２７、バ
ッファ制御部８１８、およびデータバス８３３を介して
ホストインタフェース制御部８２５に送られる。ホスト
はホストインタフェース制御部８２５からホストインタ
フェース８２６を介してユーザデータを受信する。この
ようにして、磁気ディスク円盤８１０からユーザデータ
を再生する再生動作が行なわれる。

【００６３】次に、上記ドライブ制御部２９０の詳細に
ついて説明する。先ず、ＣＲＣの性質、エラー訂正結果
の評価演算の一般的な理論、本発明を適用した評価演算
の演算理論について順次し、さらに、この演算理論を適
用した、本実施形態におけるドライブ制御部２９０の構
成および動作の詳細について説明する。

【００６４】先ず、ＣＲＣによるエラー検出について説
明する。

【００６５】ユーザデータ（例えば、データを記録する
際に、ホスト側から送られるデータを多項式形式で表現
すると、（式１）のように表される。

【００６６】

【数１】

【００６７】（式１）において、d_xは、ユーザデータの
バイト毎に数えたx番めの８ビットパターン（すなわち
シンボル値）を示す。

【００６８】ここで、ＣＲＣの生成多項式をG_CRC(x)と
すると、D(x)から生成される符号W(x)は、（式２）のよ
うに示される。

【００６９】

【数２】

【００７０】ここで、Ｒは、ＣＲＣの冗長数であり、例
えば、４バイトＣＲＣならばR=32である。

【００７１】この符号W(x)は、Ｇ_CRC(x)で必ず割り切れ
る。この符号W(x)にＥＣＣバイトを付加して媒体に記録
するための記録符号として用いる。さて、符号W(x)（こ
こでは、｛ユーザデータ＋ＣＲＣパリティ部｝を特に指
す）とそれに対応するＥＣＣパリティ部とを媒体から読
み出す際にエラーが発生し、本来の符号W(x)とは異なる
符号M(x)が再生されたとすると、これらは（式３）の関
係にある。

【００７２】

【数３】

【００７３】（式３）においてE(x)はエラー多項式であ
り、このエラー多項式E(x)は、（式４）のように表せ
る。

【００７４】

【数４】

【００７５】ここで、e_xはエラー値を示し、また、j_xは
対応するエラー位置を示す。lは、ユーザデータおよび
ＣＲＣバイト部に発生したエラーバイト数である。

【００７６】さて、（式４）で示される符号M(x)（再生
された受信語）に対するデータ読出し時のＣＲＣによる
エラー検出は、（式５）に従って実行することができ
る。但し、ここでの検出とは、ＥＣＣの誤訂正チェック
ではなく、ＥＣＣ訂正前のデータに対するエラー検出で
ある。

【００７７】

【数５】

【００７８】（式５）から、符号M(x)に対する剰余算の
結果は、エラー多項式E(x)にのみ依存することが示され
る。このエラー多項式E(x)は、エラー位置およびエラー
値から決定される。Sがゼロと等しくない時にエラー検
出と判断されるから、x^RE(x)がG_CRC(x)で割り切れない
限りＣＲＣによるエラー検出が実現できる。なぜなら、
符号M(x)にエラーが発生していなければ、すなわち、E
(x)=0であるならば、M(x)=W(x)が成立し、G_CRC(x)で必
ず割り切れるはずだからである。

【００７９】従って、この性質を利用してＥＣＣ訂正後
の誤訂正検証を実現できる。以下、この誤訂正検証につ
いて説明する。

【００８０】データ部またはＣＲＣパリティ部に発生し
たエラー位置と、それに対応するエラー値とは、ＥＣＣ
訂正することにより算出することができる。誤訂正をし
ていなければ、これらのエラー位置およびエラー値は、
それぞれ（式４）におけるe_xおよびj_xに対応する。勿
論、ＥＣＣ訂正で算出された、ユーザデータ部、ＣＲＣ
部に発生したエラー個数は、（式４）におけるlと等し
くなるはずである。

【００８１】多項式表現されるE'(x)を、ＥＣＣ訂正に
より求められたエラー位置、エラー値を用いて生成す
る。E'(x)は、（式６）のように示せる。

【００８２】

【数６】

【００８３】ここで、e_x'およびj_x'は、それぞれＥＣＣ
演算で算出されたエラー値およびエラー位置を示す。ま
た、l'は、ＥＣＣ演算で算出されたユーザデータ部およ
びＣＲＣパリティ部に発生したエラーの個数を示す。

【００８４】このE'(x)を用いて、剰余算を（式５）と
同様にして実行し、その結果が（式５）の結果と等しけ
れば、ＥＣＣ訂正は正常に行なわれたとＣＲＣは判断す
る。すなわち、（式７）で表せるS'で、S=S'ならば、Ｅ
ＣＣの誤訂正をＣＲＣでは検出しなかったことを示す。

【００８５】

【数７】

【００８６】このように、ＣＲＣによるＥＣＣ誤訂正の
検出は、ＥＣＣ演算で算出されたエラー位置およびエラ
ー値と、読み込んだ｛ユーザデータ＋ＣＲＣパリティ
部｝からのＣＲＣ剰余算結果（ＥＣＣ訂正前）とさえあ
れば実行可能である。

【００８７】次に、本発明を適用した評価演算について
説明する。

【００８８】上述のようにして導かれた（式７）は、多
項式表現することに着目すると、（式８）に示すように
変形することができる。

【００８９】

【数８】

【００９０】（式８）において、演算子「＋」は排他的
論理和を示す。（式７）、（式８）から、次の理論が導
かれる。すなわち、ＥＣＣ回路により算出されたエラー
位置およびエラー値よりなるエラー多項式E'(x)のそれ
ぞれの項について、それぞれ独立して（式７）の演算を
適用する。そして、それぞれの項における演算結果を相
互に排他的論理和をとることにより結果値S'を求めるこ
とができる。

【００９１】本実施の形態の検証回路２６１は、この理
論を利用したものである。すなわち、検証回路２６１に
おいては、エラー位置およびエラー値がＥＣＣ回路２６
２によって求められると、（式８）の各項の演算を随
時、項ごとに独立して実行することが可能であり、項ご
とに得られる結果に従って最終的に求めるべき値S'を更
新していく。従って、検証演算を項ごとに並列して実行
することが可能となり、検証の高速化をはかり、エラー
訂正の検証に要する時間を短縮することが可能となる。

【００９２】次に、図５を参照して、上記演算理論を適
用した、本実施の形態におけるドライブ制御部２９０の
動作の詳細について説明する。

【００９３】図５において、ドライブ制御部２９０は、
ＣＲＣ回路２６０と、検証回路２６１と、ＥＣＣ回路２
６２とを有して構成されている。各ブロックのそれぞれ
の構成および動作については後述する。ここでは、ブロ
ック相互のデータの送受を中心に、これら３つのブロッ
クの動作概要について、記憶媒体（図４における磁気デ
ィスク円盤８１０）に対する、ユーザデータの書き込み
と読み出しとの場合に分けて説明する。

【００９４】先ず、磁気ディスク円盤８１０へのユーザ
データの書き込みについて説明する。この書き込み動作
は、基本的に従来から用いられている動作と同様にして
行なわれる。

【００９５】先ず、ドライブ制御部２９０のデータバス
２５８に書き込むべきユーザデータが、データバッファ
８１６（図４参照）、バッファ制御部８１８（図４参
照）を介して、８ビット単位で送られてくる。ドライブ
制御部２９０では、ユーザデータをＣＲＣ回路２６０、
およびＥＣＣ回路２６２に入力していく。よって、この
時点では、セレクタ２６４は、データバス２５８を選択
し、そこからのデータをバス２５３に出力する。

【００９６】全てのユーザデータが上記の２つのブロッ
ク（ＣＲＣ回路２６０、ＥＣＣ回路２６２）に転送され
るまで、それぞれのブロックは、次のように動作する。
すなわち、ＣＲＣ回路２６０は、転送されるユーザデー
タを多項式として認識し、ＣＲＣ生成多項式による剰余
演算を行ない（（式２）参照）、また、ＥＣＣ回路２６
２は、転送されるユーザデータを多項式として認識し、
ＥＣＣ生成多項式で剰余演算を行う。また、ＥＣＣ回路
２６２は、並行して転送されてくるユーザデータを８ビ
ット単位で符号語出力バス２５５より出力する。

【００９７】全てのユーザデータが上記の２ブロック
（ＣＲＣ回路２６０、ＥＣＣ回路２６２）に転送される
と、それぞれのブロックは、次のように動作する。すな
わち、ＣＲＣ回路２６０においてＣＲＣパリティ部（本
実施の形態では４バイト）が生成されるから、データバ
ス２５７を介して、ＥＣＣ回路２６２にＣＲＣパリティ
部を８ビット単位で転送する。すなわち、この期間にお
いては、セレクタ２６４は、データバス２５７を選択
し、そこからのデータをデータバス２５３に出力する。

【００９８】ＥＣＣ回路２６２は、全てのユーザデータ
バイトに引き続き、前述したデータバス２５７を介して
転送されるＣＲＣパリティ部を使用して、ＥＣＣ生成多
項式による剰余演算を引き続いて行う。また、ＥＣＣ回
路２６２は並行して、転送されてくるＣＲＣパリティ部
を８ビット単位で符号語出力バス２５５より出力する。

【００９９】ＣＲＣパリティ部（本実施の形態では４バ
イト）の全てがＥＣＣ回路２６２に転送されると、ＥＣ
Ｃ回路２６２の内部においてＥＣＣパリティ部が生成さ
れるので、その後、符号語出力バス２５５を介して、８
ビットずつＥＣＣパリティ部を出力する。

【０１００】このようにして、本実施の形態を適用した
ドライブ制御部２９０において、データバス２５８を介
してユーザデータを入力していくことによって、符号語
｛ユーザデータ部＋ＣＲＣパリティ部＋ＥＣＣパリティ
部｝が符号語出力バス２５５から順次出力する動作が実
現される。このような動作により、本発明を適用したド
ライブ制御部２９０は、符号語｛ユーザデータ部＋ＣＲ
Ｃパリティ部＋ＥＣＣパリティ部｝を、データバス８２
９（図４参照）を介して磁気ディスク円盤８１０（図４
参照）に記録する。

【０１０１】次に、同じく図５を参照して、本実施の形
態におけるドライブ制御部２９０における記憶媒体（磁
気ディスク円盤８１０（図４参照））からのユーザデー
タの読み込み動作について説明する。記憶媒体からの記
録信号の取得、取得された記録信号の復号処理などは、
従来行なわれている処理と、同様であるが、本実施の形
態における処理は、ＥＣＣによるエラー訂正、およびＥ
ＣＣ誤訂正のＣＲＣにおいて相違する。以下に相違点を
中心に説明する。

【０１０２】先ず、記憶媒体である磁気ディスク円盤８
１０（図４参照）から読み込まれた符号語｛ユーザデー
タ部＋ＣＲＣパリティ部＋ＥＣＣパリティ部｝はデータ
バス２５８を介して、ＣＲＣ回路２６０およびＥＣＣ回
路２６２に入力される。すなわち、この期間は、この期
間においては、セレクタ２６４は、データバス２５８を
選択し、そこからのデータをデータバス２５３に出力す
る。

【０１０３】ＣＲＣ回路２６０では、符号語｛ユーザデ
ータ部＋ＣＲＣパリティ部｝をＣＲＣ生成多項式によっ
て剰余演算して４バイトのＣＲＣ剰余を算出する。そし
て、算出したＣＲＣ剰余を、データバス２５６を介して
検証回路２６１に４バイト一度に出力する。検証回路２
６１では、受け取った４バイトのＣＲＣ剰余を内部に格
納しておく。

【０１０４】ＥＣＣ回路２６２では、｛ユーザデータ部
＋ＣＲＣパリティ部＋ＥＣＣパリティ部｝よりシンドロ
ームを算出する。算出されたシンドロームのうち少なく
とも１つ以上が非ゼロであれば、ＥＣＣ回路２６２は、
読み込んだ｛ユーザデータ部＋ＣＲＣパリティ部＋ＥＣ
Ｃパリティ部｝にエラーが含まれていると判定し、訂正
動作を開始する。算出されたシンドロームが全てゼロで
あれば読み込んだ｛ユーザデータ部＋ＣＲＣパリティ部
＋ＥＣＣパリティ部｝にエラーが含まれていないと判定
し、ドライブ制御部２９０に対して正常なデータ転送が
行なわれたことを報告する。

【０１０５】次に、訂正動作について説明する。

【０１０６】ＥＣＣ回路２６２でシンドロームを用いて
訂正演算したとき、発生したエラー個数がＥＣＣの訂正
能力範囲内であれば、エラー位置とエラー値のペアを１
組以上（実際に発生したエラー個数分だけ）算出する。

【０１０７】この時、エラー位置およびエラー値のペア
（但し、エラー位置がユーザデータ部もしくはＣＲＣパ
リティ部だった場合）が１つ見つかるごとに、それぞ
れ、データバス２５１、データバス２５２を介して検証
回路２６１に、エラー位置およびエラー値のペアを出力
する。

【０１０８】検証回路２６１では、受け取ったエラー位
置およびエラー値を用いて誤訂正検証演算を行ってい
く。検証回路２６１では、エラー位置およびエラー値を
受け取るごとに、誤訂正検証用のＣＲＣ再剰余を演算
し、更新していく。本実施の形態では、１ペアのエラー
位置およびエラー値を用いたＣＲＣ再剰余の更新演算に
要するクロックサイクルを、数クロックサイクルから１
０数クロックサイクルに低減している。このため、更新
演算の高速化が図られる。検証回路２６１の詳細な動作
については後述する。

【０１０９】ＥＣＣ回路２６２は、エラー位置およびエ
ラー値のペアが見つかるごとに検証回路２６１にエラー
位置およびエラー値を出力しようとする。ここで、も
し、検証回路２６１において、既に渡してあるエラー位
置およびエラー値を使用したＣＲＣ再剰余の更新が完了
してなければ、検証回路２６１は、制御線２５３を介し
て未完了であることを報告しているので、それが完了す
るまでＥＣＣ回路２６２はエラー位置およびエラー値の
出力をウェイトする。

【０１１０】そして、ＣＲＣ再剰余の更新が完了する
と、エラー位置およびエラー値を検証回路２６１に出力
し、引き続き、次のエラー位置およびエラー値を算出し
始める。

【０１１１】ＥＣＣ回路２６２において、期待される全
てのエラー位置およびエラー値のペアが算出され、検証
回路２６１において、算出された全てのエラー位置およ
びエラー値のペアを使用してＣＲＣ再剰余の更新が終了
すると、検証回路２６１の内部に格納されているＣＲＣ
再剰余値は、ＥＣＣによる誤訂正がない場合、既に検証
回路２６１内に格納されている前述のＣＲＣ剰余と一致
するはずである。

【０１１２】従って、検証回路２６１は、ＣＲＣ再剰余
値とＣＲＣ剰余値とが等しければ、ＥＣＣによる訂正が
正常に行なわれたと解釈する。さもなければ（ＣＲＣ再
剰余値とＣＲＣ剰余値とが等しくなければ）、ＥＣＣに
よる誤訂正が行なわれたと判定し、誤訂正発生を、バス
２５０を介してＥＣＣ回路２６２に報告する。

【０１１３】ＥＣＣ回路２６２では、算出されたエラー
位置およびエラー値のペアを使用して、データバス８３
４、バッファ制御部８１８（図４参照）を介して、デー
タバッファ８１６（図４参照）内に格納されている対応
する誤りバイトデータを正常なデータへと訂正する。具
体的には、データバッファメモリ８１６内に格納されて
いる誤りバイトデータをエラー位置から特定し、ＥＣＣ
回路２６２に読み込み、誤りバイトデータと、エラー値
との排他的論理和をとったバイトデータを、また、デー
タバッファメモリ８１６内の同位置（エラー位置から特
定される）に再格納する。

【０１１４】一方、ＥＣＣ回路２６２において訂正不能
と判定するか、検証回路２６１から誤訂正発生の報告を
受けた場合は、ＥＣＣ回路２６２は、受け付けたデータ
についての訂正ができなかったことを、上位の制御を行
う制御回路に報告する。すなわち、ＥＣＣ回路２６２で
訂正演算を行ったが訂正不成功（訂正不能）であること
が、、ＥＣＣ回路２６２における演算結果から判断され
るか、または、ＥＣＣの誤訂正発生が検証回路２６１に
おいて検出され、この旨がバス２５０を介してＥＣＣ回
路２６２に報告された場合には、ＥＣＣ回路２６２は、
訂正不能リポート信号２５４を介して、より上位の制御
を行う制御回路（例えば、ＣＰＵ８１５など）に、現
在、訂正を試みた｛ユーザデータ＋ＣＲＣパリティ部＋
ＥＣＣパリティ部｝が訂正不能であったことを報告す
る。このとき、上位の制御回路は、読み出したユーザデ
ータにエラーが含まれ、かつ、ＥＣＣ回路２６２でも訂
正できないと認識し、ユーザデータの再読み出し（リト
ライ）処理などを行う。

【０１１５】以上説明したように、本実施の形態によれ
ば、ＥＣＣ回路２６２でエラー位置、エラー値のペアで
算出すると、それをすぐに検証回路２６１に出力し、次
のエラー位置、エラー値を算出し始める。そして検証回
路２６１では、ＥＣＣ回路２６２のエラー位置、エラー
値算出と並行して、ＥＣＣの誤訂正検証演算であるＣＲ
Ｃ再剰余の更新演算を進める。よって、見かけ上、ＥＣ
Ｃ回路２６２によるエラー位置、エラー値算出と、検証
回路２６１によるＥＣＣの誤訂正検証演算が同時に実行
できる。

【０１１６】次に、本実施の形態におけるＣＲＣ回路２
６０、ＥＣＣ回路２６２、検証回路２６１のそれぞれの
構成、動作について詳細に説明する。

【０１１７】先ず、図７を参照して、ＣＲＣ回路２６０
の構成、動作について詳細に説明する。

【０１１８】図７において、ＣＲＣ回路２６０は、４つ
の8ビット遅延レジスタ（４０１，４０２，４０３，４
０４）と、エラー検出ブロック４１０と、８ビット演算
フィードバック回路４０５と、これらを制御するための
コントロールロジック（図示せず）とを有して構成され
る。

【０１１９】以下に、記憶媒体へのデータの書き込み動
作と、読み出し動作時とに分けて、ＣＲＣ回路２６０の
動作について説明する。

【０１２０】先ず、同じく図７を参照して、記憶媒体へ
のデータの書き込み動作時におけるＣＲＣ回路２６０の
動作について説明する。

【０１２１】はじめに、４つの８ビット遅延レジスタ
（４０１，４０２，４０３，４０４）が、コントロール
ロジックにより全てゼロにリセットされる。そして、ユ
ーザデータがデータバス２５８から８ビット単位で入力
されると、８ビット演算フィードバック回路４０５は、
データバス２５６を介して８ビット演算フィードバック
回路４０５に入力される８ビット遅延レジスタ（４０
１，４０２，４０３，４０４）の値と、８ビット単位の
ユーザデータとからフィードバック値を算出して、デー
タバス４００を介して８ビット遅延レジスタ（４０１，
４０２，４０３，４０４）値を更新する。この動作を、
データバス２５８を介して入力される８ビットユーザデ
ータそれぞれについて、クロックに同期して随時行う。

【０１２２】ここで、８ビット演算フィードバック回路
４０５は、データバス２５６を介して特定される剰余初
期値と、ＣＲＣ生成多項式とを使用して８次分の剰余演
算（（式２）参照）を行ったときの３２ビットの結果を
１クロックで算出するように構成したランダムロジック
である。

【０１２３】このようにして全てのユーザデータをＣＲ
Ｃ回路２６０がデータバス２５８を介して受け取り上記
の演算を繰り返すと、最終的に、８ビット遅延レジスタ
（４０１，４０２，４０３，４０４）に４バイトのＣＲ
Ｃ剰余値（この場合、生成動作なのでＣＲＣパリティバ
イト）が算出できる。そして、ＣＲＣ回路２６０はデー
タバス２５７を介して、算出した４バイトＣＲＣパリテ
ィバイトを１バイトずつ出力する。この時、８ビット演
算フィードバック回路は、順次異なる動作を行う。すな
わち、次クロックで８ビット遅延レジスタ４０２の値が
８ビット遅延レジスタ４０１に入力されるように、ま
た、８ビット遅延レジスタ４０３の値が８ビット遅延レ
ジスタ４０２に入力されるように、また、８ビット遅延
レジスタ４０４の値が８ビット遅延レジスタ４０３に入
力されるように、動作する。この動作を４クロックサイ
クル繰り返しながらデータバス２５７を介して８ビット
遅延レジスタ４０１の値を出力することで、前述の４バ
イトＣＲＣパリティバイトが１バイト単位で出力でき
る。

【０１２４】次に、同じく図７を参照して、記憶媒体か
らのデータの読み出し動作時における、ＣＲＣ回路２６
０の動作について説明する。

【０１２５】先ず、４つの８ビット遅延レジスタ（４０
１，４０２，４０３，４０４）が、コントロールロジッ
クにより全てゼロにリセットされる。そして、データバ
ス２５８より｛ユーザデータ＋ＣＲＣパリティ部｝が８
ビット単位で入力されると、データバス２５６を介して
８ビット演算フィードバック回路に入力される８ビット
遅延レジスタ（４０１，４０２，４０３，４０４）の値
と、８ビット単位のユーザデータからフィードバック値
を、８ビット演算フィードバック回路４０５は算出し
て、データバス４００を介して８ビット遅延レジスタ
（４０１，４０２，４０３，４０４）値を更新する。こ
の動作をクロックに同期して、データバス２５８を介し
て入力される、８ビット単位の｛ユーザデータ＋ＣＲＣ
パリティ部｝のそれぞれについて、随時行う（前述の媒
体への書き込み動作時と同様の処理）。

【０１２６】このようにして、全てのユーザデータがデ
ータバス２５８を介して受け取られ上記の演算が繰り返
えされると、最終的に、８ビット遅延レジスタ（４０
１，４０２，４０３，４０４）において４バイトのＣＲ
Ｃ剰余値が算出される。そして、ＣＲＣ回路２６０は、
算出された剰余値に非ゼロの値があるか否かをエラー検
出４１０において検出する。１つでも非ゼロの値があれ
ば、読み込んだ｛ユーザデータ＋ＣＲＣパリティ部｝に
はエラーが発生していたと判断して、算出された剰余値
を、データバス２５６を介して検証回路２６１に1クロ
ックで出力する。

【０１２７】次に、図６を参照して、本実施の形態にお
けるＥＣＣ回路の構成および動作の詳細について説明す
る。ＥＣＣ回路２６２の動作の詳細については、記録媒
体へのデータの書き込み動作、および読み出し動作時に
分けて説明する。

【０１２８】図６において、ＥＣＣ回路２６２は、ＥＣ
Ｃパリティバイトを生成する演算およびシンドロームを
算出する演算を行うための符号生成／シンドローム算出
回路３０１と、発生したエラーのエラー位置およびエラ
ー値を求めるためのエラー位置、値算出器３０２と、バ
ッファインタフェース回路３０５と、訂正不能判定回路
３０７と、これらを制御するためのコントロールロジッ
ク（図示せず）とを有して構成される。

【０１２９】先ず、同じく図６を参照して、記憶媒体へ
のデータの書き込み動作時におけるＥＣＣ回路２６２の
動作について説明する。

【０１３０】｛ユーザデータ＋ＣＲＣパリティ部｝がデ
ータバス２５３を介して、８ビット単位で入力される
と、符号生成／シンドローム算出回路３０１は、符号生
成回路として機能する。すなわち、符号生成／シンドロ
ーム算出回路３０１は、入力される｛ユーザデータ＋Ｃ
ＲＣパリティ部｝に対してＥＣＣ生成多項式による剰余
演算を行う。さらに、この剰余演算と並行して、データ
バス２５５を介して、入力された｛ユーザデータ＋ＣＲ
Ｃパリティ部｝を８ビット単位で出力する。その結果、
符号生成／シンドローム算出回路の内部レジスタにはＥ
ＣＣ生成多項式の次数と同一のバイト数分の剰余が格納
される。これが｛ユーザデータ＋ＣＲＣパリティ部｝に
対して算出されたＥＣＣパリティバイト（ＥＣＣパリテ
ィ部）となる。そして、算出されたＥＣＣパリティバイ
トを、｛ユーザデータ＋ＣＲＣパリティ部｝に続いて、
データバス２５５を介して８ビット単位で出力する。

【０１３１】このようにして、入力された｛ユーザデー
タ＋ＣＲＣパリティ部｝から、それに対応するＥＣＣパ
リティ部を演算し、データバス２５５を介して｛ユーザ
データ＋ＣＲＣパリティ部＋ＥＣＣパリティ部｝を出力
することができる。

【０１３２】次に、同じく図６を参照して、記憶媒体か
らのデータの読み出し動作時におけるＥＣＣ回路２６２
の動作について説明する。

【０１３３】データバス２５３を介して、｛ユーザデー
タ＋ＣＲＣパリティ部＋ＥＣＣパリティ部｝が８ビット
単位で入力されると、符号生成／シンドローム算出回路
３０１は、シンドローム算出回路として機能する。すな
わち、符号生成／シンドローム算出回路３０１は、入力
される｛ユーザデータ＋ＣＲＣパリティ部＋ＥＣＣパリ
ティ部｝に対してシンドローム算出演算を行い、算出さ
れたシンドロームを、データバス３０３を介してエラー
位置、値算出器３０２に出力する。エラー位置、値算出
器３０２ではユークリッドアルゴリズムによりエラー位
置多項式、エラー評価多項式を、受信したシンドローム
に基づいて導出する。さらに、エラー位置多項式、エラ
ー評価多項式を解くことによりエラー位置、およびそれ
に対応するエラー値を算出する。複数エラーが発生して
おり、かつ、そのエラー個数が訂正可能個数以内におさ
まっていれば、エラー位置およびエラー値のペアが、そ
のエラー個数分だけ算出されるはずである。

【０１３４】ここで、エラー位置多項式を解く手法とし
ては、例えば、チェンサーチアルゴリズムを用いること
ができるが、本発明は、エラー位置多項式を解く手法に
は依存せず、特に、エラー位置およびエラー値が算出さ
れる順序がどのようなものであってもよい。

【０１３５】上記のようにエラー位置、およびそれに対
応するエラー値のペアが算出されるごとに、エラー位
置、値算出器３０２は、エラー位置がユーザデータ部も
しくはＣＲＣパリティ部であれば、データバス２５１を
介してエラー位置を、データバス２５２を介してエラー
値をバッファインタフェース回路３０５に出力するとと
もに、検証回路２６１（図５参照）に対しても出力す
る。但し、このとき制御線２５３の値を調査して、検証
回路２６１がビジー状態を示している場合、制御線２５
３がアイドル状態を示すまで、出力をせず待機する。但
し、検証回路２６１（図５参照）は、それぞれのエラー
位置およびエラー値に対する演算を高速に実行するた
め、上記のようなウェイト動作によるオーバヘッドは小
さい。

【０１３６】エラー位置、値算出器３０２は、バッファ
インタフェース回路３０５および検証回路２６１に対す
る、エラー位置およびエラー値の出力を完了すると、引
き続き、次のエラー位置、エラー値の算出を進める。以
下同様にして、全てのエラー位置、エラー値が算出され
るまで処理を繰り返す。

【０１３７】バッファインタフェース回路３０５は、エ
ラー位置、エラー値を受信すると、データバス８３４を
介して、バッファ制御部８１８（図４参照）を利用し
て、データバッファ８１６（図４参照）内の誤りバイト
データを正常なデータに訂正する。具体的には、データ
バッファメモリ８１６内に格納されている誤りバイトデ
ータをエラー位置から特定しバッファインタフェース回
路３０５に読み込み、誤りバイトデータと、エラー値と
の排他的論理和をとったバイトデータを、また、データ
バッファメモリ８１６内の同位置（エラー位置から特定
される）に再格納する。

【０１３８】一方、エラー位置、値算出器３０２におい
て、期待される個数のエラー位置、エラー値が特定でき
ない場合、エラー位置、値算出器３０２は、訂正可能範
囲を超えたエラーが発生したと判断して、制御線３１０
を介して訂正不能エラーが発生したことを、訂正不能判
定回路３０７に報告する。また、検証回路２６１（図５
参照）においてＥＣＣの誤訂正が検出されると制御線２
５０を介して、誤訂正が発生したことが訂正不能判定回
路３０７に報告される。

【０１３９】訂正不能判定回路３０７では、ＥＣＣ回路
２６２による｛ユーザデータ＋ＣＲＣパリティ部＋ＥＣ
Ｃパリティ部｝に対する訂正演算が終了すると、エラー
位置、値算出器３０２から訂正不能の報告がなかったか
どうか、また、検証回路２６１からの誤訂正発生の報告
がなかったかどうかを調査する。どちらか１つでもあれ
ば、訂正不能判定回路３０７は、｛ユーザデータ＋ＣＲ
Ｃパリティ部＋ＥＣＣパリティ部｝はエラーが発生し、
かつ、エラーは訂正不能だったと判断し、制御線２５４
を介して上位のドライブ制御部２６１に訂正不能エラー
発生を報告する。

【０１４０】次に、図１を参照して、本実施の形態にお
ける検証回路の構成および動作の詳細について説明す
る。

【０１４１】図１において、検証回路２６１は、ＣＲＣ
剰余ラッチ３３０と、剰余格納レジスタ３３４と、比較
器３３１と、エラー値剰余エンコーダ３４１と、ＣＲＣ
ワーキングレジスタ３４２と、[16]サイクル剰余デコー
ダ３４３と、[1]サイクル剰余デコーダ３４４と、剰余
デコーダセレクタ３４８と、セレクタ３３５、セレクタ
３４０、セレクタ３４５と、コントロールロジック（図
示せず）とを有して構成される。

【０１４２】例えば、ＣＲＣＣ生成多項式を、x^32+x^2
6+x^23+x^22+x^16+x^12+x^11+x^10+x^8+x^7+x^5+x^4+x^
2+x+1と設定した場合、[16]サイクル剰余デコーダ３４
３は、以下の演算を実行するハードウェアにて簡単に実
現できる。

【０１４３】ここで，[16]サイクル剰余デコーダ３４３
への３２ビット入力データバスの値をd1[31:0]とし、ま
た、[16]サイクル剰余デコーダ３４３の３２ビット出力
データバスの値をout1[31:0]としている。また、下式の
中で「∪」はビットの排他的論理和を表し、ハードウェ
アとしてはXOR回路を使用する組み合わせ回路により簡
単に演算可能である。

【０１４４】 out1[31] = d1[31]∪d1[30]∪d1[29]∪d1[28]∪d1[26] ∪d1[22]∪d1[21]∪d1[20]∪d1[19]∪d1[17] ∪d1[16]∪d1[14]∪d1[13]∪d1[ 9]∪d1[ 7] ∪d1[ 6]∪d1[ 4]∪d1[ 2]∪d1[ 1]∪d1[ 0]∪1 out1[30] = d1[30]∪d1[29]∪d1[28]∪d1[27]∪d1[25] ∪d1[21]∪d1[20]∪d1[19]∪d1[18]∪d1[16] ∪d1[15]∪d1[13]∪d1[12]∪d1[ 8]∪d1[ 6] ∪d1[ 5]∪d1[ 3]∪d1[ 1]∪d1[ 0]∪1 out1[29] = d1[29]∪d1[28]∪d1[27]∪d1[26]∪d1[24] ∪d1[20]∪d1[19]∪d1[18]∪d1[17]∪d1[15] ∪d1[14]∪d1[12]∪d1[11]∪d1[ 7]∪d1[ 5] ∪d1[ 4]∪d1[ 2]∪d1[ 0]∪1 out1[28] = d1[28]∪d1[27]∪d1[26]∪d1[25]∪d1[23] ∪d1[19]∪d1[18]∪d1[17]∪d1[16]∪d1[14] ∪d1[13]∪d1[11]∪d1[10]∪d1[ 6]∪d1[ 4] ∪d1[ 3]∪d1[ 1]∪1 out1[27] = d1[31]∪d1[27]∪d1[26]∪d1[25]∪d1[24] ∪d1[22]∪d1[18]∪d1[17]∪d1[16]∪d1[15] ∪d1[13]∪d1[12]∪d1[10]∪d1[ 9]∪d1[ 5] ∪d1[ 3]∪d1[ 2]∪d1[ 0]∪1 out1[26] = d1[30]∪d1[26]∪d1[25]∪d1[24]∪d1[23] ∪d1[21]∪d1[17]∪d1[16]∪d1[15]∪d1[14] ∪d1[12]∪d1[11]∪d1[ 9]∪d1[ 8]∪d1[ 4] ∪d1[ 2]∪d1[ 1]∪1 out1[25] = d1[30]∪d1[28]∪d1[26]∪d1[25]∪d1[24] ∪d1[23]∪d1[21]∪d1[19]∪d1[17]∪d1[15] ∪d1[11]∪d1[10]∪d1[ 9]∪d1[ 8]∪d1[ 6] ∪d1[ 4]∪d1[ 3]∪d1[ 2]∪1 out1[24] = d1[31]∪d1[29]∪d1[27]∪d1[25]∪d1[24] ∪d1[23]∪d1[22]∪d1[20]∪d1[18]∪d1[16] ∪d1[14]∪d1[10]∪d1[ 9]∪d1[ 8]∪d1[ 7] ∪d1[ 5]∪d1[ 3]∪d1[ 2]∪d1[ 1]∪1 out1[23] = d1[31]∪d1[30]∪d1[28]∪d1[26]∪d1[24] ∪d1[23]∪d1[22]∪d1[21]∪d1[19]∪d1[17] ∪d1[15]∪d1[13]∪d1[ 9]∪d1[ 8]∪d1[ 7] ∪d1[ 6]∪d1[ 4]∪d1[ 2]∪d1[ 1]∪d1[ 0]∪1 out1[22] = d1[28]∪d1[27]∪d1[26]∪d1[25]∪d1[23] ∪d1[19]∪d1[18]∪d1[17]∪d1[13]∪d1[12] ∪d1[ 9]∪d1[ 8]∪d1[ 5]∪d1[ 4]∪d1[ 3] ∪d1[ 2]∪1 out1[21] = d1[30]∪d1[29]∪d1[28]∪d1[27]∪d1[25] ∪d1[24]∪d1[21]∪d1[20]∪d1[19]∪d1[18] ∪d1[14]∪d1[13]∪d1[12]∪d1[11]∪d1[ 9] ∪d1[ 8]∪d1[ 6]∪d1[ 3]∪d1[ 0]∪1 out1[20] = d1[29]∪d1[28]∪d1[27]∪d1[26]∪d1[24] ∪d1[23]∪d1[20]∪d1[19]∪d1[18]∪d1[17] ∪d1[13]∪d1[12]∪d1[11]∪d1[10]∪d1[ 8] ∪d1[ 7]∪d1[ 5]∪d1[ 2]∪1 out1[19] = d1[31]∪d1[28]∪d1[27]∪d1[26]∪d1[25] ∪d1[23]∪d1[22]∪d1[19]∪d1[18]∪d1[17] ∪d1[16]∪d1[12]∪d1[11]∪d1[10]∪d1[ 9] ∪d1[ 7]∪d1[ 6]∪d1[ 4]∪d1[ 1]∪1 out1[18] = d1[30]∪d1[27]∪d1[26]∪d1[25]∪d1[24] ∪d1[22]∪d1[21]∪d1[18]∪d1[17]∪d1[16] ∪d1[15]∪d1[11]∪d1[10]∪d1[ 9]∪d1[ 8] ∪d1[ 6]∪d1[ 5]∪d1[ 3]∪d1[ 0]∪1 out1[17] = d1[29]∪d1[26]∪d1[25]∪d1[24]∪d1[23] ∪d1[21]∪d1[20]∪d1[17]∪d1[16]∪d1[15] ∪d1[14]∪d1[10]∪d1[ 9]∪d1[ 8]∪d1[ 7] ∪d1[ 5]∪d1[ 4]∪d1[ 2]∪1 out1[16] = d1[31]∪d1[28]∪d1[25]∪d1[24]∪d1[23] ∪d1[22]∪d1[20]∪d1[19]∪d1[16]∪d1[15] ∪d1[14]∪d1[13]∪d1[ 9]∪d1[ 8]∪d1[ 7] ∪d1[ 6]∪d1[ 4]∪d1[ 3]∪d1[ 1]∪1 out1[15] = d1[29]∪d1[28]∪d1[27]∪d1[26]∪d1[24] ∪d1[23]∪d1[20]∪d1[18]∪d1[17]∪d1[16] ∪d1[15]∪d1[12]∪d1[ 9]∪d1[ 8]∪d1[ 5] ∪d1[ 4]∪d1[ 3]∪d1[ 1]∪1 out1[14] = d1[28]∪d1[27]∪d1[26]∪d1[25]∪d1[23] ∪d1[22]∪d1[19]∪d1[17]∪d1[16]∪d1[15] ∪d1[14]∪d1[11]∪d1[ 8]∪d1[ 7]∪d1[ 4] ∪d1[ 3]∪d1[ 2]∪d1[ 0]∪1 out1[13] = d1[27]∪d1[26]∪d1[25]∪d1[24]∪d1[22] ∪d1[21]∪d1[18]∪d1[16]∪d1[15]∪d1[14] ∪d1[13]∪d1[10]∪d1[ 7]∪d1[ 6]∪d1[ 3] ∪d1[ 2]∪d1[ 1]∪1 out1[12] = d1[31]∪d1[26]∪d1[25]∪d1[24]∪d1[23] ∪d1[21]∪d1[20]∪d1[17]∪d1[15]∪d1[14] ∪d1[13]∪d1[12]∪d1[ 9]∪d1[ 6]∪d1[ 5] ∪d1[ 2]∪d1[ 1]∪d1[ 0]∪1 out1[11] = d1[29]∪d1[28]∪d1[26]∪d1[25]∪d1[24] ∪d1[23]∪d1[21]∪d1[17]∪d1[12]∪d1[11] ∪d1[ 9]∪d1[ 8]∪d1[ 7]∪d1[ 6]∪d1[ 5] ∪d1[ 2]∪1 out1[10] = d1[31]∪d1[30]∪d1[29]∪d1[27]∪d1[26] ∪d1[25]∪d1[24]∪d1[23]∪d1[21]∪d1[19] ∪d1[17]∪d1[14]∪d1[13]∪d1[11]∪d1[10] ∪d1[ 9]∪d1[ 8]∪d1[ 5]∪d1[ 2]∪d1[ 0]∪1 out1[ 9] = d1[31]∪d1[25]∪d1[24]∪d1[23]∪d1[21] ∪d1[19]∪d1[18]∪d1[17]∪d1[14]∪d1[12] ∪d1[10]∪d1[ 8]∪d1[ 6]∪d1[ 2]∪d1[ 0]∪1 out1[ 8] = d1[30]∪d1[24]∪d1[23]∪d1[22]∪d1[20] ∪d1[18]∪d1[17]∪d1[16]∪d1[13]∪d1[11] ∪d1[ 9]∪d1[ 7]∪d1[ 5]∪d1[ 1]∪1 out1[ 7] = d1[30]∪d1[28]∪d1[26]∪d1[23]∪d1[20] ∪d1[15]∪d1[14]∪d1[13]∪d1[12]∪d1[10] ∪d1[ 9]∪d1[ 8]∪d1[ 7]∪d1[ 2]∪d1[ 1]∪1 out1[ 6] = d1[31]∪d1[30]∪d1[28]∪d1[27]∪d1[26] ∪d1[25]∪d1[21]∪d1[20]∪d1[17]∪d1[16] ∪d1[12]∪d1[11]∪d1[ 8]∪d1[ 4]∪d1[ 2]∪1 out1[ 5] = d1[31]∪d1[30]∪d1[29]∪d1[27]∪d1[26] ∪d1[25]∪d1[24]∪d1[20]∪d1[19]∪d1[16] ∪d1[15]∪d1[11]∪d1[10]∪d1[ 7]∪d1[ 3] ∪d1[ 1]∪1 out1[ 4] = d1[31]∪d1[25]∪d1[24]∪d1[23]∪d1[22] ∪d1[21]∪d1[20]∪d1[18]∪d1[17]∪d1[16] ∪d1[15]∪d1[13]∪d1[10]∪d1[ 7]∪d1[ 4] ∪d1[ 1]∪1 out1[ 3] = d1[29]∪d1[28]∪d1[26]∪d1[24]∪d1[23] ∪d1[15]∪d1[13]∪d1[12]∪d1[ 7]∪d1[ 4] ∪d1[ 3]∪d1[ 2]∪d1[ 1]∪1 out1[ 2] = d1[31]∪d1[28]∪d1[27]∪d1[25]∪d1[23] ∪d1[22]∪d1[14]∪d1[12]∪d1[11]∪d1[ 6] ∪d1[ 3]∪d1[ 2]∪d1[ 1]∪d1[ 0]∪1 out1[ 1] = d1[29]∪d1[28]∪d1[27]∪d1[24]∪d1[20] ∪d1[19]∪d1[17]∪d1[16]∪d1[14]∪d1[11] ∪d1[10]∪d1[ 9]∪d1[ 7]∪d1[ 6]∪d1[ 5] ∪d1[ 4]∪1 out1[ 0] = d1[31]∪d1[30]∪d1[29]∪d1[27]∪d1[23] ∪d1[22]∪d1[21]∪d1[20]∪d1[18]∪d1[17] ∪d1[15]∪d1[14]∪d1[10]∪d1[ 8]∪d1[ 7] ∪d1[ 5]∪d1[ 3]∪d1[ 2]∪d1[ 1]∪d1[ 0]∪1 また、同様に、[1]サイクル剰余デコーダ３４４は、以
下の以下の演算を実行するハードウェアにて簡単に実現
できる。ここで、[1]サイクル剰余デコーダ３４４への
３２ビット入力データバスの値をd2[31:0]とし、また、
[1]サイクル剰余デコーダ３４４の３２ビット出力デー
タバスの値をout2[31:0]としている。また，以下の式に
おける「∪」はビットの排他的論理和を表し、ハードウ
ェアとしてはXOR回路を使用する組み合わせ回路により
簡単に演算可能である。

【０１４５】 out2[31] = d2[29]∪d2[23]∪1 out2[30] = d2[31]∪d2[28]∪d2[22]∪1 out2[29] = d2[31]∪d2[30]∪d2[27]∪d2[21]∪1 out2[28] = d2[30]∪d2[29]∪d2[26]∪d2[20]∪1 out2[27] = d2[31]∪d2[29]∪d2[28]∪d2[25]∪d2[19]∪1 out2[26] = d2[30]∪d2[28]∪d2[27]∪d2[24]∪d2[18]∪1 out2[25] = d2[27]∪d2[26]∪d2[17]∪1 out2[24] = d2[31]∪d2[26]∪d2[25]∪d2[16]∪1 out2[23] = d2[30]∪d2[25]∪d2[24]∪d2[15]∪1 out2[22] = d2[24]∪d2[14]∪1 out2[21] = d2[29]∪d2[13]∪1 out2[20] = d2[28]∪d2[12]∪1 out2[19] = d2[31]∪d2[27]∪d2[11]∪1 out2[18] = d2[31]∪d2[30]∪d2[26]∪d2[10]∪1 out2[17] = d2[30]∪d2[29]∪d2[25]∪d2[ 9]∪1 out2[16] = d2[29]∪d2[28]∪d2[24]∪d2[ 8]∪1 out2[15] = d2[31]∪d2[29]∪d2[28]∪d2[27]∪d2[ 7]∪1 out2[14] = d2[31]∪d2[30]∪d2[28]∪d2[27]∪d2[26] ∪d2[ 6]∪1 out2[13] = d2[31]∪d2[30]∪d2[29]∪d2[27]∪d2[26] ∪d2[25]∪d2[ 5]∪1 out2[12] = d2[30]∪d2[29]∪d2[28]∪d2[26]∪d2[25] ∪d2[24]∪d2[ 4]∪1 out2[11] = d2[28]∪d2[27]∪d2[25]∪d2[24]∪d2[ 3]∪1 out2[10] = d2[29]∪d2[27]∪d2[26]∪d2[24]∪d2[ 2]∪1 out2[ 9] = d2[29]∪d2[28]∪d2[26]∪d2[25]∪d2[ 1]∪1 out2[ 8] = d2[28]∪d2[27]∪d2[25]∪d2[24]∪d2[ 0]∪1 out2[ 7] = d2[31]∪d2[29]∪d2[27]∪d2[26]∪d2[24]∪1 out2[ 6] = d2[31]∪d2[30]∪d2[29]∪d2[28]∪d2[26] ∪d2[25]∪1 out2[ 5] = d2[31]∪d2[30]∪d2[29]∪d2[28]∪d2[27] ∪d2[25]∪d2[24]∪1 out2[ 4] = d2[30]∪d2[28]∪d2[27]∪d2[26]∪d2[24]∪1 out2[ 3] = d2[31]∪d2[27]∪d2[26]∪d2[25]∪1 out2[ 2] = d2[31]∪d2[30]∪d2[26]∪d2[25]∪d2[24]∪1 out2[ 1] = d2[31]∪d2[30]∪d2[25]∪d2[24]∪1 out2[ 0] = d2[30]∪d2[24]∪1 次に、同じく図１を参照して、本実施の形態における検
証回路の動作の詳細について説明する。検証回路２６１
は、記憶媒体からデータの読み出し動作時にしか使用さ
れないので、この場合の動作について説明する。ここで
は、特に、読み込んだ｛ユーザデータ＋ＣＲＣパリティ
部＋ＥＣＣパリティ部｝にエラーが発生しており、ＥＣ
Ｃ回路２６２で訂正演算する場合の検証回路２６１の動
作について説明する。

【０１４６】先ず、データバス２５６を介して、ＣＲＣ
回路２６０（図５参照）から｛ユーザデータ＋ＣＲＣパ
リティ部（エラー訂正前）｝に対するＣＲＣ剰余値（３
２ビット値）を受信し、ＣＲＣ剰余ラッチ３３０に格納
する。

【０１４７】エラーが複数発生している場合は、｛ユー
ザデータ＋ＣＲＣパリティ部｝におけるエラー位置およ
びエラー値がＥＣＣ回路２６２（図５参照）において特
定されるたびに、またエラーが１個のみである場合は、
一回だけ、データバス２５１およびデータバス２５２か
ら、エラー位置およびエラー値がそれぞれ出力される。

【０１４８】検証回路２６１は、データバス２５２から
エラー値を受信すると、エラー値剰余デコーダ３４１に
より、エラー値（８ビットデータ）をデコードして３２
ビットデータを作成し、３２ビットデータをＣＲＣワー
キングレジスタ３４２へデータバス３３８、セレクタ３
４０を介して格納する。

【０１４９】ここで、エラー値剰余デコーダ３４１は、
受信したエラー値（８ビットデータ）を多項式展開して
ＣＲＣ生成多項式で剰余演算（（式２）参照）を行った
結果の３２ビットデータをデコードするためのランダム
ロジックである。すなわち、このエラー値剰余デコーダ
３４１の動作により受信したエラー値（８ビットデー
タ）をＣＲＣ生成多項式でＣＲＣ剰余演算した結果がＣ
ＲＣワーキングレジスタ３４２に格納されるのである。

【０１５０】さて、データバス２５１を介してエラー位
置を剰余デコーダセレクタ３４８が受信するが、剰余デ
コーダセレクタ３４８は、受信したエラー位置の値に依
存して、セレクタ３４５の動作をシーケンス制御し、[1
6]サイクル剰余デコーダ３４３、[1]サイクル剰余デコ
ーダ３４４を使用してＣＲＣワーキングレジスタ３４２
の値を更新する。

【０１５１】ここで、図８を参照して、剰余デコーダセ
レクタ３４８（図１参照）におけるシーケンス制御の手
順について説明する。

【０１５２】図８において、シーケンス制御がスタート
する（ステップ４５０）と、まず、受け付けたエラー位
置の値をカウンタ（counter）に格納する（ステップ４
５１）。そして、カウンタに格納されているエラー位置
の値が１６以上であるか否かを判定する（ステップ４５
２）。この判定の結果、エラー位置の値が１６以上あれ
ば、カウンタに格納されているエラー位置の値から１６
減じ（ステップ４５３）、[16]サイクル剰余デコーダ３
４３を選択し、ＣＲＣワーキングレジスタ３４２の値を
更新する（ステップ４５３）。その後、ステップ４５２
に戻り、同様の判定を行う。また、ステップ４５２にお
ける判定の結果、エラー位置の値が１６より小さけれ
ば、エラー位置の値が１以上か否か調査する（ステップ
４５５）。この調査の結果、エラー位置の値が１以上で
あれば、エラー位置の値から１減じ（ステップ４５
７）、[1]サイクル剰余デコーダ３４４を使用してＣＲ
Ｃワーキングレジスタ３４２の値を更新する（ステップ
４５７）。そして、ステップ４５５に戻り、同様の判定
を行う。

【０１５３】以下、同様にして、このような動作をエラ
ー位置が０になるまで繰り返す。

【０１５４】次に、図１を参照して、ＣＲＣワーキング
レジスタ３４２の値の更新動作について、さらに詳しく
説明する。

【０１５５】図１において、ＣＲＣワーキングレジスタ
３４２の値は、データバス３４７を介して[16]サイクル
剰余デコーダ３４３に入力される。[16]サイクル剰余デ
コーダ３４３は、入力された３２ビットデータをランダ
ムゲートによりデコードして得た３２ビットデータをセ
レクタ３４５へ出力する。ここで、[16]サイクル剰余デ
コーダ３４３は、入力された３２ビットデータをＣＲＣ
剰余算の初期値として採用し、続けて１６バイト分の値
０のデータが入力されたＣＲＣ剰余算をした結果の３２
ビットデータを出力するものである。

【０１５６】また、ＣＲＣワーキングレジスタ３４２の
値はデータバス３４７を介して、[1]サイクル剰余デコ
ーダ３４４に入力される。[1]サイクル剰余デコーダ３
４４は、入力された３２ビットデータをランダムゲート
によりデコードして得た３２ビットデータをセレクタ３
４５へ出力する。この[1]サイクル剰余デコーダ３４４
は入力された３２ビットデータをＣＲＣ剰余算の初期値
として採用し、続けて１バイト分の値０のデータが入力
されたＣＲＣ剰余算をした結果の３２ビットデータを出
力するものである。

【０１５７】剰余デコーダセレクタ３４８によって、セ
レクタ３４５が制御されて、デコーダとして[16]サイク
ル剰余デコーダ３４３のパスもしくは、[1]サイクル剰
余デコーダのパスのどちらかが選択され、セレクタ３４
０を介してＣＲＣワーキングレジスタ３４２の値を３２
ビットデータで更新する。

【０１５８】このように動作することで受信したエラー
位置およびエラー値から（式８）の各項に対応するよう
な演算が検証回路２６１において実現される。

【０１５９】図８を参照して説明したシーケンス制御動
作が終了すると、ＣＲＣワーキングレジスタ３４２に格
納された３２ビットデータを用いて、剰余格納レジスタ
３３４の値との排他的論理和をとり、剰余格納レジスタ
３３４の値を更新する。すなわち、ＣＲＣワーキングレ
ジスタ３４２の３２ビットデータは、データバス３４７
を介して32ビット排他的論理和回路３３７で、データバ
ス３３３を介して送られてくる剰余格納レジスタ３３４
の値（但し初期値は０である）との排他的論理和をとら
れ、その演算結果はデータバス３３６、セレクタ３３５
を介して剰余格納レジスタ３３４を更新する。但し剰余
格納レジスタ３３４は、この時以外はクロックに同期し
て自分自身の値で更新を行っている（すなわち、ＣＲＣ
ワーキングれじすた３４２からデータが送られてこない
ときは、レジスタの値は変化しない）。つまり、上述の
更新プロセス以外では、剰余格納レジスタ３３４は、デ
ータバス３３３、セレクタ３３５を介して自分の値で更
新を行うのである。

【０１６０】以上、１つのエラー位置およびエラー値が
受信された時の動作について説明した。エラーが複数発
生しているときにはデータバス２５１、データバス２５
２を介してさらにエラー位置およびエラー値のペアがＥ
ＣＣ回路２６２（図５参照）より出力されてくるので同
様の動作を行う。但し、各エラー位置およびエラー値の
ペアについて、ＣＲＣワーキングレジスタ３４２もしく
は剰余格納レジスタ３３４の更新が行なわれている最中
は制御線２５３を介してビジー中であることをＥＣＣ回
路２６２へ知らせ、次のエラー位置およびエラー値の出
力をウェイトさせる。

【０１６１】全てのエラー位置およびエラー値につい
て、上述の動作を完了すると、剰余格納レジスタ３３４
には、ＥＣＣ回路２６２で算出されたエラー位置および
エラー値によって特定されるエラー多項式からＣＲＣ生
成多項式によりＣＲＣ剰余を求めた値が格納されてい
る。換言すれば、このとき、剰余格納レジスタ３３４に
は、（式８）で求められる値S'に対応する値が格納され
る。

【０１６２】比較器３３１は、剰余格納レジスタ３３４
の値と、ＣＲＣ剰余ラッチ３３０に格納されている、エ
ラー含みの｛ユーザデータ＋ＣＲＣパリティ部｝から演
算されたＣＲＣ剰余値とを比較する。比較の結果、これ
らの２つの値が一致していれば、ＥＣＣ回路２６２でエ
ラー訂正演算が正常に行なわれたと判断する。一致しな
かった場合、ＥＣＣ回路２６２でエラー訂正演算の際に
誤訂正が発生したと判断し、ＥＣＣ回路の誤訂正を検出
したことを、制御線２５０を介してＥＣＣ回路２６２へ
報告する。

【０１６３】本実施の形態を適用すれば、エラー訂正ア
ルゴリズムに依存せず、エラー訂正回路でエラー位置、
エラー値が求めながら、エラー訂正回路のエラー訂正演
算で誤訂正が行なわれたかどうかを評価する値を、並行
して求めていくことができる。これによって、誤訂正の
評価を高速に実行することができる。

【０１６４】すなわち、図９のフローチャートに示すよ
うに、エラー位置およびエラー値を算出するためのステ
ップ５０７と、エラー位置およびエラー値からＣＲＣ剰
余再を算出するためのステップ５０９とを並行して実行
できる。従って、ＥＣＣ訂正演算およびＣＲＣによるＥ
ＣＣ訂正演算の検証演算の実行を高速化することが可能
となる。

【０１６５】また、図１に示す、エラー値剰余デコーダ
３４１、ＣＲＣワーキングレジスタ３４２、セレクタ３
４０、[16]サイクル剰余デコーダ３４３、[1]サイクル
剰余デコーダ３４４、剰余デコーダセレクタ３４８を備
える演算ブロックを複数備え、ＥＣＣ回路２６２からエ
ラー位置およびエラー値の送信要求が来たときに、１つ
の演算ブロックが稼働中の場合でも、他の開いている演
算ブロックで、そのエラー位置およびエラー値を受信
し、同様の演算を行うこともできる。これによって、さ
らに高速にＥＣＣ訂正結果評価演算を実行することが可
能となる。

【０１６６】さらに、上述の説明では、ＥＣＣ訂正演算
に使用する符号においてインタリーブ構成をとっていな
かったが、本発明は、インタリーブ構成をとる符号をＥ
ＣＣ訂正に使用した場合に適用可能であることは勿論で
ある。

【０１６７】次に、図１０を参照して、本発明の第２の
実施の形態について説明する。本実施の形態における磁
気ディスク装置は、ドライブ制御回路において、ＣＲＣ
回路と検証回路とのペアを複数備えることにおいて、第
１の実施の形態と相違する。ドライブ制御回路以外のブ
ロックについては、基本的に同様に構成することができ
るので、ここで繰り返し説明することは省略し、相違点
を中心に説明する。本実施の形態では、ドライブ制御回
路をこのような構成とすることにより、大きなＣＲＣパ
リティ部に対応する場合であっても、剰余演算のための
回路規模が肥大化することを避けることができる。

【０１６８】上述した第１の実施の形態においては、Ｃ
ＲＣパリティ部として４バイトを想定しているが、例え
ば、ＥＣＣ誤訂正に対する検証能力を高めるためにＣＲ
Ｃパリティ部を大きくすると、本実施の形態で図１にお
ける[16]サイクル剰余デコーダや[1]サイクルデコーダ
部分の回路規模は肥大してしまう。本実施の形態は、こ
の回路規模の肥大化を避けるための手法の一例である。
すなわち、第１の実施の形態ではＥＣＣ訂正演算の誤訂
正を検出する手段として１つのＣＲＣ符号を使用した
が、本実施の形態では、複数のＣＲＣＣ（もしくはこれ
に類する検出手段）を用い、これに本発明を適用する。
以下の説明では、使用するＣＲＣＣの個数として２つを
設定した場合について述べるが、３つ以上のＣＲＣＣの
組み合わせに適用することができることは勿論である。

【０１６９】読み出されるデータの構成としては、例え
ば、｛ユーザデータ＋ＣＲＣパリティ部１＋ＣＲＣパリ
ティ部２＋ＥＣＣパリティ部｝が考えられる。このデー
タブロックは、次のようにして生成することができる。
すなわち、先ず、ユーザデータに対して第１のＣＲＣＣ
によりＣＲＣパリティ部１を算出する。そして、｛ユー
ザデータ＋ＣＲＣパリティ部１｝のデータブロックに対
して第２のＣＲＣＣによりＣＲＣパリティ部２を算出す
る。その後、｛ユーザデータ＋ＣＲＣパリティ部１＋Ｃ
ＲＣパリティ部２｝に対してＥＣＣによりＥＣＣパリテ
ィ部を算出する。本実施の形態では、ＣＲＣパリティ部
１、ＣＲＣパリティ部２のそれぞれの大きさを４バイト
と設定する例について説明する。このような構成の符号
に対し、本実施の形態における磁気ディスク装置では、
ＣＲＣ回路と検証回路とのペアを複数備えるドライブ制
御回路を用いて対応する。

【０１７０】図１０において、本実施の形態におけるＣ
ＲＣ回路Ｂ６６０およびＣＲＣ回路Ｃ６０１のそれぞれ
は、第１の実施の形態におけるＣＲＣ回路２６０（図７
参照）と基本的な構成は同様である。また、本実施の形
態における検証回路Ｂ６６１および検証回路Ｃ６０３の
それぞれは、第１の実施の形態における検証回路２６１
（図１参照）と基本的な構成は同様である。これらの回
路が第１の実施の形態と相違する点は、ＣＲＣ回路Ｂ６
６０、検証回路Ｂ６６１のペアと、ＣＲＣ回路Ｃ６０
１、検証回路Ｃ６０３のペアとで、それぞれ独立のＣＲ
Ｃ生成多項式を使用していることである。

【０１７１】以下、図１０を用いて、本実施の形態にお
けるドライブ制御部Ｂ６９０の構成、および動作を、記
憶媒体である磁気ディスク円盤８１０（図４参照）に対
する、ユーザデータの書き込みと読み出しとにわけて、
それぞれ説明する。先ず、磁気ディスク円盤８１０（図
４参照）へのユーザデータの書き込みについて、説明す
る。

【０１７２】ドライブ制御部Ｂ６９０のデータバス２５
８に書き込むべきユーザデータが、データバッファ８１
６（図４参照）、バッファ制御部８１８（図４参照）を
介して、８ビット単位で送られてくる。ドライブ制御部
Ｂ６９０では、ユーザデータをＣＲＣ回路Ｂ６６０、Ｃ
ＲＣ回路Ｃ６０１およびＥＣＣ回路６６２に入力してい
く。よって、この時点では、セレクタ６６４は、データ
バス２５８を選択し、そこから与えられるデータを、出
力バス６５３に出力する。

【０１７３】全てのユーザデータが上記の３ブロック
（ＣＲＣ回路Ｂ６６０、ＣＲＣ回路Ｃ６０１、ＥＣＣ回
路６６２）に転送されるまで、それぞれのブロックは次
のように動作する。すなわち、ＣＲＣ回路Ｂ６６０、Ｃ
ＲＣ回路Ｃ６０１はそれぞれ、転送されるユーザデータ
を多項式としてとらえ、それぞれのＣＲＣ生成多項式に
よる剰余演算を行ない（（式２）参照）、また、ＥＣＣ
回路６６２は転送されるユーザデータを多項式としてと
らえ、ＥＣＣ生成多項式で剰余演算を行う。また、ＥＣ
Ｃ回路６６２は、この剰余演算と並行して、転送されて
くるユーザデータを８ビット単位で符号語出力バス６５
５より出力する。

【０１７４】全てのユーザデータが上記の３ブロック
（ＣＲＣ回路Ｂ６６０、ＣＲＣ回路Ｃ６０１、ＥＣＣ回
路６６２）に転送されると、それぞれのブロックは次の
ように動作する。すなわち、ＣＲＣ回路Ｂ６６０ではＣ
ＲＣパリティ部１（本実施の形態では４バイト）が生成
されるので、データバス６５７を介して、ＣＲＣ回路Ｃ
６０１およびＥＣＣ回路６６２にＣＲＣパリティ部１を
８ビット単位で転送する。すなわち、この期間では、セ
レクタ６６４は、データバス６５７を選択し、そこから
のデータをデータバス６５３に出力する。また、セレク
タ６２１は、データバス６５７を選択し、そこからのデ
ータをＣＲＣ回路Ｃ６０１に出力にする。

【０１７５】ＣＲＣ回路Ｃ６０１およびＥＣＣ回路６６
２は、全てのユーザデータバイトに引き続き、前述し
た、データバス６５７を介して転送されるＣＲＣパリテ
ィ部１を使用して、それぞれの生成多項式による剰余演
算を続けて行う。また、この剰余演算と並行して、ＥＣ
Ｃ回路６６２は、転送されてくるＣＲＣパリティ部１を
８ビット単位で符号語出力バス６５５より出力する。

【０１７６】全てのＣＲＣパリティ部１（本実施の形態
では４バイト）がＣＲＣ回路Ｃ６０１およびＥＣＣ回路
６６２に転送されると、ＣＲＣ回路６０１においてＣＲ
Ｃパリティ部２が生成されるので、その後、生成された
ＣＲＣパリティ部２を、データバス６０８を介して８ビ
ットずつ出力する。

【０１７７】ＥＣＣ回路６６２は、全ての｛ユーザデー
タバイト＋ＣＲＣパリティ部１｝に引き続き、前述し
た、データバス６５７を介して転送されるＣＲＣパリテ
ィ部２を使用して、ＥＣＣ生成多項式による剰余演算を
続けて行う。また、この剰余演算と並行して、ＥＣＣ回
路６６２は、転送されてくるＣＲＣパリティ部２を８ビ
ット単位で符号語出力バス６５５より出力する。

【０１７８】全てのＣＲＣパリティ部２（本実施の形態
では４バイト）がＥＣＣ回路６６２に転送されると、Ｅ
ＣＣ回路６６２の内部においてＥＣＣパリティ部が生成
されるので、その後、データバス６５５を介して、８ビ
ットずつ該ＥＣＣパリティ部を出力する。

【０１７９】このようにして、ドライブ制御部６９０で
データバス２５８を介してユーザデータを入力していく
ことで、符号語出力バス２５５から、｛ユーザデータ部
＋ＣＲＣパリティ部１＋ＣＲＣパリティ部２＋ＥＣＣパ
リティ部｝が順次出力される。

【０１８０】ドライブ制御部６９０は、｛ユーザデータ
部＋ＣＲＣパリティ部１＋ＣＲＣパリティ部２＋ＥＣＣ
パリティ部｝を、データバス８２９（図４参照）を介し
て磁気ディスク円盤８１０（図４参照）に記録する。

【０１８１】上述のようにして、本実施の形態における
ドライブ制御部６９０は、記録媒体へのユーザデータの
書き込み動作を行う。

【０１８２】次に、同じく図１０を参照して、磁気ディ
スク円盤８１０（図４参照）からのユーザデータの読み
込み動作におけるＥＣＣによるエラー訂正、およびＥＣ
Ｃ誤訂正のＣＲＣによる検出動作について説明する。

【０１８３】磁気ディスク円盤８１０（図４参照）から
読み込まれた｛ユーザデータ部＋ＣＲＣパリティ部１＋
ＣＲＣパリティ部２＋ＥＣＣパリティ部｝は、データバ
ス２５８を介して、ＣＲＣ回路Ｂ６６０、ＣＲＣ回路Ｃ
６０１、およびＥＣＣ回路６６２に入力されていく。よ
って、この期間は、セレクタ６６４は、データバス２５
８を選択し、そこからのデータを出力バス６５３に出力
する。

【０１８４】ＣＲＣ回路Ｂ６６０では、｛ユーザデータ
部＋ＣＲＣパリティ部１｝をそのＣＲＣ生成多項式によ
って剰余演算して４バイトのＣＲＣ剰余１を算出する。
そして、算出したＣＲＣ剰余１を、データバス６５６を
介して検証回路Ｂ６６１に４バイト一度に出力する。検
証回路Ｂ６６１では、受け取った４バイトのＣＲＣ剰余
を格納しておく。

【０１８５】同様にＣＲＣ回路Ｃ６０１では、｛ユーザ
データ部＋ＣＲＣパリティ部１＋ＣＲＣパリティ部２｝
をそのＣＲＣ生成多項式によって剰余演算して４バイト
のＣＲＣ剰余２を算出する。そして、ＣＲＣ剰余２を、
データバス６０２を介して検証回路Ｃ６０３に４バイト
一度に出力する。検証回路Ｃ６０３では受け取った４バ
イトのＣＲＣ剰余を内部に格納しておく。

【０１８６】ＥＣＣ回路６６２では、｛ユーザデータ部
＋ＣＲＣパリティ部１＋ＣＲＣパリティ部２＋ＥＣＣパ
リティ部｝よりシンドロームを算出する。算出されたシ
ンドロームのうち少なくとも１つ以上が非ゼロであれば
ＥＣＣ回路６６２は、読み込んだ｛ユーザデータ部＋Ｃ
ＲＣパリティ部１＋ＣＲＣパリティ部２＋ＥＣＣパリテ
ィ部｝にエラーが含まれていると判定し、訂正動作を開
始する。また、算出されたシンドロームが全てゼロであ
れば読み込んだ｛ユーザデータ部＋ＣＲＣパリティ部１
＋ＣＲＣパリティ部２＋ＥＣＣパリティ部｝にエラーが
含まれていないと判定し、ドライブ制御部Ｂ６９０に対
して正常なデータ転送が行なわれたことを報告する。

【０１８７】次に、訂正動作について説明する。

【０１８８】ＥＣＣ回路６６２でシンドロームを用いて
訂正演算したとき、発生したエラー個数が本ＥＣＣの訂
正能力範囲内であれば、エラー位置およびエラー値のペ
アを１組以上（実際に発生したエラー個数分だけ）算出
する。

【０１８９】この時、エラー位置およびエラー値のペア
（但し、エラー位置がユーザデータ部もしくはＣＲＣパ
リティ部１だった場合）が１つ見つかるごとに、それぞ
れ、データバス６５１、データバス６５２を介して検証
回路Ｂ６６１に、エラー位置およびエラー値のペアを出
力する。

【０１９０】検証回路Ｂ６６１では、受け取ったエラー
位置およびエラー値を用いて誤訂正検証演算を行ってい
く。検証回路Ｂ６６１では、エラー位置およびエラー値
を受け取るごとに、誤訂正検証用のＣＲＣ再剰余を演
算、更新していく。本実施の形態では、一組のエラー位
置およびエラー値を用いたＣＲＣ再剰余の更新演算に要
するクロックサイクルを、数〜１０数クロックサイクル
に低減することが可能であり、更新演算を高速に実行す
ることが可能である。

【０１９１】同様に、エラー位置およびエラー値のペア
（但し、エラー位置がユーザデータ部もしくはＣＲＣパ
リティ部１またはＣＲＣパリティ部２だった場合）が１
つ見つかるごとに、それぞれ、データバス６０４、デー
タバス６０５を介して検証回路Ｃ６０３にエラー位置お
よびエラー値のペアを出力する。

【０１９２】検証回路Ｃ６０３では、受け取ったエラー
位置およびエラー値を用いて誤訂正検証演算を行ってい
く。検証回路Ｃ６０３では、エラー位置およびエラー値
を受け取るごとに、誤訂正検証用のＣＲＣ再剰余を演
算、更新していく。本実施の形態では、一組のエラー位
置およびエラー値を用いたＣＲＣ再剰余の更新演算に要
するクロックサイクルを、数〜１０数クロックサイクル
に低減することが可能であり、更新演算を高速に実行す
ることが可能である。

【０１９３】ＥＣＣ回路６６２は、エラー位置およびエ
ラー値のペアが見つかるごとに（エラー位置が上記で説
明した位置を満足すれば）検証回路Ｂ６６１、検証回路
Ｃ６０３に、見つけられたエラー位置およびエラー値を
出力しようとするが、もし、検証回路Ｂ６６１、検証回
路Ｃ６０３のそれぞれにおいて、既に渡してあるエラー
位置、エラー値を使用したＣＲＣ再剰余の更新が完了し
てなければ、検証回路Ｂ６６１、検証回路Ｃ６０３は、
それぞれ制御線６５３、６０７を介して未完了であるこ
とを報告しているため、それが完了するまでＥＣＣ回路
６６２は、見つけられたエラー位置およびエラー値の出
力をウェイトする。そして、ＣＲＣ再剰余の更新が完了
すると、エラー位置およびエラー値を、検証回路Ｂ６６
１、検証回路Ｃ６０３のそれぞれに出力し、引き続き、
次のエラー位置およびエラー値を算出し始める。

【０１９４】ＥＣＣ回路６６２で、期待される全てのエ
ラー位置およびエラー値のペアが算出され、検証回路Ｂ
６６１、検証回路Ｃ６０３のそれぞれにおいて、受信し
た全てのエラー位置、エラー値のペアを使用して、ＣＲ
Ｃ再剰余の更新がそれぞれ終了すると、検証回路Ｂ６６
１、検証回路Ｃ６０３の内部に格納されているそれぞれ
のＣＲＣ再剰余値は、ＥＣＣによる誤訂正がなければ、
既に検証回路Ｂ６６１、検証回路Ｃ６０３にそれぞれ格
納されているＣＲＣ剰余と、ＣＲＣ回路Ｂ６６０、ＣＲ
Ｃ回路Ｃ６０１から既に受信しそれぞれ格納しているＣ
ＲＣ剰余とは、それぞれ一致するはずである。

【０１９５】ＣＲＣ再剰余値とＣＲＣ剰余値とが等しけ
れば、検証回路Ｂ６６１、検証回路Ｃ６０３は、ＥＣＣ
による訂正が正常に行なわれたと、それぞれ解釈する。
さもなければ（これらＣＲＣ再剰余値とＣＲＣ剰余値と
が等しくなければ）、ＥＣＣによる誤訂正が行なわれた
と判定し、バス６５０、６０６を介して誤訂正発生をＥ
ＣＣ回路６６２に報告する。この時誤訂正の発生パター
ンによって、検証回路Ｂ６６１、検証回路Ｃ６０３のど
ちらか、もしくは両方でＥＣＣの誤訂正が検出されるか
決定する。すなわち、｛ユーザデータ部＋ＣＲＣパリテ
ィ部１｝に少なくとも１つ以上の位置で誤訂正されれ
ば、検証回路Ｂ６６１、検証回路Ｃ６０３は両方とも多
くの場合、誤訂正を検出できる（ＣＲＣの検出能力の制
限上、ある一定の確率で誤訂正を見逃す場合もある）。
また、ＣＲＣパリティ部２にのみ、少なくとも１つ以上
の位置で誤訂正されれば、検証回路Ｃ６０３でのみ誤訂
正を検証可能である（同様にＣＲＣの検出能力の制限
上、ある一定の確率で誤訂正を見逃す場合もある）。

【０１９６】ＥＣＣ回路６６２では、算出されたエラー
位置、エラー値のペアを使用して、データバス６３４、
バッファ制御部８１８（図４参照）を介して、データバ
ッファ８１６（図４参照）内に格納されている対応する
誤りバイトデータを正常なデータへと訂正する。

【０１９７】ところで、ＥＣＣ回路６６２で訂正演算を
行ったが、ＥＣＣ回路６６２内部で訂正不成功（訂正不
能）と演算結果から判断するか、もしくは前述の検証回
路Ｂ６６１、検証回路Ｃ６０３（の両方、もしくはどち
らか）によりＥＣＣの誤訂正が検出されバス６５０、６
０６を介して誤訂正がＥＣＣ回路６６２に報告された場
合には、ＥＣＣ回路６６２は訂正不能リポート信号６５
４を介して、上位のドライブ制御部Ｂ６９０に、現在、
訂正を試みた｛ユーザデータ＋ＣＲＣパリティ部１＋Ｃ
ＲＣパリティ部２＋ＥＣＣパリティ部｝が訂正不能であ
ったことを報告する。このときドライブ制御部Ｂ６９０
は読み出したユーザデータにエラーが含まれ、かつＥＣ
Ｃ回路６６２でも訂正できないと認識し、ユーザデータ
の再読み出し（リトライ）処理をしたりする。

【０１９８】以上、説明したように本実施の形態では、
ＣＲＣ符号を複数使用したシステムの場合であっても、
剰余演算のための回路規模が肥大化することを避けた状
態で、本発明を適用した誤訂正検出を実行することがで
きる。

【０１９９】

【発明の効果】本発明によれば、ＥＣＣによるエラー訂
正と、ＣＲＣ等のエラー検出手段によるＥＣＣ訂正結果
の誤訂正検証とを、効率的に並列演算化することが可能
となり、エラー訂正演算および、その訂正結果の検証演
算を合わせたトータル演算時間が短縮される。言い換え
れば見かけ上、検証演算時間は０に近づく。

【０２００】これにより、複雑な（時間のかかる）訂正
演算アルゴリズムを採用した場合や、高速なデータ転送
下においてもエラー訂正演算および、その訂正結果の検
証演算をオンザフライにて実現できる。

【図面の簡単な説明】

【図１】第１の実施の形態における検証回路を示すブ
ロック図である。

【図２】従来のＥＣＣ演算、ＣＲＣ演算を示すフロー
チャートである。

【図３】本発明を適用した磁気ディスク装置の電子回
路部を示す説明図である。

【図４】本発明を適用した磁気ディスク装置を示す構
成図である。

【図５】本発明の第１の実施の形態におけるドライブ
制御部を示すブロック図である。

【図６】本発明を適用したＥＣＣ回路を示すブロック
図である。

【図７】本発明を適用したＣＲＣ回路を示すブロック
図である。

【図８】本発明を適用した剰余デコーダセレクタのシ
ーケンス制御を示すフローチャートである。

【図９】本発明を適用したＥＣＣ演算およびＣＲＣ演
算を示すフローチャートである。

【図１０】本発明の第２の実施の形態におけるドライ
ブ制御部を示すブロック図である。

【図１１】本発明を適用した磁気ディスク装置を示す
説明図である。

【符号の説明】

２９０…ドライブ制御部２６０…ＣＲＣ回路２６１…検証回路２６２…ＥＣＣ回路３０１…符号生成／シンドローム算出回路３０２…エラー位置、値算出器３０５…バッファインタフェース回路３０７…訂正不能判定回路３３０…ＣＲＣ剰余ラッチ３３１…比較器３３４…剰余格納レジスタ３４１…エラー値剰余デコーダ３４２…ＣＲＣワーキングレジスタ３４３…[16]サイクル剰余デコーダ３４４…[1]サイクル剰余デコーダ３４８…剰余デコーダセレクタ４０５…８ビット演算フィードバック回路８１５…ＣＰＵ８１９…ＣＰＵ入出力制御部８２５…ホストインタフェース制御部８１８…バッファ制御部８１６…データバッファ

───────────────────────────────────────────────────── フロントページの続き (72)発明者山本克己東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者仁科昌俊神奈川県小田原市国府津2880番地株式会社日立製作所ストレージシステム事業部内

Claims

【特許請求の範囲】

【請求項１】目的とする情報を表すユーザデータにエ
ラー検出符号が付加された系列に、さらにエラー訂正符
号が付加された符号語に含まれるエラーを、上記エラー
訂正符号を用いて訂正する際に、誤訂正が発生したか否
かを検証するための誤訂正検証装置において、上記エラー検出符号を生成するエラー検出符号生成多項
式で上記符号語を割った剰余、ならびに、上記符号系列
に含まれる各エラーのエラー位置およびエラー値を受け
付けるためのインタフェーシング手段と、上記受け付けられた、各エラーのエラー位置およびエラ
ー値から各々生成されるエラー多項式を、上記エラー検
出符号を生成するエラー検出符号生成多項式で割った各
々の剰余を求めるための剰余演算手段と、全ての剰余の排他的論理和を求めるための加算手段と、上記加算手段によって求められた総和と、上記受け付け
た剰余とを比較し、これらが一致しないとき、誤訂正が
発生したと判定し、一致するとき、誤訂正が発生しなか
ったと判定するための判定手段とを有することを特徴と
する誤訂正検証装置。
【請求項２】請求項１記載の誤訂正検証装置におい
て、上記剰余演算手段は、エラー位置およびエラー値から生
成されるエラー多項式を、上記エラー検出符号生成多項
式で割った剰余を、各エラーごとに独立して求め、上記剰余を求めるための演算を、上記エラー位置および
エラー値を受け付ける時間的順序に従って実行すること
を特徴とする誤訂正検証装置。
【請求項３】請求項１および２のいずれか一項記載の
誤訂正検証装置において、上記加算手段は、上記剰余が求められる度に逐次加算し
て求めること上記全ての剰余の排他的論理和を、を特徴とする誤訂正検証装置。
【請求項４】請求項１から３のいずれか一項記載の誤
訂正検証装置において、上記剰余演算手段は、予め定められた次数の多項式を上
記エラー検出符号生成多項式で割った剰余を求めるため
の剰余デコーダを、１次の多項式について少なくとも備
えることを特徴とする誤訂正検証装置。
【請求項５】目的とする情報を表すユーザデータと、
上記ユーザデータからエラー検出符号生成多項式により
生成されるエラー検出符号と、上記情報符号およびエラ
ー検出符号を含む系列からエラー訂正符号生成多項式に
より生成されるエラー訂正符号とを含む符号語に含まれ
るエラーを訂正するためのエラー訂正装置において、上記エラー検出符号を用いてエラーが含まれるか否かを
検出するためのエラー検出部と、上記エラー検出手段によりエラーが含まれることが検知
されたとき、上記エラー訂正符号を用いてエラー訂正を
行うためのエラー訂正部と、上記エラー訂正部におけるエラー訂正に際し、誤訂正が
発生したか否かを検証するための誤訂正検証部とを有
し、上記エラー検出部は、上記符号語を上記エラー検出符号生成多項式で割った剰
余を求めるための剰余演算手段と、上記剰余演算手段により演算された剰余が非ゼロである
とき、エラーが含まれていることを、上記エラー訂正部
に通知するための通知手段とを備え、上記エラー訂正部は、上記ユーザデータおよびエラー検出符号を含む系列に含
まれる各エラーのエラー位置およびエラー値を求めるた
めのエラー訂正演算手段と、上記系列における、上記求められたエラー位置における
バイトデータを、当該バイトデータおよび上記求められ
たエラー値の排他的論理和をとったバイトデータとする
ための訂正手段とを備え、上記誤訂正検証部は、請求項１から４のいずれか一項記
載の誤訂正検証装置を用いて構成されることを特徴とす
るエラー訂正装置。
【請求項６】目的とする情報を表すユーザデータにエ
ラー検出符号が付加された系列に、さらにエラー訂正符
号が付加された符号語に含まれるエラーを訂正するため
のエラー訂正装置において、上記符号語にエラーが含まれているか否かを検出するた
めの検出部と、上記検出部において符号語にエラーが含まれていること
が検出された場合、エラー訂正符号を用いて符号語のエ
ラーを訂正する訂正演算を行うための訂正部と、上記訂正部におけるエラー訂正の訂正結果を評価するた
めの訂正結果評価部とを有し、上記訂正部は、符号語に含まれるエラーのエラー位置およびエラー値を
求め、求めたエラー位置およびエラー値を用いて符号語
のエラー訂正を行う訂正演算を行うための演算回路と、上記訂正演算の過程において、１または複数のエラーの
エラー位置およびエラー値を、エラーが算出されるごと
に上記訂正結果評価部に報告するための報告回路とを備
え、上記訂正結果評価部は、受け取ったエラー位置およびエ
ラー値を用いて訂正結果の評価を進める評価回路を備
え、上記訂正部および上記訂正結果評価部とは、上記訂正部
における訂正演算と、上記訂正結果評価部における訂正
結果の評価とを並行して実行することを特徴とするエラ
ー訂正装置。
【請求項７】請求項６記載のエラー訂正装置におい
て、上記訂正結果評価部は、受け取るエラー位置の順番と、
上記エラー訂正符号上の位置の順番との関係に依らず
に、訂正結果の評価を進めることを特徴とするエラー訂
正装置。
【請求項８】請求項６および７のいずれか一項記載の
エラー訂正装置において、上記訂正結果評価部は、受け取ったエラー位置およびエラー値からエラー多項式
を作成し、当該エラー多項式を用いて、エラー検出符号
の生成多項式による剰余演算を行うための剰余演算回路
と、値を格納するためのレジスタと、上記レジスタに格納されている値と、上記剰余演算回路
により演算された剰余の値との排他的論理和をとり、当
該排他的論理和を取った値で、上記格納手段に格納され
ている値を更新するための更新回路と、符号語に含まれる全てのエラー位置およびエラー値に対
して上記剰余演算回路により剰余演算が行われ、それら
の剰余の排他的論理和の値で上記格納手段に格納されて
いる値が更新されたとき、上記レジスタに格納されてい
る値と、上記符号語を用いたエラー検出符号生成多項式
による剰余演算の結果とを比較し、これらが相等しいと
き上記エラー訂正手段により正当にエラーが訂正された
と判定するための判定回路を備えることを特徴とするエ
ラー訂正装置。
【請求項９】請求項８記載のエラー訂正装置におい
て、上記訂正結果評価部は、上記剰余演算回路を複数備え、１つの剰余演算回路が稼働中のとき、さらに、他のエラ
ーについての上記訂正手段からエラー位置およびエラー
値がさらに与えられたとき、他の剰余演算回路を用い
て、当該与えられたエラー位置およびエラー値について
の演算を実行することを特徴とするエラー訂正装置。
【請求項１０】請求項６から９のいずれか一項記載の
エラー訂正装置において、上記符号語は、エラー検出符号として２つ以上の独立し
たエラー検出符号を含み、上記訂正結果評価部は、上記
２つ以上の独立したエラー検出符号のそれぞれ利用して
上記訂正手段の訂正結果を評価するための２つ以上の独
立した訂正結果評価手段を備えることを特徴とするエラ
ー訂正装置。
【請求項１１】請求項６から１０のいずれか一項記載
のエラー訂正装置において、上記符号語は、上記エラー訂正符号がインタリーブ構成
になっており、上記訂正手段は、インタリーブ毎に訂正演算を進めてい
く手段を備え、上記訂正結果評価部は、インタリーブごとに算出される
エラー位置およびエラー値を受け取り、当該エラー位置
を、上記エラー検出符号におけるエラー位置に算出しな
おすための回路を備えることを特徴とするエラー訂正装
置。
【請求項１２】請求項５から１１のいずれか一項記載
のエラー訂正装置を備えることを特徴とする再生装置。
【請求項１３】請求項１２記載の再生装置を備えるこ
とを特徴とする記録再生装置。
【請求項１４】請求項５から１１のいずれか一項記載
のエラー訂正装置を備えることを特徴とする通信装置。
【請求項１５】情報を表す情報符号と、上記情報符号
から巡回冗長符号生成多項式により生成されるエラー検
出符号と、上記情報符号およびエラー検出符号を含む系
列からエラー訂正符号生成多項式により生成されるエラ
ー訂正符号とを含む符号語に対する上記エラー訂正符号
を用いたエラー訂正について、エラー訂正に際し誤訂正
が発生したか否かを検証するための誤訂正検証方法にお
いて、上記符号語に対する上記巡回冗長符号生成多項式の剰
余、および、上記ユーザデータおよびエラー検出符号を
含む系列に含まれる各エラーのエラー位置およびエラー
値を受け付け、上記各エラーについて、受け付けたエラー位置およびエ
ラー値を含む項をそれぞれ最高次項とする多項式に対す
る上記巡回冗長符号生成多項式の剰余を求め、上記求め
た剰余の、排他的論理和による総和を求め、上記求めた総和と、上記受け付けた剰余とを比較し、こ
れらが一致しないとき、誤訂正が発生したと判定し、か
つ、そうでないとき、誤訂正が発生しなかったと判定し
て、エラー訂正を検証することを特徴とする誤訂正検証
方法。
【請求項１６】プログラムを格納した記録媒体におい
て、上記プログラムは、第１および第２のプロセッサを並列
動作させることができるプログラムであって、目的とする情報を表すユーザデータにエラー検出符号が
付加された系列に、さらにエラー訂正符号が付加された
符号語にエラーが含まれているか否かを検出し、当該符
号語にエラーが含まれている場合、エラー訂正符号を用
いて当該符号語のエラーを訂正する訂正演算を上記第１
のプロセッサを用いて実行するための訂正部と、上記訂正部におけるエラー訂正の訂正結果を上記第２の
プロセッサ評価するための訂正結果評価部とを有し、上記訂正部は、符号語に含まれるエラーのエラー位置およびエラー値を
求め、求めたエラー位置およびエラー値を用いて符号語
のエラー訂正を行う訂正演算を行うためのステップと、上記訂正演算の過程において、１または複数のエラーの
エラー位置およびエラー値を、エラーが算出されるごと
に上記訂正結果評価部に報告するためのステップとを含
み、上記訂正結果評価部は、エラー位置およびエラー値が１
または複数のエラーについて与えられるごとに訂正結果
の評価のための演算を行うためのステップを含むことを
特徴とするプログラムを格納した記録媒体。
【請求項１７】与えられた多項式を、予め定められた
多項式で割った剰余を求めるための剰余演算装置におい
て、予め定められた次数の多項式を上記予め定められた多項
式で割った剰余を求めるための剰余デコーダを、１次の
多項式について少なくとも備えることを特徴とする剰余
演算装置。