JPH11186391A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11186391A JPH11186391A JP35733997A JP35733997A JPH11186391A JP H11186391 A JPH11186391 A JP H11186391A JP 35733997 A JP35733997 A JP 35733997A JP 35733997 A JP35733997 A JP 35733997A JP H11186391 A JPH11186391 A JP H11186391A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- forming
- film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】ヴィアホール下の層間絶縁膜にボイドを形成せ
ず、かつ配線溝の深さのばらつきを防止できるデュアル
ダマシン・プロセスを実現すること。 【解決手段】ヴィアホール５が形成される層間絶縁膜１
2 ，１3 の下にエッチングストッパ膜３1 を設けて層間
絶縁膜１2 ，１3 をエッチングした後、エッチング条件
を変えてエッチングストッパ膜３1 を除去することによ
り、フォトレジストパターン４に合せずれが生じても、
層間絶縁膜１1 にボイドを形成することなく、ヴィアホ
ール５を形成できる。また、配線溝を形成する層間絶縁
膜１3 の下にエッチングストッパ膜３2 を設けて、層間
絶縁膜１3 をオーバーエッチングすることにより、深さ
が層間絶縁膜１3 の厚さに揃った配線溝７を形成でき
る。
ず、かつ配線溝の深さのばらつきを防止できるデュアル
ダマシン・プロセスを実現すること。 【解決手段】ヴィアホール５が形成される層間絶縁膜１
2 ，１3 の下にエッチングストッパ膜３1 を設けて層間
絶縁膜１2 ，１3 をエッチングした後、エッチング条件
を変えてエッチングストッパ膜３1 を除去することによ
り、フォトレジストパターン４に合せずれが生じても、
層間絶縁膜１1 にボイドを形成することなく、ヴィアホ
ール５を形成できる。また、配線溝を形成する層間絶縁
膜１3 の下にエッチングストッパ膜３2 を設けて、層間
絶縁膜１3 をオーバーエッチングすることにより、深さ
が層間絶縁膜１3 の厚さに揃った配線溝７を形成でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、配線構造、特にデ
ュアルダマシンタイプの配線構造を有する半導体装置お
よびその製造方法に関する。
ュアルダマシンタイプの配線構造を有する半導体装置お
よびその製造方法に関する。
【０００２】
【従来の技術】現在の超大規模集積回路（ＵＬＳＩＣ）
では、一般に三層以上の金属配線を相互に接続してなる
多層配線が用いられている。従来、この種の多層配線は
以下のようにして形成していた。
では、一般に三層以上の金属配線を相互に接続してなる
多層配線が用いられている。従来、この種の多層配線は
以下のようにして形成していた。
【０００３】まず、第１の金属配線となる金属膜上にフ
ォトレジストを塗布した後、このフォトレジストをフォ
トリソグラフィにより露光、現像して、上記金属配線の
パターンを有するフォトレジストパターンを形成する。
ォトレジストを塗布した後、このフォトレジストをフォ
トリソグラフィにより露光、現像して、上記金属配線の
パターンを有するフォトレジストパターンを形成する。
【０００４】次にフォトレジストパターンをマスクにし
て金属膜を異方性エッチングし、金属膜にフォトレジス
トパターンのパターンを転写して、金属配線を形成す
る。この後、フォトレジストパターンを剥離して、第１
の金属配線が完成する。
て金属膜を異方性エッチングし、金属膜にフォトレジス
トパターンのパターンを転写して、金属配線を形成す
る。この後、フォトレジストパターンを剥離して、第１
の金属配線が完成する。
【０００５】次に第１の金属配線を覆うように全面に第
１の層間絶縁膜を形成した後、フォトリソグラフィとエ
ッチングを用いて第１の金属配線に達するヴィアホール
を上記層間絶縁膜に形成する。
１の層間絶縁膜を形成した後、フォトリソグラフィとエ
ッチングを用いて第１の金属配線に達するヴィアホール
を上記層間絶縁膜に形成する。
【０００６】次にヴィアホール内に金属を埋め込んで接
続プラグ電極を形成した後、第１の金属配線と同様な方
法により、第２の金属配線を形成する。この第２の金属
配線は接続プラグ電極を介して第１の金属配線と接続す
る。
続プラグ電極を形成した後、第１の金属配線と同様な方
法により、第２の金属配線を形成する。この第２の金属
配線は接続プラグ電極を介して第１の金属配線と接続す
る。
【０００７】以上に述べた一連の工程を必要な回数だけ
繰り返すことにより、多層配線が完成する。しかしなが
ら、この種の従来の多層配線の形成方法は、高集積化に
伴って、以下の２つの問題が顕著となる。 （１）高集積化に伴って、金属配線のパターンは細かく
なる。したがって、高集積化に伴って、金属膜をエッチ
ングして金属配線を形成することが次第に困難になって
いく。 （２）高集積化に伴って、金属配線間の幅が狭くなる。
したがって、高集積化に伴って、金属配線間の空隙（ボ
イド）を層間絶縁膜で完全に埋め尽くすことが次第に困
難になっていく、この種のボイドは、信頼性の低下を招
く原因となる。
繰り返すことにより、多層配線が完成する。しかしなが
ら、この種の従来の多層配線の形成方法は、高集積化に
伴って、以下の２つの問題が顕著となる。 （１）高集積化に伴って、金属配線のパターンは細かく
なる。したがって、高集積化に伴って、金属膜をエッチ
ングして金属配線を形成することが次第に困難になって
いく。 （２）高集積化に伴って、金属配線間の幅が狭くなる。
したがって、高集積化に伴って、金属配線間の空隙（ボ
イド）を層間絶縁膜で完全に埋め尽くすことが次第に困
難になっていく、この種のボイドは、信頼性の低下を招
く原因となる。
【０００８】このような問題を解決するために、金属配
線および接続プラグ電極の製造方法として、いわゆるデ
ュアルダマシン・プロセスが提案されている。以下にデ
ュアル・ダマシンプロセスを概説する。
線および接続プラグ電極の製造方法として、いわゆるデ
ュアルダマシン・プロセスが提案されている。以下にデ
ュアル・ダマシンプロセスを概説する。
【０００９】まず、図７（ａ）に示すように、第１の層
間絶縁膜８１1 に第１の金属配線８２を形成する。この
金属配線８２自身も以下に述べるデュアル・ダマシンプ
ロセスにより形成したものである。
間絶縁膜８１1 に第１の金属配線８２を形成する。この
金属配線８２自身も以下に述べるデュアル・ダマシンプ
ロセスにより形成したものである。
【００１０】次に図７（ｂ）に示すように、全面に第２
の層間絶縁膜８１2 を形成する。層間絶縁膜８１2 の厚
さは、後で形成するヴィアホール８４の深さと第２の金
属配線（配線溝）との合計に等しく、例えば０．５〜５
μｍの範囲の値である。
の層間絶縁膜８１2 を形成する。層間絶縁膜８１2 の厚
さは、後で形成するヴィアホール８４の深さと第２の金
属配線（配線溝）との合計に等しく、例えば０．５〜５
μｍの範囲の値である。
【００１１】次に図７（ｃ）に示すように、ヴィアホー
ル形成用のフォトレジストパターン８３を形成した後、
このフォトレジストパターン８３をマスクにして、層間
絶縁膜８１2 をＲＩＥ法にてエッチングし、金属配線８
２に達するヴィアホール８４を形成する。この後、フォ
トレジストパターン８３を剥離する。
ル形成用のフォトレジストパターン８３を形成した後、
このフォトレジストパターン８３をマスクにして、層間
絶縁膜８１2 をＲＩＥ法にてエッチングし、金属配線８
２に達するヴィアホール８４を形成する。この後、フォ
トレジストパターン８３を剥離する。
【００１２】次に図７（ｄ）に示すように、配線溝形成
用のフォトレジストパターン８５を形成した後、このフ
ォトレジストパターン８５をマスクにして、層間絶縁膜
８１2 をＲＩＥ法にてエッチングし、ヴィアホール８４
を介して金属配線８２に接続する配線溝８６を形成す
る。この配線溝８６の深さは、次の工程で形成する金属
膜８７からなる第２の金属配線の膜厚の設計値と等し
く、例えば０．１〜３μｍの範囲の値である。この後、
フォトレジストパターン８５を剥離する。
用のフォトレジストパターン８５を形成した後、このフ
ォトレジストパターン８５をマスクにして、層間絶縁膜
８１2 をＲＩＥ法にてエッチングし、ヴィアホール８４
を介して金属配線８２に接続する配線溝８６を形成す
る。この配線溝８６の深さは、次の工程で形成する金属
膜８７からなる第２の金属配線の膜厚の設計値と等し
く、例えば０．１〜３μｍの範囲の値である。この後、
フォトレジストパターン８５を剥離する。
【００１３】次に図７（ｅ）に示すように、接続プラグ
電極および第２の金属配線となる金属膜８７をヴィアホ
ール８４および配線溝８６の内部を埋め込むように全面
に形成する。
電極および第２の金属配線となる金属膜８７をヴィアホ
ール８４および配線溝８６の内部を埋め込むように全面
に形成する。
【００１４】この金属膜８７は、例えばＣＶＤ法または
ＰＶＤ法を用いて形成する。また、金属膜８７の材料と
しては、例えばタングステン、アルミニウム、銅、アル
ミニウムと銅の合金などを用いることができる。
ＰＶＤ法を用いて形成する。また、金属膜８７の材料と
しては、例えばタングステン、アルミニウム、銅、アル
ミニウムと銅の合金などを用いることができる。
【００１５】ここで、金属膜８７を形成する前に、ヴィ
アホール８４および配線溝８６の表面に窒化チタン、タ
ングステン窒化シリコン、ニオブ、タンタル等の金属や
合金からなる薄膜や積層薄膜を形成することも一般に行
なわれている。これらもＣＶＤ法またはＰＶＤ法で形成
されるものであり、上記積層膜または積層薄膜の目的は
金属膜８７の堆積の促進や金属膜８７の構成金属の層間
絶縁膜８１2 などへの拡散を防止することにある。
アホール８４および配線溝８６の表面に窒化チタン、タ
ングステン窒化シリコン、ニオブ、タンタル等の金属や
合金からなる薄膜や積層薄膜を形成することも一般に行
なわれている。これらもＣＶＤ法またはＰＶＤ法で形成
されるものであり、上記積層膜または積層薄膜の目的は
金属膜８７の堆積の促進や金属膜８７の構成金属の層間
絶縁膜８１2 などへの拡散を防止することにある。
【００１６】最後に、図７（ｆ）に示すように、ヴィア
ホール８４および配線溝８６の外の不要な金属膜８７を
除去することにより、金属膜８７からなる第２の金属配
線および接続プラグ電極がそれぞれ配線溝８６およびヴ
ィアホール８４内に同時に形成される。
ホール８４および配線溝８６の外の不要な金属膜８７を
除去することにより、金属膜８７からなる第２の金属配
線および接続プラグ電極がそれぞれ配線溝８６およびヴ
ィアホール８４内に同時に形成される。
【００１７】以上に述べた一連の工程を必要な回数だけ
繰り返すことにより、多層配線が完成する。デュアルダ
マシン・プロセスは、先に述べた２つの問題を解決して
いる。
繰り返すことにより、多層配線が完成する。デュアルダ
マシン・プロセスは、先に述べた２つの問題を解決して
いる。
【００１８】すなわち、デュアルダマシン・プロセスで
は、配線溝に金属膜８７を埋め込むことにより第２の金
属配線を形成しているため、金属膜をエッチングして微
細なパターンを形成することに関連する困難を避けるこ
とができる。
は、配線溝に金属膜８７を埋め込むことにより第２の金
属配線を形成しているため、金属膜をエッチングして微
細なパターンを形成することに関連する困難を避けるこ
とができる。
【００１９】また、配線溝８６内に金属膜８７を埋め込
んで第２の金属配線を形成していることから、第２の金
属配線を形成すると同時に第２の金属配線の間は層間絶
縁膜８１2 で埋め込まれるので、信頼性の低下の原因と
なるボイドの発生を防止することができる。
んで第２の金属配線を形成していることから、第２の金
属配線を形成すると同時に第２の金属配線の間は層間絶
縁膜８１2 で埋め込まれるので、信頼性の低下の原因と
なるボイドの発生を防止することができる。
【００２０】しかしながら、デュアルダマシン・プロセ
スには、以下に説明する別な問題がある。現在の超大規
模集積回路では空間を節約して集積密度を高めている。
このためには、例えばヴィアホール８４の幅とその下の
金属配線８２の幅を等しく設計することが好ましい。し
かし、ヴィアホール８４の位置とその下の金属配線８２
の位置を完全に一致させることは困難である。
スには、以下に説明する別な問題がある。現在の超大規
模集積回路では空間を節約して集積密度を高めている。
このためには、例えばヴィアホール８４の幅とその下の
金属配線８２の幅を等しく設計することが好ましい。し
かし、ヴィアホール８４の位置とその下の金属配線８２
の位置を完全に一致させることは困難である。
【００２１】一方、層間絶縁膜８１2 のエッチング速度
には面内でばらつきがあるので、ヴィアホール８４を確
実に形成するためには層間絶縁膜８１2 をオーバーエッ
チングする必要がある。
には面内でばらつきがあるので、ヴィアホール８４を確
実に形成するためには層間絶縁膜８１2 をオーバーエッ
チングする必要がある。
【００２２】したがって、層間絶縁膜８１2 のエッチン
グ速度の速いところでは、その下の層間絶縁膜８１1 も
エッチングされ、このエッチングされた部分は、金属膜
８７により埋め込まれない可能性がある。
グ速度の速いところでは、その下の層間絶縁膜８１1 も
エッチングされ、このエッチングされた部分は、金属膜
８７により埋め込まれない可能性がある。
【００２３】その結果、図８に示すように、ヴィアホー
ル８４下の金属配線８２の近傍の層間絶縁膜８１1 に
は、信頼性の低下の原因となるボイド８８が発生する可
能性がある。
ル８４下の金属配線８２の近傍の層間絶縁膜８１1 に
は、信頼性の低下の原因となるボイド８８が発生する可
能性がある。
【００２４】第２の問題は、図８に示すように、深さの
異なる配線溝８６が形成される可能性があることであ
る。その理由は層間絶縁膜８１2 のエッチング速度が面
内で均一でないことと、仮に均一であったとしても幅や
密度の異なる配線溝を形成する場合にはエッチング速度
が面内でばらつく可能性があるからである。
異なる配線溝８６が形成される可能性があることであ
る。その理由は層間絶縁膜８１2 のエッチング速度が面
内で均一でないことと、仮に均一であったとしても幅や
密度の異なる配線溝を形成する場合にはエッチング速度
が面内でばらつく可能性があるからである。
【００２５】既に述べたように、配線溝８６の深さに
は、第２の金属配線の膜厚の設計値が選ばれている。し
たがって、層間絶縁膜８１2 のエッチング速度が面内で
不均一だと、設計値とは異なる深さの配線溝８６が形成
される。その結果、金属配線８２の抵抗値はばらついて
しまう。
は、第２の金属配線の膜厚の設計値が選ばれている。し
たがって、層間絶縁膜８１2 のエッチング速度が面内で
不均一だと、設計値とは異なる深さの配線溝８６が形成
される。その結果、金属配線８２の抵抗値はばらついて
しまう。
【００２６】従来の方法の場合、金属膜をエッチングし
て金属配線を形成していたので、金属配線の抵抗値のば
らつきは、金属膜の膜厚のばらつきで決定される。これ
に対してデュアルダマシン・プロセスの場合、第２の金
属配線８２の抵抗値のばらつきは、層間絶縁膜８１2 の
エッチング速度のばらつきで決定される。
て金属配線を形成していたので、金属配線の抵抗値のば
らつきは、金属膜の膜厚のばらつきで決定される。これ
に対してデュアルダマシン・プロセスの場合、第２の金
属配線８２の抵抗値のばらつきは、層間絶縁膜８１2 の
エッチング速度のばらつきで決定される。
【００２７】一般に、金属膜の膜厚の制御の方が絶縁膜
のエッチング速度の制御よりも容易なので、従来の方法
よりもデュアルダマシン・プロセスの方が、金属配線の
抵抗値のばらつきが大きいことが予想される。したがっ
て、デュアルダマシンプロセスでは、超大規模集積回路
の全体的な性能の変動が許容範囲を超えてしまう可能性
がある。
のエッチング速度の制御よりも容易なので、従来の方法
よりもデュアルダマシン・プロセスの方が、金属配線の
抵抗値のばらつきが大きいことが予想される。したがっ
て、デュアルダマシンプロセスでは、超大規模集積回路
の全体的な性能の変動が許容範囲を超えてしまう可能性
がある。
【００２８】
【発明が解決しようとする課題】上述の如く、従来のデ
ュアルダマシン・プロセスは、ヴィアホール下の金属配
線近傍の層間絶縁膜に信頼性の低下の原因となるボイド
が発生するという問題があった。また、異なる深さの配
線溝が形成されて、金属配線の抵抗がばらつくという問
題があった。
ュアルダマシン・プロセスは、ヴィアホール下の金属配
線近傍の層間絶縁膜に信頼性の低下の原因となるボイド
が発生するという問題があった。また、異なる深さの配
線溝が形成されて、金属配線の抵抗がばらつくという問
題があった。
【００２９】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ボイドの発生および配
線層の抵抗のばらつきを防止できる多層配線を有する半
導体装置およびその製造方法を提供することにある。
ので、その目的とするところは、ボイドの発生および配
線層の抵抗のばらつきを防止できる多層配線を有する半
導体装置およびその製造方法を提供することにある。
【００３０】
【課題を解決するための手段】［構成］上記目的を達成
するために、本発明に係る半導体装置（請求項１）は、
半導体基板に形成された第１の配線層と、前記半導体基
板上に順次形成され、かつ前記第１の配線層に達する接
続孔を有する第１、第２および第３の絶縁膜と、前記第
３の絶縁膜上に形成され、かつ前記接続孔を介して前記
第１の配線層に達する配線溝を有する第４の絶縁膜と、
前記接続孔および前記配線溝の内部に形成された接続プ
ラグ電極および第２の配線層としての導電膜とを備えて
なり、前記第１の絶縁膜と前記第２の絶縁膜とが互いに
異なる材料からなる絶縁膜であり、かつ前記第３の絶縁
膜と前記第４の絶縁膜とが互いに異なる材料からなる絶
縁膜であることを特徴とする。
するために、本発明に係る半導体装置（請求項１）は、
半導体基板に形成された第１の配線層と、前記半導体基
板上に順次形成され、かつ前記第１の配線層に達する接
続孔を有する第１、第２および第３の絶縁膜と、前記第
３の絶縁膜上に形成され、かつ前記接続孔を介して前記
第１の配線層に達する配線溝を有する第４の絶縁膜と、
前記接続孔および前記配線溝の内部に形成された接続プ
ラグ電極および第２の配線層としての導電膜とを備えて
なり、前記第１の絶縁膜と前記第２の絶縁膜とが互いに
異なる材料からなる絶縁膜であり、かつ前記第３の絶縁
膜と前記第４の絶縁膜とが互いに異なる材料からなる絶
縁膜であることを特徴とする。
【００３１】ここで、第１の配線層は、例えば半導体基
板上の層間絶縁膜に埋込み形成された金属配線、または
半導体基板の表面に形成されたソース（ドレイン）拡散
層などの不純物拡散層である。
板上の層間絶縁膜に埋込み形成された金属配線、または
半導体基板の表面に形成されたソース（ドレイン）拡散
層などの不純物拡散層である。
【００３２】また、第２、第４の絶縁膜として酸化シリ
コン膜を用いた場合には、第１、第３の絶縁膜としては
例えば窒化シリコン膜を用いることができる。上記配線
溝は、第３の絶縁膜を貫通して第２の絶縁膜の途中の深
さまで形成されていることが好ましい（請求項２）。
コン膜を用いた場合には、第１、第３の絶縁膜としては
例えば窒化シリコン膜を用いることができる。上記配線
溝は、第３の絶縁膜を貫通して第２の絶縁膜の途中の深
さまで形成されていることが好ましい（請求項２）。
【００３３】さらに、第１の絶縁膜と第１の配線層との
間には、第１の絶縁膜よりも誘電率の低い第５の絶縁膜
が形成されていることが好ましい（請求項３）。また、
本発明に係る半導体装置の製造方法（請求項４）は、半
導体基板に第１の配線層を形成する工程と、前記半導体
基板上に、前記第１の配線層を覆うように、第１の絶縁
膜、この第１の絶縁膜と材料が異なる第２の絶縁膜、第
３の絶縁膜、この第３の絶縁膜と材料が異なる第４の絶
縁膜を順次形成する工程と、前記第４、第３、第２およ
び第１の絶縁膜を順次エッチングして、これらの絶縁膜
に前記第１の配線層に達する接続孔を形成する工程であ
って、前記第４、第３、第２の絶縁膜を順次エッチング
して、前記第４および第３の絶縁膜を貫通し、かつ前記
第２の絶縁膜を貫通しない溝を形成し、次に前記第１の
絶縁膜が実質的にエッチングされないエッチング条件
で、前記溝の底部の前記第２の絶縁膜をオーバーエッチ
ングして除去し、次にエッチング条件を変えて、前記溝
の底部の前記第１の絶縁膜をエッチングして除去するこ
とにより、前記接続孔を形成する工程と、前記接続孔を
形成する前または形成した後に、前記第３の絶縁膜が実
質的にエッチングされないエッチング条件で、前記第４
の絶縁膜をオーバーエッチングして、前記接続孔を介し
て前記第１の配線層に達する配線溝を前記第４の絶縁膜
に形成する工程と、前記接続孔および前記配線溝の内部
を導電膜で埋め込んで、接続プラグ電極および第２の配
線層を形成する工程を有することを特徴とする。
間には、第１の絶縁膜よりも誘電率の低い第５の絶縁膜
が形成されていることが好ましい（請求項３）。また、
本発明に係る半導体装置の製造方法（請求項４）は、半
導体基板に第１の配線層を形成する工程と、前記半導体
基板上に、前記第１の配線層を覆うように、第１の絶縁
膜、この第１の絶縁膜と材料が異なる第２の絶縁膜、第
３の絶縁膜、この第３の絶縁膜と材料が異なる第４の絶
縁膜を順次形成する工程と、前記第４、第３、第２およ
び第１の絶縁膜を順次エッチングして、これらの絶縁膜
に前記第１の配線層に達する接続孔を形成する工程であ
って、前記第４、第３、第２の絶縁膜を順次エッチング
して、前記第４および第３の絶縁膜を貫通し、かつ前記
第２の絶縁膜を貫通しない溝を形成し、次に前記第１の
絶縁膜が実質的にエッチングされないエッチング条件
で、前記溝の底部の前記第２の絶縁膜をオーバーエッチ
ングして除去し、次にエッチング条件を変えて、前記溝
の底部の前記第１の絶縁膜をエッチングして除去するこ
とにより、前記接続孔を形成する工程と、前記接続孔を
形成する前または形成した後に、前記第３の絶縁膜が実
質的にエッチングされないエッチング条件で、前記第４
の絶縁膜をオーバーエッチングして、前記接続孔を介し
て前記第１の配線層に達する配線溝を前記第４の絶縁膜
に形成する工程と、前記接続孔および前記配線溝の内部
を導電膜で埋め込んで、接続プラグ電極および第２の配
線層を形成する工程を有することを特徴とする。
【００３４】ここで、上記エッチング条件は、例えばＲ
ＩＥ法によるエッチングの場合であれば、エッチングガ
スを変えることにより実現する。具体的には、第２、第
４の絶縁膜として酸化シリコン膜を用い、第１、第３の
絶縁膜としては窒化シリコン膜を用いた場合には、酸化
シリコン膜および窒化シリコン膜をエッチングするに
は、エッチングガスとしてＣＦ4 ガスとＯ2 ガスとの混
合ガスを用いる。また、酸化シリコン膜を選択的にエッ
チングするには、Ｃ4 Ｆ8 ガスとＣＯガスとの混合ガス
を用いる また、本発明に係る他の半導体装置の製造方法（請求項
５）は、半導体基板に第１の配線層を形成する工程と、
前記半導体基板上に、前記第１の配線層を覆うように、
第１の絶縁膜、この第１の絶縁膜と材料が異なる第２の
絶縁膜、第３の絶縁膜、この第３の絶縁膜と材料が異な
る第４の絶縁膜を順次形成する工程と、前記第４、第
３、第２および第１の絶縁膜を順次エッチングして、こ
れらの絶縁膜に前記第１の配線層に達する接続孔を形成
する工程であって、前記第４、第３、第２の絶縁膜を順
次エッチングして、前記第４および第３の絶縁膜を貫通
し、かつ前記第２の絶縁膜を貫通しない溝を形成し、次
に前記第１の絶縁膜が実質的にエッチングされないエッ
チング条件で、前記溝の底部の前記第２の絶縁膜をオー
バーエッチングして除去し、次にエッチング条件を変え
て、前記溝の底部の前記第１の絶縁膜をエッチングして
除去することにより、前記接続孔を形成する工程と、前
記接続孔を形成する前または形成した後に、前記第３の
絶縁膜が実質的にエッチングされないエッチング条件
で、前記第４の絶縁膜をオーバーエッチングして該第４
の絶縁膜に貫通孔を形成し、次にエッチング条件を変え
て、前記貫通孔の下の第３の絶縁膜をエッチング除去
し、さらにその下の前記第２の絶縁膜の途中までエッチ
ングすることにより、前記第４、第３および第２の絶縁
膜に前記接続孔を介して前記第１の配線層に達する配線
溝を形成する工程と、前記接続孔および前記配線溝の内
部を導電膜で埋め込んで、接続プラグ電極および第２の
配線層を形成する工程とを有することを特徴とする。
ＩＥ法によるエッチングの場合であれば、エッチングガ
スを変えることにより実現する。具体的には、第２、第
４の絶縁膜として酸化シリコン膜を用い、第１、第３の
絶縁膜としては窒化シリコン膜を用いた場合には、酸化
シリコン膜および窒化シリコン膜をエッチングするに
は、エッチングガスとしてＣＦ4 ガスとＯ2 ガスとの混
合ガスを用いる。また、酸化シリコン膜を選択的にエッ
チングするには、Ｃ4 Ｆ8 ガスとＣＯガスとの混合ガス
を用いる また、本発明に係る他の半導体装置の製造方法（請求項
５）は、半導体基板に第１の配線層を形成する工程と、
前記半導体基板上に、前記第１の配線層を覆うように、
第１の絶縁膜、この第１の絶縁膜と材料が異なる第２の
絶縁膜、第３の絶縁膜、この第３の絶縁膜と材料が異な
る第４の絶縁膜を順次形成する工程と、前記第４、第
３、第２および第１の絶縁膜を順次エッチングして、こ
れらの絶縁膜に前記第１の配線層に達する接続孔を形成
する工程であって、前記第４、第３、第２の絶縁膜を順
次エッチングして、前記第４および第３の絶縁膜を貫通
し、かつ前記第２の絶縁膜を貫通しない溝を形成し、次
に前記第１の絶縁膜が実質的にエッチングされないエッ
チング条件で、前記溝の底部の前記第２の絶縁膜をオー
バーエッチングして除去し、次にエッチング条件を変え
て、前記溝の底部の前記第１の絶縁膜をエッチングして
除去することにより、前記接続孔を形成する工程と、前
記接続孔を形成する前または形成した後に、前記第３の
絶縁膜が実質的にエッチングされないエッチング条件
で、前記第４の絶縁膜をオーバーエッチングして該第４
の絶縁膜に貫通孔を形成し、次にエッチング条件を変え
て、前記貫通孔の下の第３の絶縁膜をエッチング除去
し、さらにその下の前記第２の絶縁膜の途中までエッチ
ングすることにより、前記第４、第３および第２の絶縁
膜に前記接続孔を介して前記第１の配線層に達する配線
溝を形成する工程と、前記接続孔および前記配線溝の内
部を導電膜で埋め込んで、接続プラグ電極および第２の
配線層を形成する工程とを有することを特徴とする。
【００３５】ここで、半導体基板上に第１の絶縁膜より
も誘電率の低い第５の絶縁膜を形成した後に第１の絶縁
膜を形成し、かつ溝の底部の第１の絶縁膜をエッチング
して除去した後、溝の底部の第５の絶縁膜をエッチング
して除去することにより接続孔を形成することが好まし
い（請求項６）。
も誘電率の低い第５の絶縁膜を形成した後に第１の絶縁
膜を形成し、かつ溝の底部の第１の絶縁膜をエッチング
して除去した後、溝の底部の第５の絶縁膜をエッチング
して除去することにより接続孔を形成することが好まし
い（請求項６）。
【００３６】［作用］本発明（請求項１〜３）の如き構
成の半導体装置であれば、本発明（請求項４〜６）の半
導体装置の製造方法により、上述した問題を招くことな
く製造することができる。
成の半導体装置であれば、本発明（請求項４〜６）の半
導体装置の製造方法により、上述した問題を招くことな
く製造することができる。
【００３７】すなわち、接続孔を形成する工程におい
て、第２の絶縁膜をオーバーエッチングする際に、第１
の絶縁膜がエッチングストッパとして機能する。したが
って、上記オーバーエッチングの際に用いるマスクに合
せずれが生じても、第１の絶縁膜の下地がエッチングさ
れることがないので、第２の絶縁膜をオーバーエッチン
グしても上記下地にボイドが形成されることを防止でき
る。
て、第２の絶縁膜をオーバーエッチングする際に、第１
の絶縁膜がエッチングストッパとして機能する。したが
って、上記オーバーエッチングの際に用いるマスクに合
せずれが生じても、第１の絶縁膜の下地がエッチングさ
れることがないので、第２の絶縁膜をオーバーエッチン
グしても上記下地にボイドが形成されることを防止でき
る。
【００３８】また、第１の絶縁膜を薄く形成すれば、第
１の絶縁膜をエッチング除去する際に上記下地がエッチ
ングされてボイドが形成されることを効果的に防止する
ことができる。
１の絶縁膜をエッチング除去する際に上記下地がエッチ
ングされてボイドが形成されることを効果的に防止する
ことができる。
【００３９】また、配線溝を形成する工程において、第
４の絶縁膜をエッチングする際に、第３の絶縁膜がエッ
チングストッパとして機能する。したがって、第４の絶
縁膜をオーバーエッチングすることにより、深さが第４
の絶縁膜の膜厚と同じ配線溝を形成できる。
４の絶縁膜をエッチングする際に、第３の絶縁膜がエッ
チングストッパとして機能する。したがって、第４の絶
縁膜をオーバーエッチングすることにより、深さが第４
の絶縁膜の膜厚と同じ配線溝を形成できる。
【００４０】なお、本発明（請求項５など）の場合に
は、第３、第２の絶縁膜もエッチングするので、これに
よって配線溝の深さにばらつきが起こる可能性がある
が、第３の絶縁膜を薄く形成し、第２の絶縁膜のエッチ
ング量を少なくすれば実用上問題はない。
は、第３、第２の絶縁膜もエッチングするので、これに
よって配線溝の深さにばらつきが起こる可能性がある
が、第３の絶縁膜を薄く形成し、第２の絶縁膜のエッチ
ング量を少なくすれば実用上問題はない。
【００４１】また、本発明（請求項２，５）は、さらに
以下のような作用効果を奏する。すなわち、本発明の場
合、第３の絶縁膜として第４の絶縁膜よりも誘電率の高
い絶縁膜を用いても、第２の配線層の底面にはこのよう
な誘電率の高い絶縁膜が存在しなくなるので、配線層間
の寄生容量の増加を抑制できるようになる。
以下のような作用効果を奏する。すなわち、本発明の場
合、第３の絶縁膜として第４の絶縁膜よりも誘電率の高
い絶縁膜を用いても、第２の配線層の底面にはこのよう
な誘電率の高い絶縁膜が存在しなくなるので、配線層間
の寄生容量の増加を抑制できるようになる。
【００４２】また、本発明（請求項３，６）は、さらに
以下のような作用効果を奏する。すなわち、本発明の場
合、第１の絶縁膜として第２の絶縁膜よりも誘電率の高
い絶縁膜を用いても、第１の絶縁膜と第１の配線層との
間には、第１の絶縁膜よりも誘電率の低い第５の絶縁膜
が形成されているので、配線層間の寄生容量の増加を抑
制できるようになる。
以下のような作用効果を奏する。すなわち、本発明の場
合、第１の絶縁膜として第２の絶縁膜よりも誘電率の高
い絶縁膜を用いても、第１の絶縁膜と第１の配線層との
間には、第１の絶縁膜よりも誘電率の低い第５の絶縁膜
が形成されているので、配線層間の寄生容量の増加を抑
制できるようになる。
【００４３】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。 （第１の実施形態）図１、図２は、本発明の第１の実施
形態に係るデュアルダマシン・プロセスを示す工程断面
図である。
の実施の形態（以下、実施形態という）を説明する。 （第１の実施形態）図１、図２は、本発明の第１の実施
形態に係るデュアルダマシン・プロセスを示す工程断面
図である。
【００４４】まず、図１（ａ）に示すように、ＳｉＯ2
からなる第１の層間絶縁膜１1 に第１の金属配線２を埋
込み形成する。層間絶縁膜１1 は図示しないシリコン基
板上に形成されたものである。金属配線２自身も以下に
述べる本実施形態のデュアルダマシン・プロセスにより
形成したものである。
からなる第１の層間絶縁膜１1 に第１の金属配線２を埋
込み形成する。層間絶縁膜１1 は図示しないシリコン基
板上に形成されたものである。金属配線２自身も以下に
述べる本実施形態のデュアルダマシン・プロセスにより
形成したものである。
【００４５】次に図１（ｂ）に示すように、全面に第１
のエッチングストッパ膜３1 を形成する。このエッチン
グストッパ膜３1 は、エッチング条件によって、層間絶
縁膜１1 よりも十分に遅いエッチング速度またはほぼ同
じエッチング速度でエッチングできる絶縁膜である。本
実施形態では、エッチングストッパ膜３1 として、窒化
シリコン膜を用いる。また、その厚さは、例えば、１０
〜５０ｎｍの範囲である。
のエッチングストッパ膜３1 を形成する。このエッチン
グストッパ膜３1 は、エッチング条件によって、層間絶
縁膜１1 よりも十分に遅いエッチング速度またはほぼ同
じエッチング速度でエッチングできる絶縁膜である。本
実施形態では、エッチングストッパ膜３1 として、窒化
シリコン膜を用いる。また、その厚さは、例えば、１０
〜５０ｎｍの範囲である。
【００４６】次に同図（ｂ）に示すように、エッチング
ストッパ膜３1 上にＳｉＯ2 からなる第２の層間絶縁膜
１2 を形成する。層間絶縁膜１2 の膜厚は、その膜厚と
エッチングストッパ膜３1 の膜厚との合計がヴィアホー
ルの深さの設計値と等しくなるように選ばれている。
ストッパ膜３1 上にＳｉＯ2 からなる第２の層間絶縁膜
１2 を形成する。層間絶縁膜１2 の膜厚は、その膜厚と
エッチングストッパ膜３1 の膜厚との合計がヴィアホー
ルの深さの設計値と等しくなるように選ばれている。
【００４７】次に図１（ｃ）に示すように、層間絶縁膜
１2 上に第２のエッチングストッパ膜３2 を形成する。
このエッチングストッパ膜３2 も、エッチングストッパ
膜３1 と同様に、エッチング条件によって、層間絶縁膜
１1 よりも十分に遅いエッチング速度またはほぼ同じエ
ッチング速度でエッチングできる絶縁膜である。
１2 上に第２のエッチングストッパ膜３2 を形成する。
このエッチングストッパ膜３2 も、エッチングストッパ
膜３1 と同様に、エッチング条件によって、層間絶縁膜
１1 よりも十分に遅いエッチング速度またはほぼ同じエ
ッチング速度でエッチングできる絶縁膜である。
【００４８】本実施形態では、エッチングストッパ膜３
2 として、窒化シリコン膜を用い、その厚さは、例え
ば、１０〜５０ｎｍの範囲である。なお、エッチングス
トッパ膜３2 とエッチングストッパ膜３1 は同じ材料の
絶縁膜である必要は無く、また同じ膜厚である必要もな
い。
2 として、窒化シリコン膜を用い、その厚さは、例え
ば、１０〜５０ｎｍの範囲である。なお、エッチングス
トッパ膜３2 とエッチングストッパ膜３1 は同じ材料の
絶縁膜である必要は無く、また同じ膜厚である必要もな
い。
【００４９】次に同図（ｃ）に示すように、エッチング
ストッパ膜３2 上に第３の層間絶縁膜１3 を形成する。
この層間絶縁膜１3 の厚さは、後で形成する第２の金属
配線の厚さと同じである。また、層間絶縁膜１3 は、層
間絶縁膜１2 と同じ種類の絶縁膜であり、ここではＳｉ
Ｏ2 膜である。
ストッパ膜３2 上に第３の層間絶縁膜１3 を形成する。
この層間絶縁膜１3 の厚さは、後で形成する第２の金属
配線の厚さと同じである。また、層間絶縁膜１3 は、層
間絶縁膜１2 と同じ種類の絶縁膜であり、ここではＳｉ
Ｏ2 膜である。
【００５０】次に図１（ｄ）に示すように、ヴィアホー
ル形成用のフォトレジストパターン４を層間絶縁膜１3
上に形成する。次に同図（ｄ）に示すように、エッチン
グストッパ膜３2 と層間絶縁膜１3 のエッチング速度が
ほぼ同じになるエッチング条件で、フォトレジストパタ
ーン４をマスクにして、エッチングストッパ膜３2 と層
間絶縁膜１3 をＲＩＥ法にてエッチングする。上記エッ
チング条件は、例えばエッチングガスとしてＣＦ4 ガス
とＯ2 ガスとの混合ガスを用いることにより実現でき
る。
ル形成用のフォトレジストパターン４を層間絶縁膜１3
上に形成する。次に同図（ｄ）に示すように、エッチン
グストッパ膜３2 と層間絶縁膜１3 のエッチング速度が
ほぼ同じになるエッチング条件で、フォトレジストパタ
ーン４をマスクにして、エッチングストッパ膜３2 と層
間絶縁膜１3 をＲＩＥ法にてエッチングする。上記エッ
チング条件は、例えばエッチングガスとしてＣＦ4 ガス
とＯ2 ガスとの混合ガスを用いることにより実現でき
る。
【００５１】次に同図（ｄ）に示すように、エッチング
が層間絶縁膜１2 に達したら、エッチングストッパ膜３
1 のほうが層間絶縁膜１2 よりもエッチング速度が十分
に遅くなるエッチング条件で、フォトレジストパターン
４をマスクにして、層間絶縁膜１２をＲＩＥ法にてエッ
チングする。上記エッチング条件は、例えばエッチング
ガスとしてＣ4 Ｆ8 ガスとＣＯガスとの混合ガスを用い
ることにより実現できる。
が層間絶縁膜１2 に達したら、エッチングストッパ膜３
1 のほうが層間絶縁膜１2 よりもエッチング速度が十分
に遅くなるエッチング条件で、フォトレジストパターン
４をマスクにして、層間絶縁膜１２をＲＩＥ法にてエッ
チングする。上記エッチング条件は、例えばエッチング
ガスとしてＣ4 Ｆ8 ガスとＣＯガスとの混合ガスを用い
ることにより実現できる。
【００５２】ここで、層間絶縁膜１2 のエッチングは、
層間絶縁膜１2 のエッチング速度が面内でばらつきがあ
ることから、オーバーエッチングとする。これにより、
層間絶縁膜１2 に貫通孔を確実に形成できる。
層間絶縁膜１2 のエッチング速度が面内でばらつきがあ
ることから、オーバーエッチングとする。これにより、
層間絶縁膜１2 に貫通孔を確実に形成できる。
【００５３】このとき、エッチング条件は、エッチング
ストッパ膜３1 のほうが層間絶縁膜１2 よりもエッチン
グ速度が十分に遅くなるように選ばれているので、上記
エッチングはエッチングストッパ膜３1 で止まる。
ストッパ膜３1 のほうが層間絶縁膜１2 よりもエッチン
グ速度が十分に遅くなるように選ばれているので、上記
エッチングはエッチングストッパ膜３1 で止まる。
【００５４】したがって、フォトレジストパターン４に
合わせずれが起きていても、層間絶縁膜１2 の貫通孔下
の層間絶縁膜１1 がエッチングされ、このエッチングさ
れた部分が後で形成する金属膜８で埋め込まれないこと
によって、ボイドが形成されることを防止できる。
合わせずれが起きていても、層間絶縁膜１2 の貫通孔下
の層間絶縁膜１1 がエッチングされ、このエッチングさ
れた部分が後で形成する金属膜８で埋め込まれないこと
によって、ボイドが形成されることを防止できる。
【００５５】次に図２（ｅ）に示すように、エッチング
条件を変えて、フォトレジストパターン４をマスクにし
て、層間絶縁膜１2 の貫通孔の底部のエッチングストッ
パ膜３1 をＲＩＥ法にてエッチングして除去する。この
結果、金属配線２に達するヴィアホール５が形成され
る。この後、フォトレジストパターン４を剥離する。
条件を変えて、フォトレジストパターン４をマスクにし
て、層間絶縁膜１2 の貫通孔の底部のエッチングストッ
パ膜３1 をＲＩＥ法にてエッチングして除去する。この
結果、金属配線２に達するヴィアホール５が形成され
る。この後、フォトレジストパターン４を剥離する。
【００５６】ここで、エッチングストッパ膜３1 は薄い
ので、短時間のエッチングで除去できる。したがって、
層間絶縁膜１1 がエッチングされて、ボイドが形成され
ることはない。また、上記エッチング条件は、エッチン
グストッパ膜３1 のほうが層間絶縁膜１3 よりもエッチ
ング速度が十分に速くなるように選んだほうが好ましい
が、必ずしもその必要ない。
ので、短時間のエッチングで除去できる。したがって、
層間絶縁膜１1 がエッチングされて、ボイドが形成され
ることはない。また、上記エッチング条件は、エッチン
グストッパ膜３1 のほうが層間絶縁膜１3 よりもエッチ
ング速度が十分に速くなるように選んだほうが好ましい
が、必ずしもその必要ない。
【００５７】次に図２（ｆ）に示すように、配線溝形成
用のフォトレジストパターン６を層間絶縁膜１3 上に形
成する。次に同図（ｆ）に示すように、エッチングスト
ッパ膜３2 のほうが層間絶縁膜１3 よりもエッチング速
度が十分に遅くなるエッチング条件で、フォトレジスト
パターン６をマスクにして、層間絶縁膜１3 をＲＩＥ法
にてエッチングし、ヴィアホール５を介して配線層２に
達する配線溝７を形成する。
用のフォトレジストパターン６を層間絶縁膜１3 上に形
成する。次に同図（ｆ）に示すように、エッチングスト
ッパ膜３2 のほうが層間絶縁膜１3 よりもエッチング速
度が十分に遅くなるエッチング条件で、フォトレジスト
パターン６をマスクにして、層間絶縁膜１3 をＲＩＥ法
にてエッチングし、ヴィアホール５を介して配線層２に
達する配線溝７を形成する。
【００５８】ここで、層間絶縁膜１3 のエッチングは、
層間絶縁膜１3 のエッチング速度が面内でばらつきがあ
ることから、オーバーエッチングとする。これにより、
層間絶縁膜１3 に深さのばらつきのない配線溝７を確実
に形成できる。
層間絶縁膜１3 のエッチング速度が面内でばらつきがあ
ることから、オーバーエッチングとする。これにより、
層間絶縁膜１3 に深さのばらつきのない配線溝７を確実
に形成できる。
【００５９】このとき、エッチング条件は、エッチング
ストッパ膜３2 のほうが層間絶縁膜１3 よりもエッチン
グ速度が十分に遅くなるように選ばれているので、上記
エッチングはエッチングストッパ膜３2 で止まる。
ストッパ膜３2 のほうが層間絶縁膜１3 よりもエッチン
グ速度が十分に遅くなるように選ばれているので、上記
エッチングはエッチングストッパ膜３2 で止まる。
【００６０】次に図２（ｇ）に示すように、ヴィアホー
ル５および配線溝７の内部を完全に埋め込むように、全
面に金属膜８を形成する。この金属膜８は、例えばＣＶ
Ｄ法またはＰＶＤ法を用いて堆積形成する。また、金属
膜８の材料としては、例えばタングステン、アルミニウ
ム、銅、アルミニウムと銅の合金などを用いることがで
きる。
ル５および配線溝７の内部を完全に埋め込むように、全
面に金属膜８を形成する。この金属膜８は、例えばＣＶ
Ｄ法またはＰＶＤ法を用いて堆積形成する。また、金属
膜８の材料としては、例えばタングステン、アルミニウ
ム、銅、アルミニウムと銅の合金などを用いることがで
きる。
【００６１】ここで、金属膜８の堆積の促進や金属膜８
の構成金属の層間絶縁膜１2 ，１3への拡散を防止する
ために、金属膜８を形成する前に、ヴィアホール５およ
び配線溝７の表面に窒化チタン、タングステン窒化シリ
コン、ニオブ、タンタル等の金属や合金からなる薄膜や
積層薄膜を形成しても良い。
の構成金属の層間絶縁膜１2 ，１3への拡散を防止する
ために、金属膜８を形成する前に、ヴィアホール５およ
び配線溝７の表面に窒化チタン、タングステン窒化シリ
コン、ニオブ、タンタル等の金属や合金からなる薄膜や
積層薄膜を形成しても良い。
【００６２】次に図２（ｈ）に示すように、ヴィアホー
ル５および配線溝７の外の不要な金属膜８を例えばＣＭ
Ｐにより除去することにより、金属膜８からなる第２の
金属配線および接続プラグ電極がそれぞれ配線溝８およ
びヴィアホール５内に同時に形成される。
ル５および配線溝７の外の不要な金属膜８を例えばＣＭ
Ｐにより除去することにより、金属膜８からなる第２の
金属配線および接続プラグ電極がそれぞれ配線溝８およ
びヴィアホール５内に同時に形成される。
【００６３】以上に述べた一連の工程を必要な回数だけ
繰り返すことにより、多層配線が完成する。なお、本実
施形態ではヴィアホール５を形成した後、配線溝７を形
成する場合について説明したが、逆に配線溝７を形成し
た後、ヴィアホール５を形成しても良い。この場合、図
１（ｃ）の工程までは同じで、その後、図３に示す工程
に進む。図３（ｃ）の後はフォトレジストパターン３を
除去してから、図２（ｇ）の工程に進む。
繰り返すことにより、多層配線が完成する。なお、本実
施形態ではヴィアホール５を形成した後、配線溝７を形
成する場合について説明したが、逆に配線溝７を形成し
た後、ヴィアホール５を形成しても良い。この場合、図
１（ｃ）の工程までは同じで、その後、図３に示す工程
に進む。図３（ｃ）の後はフォトレジストパターン３を
除去してから、図２（ｇ）の工程に進む。
【００６４】ところで、図２（ｈ）から明らかなよう
に、以上に述べた実施形態の最終構造では、エッチング
ストッパ膜３1 ，３2 がそれぞれ第１の金属配線２、第
２の金属配線（金属膜８）の上下に直に存在している。
に、以上に述べた実施形態の最終構造では、エッチング
ストッパ膜３1 ，３2 がそれぞれ第１の金属配線２、第
２の金属配線（金属膜８）の上下に直に存在している。
【００６５】本実施形態では、エッチングストッパ膜３
1 ，３2 として窒化シリコン膜を用いている。窒化シリ
コンは層間絶縁膜の材料として一般に用いられているガ
ラスなどの材料よりも誘電率が高い。例えば、窒化シリ
コンは誘電率がほぼ７．０なのに対して、ガラスは誘電
率が２．５〜４．２である。
1 ，３2 として窒化シリコン膜を用いている。窒化シリ
コンは層間絶縁膜の材料として一般に用いられているガ
ラスなどの材料よりも誘電率が高い。例えば、窒化シリ
コンは誘電率がほぼ７．０なのに対して、ガラスは誘電
率が２．５〜４．２である。
【００６６】誘電率の高い絶縁膜である窒化シリコン膜
が金属配線のコーナの直ぐ近くにあると、電荷が溜まる
ので、金属配線と金属配線との間に形成される容量（配
線間寄生容量）が増加してしまう。
が金属配線のコーナの直ぐ近くにあると、電荷が溜まる
ので、金属配線と金属配線との間に形成される容量（配
線間寄生容量）が増加してしまう。
【００６７】この現象を図４に示す。図４には、配線間
寄生容量の増加率（容量増加率）が、窒化シリコン膜と
金属配線との間の距離（ＳｉＮ膜・配線間距離）の関数
として示されている。
寄生容量の増加率（容量増加率）が、窒化シリコン膜と
金属配線との間の距離（ＳｉＮ膜・配線間距離）の関数
として示されている。
【００６８】窒化シリコン膜の厚さが２０ｎｍのとき、
金属配線の直上または直下（距離＝０）に窒化シリコン
膜が存在すると、窒化シリコン膜が全くない場合に比べ
て、５％以上も寄生容量が増加する。
金属配線の直上または直下（距離＝０）に窒化シリコン
膜が存在すると、窒化シリコン膜が全くない場合に比べ
て、５％以上も寄生容量が増加する。
【００６９】高性能の超大規模集積回路では５％の増加
は許容できない可能性が高い。しかしながら、図４には
この問題の解決策も示されている。すなわち、窒化シリ
コン膜を５０ｎｍだけ金属配線から離せば、容量増加率
を約２％に抑えることができる。したがって、窒化シリ
コン膜を金属配線の隅々から分離して配置することによ
り、容量増加率を小さくすることができる。この着想を
採用したのが、以下に述べる第２の実施形態である。 （第２の実施形態）図５、図６は、本発明の第２の実施
形態に係るデュアルダマシン・プロセスを示す工程断面
図である。なお、図１、図２と対応する部分には図１、
図２と同一符号を付してあり、詳細な説明は省略する。
は許容できない可能性が高い。しかしながら、図４には
この問題の解決策も示されている。すなわち、窒化シリ
コン膜を５０ｎｍだけ金属配線から離せば、容量増加率
を約２％に抑えることができる。したがって、窒化シリ
コン膜を金属配線の隅々から分離して配置することによ
り、容量増加率を小さくすることができる。この着想を
採用したのが、以下に述べる第２の実施形態である。 （第２の実施形態）図５、図６は、本発明の第２の実施
形態に係るデュアルダマシン・プロセスを示す工程断面
図である。なお、図１、図２と対応する部分には図１、
図２と同一符号を付してあり、詳細な説明は省略する。
【００７０】まず、図５（ａ）に示すように、第１の層
間絶縁膜１1 に第１の金属配線２を埋込み形成する。次
に同図（ａ）に示すように、全面に薄いスペーサ絶縁膜
９、第１のエッチングストッパ膜３1 、第２の層間絶縁
膜１2 、第２のエッチングストッパ膜３2 、第３の層間
絶縁膜１3 を順次形成する。スペーサ絶縁膜９はエッチ
ングストッパ膜３1 よりも誘電率の低い絶縁膜であり、
例えばＳｉＯ2 膜である。
間絶縁膜１1 に第１の金属配線２を埋込み形成する。次
に同図（ａ）に示すように、全面に薄いスペーサ絶縁膜
９、第１のエッチングストッパ膜３1 、第２の層間絶縁
膜１2 、第２のエッチングストッパ膜３2 、第３の層間
絶縁膜１3 を順次形成する。スペーサ絶縁膜９はエッチ
ングストッパ膜３1 よりも誘電率の低い絶縁膜であり、
例えばＳｉＯ2 膜である。
【００７１】このように本実施形態では、誘電率の低い
スペーサ絶縁膜９の厚さの分だけ、第１の金属配線２は
エッチングストッパ膜３1 から離れるので、寄生容量は
削減される。スペーサ絶縁膜９の厚さは、求められる寄
生容量の削減量に対応したものとなり、例えば５０ｎｍ
である。また、エッチングストッパ膜３1 ，３2 および
層間絶縁膜１2 ，１3 の材料、膜厚は第１の実施形態と
同様である。
スペーサ絶縁膜９の厚さの分だけ、第１の金属配線２は
エッチングストッパ膜３1 から離れるので、寄生容量は
削減される。スペーサ絶縁膜９の厚さは、求められる寄
生容量の削減量に対応したものとなり、例えば５０ｎｍ
である。また、エッチングストッパ膜３1 ，３2 および
層間絶縁膜１2 ，１3 の材料、膜厚は第１の実施形態と
同様である。
【００７２】ただし、層間絶縁膜１2 の膜厚は、その膜
厚とスペーサ絶縁膜９の膜厚とエッチングストッパ膜３
1 の膜厚との合計が後で形成するヴィアホールの深さの
設計値と等しくなるように選ばれている。
厚とスペーサ絶縁膜９の膜厚とエッチングストッパ膜３
1 の膜厚との合計が後で形成するヴィアホールの深さの
設計値と等しくなるように選ばれている。
【００７３】次に図５（ｂ）に示すように、ヴィアホー
ル形成用のフォトレジストパターン４を層間絶縁膜１3
上に形成した後、フォトレジストパターン４をマスクに
して、層間絶縁膜１3 、エッチングストッパ膜３2 およ
び層間絶縁膜１2 をＲＩＥ法にてエッチングする。この
後、フォトレジストパターン４を剥離する。
ル形成用のフォトレジストパターン４を層間絶縁膜１3
上に形成した後、フォトレジストパターン４をマスクに
して、層間絶縁膜１3 、エッチングストッパ膜３2 およ
び層間絶縁膜１2 をＲＩＥ法にてエッチングする。この
後、フォトレジストパターン４を剥離する。
【００７４】この図５（ｂ）の工程は、第１の実施形態
の図１（ｄ）の工程と同じであり、第１の実施形態と同
じ効果が得られる。次に図５（ｃ）に示すように、配線
溝形成用のフォトレジストパターン６を層間絶縁膜１3
上に形成した後、フォトレジストパターン６をマスクに
して、層間絶縁膜１3 をＲＩＥ法にてエッチングし、配
線溝７を形成する。
の図１（ｄ）の工程と同じであり、第１の実施形態と同
じ効果が得られる。次に図５（ｃ）に示すように、配線
溝形成用のフォトレジストパターン６を層間絶縁膜１3
上に形成した後、フォトレジストパターン６をマスクに
して、層間絶縁膜１3 をＲＩＥ法にてエッチングし、配
線溝７を形成する。
【００７５】この図５（ｃ）の工程は、第１の実施形態
の図２（ｆ）の工程と同じであり、第１の実施形態と同
じ効果が得られる。次に図６（ｄ）に示すように、フォ
トレジストパターン６を剥離した後、エッチングストッ
パ３1 およびスペーサ絶縁膜９をＲＩＥ法にてエッチン
グして除去する。
の図２（ｆ）の工程と同じであり、第１の実施形態と同
じ効果が得られる。次に図６（ｄ）に示すように、フォ
トレジストパターン６を剥離した後、エッチングストッ
パ３1 およびスペーサ絶縁膜９をＲＩＥ法にてエッチン
グして除去する。
【００７６】このとき、配線溝７の底部のエッチングス
トッパ膜３2 はエッチング除去され、さらにその下の層
間絶縁膜１2 の一部はエッチングされる。この結果、配
線溝７の底部はエッチングストッパ膜３2 よりも下にな
る。
トッパ膜３2 はエッチング除去され、さらにその下の層
間絶縁膜１2 の一部はエッチングされる。この結果、配
線溝７の底部はエッチングストッパ膜３2 よりも下にな
る。
【００７７】また、エッチングストッパ膜３1 およびス
ペーサ絶縁膜９は薄いので、短時間のエッチングで除去
できる。これにより層間絶縁膜１1 がエッチングされ
て、ボイドが形成されることを防止できる。また、上記
エッチング条件は、エッチングストッパ膜３1 のほうが
層間絶縁膜１3 よりもエッチング速度が十分に速くなる
ように選んだほうが好ましいが、必ずしもその必要な
い。
ペーサ絶縁膜９は薄いので、短時間のエッチングで除去
できる。これにより層間絶縁膜１1 がエッチングされ
て、ボイドが形成されることを防止できる。また、上記
エッチング条件は、エッチングストッパ膜３1 のほうが
層間絶縁膜１3 よりもエッチング速度が十分に速くなる
ように選んだほうが好ましいが、必ずしもその必要な
い。
【００７８】この後、第１の実施形態の図２（ｇ）、図
２（ｈ）の工程に従って金属膜８からなる第２の金属配
線および接続プラグ電極を形成する。この段階の断面図
を図６（ｅ）に示す。
２（ｈ）の工程に従って金属膜８からなる第２の金属配
線および接続プラグ電極を形成する。この段階の断面図
を図６（ｅ）に示す。
【００７９】図６（ｅ）に示すように、金属膜８からな
る第２の金属配線のコーナには、誘電率の高い絶縁膜で
ある窒化シリコン膜からなるエッチングストッパ膜３2
が存在しないので、配線間寄生容量の増大を抑えること
ができる。
る第２の金属配線のコーナには、誘電率の高い絶縁膜で
ある窒化シリコン膜からなるエッチングストッパ膜３2
が存在しないので、配線間寄生容量の増大を抑えること
ができる。
【００８０】かくして本実施形態によれば、第１の実施
形態と同様な効果が得られるのはもちろんのこと、配線
間寄生容量の増大を抑制できるという効果も得られる。
なお、スペーサ絶縁膜９を省いても従来よりも寄生抵抗
を低減できる。また、本実施形態も第１の実施形態の変
形例の場合と同様に、先に配線溝形成用のフォトレジス
トパターン６を形成してエッチングした後に、ヴィアホ
ール形成用のフォトレジストパターンを形成してエッチ
ングしても良い。
形態と同様な効果が得られるのはもちろんのこと、配線
間寄生容量の増大を抑制できるという効果も得られる。
なお、スペーサ絶縁膜９を省いても従来よりも寄生抵抗
を低減できる。また、本実施形態も第１の実施形態の変
形例の場合と同様に、先に配線溝形成用のフォトレジス
トパターン６を形成してエッチングした後に、ヴィアホ
ール形成用のフォトレジストパターンを形成してエッチ
ングしても良い。
【００８１】なお、本発明は上記実施形態に限定される
ものではない。例えば、上記実施形態は第１の配線層が
金属配線２である場合について説明したが、ソース・ド
レイン層のようなシリコン基板の表面に形成された不純
物拡散層であっても良い。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施できる。
ものではない。例えば、上記実施形態は第１の配線層が
金属配線２である場合について説明したが、ソース・ド
レイン層のようなシリコン基板の表面に形成された不純
物拡散層であっても良い。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施できる。
【００８２】
【発明の効果】以上詳述したように本発明によれば、接
続孔を形成する工程において、第２の絶縁膜をオーバー
エッチングしても、第１の絶縁膜がエッチングストッパ
として機能するので、第１の絶縁膜の下地がエッチング
されて該下地にボイドが形成されることを防止できる。
続孔を形成する工程において、第２の絶縁膜をオーバー
エッチングしても、第１の絶縁膜がエッチングストッパ
として機能するので、第１の絶縁膜の下地がエッチング
されて該下地にボイドが形成されることを防止できる。
【００８３】また、配線溝を形成する工程において、第
４の絶縁膜をエッチングする際に、第３の絶縁膜がエッ
チングストッパとして機能するので、第４の絶縁膜をオ
ーバーエッチングすることにより、深さにばらつきがな
い配線溝を形成できる。
４の絶縁膜をエッチングする際に、第３の絶縁膜がエッ
チングストッパとして機能するので、第４の絶縁膜をオ
ーバーエッチングすることにより、深さにばらつきがな
い配線溝を形成できる。
【図１】本発明の第１の実施形態に係るデュアルダマシ
ン・プロセスの前半を示す工程断面図
ン・プロセスの前半を示す工程断面図
【図２】本発明の第１の実施形態に係るデュアルダマシ
ン・プロセスの後半を示す工程断面図
ン・プロセスの後半を示す工程断面図
【図３】第１の実施形態のるデュアルダマシン・プロセ
スの変形例を示す工程断面図
スの変形例を示す工程断面図
【図４】配線寄生容量の増加率を窒化シリコン膜と金属
配線との間の距離の関数として示した図
配線との間の距離の関数として示した図
【図５】本発明の第２の実施形態に係るデュアルダマシ
ン・プロセスの前半を示す工程断面図
ン・プロセスの前半を示す工程断面図
【図６】本発明の第２の実施形態に係るデュアルダマシ
ン・プロセスの後半を示す工程断面図
ン・プロセスの後半を示す工程断面図
【図７】従来のデュアルダマシン・プロセスを示す工程
断面図
断面図
【図８】従来のデュアルダマシン・プロセスの問題点を
説明するための断面図
説明するための断面図
１1 …第１の層間絶縁膜 １2 …第２の層間絶縁膜（第２の絶縁膜） １3 …第３の層間絶縁膜（第４の絶縁膜） ２…第１の金属配線（第１の配線層） ３1 …第１のエッチングストッパ膜（第１の絶縁膜） ３2 …第２のエッチングストッパ膜（第３の絶縁膜） ４…フォトレジストパターン ５…ヴィアホール ６…フォトレジストパターン ７…配線溝 ８…金属膜（接続プラグ電極、第２の配線層） ９…スペーサ絶縁膜（第５の絶縁膜）
Claims (6)
- 【請求項１】半導体基板に形成された第１の配線層と、 前記半導体基板上に順次形成され、かつ前記第１の配線
層に達する接続孔を有する第１、第２および第３の絶縁
膜と、 前記第３の絶縁膜上に形成され、かつ前記接続孔を介し
て前記第１の配線層に達する配線溝を有する第４の絶縁
膜と、 前記接続孔および前記配線溝の内部に形成された接続プ
ラグ電極および第２の配線層としての導電膜とを具備し
てなり、 前記第１の絶縁膜と前記第２の絶縁膜とは互いに異なる
材料からなる絶縁膜であり、かつ前記第３の絶縁膜と前
記第４の絶縁膜とは互いに異なる材料からなる絶縁膜で
あることを特徴とする半導体装置。 - 【請求項２】半導体基板に形成された第１の配線層と、 前記半導体基板上に順次形成された第１、第２、第３お
よび第４の絶縁膜であって、前記第１、第２および第３
の絶縁膜は前記第１の配線層に達する接続孔を有し、か
つ前記第２、第３および第４の絶縁膜は前記接続孔を介
して前記第１の配線層に達する配線溝を有する前記第
１、第２、第３および第４の絶縁膜と、 前記接続孔および前記配線溝の内部に形成された接続プ
ラグ電極および第２の配線層としての導電膜とを具備し
てなり、 前記第１の絶縁膜と前記第２の絶縁膜とは互いに異なる
材料からなる絶縁膜であり、かつ前記第３の絶縁膜と前
記第４の絶縁膜とは互いに異なる材料からなる絶縁膜で
あることを特徴とする半導体装置。 - 【請求項３】前記第１の絶縁膜と前記第１の配線層との
間には、前記第１の絶縁膜よりも誘電率の低い第５の絶
縁膜が形成されていることを特徴とする請求項１または
請求項２に記載の半導体装置。 - 【請求項４】半導体基板に第１の配線層を形成する工程
と、 前記半導体基板上に、前記第１の配線層を覆うように、
第１の絶縁膜、この第１の絶縁膜と材料が異なる第２の
絶縁膜、第３の絶縁膜、この第３の絶縁膜と材料が異な
る第４の絶縁膜を順次形成する工程と、 前記第４、第３、第２および第１の絶縁膜を順次エッチ
ングして、これらの絶縁膜に前記第１の配線層に達する
接続孔を形成する工程であって、 前記第４、第３、第２の絶縁膜を順次エッチングして、
前記第４および第３の絶縁膜を貫通し、かつ前記第２の
絶縁膜を貫通しない溝を形成し、次に前記第１の絶縁膜
が実質的にエッチングされないエッチング条件で、前記
溝の底部の前記第２の絶縁膜をオーバーエッチングして
除去し、次にエッチング条件を変えて、前記溝の底部の
前記第１の絶縁膜をエッチングして除去することによ
り、前記接続孔を形成する工程と、 前記接続孔を形成する前または形成した後に、前記第３
の絶縁膜が実質的にエッチングされないエッチング条件
で、前記第４の絶縁膜をオーバーエッチングして、前記
接続孔を介して前記第１の配線層に達する配線溝を前記
第４の絶縁膜に形成する工程と、 前記接続孔および前記配線溝の内部を導電膜で埋め込ん
で、接続プラグ電極および第２の配線層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項５】半導体基板に第１の配線層を形成する工程
と、 前記半導体基板上に、前記第１の配線層を覆うように、
第１の絶縁膜、この第１の絶縁膜と材料が異なる第２の
絶縁膜、第３の絶縁膜、この第３の絶縁膜と材料が異な
る第４の絶縁膜を順次形成する工程と、 前記第４、第３、第２および第１の絶縁膜を順次エッチ
ングして、これらの絶縁膜に前記第１の配線層に達する
接続孔を形成する工程であって、 前記第４、第３、第２の絶縁膜を順次エッチングして、
前記第４および第３の絶縁膜を貫通し、かつ前記第２の
絶縁膜を貫通しない溝を形成し、次に前記第１の絶縁膜
が実質的にエッチングされないエッチング条件で、前記
溝の底部の前記第２の絶縁膜をオーバーエッチングして
除去し、次にエッチング条件を変えて、前記溝の底部の
前記第１の絶縁膜をエッチングして除去することによ
り、前記接続孔を形成する工程と、 前記接続孔を形成する前または形成した後に、前記第３
の絶縁膜が実質的にエッチングされないエッチング条件
で、前記第４の絶縁膜をオーバーエッチングして該第４
の絶縁膜に貫通孔を形成し、次にエッチング条件を変え
て、前記貫通孔の下の第３の絶縁膜をエッチング除去
し、さらにその下の前記第２の絶縁膜の途中までエッチ
ングすることにより、前記第４、第３および第２の絶縁
膜に前記接続孔を介して前記第１の配線層に達する配線
溝を形成する工程と、 前記接続孔および前記配線溝の内部を導電膜で埋め込ん
で、接続プラグ電極および第２の配線層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項６】前記半導体基板上に前記第１の絶縁膜より
も誘電率の低い第５の絶縁膜を形成した後に前記第１の
絶縁膜を形成し、かつ前記溝の底部の前記第１の絶縁膜
をエッチングして除去した後、前記溝の底部の前記第５
の絶縁膜をエッチングして除去することにより前記接続
孔を形成することを特徴とする請求項４または請求項５
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35733997A JPH11186391A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35733997A JPH11186391A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186391A true JPH11186391A (ja) | 1999-07-09 |
Family
ID=18453624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35733997A Pending JPH11186391A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186391A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100326252B1 (ko) * | 1999-12-28 | 2002-03-08 | 박종섭 | 듀얼 대머신 공정을 사용한 기상의 유전체를 갖는메탈라인 형성방법 |
| KR100356476B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법 |
| KR20020095447A (ko) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법 |
| KR100421278B1 (ko) * | 2001-06-26 | 2004-03-09 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100453957B1 (ko) * | 2001-12-20 | 2004-10-20 | 동부전자 주식회사 | 듀얼 다마신을 이용한 전원 배선 제조 방법 |
| US6841467B2 (en) | 2000-04-25 | 2005-01-11 | Sharp Kabushiki Kaisha | Method for producing semiconductor device |
| EP1164637A3 (en) * | 2000-06-15 | 2006-09-06 | Cypress Semiconductor Corporation | Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer |
| US7163887B2 (en) | 2002-02-28 | 2007-01-16 | Fujitsu Limited | Method for fabricating a semiconductor device |
| JP2009111429A (ja) * | 1999-08-30 | 2009-05-21 | Alcatel-Lucent Usa Inc | 相互接続を作製するための方法 |
| US8058730B2 (en) | 2007-09-28 | 2011-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device having a multilayered interconnection structure |
| JP2012164942A (ja) * | 2011-02-09 | 2012-08-30 | Canon Inc | 半導体装置の製造方法、及び固体撮像装置の製造方法 |
| JP2014057104A (ja) * | 2013-12-16 | 2014-03-27 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US9305996B2 (en) | 2007-02-21 | 2016-04-05 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2017085099A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
-
1997
- 1997-12-25 JP JP35733997A patent/JPH11186391A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111429A (ja) * | 1999-08-30 | 2009-05-21 | Alcatel-Lucent Usa Inc | 相互接続を作製するための方法 |
| KR100326252B1 (ko) * | 1999-12-28 | 2002-03-08 | 박종섭 | 듀얼 대머신 공정을 사용한 기상의 유전체를 갖는메탈라인 형성방법 |
| KR100356476B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법 |
| US6841467B2 (en) | 2000-04-25 | 2005-01-11 | Sharp Kabushiki Kaisha | Method for producing semiconductor device |
| EP1164637A3 (en) * | 2000-06-15 | 2006-09-06 | Cypress Semiconductor Corporation | Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer |
| KR20020095447A (ko) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법 |
| KR100421278B1 (ko) * | 2001-06-26 | 2004-03-09 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100453957B1 (ko) * | 2001-12-20 | 2004-10-20 | 동부전자 주식회사 | 듀얼 다마신을 이용한 전원 배선 제조 방법 |
| US7163887B2 (en) | 2002-02-28 | 2007-01-16 | Fujitsu Limited | Method for fabricating a semiconductor device |
| US9305996B2 (en) | 2007-02-21 | 2016-04-05 | Fujitsu Semiconductor Limited | Semiconductor device |
| US8058730B2 (en) | 2007-09-28 | 2011-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device having a multilayered interconnection structure |
| US9269665B2 (en) | 2007-09-28 | 2016-02-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| JP2012164942A (ja) * | 2011-02-09 | 2012-08-30 | Canon Inc | 半導体装置の製造方法、及び固体撮像装置の製造方法 |
| JP2014057104A (ja) * | 2013-12-16 | 2014-03-27 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2017085099A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| US11101293B2 (en) | 2015-10-29 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| US11776966B2 (en) | 2015-10-29 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US6426249B1 (en) | Buried metal dual damascene plate capacitor | |
| JP4858895B2 (ja) | 半導体装置の製造方法 | |
| JP2710221B2 (ja) | 半導体装置及びその製造方法 | |
| CN100499067C (zh) | 适用于形成互连的方法和装置 | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| JP2000082738A (ja) | シングルダマシン構造の埋め込み配線及びその形成方法 | |
| JP2002064140A (ja) | 半導体装置およびその製造方法 | |
| US20020151165A1 (en) | Advanced interconnection for integrated circuits | |
| JP2001053144A (ja) | 半導体装置及びその製造方法 | |
| US20020106895A1 (en) | Method for forming copper interconnect and enhancing electromigration resistance | |
| KR100295054B1 (ko) | 다층금속배선을갖는반도체소자및그제조방법 | |
| JP2000232106A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4110829B2 (ja) | 半導体装置の製造方法 | |
| JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
| KR20050073890A (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| KR100226727B1 (ko) | 배선 형성 방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JP2005057063A (ja) | 電子デバイス及びその製造方法 | |
| JPH11260967A (ja) | 半導体装置及びその製造方法 | |
| KR100485391B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP2002217289A (ja) | 半導体装置及びその製造方法 |