JPH07273439A - 半田バンプ形成方法 - Google Patents
半田バンプ形成方法Info
- Publication number
- JPH07273439A JPH07273439A JP6063682A JP6368294A JPH07273439A JP H07273439 A JPH07273439 A JP H07273439A JP 6063682 A JP6063682 A JP 6063682A JP 6368294 A JP6368294 A JP 6368294A JP H07273439 A JPH07273439 A JP H07273439A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resist layer
- solder resist
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01257—Changing the shapes of bumps by reflowing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 微細化しても、十分な半田量の半田バンプを
形成できる半田バンプ形成方法を提供する。 【構成】 本発明による半田バンプ形成方法は、導体配
線が形成されているＩＣチップ実装用基板上(1) に半田
バンプを形成するに当たり、基板の導体配線(2) が形成
されている表面上に感光性の第１のソルダレジスト層
(3) を形成し、フォトエッチングにより、第１のソルダ
レジスト層(3) の半田バンプを形成すべき位置に第１の
開口(3a)を形成し、次に、第１のソルダレジスト層上に
第２のソルダレジスト層(4) を形成し、フォトエッチン
グにより、第２のソルダレジスト層の前記第１の開口と
対応する位置に第１の開口と連通する第２の開口(4a)を
形成し、前記第１及び第２の開口内に半田(5) を埋め込
み、リフロー処理した後、前記第１のソルダレジスト層
の少なくとも一部が残存するようにエッチング処理を行
なうことを特徴とする。
形成できる半田バンプ形成方法を提供する。 【構成】 本発明による半田バンプ形成方法は、導体配
線が形成されているＩＣチップ実装用基板上(1) に半田
バンプを形成するに当たり、基板の導体配線(2) が形成
されている表面上に感光性の第１のソルダレジスト層
(3) を形成し、フォトエッチングにより、第１のソルダ
レジスト層(3) の半田バンプを形成すべき位置に第１の
開口(3a)を形成し、次に、第１のソルダレジスト層上に
第２のソルダレジスト層(4) を形成し、フォトエッチン
グにより、第２のソルダレジスト層の前記第１の開口と
対応する位置に第１の開口と連通する第２の開口(4a)を
形成し、前記第１及び第２の開口内に半田(5) を埋め込
み、リフロー処理した後、前記第１のソルダレジスト層
の少なくとも一部が残存するようにエッチング処理を行
なうことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半田バンプ形成方法に
関するものである。
関するものである。
【０００２】
【従来の技術】ＩＣチップの高集積化に伴い、チップ実
装用基板の導体配線及び半田バンプの微細化も強く要請
されている。この微細化の要請に対応した半田バンプ形
成方法として、実装用基板上にソルタレジスト層のダム
パターンを形成し、このダムパターンに半田ペーストを
印刷して半田バンプを形成する方法が既知である。この
既知の方法では、実装基板上に感光性のソルダレジスト
層が形成され、フォトエッチングにより半田バンプを形
成すべき位置に開口部を形成し、この開口部内に半田ペ
ーストを印刷により供給し、リフロー処理を経て半田バ
ンプが形成されている。
装用基板の導体配線及び半田バンプの微細化も強く要請
されている。この微細化の要請に対応した半田バンプ形
成方法として、実装用基板上にソルタレジスト層のダム
パターンを形成し、このダムパターンに半田ペーストを
印刷して半田バンプを形成する方法が既知である。この
既知の方法では、実装基板上に感光性のソルダレジスト
層が形成され、フォトエッチングにより半田バンプを形
成すべき位置に開口部を形成し、この開口部内に半田ペ
ーストを印刷により供給し、リフロー処理を経て半田バ
ンプが形成されている。
【０００３】
【発明が解決しようとする課題】上述した既知の半田バ
ンプ形成方法では、チップの接合に用いられる半田の量
がソルダレジスト層に形成された開口の容積によって制
約を受けるため、微細化の要請に十分に満足できなかっ
た。すなわち、微細化が進むにつれて、レジスト層に形
成される開口の面積も微細化するため、チップの接合に
用いられる有効半田量が減少し、この結果チップ接合信
頼性が低下する欠点があった。しかも、印刷により半田
ペーストを埋め込む際、半田ペーストが充填される開口
の面積が小さくなるため開口内に正確に半田ペーストを
供給するのが困難になり、開口の周囲に半田ペーストが
塗布されてしまい、半田バンプ間が短絡するおそれもあ
った。さらに、半田バンプの周囲にフラックス及び半田
等の残査が生じ、信頼性及び耐久性が低下するおそれも
あった。
ンプ形成方法では、チップの接合に用いられる半田の量
がソルダレジスト層に形成された開口の容積によって制
約を受けるため、微細化の要請に十分に満足できなかっ
た。すなわち、微細化が進むにつれて、レジスト層に形
成される開口の面積も微細化するため、チップの接合に
用いられる有効半田量が減少し、この結果チップ接合信
頼性が低下する欠点があった。しかも、印刷により半田
ペーストを埋め込む際、半田ペーストが充填される開口
の面積が小さくなるため開口内に正確に半田ペーストを
供給するのが困難になり、開口の周囲に半田ペーストが
塗布されてしまい、半田バンプ間が短絡するおそれもあ
った。さらに、半田バンプの周囲にフラックス及び半田
等の残査が生じ、信頼性及び耐久性が低下するおそれも
あった。
【０００４】従って、本発明の目的は上述した欠点を除
去し、一層微細な半田バンプを形成できるとともに、信
頼性及び耐久性に優れた半田バンプを形成できる半田バ
ンプ形成方法を提供することにある。
去し、一層微細な半田バンプを形成できるとともに、信
頼性及び耐久性に優れた半田バンプを形成できる半田バ
ンプ形成方法を提供することにある。
【０００５】
【課題を解決するための手段並びに作用】本発明による
半田バンプ形成方法は、導体配線が形成されているＩＣ
チップ実装用基板上に半田バンプを形成するに当たり、
基板の導体配線が形成されている表面上に液状で感光性
の第１のソルダレジスト層を形成し、フォトエッチング
により、第１のソルダレジスト層の半田バンプを形成す
べき位置に第１の開口を形成し、次に、第１のソルダレ
ジスト層上に第２のソルダレジスト層を形成し、フォト
エッチングにより、第２のソルダレジスト層の前記第１
の開口と対応する位置に第１の開口と連通する第２の開
口を形成し、前記第１及び第２の開口内に半田を埋め込
み、リフロー処理した後、前記第１のソルダレジスト層
の少なくとも一部が残存するようにエッチング処理を行
なうことを特徴とする。
半田バンプ形成方法は、導体配線が形成されているＩＣ
チップ実装用基板上に半田バンプを形成するに当たり、
基板の導体配線が形成されている表面上に液状で感光性
の第１のソルダレジスト層を形成し、フォトエッチング
により、第１のソルダレジスト層の半田バンプを形成す
べき位置に第１の開口を形成し、次に、第１のソルダレ
ジスト層上に第２のソルダレジスト層を形成し、フォト
エッチングにより、第２のソルダレジスト層の前記第１
の開口と対応する位置に第１の開口と連通する第２の開
口を形成し、前記第１及び第２の開口内に半田を埋め込
み、リフロー処理した後、前記第１のソルダレジスト層
の少なくとも一部が残存するようにエッチング処理を行
なうことを特徴とする。
【０００６】導体配線の微細化に伴い、導体配線幅が小
さくなると共にその配線上に形成されるバンプの面積も
小さくなるため、本発明では、十分な半田量を確保する
為に形成すべきバンプの高さをできるだけ高くする。こ
の場合、第１のソルダレジスト層上にさらに第２のソル
ダレジスト層を形成し、半田供給用の開口を設けること
により、開口部の深さが一層深くなり、この結果大量の
半田をバンプ形成用に供給することができる。さらに、
第２のソルダレジスト層をエッチングにより除去するこ
とにより、コンタミネーションを除去でき、又、レジス
ト表面からの半田バンプ高さも十分確保でき、信頼性も
向上する。
さくなると共にその配線上に形成されるバンプの面積も
小さくなるため、本発明では、十分な半田量を確保する
為に形成すべきバンプの高さをできるだけ高くする。こ
の場合、第１のソルダレジスト層上にさらに第２のソル
ダレジスト層を形成し、半田供給用の開口を設けること
により、開口部の深さが一層深くなり、この結果大量の
半田をバンプ形成用に供給することができる。さらに、
第２のソルダレジスト層をエッチングにより除去するこ
とにより、コンタミネーションを除去でき、又、レジス
ト表面からの半田バンプ高さも十分確保でき、信頼性も
向上する。
【０００７】本発明による半田バンプ形成方法は、導体
配線が形成されているＩＣチップ実装用基板上に半田バ
ンプを形成するに当たり、基板の導体配線が形成されて
いる表面上に液状の第１のソルダレジスト層を前記導体
配線間に埋め込まれるように塗布し、この第１のソルダ
レジスト層上に第２のソルダレジスト層を形成し、フォ
トエッチングにより、第１及び第２のソルダレジスト層
の半田バンプが形成される位置に開口を形成し、次に、
開口内に半田を埋め込み、次に、リフロー処理を行なっ
た後、前記第１のソルダレジスト層の少なくとも一部が
残存するようにエッチング処理を行なうことを特徴とす
る。基板上に形成される配線パターンが微細化するに従
って導体配線間の間隔も小さくなるため、基板上にフィ
ルム状のソルダレジストを直接配置したのでは、導体配
線間をソルダレジスト材料で埋め込むことが困難で、気
泡が生じ導体配線間に短絡が生じてしまう。このため、
はじめに基板上に液状のソルダレジストを塗布する。液
状のレジストは微細な間隙中にも浸入するので、導体配
線間をレジスト材料で完全に埋め込むことができる。一
方、液状レジスト材料は塗布できる厚さに制約があり、
厚いレジスト層を形成することができない。このため、
本発明では、液状の第１のソルダレジスト層上により厚
いフィルム状のソルダレジストを第２のソルダレジスト
層として積層する。ソルダレジストフィルムは所望の厚
さのものを得ることができるので、導体配線間が完全に
絶縁されると共に所望の半田量のバンプを形成すること
ができる。
配線が形成されているＩＣチップ実装用基板上に半田バ
ンプを形成するに当たり、基板の導体配線が形成されて
いる表面上に液状の第１のソルダレジスト層を前記導体
配線間に埋め込まれるように塗布し、この第１のソルダ
レジスト層上に第２のソルダレジスト層を形成し、フォ
トエッチングにより、第１及び第２のソルダレジスト層
の半田バンプが形成される位置に開口を形成し、次に、
開口内に半田を埋め込み、次に、リフロー処理を行なっ
た後、前記第１のソルダレジスト層の少なくとも一部が
残存するようにエッチング処理を行なうことを特徴とす
る。基板上に形成される配線パターンが微細化するに従
って導体配線間の間隔も小さくなるため、基板上にフィ
ルム状のソルダレジストを直接配置したのでは、導体配
線間をソルダレジスト材料で埋め込むことが困難で、気
泡が生じ導体配線間に短絡が生じてしまう。このため、
はじめに基板上に液状のソルダレジストを塗布する。液
状のレジストは微細な間隙中にも浸入するので、導体配
線間をレジスト材料で完全に埋め込むことができる。一
方、液状レジスト材料は塗布できる厚さに制約があり、
厚いレジスト層を形成することができない。このため、
本発明では、液状の第１のソルダレジスト層上により厚
いフィルム状のソルダレジストを第２のソルダレジスト
層として積層する。ソルダレジストフィルムは所望の厚
さのものを得ることができるので、導体配線間が完全に
絶縁されると共に所望の半田量のバンプを形成すること
ができる。
【０００８】本発明による半田バンプ形成方法は、基板
の導体配線が形成されている表面上に液状の第１のソル
ダレジスト層を前記導体パータン間に埋め込まれるよう
に塗布し、第１のソルダレジスト層上に感光性の第２の
ソルダレジスト層を形成し、フォトエッチングにより、
第２のソルダレジスト層の半田バンプを形成すべき位置
に第１の開口を形成し、前記第２のソルダレジスト層上
に第３のソルダレジスト層を形成し、フォトエッチング
により、前記第３のソルダレジスト層の前記第１の開口
と対応する位置に第１の開口と連通する第２の開口を形
成し、前記第１及び第２の開口内に半田を埋め込み、リ
フロー処理を行なった後、第３のソルダレジスト層を除
去することを特徴とする。第１及び第２のソルダレジス
ト層を電気的絶縁性及び耐久性に優れたレジスト材料で
構成すれば、導体配線のバンプが形成される部分以外の
全ての領域が電気的絶縁性材料でコートされた状態にな
り、実装基板の信頼性を一層向上させることができる。
の導体配線が形成されている表面上に液状の第１のソル
ダレジスト層を前記導体パータン間に埋め込まれるよう
に塗布し、第１のソルダレジスト層上に感光性の第２の
ソルダレジスト層を形成し、フォトエッチングにより、
第２のソルダレジスト層の半田バンプを形成すべき位置
に第１の開口を形成し、前記第２のソルダレジスト層上
に第３のソルダレジスト層を形成し、フォトエッチング
により、前記第３のソルダレジスト層の前記第１の開口
と対応する位置に第１の開口と連通する第２の開口を形
成し、前記第１及び第２の開口内に半田を埋め込み、リ
フロー処理を行なった後、第３のソルダレジスト層を除
去することを特徴とする。第１及び第２のソルダレジス
ト層を電気的絶縁性及び耐久性に優れたレジスト材料で
構成すれば、導体配線のバンプが形成される部分以外の
全ての領域が電気的絶縁性材料でコートされた状態にな
り、実装基板の信頼性を一層向上させることができる。
【０００９】さらに、第１の開口の開口面積Ｓ1 と第２
の開口の開口面積をＳ2／Ｓ1 ＞１となるように設定す
れば、一層多量の半田をバンプ形成用に供給でき、導体
配線が微細化しても所望の半田量のバンプを容易に形成
することができる。さらに−半田バンプを千鳥状に形成
することにより、第１の開口が導体配線上にオーバラッ
プしても、オーバラップした部分は厚い第２のソルダレ
ジスト層により確実に分離されていること並びにリフロ
ー処理によって半田は収縮するような状態となり第１の
開口の断面積とほぼ同一断面積のバンプとなるので、バ
ンプが隣接する導体配線と短絡するような不都合が生ず
ることなく所望の半田量のバンプを形成することができ
る。この結果、配線パターンが一層微細化しても、確実
に絶縁され所望の半田量のバンプを形成することができ
る。一層微細な導体配線に適合した半田バンプを容易に
形成することができる。
の開口の開口面積をＳ2／Ｓ1 ＞１となるように設定す
れば、一層多量の半田をバンプ形成用に供給でき、導体
配線が微細化しても所望の半田量のバンプを容易に形成
することができる。さらに−半田バンプを千鳥状に形成
することにより、第１の開口が導体配線上にオーバラッ
プしても、オーバラップした部分は厚い第２のソルダレ
ジスト層により確実に分離されていること並びにリフロ
ー処理によって半田は収縮するような状態となり第１の
開口の断面積とほぼ同一断面積のバンプとなるので、バ
ンプが隣接する導体配線と短絡するような不都合が生ず
ることなく所望の半田量のバンプを形成することができ
る。この結果、配線パターンが一層微細化しても、確実
に絶縁され所望の半田量のバンプを形成することができ
る。一層微細な導体配線に適合した半田バンプを容易に
形成することができる。
【００１０】
【実施例】図１〜図８は本発明による半田バンプ形成方
法を説明するための一連の工程を示す図である。はじめ
に、内部に必要な配線が形成されているＩＣチップ実装
用基板１を用意する。この基板１は樹脂材料やセラミッ
ク材料のプリント基板とすることができ、本例では低温
焼成基板を用いる。図１に示すように、基板１上に銅ペ
ーストを用いスクリーン印刷法により導体配線パターン
２を形成する。本例では、導体配線パターン２の線幅を
１００μm とし、そのピッチは１５０μm とする。基板
１の表面には、配線パターンだけでなく個別部品搭載用
のランド（図示せず）も形成する。
法を説明するための一連の工程を示す図である。はじめ
に、内部に必要な配線が形成されているＩＣチップ実装
用基板１を用意する。この基板１は樹脂材料やセラミッ
ク材料のプリント基板とすることができ、本例では低温
焼成基板を用いる。図１に示すように、基板１上に銅ペ
ーストを用いスクリーン印刷法により導体配線パターン
２を形成する。本例では、導体配線パターン２の線幅を
１００μm とし、そのピッチは１５０μm とする。基板
１の表面には、配線パターンだけでなく個別部品搭載用
のランド（図示せず）も形成する。
【００１１】図２に示すように、基板１の配線パターン
２が形成されている表面上に液状の第１のソルダレジス
ト層３を形成する。このソルダレジスト層３は感光性ソ
ルダレジスト層とし、例えば市販の感光性ソルダレジス
トを主剤／硬化剤の比を４：１の割合で混合することに
より得ることができる。第１のソルダレジスト層３は通
常のスクリーン印刷法により全面印刷を行ない、その後
７５℃で２５分間乾燥する。尚、第１のソルダレジスト
層の厚さは１５μm とする。
２が形成されている表面上に液状の第１のソルダレジス
ト層３を形成する。このソルダレジスト層３は感光性ソ
ルダレジスト層とし、例えば市販の感光性ソルダレジス
トを主剤／硬化剤の比を４：１の割合で混合することに
より得ることができる。第１のソルダレジスト層３は通
常のスクリーン印刷法により全面印刷を行ない、その後
７５℃で２５分間乾燥する。尚、第１のソルダレジスト
層の厚さは１５μm とする。
【００１２】次に、フォトエッチングにより、第１のソ
ルダレジスト層３の半田バンプを形成すべき位置に開口
１を形成する。まず、フォトマスクを用いて第１のソル
ダレジスト層３を露光する。露光条件は５００Ｗの超高
圧水銀灯により８００ｍＪ／cm2 の光エネルギーを照射
し、半田バンプ形成区域のみ遮光し、これ以外の領域を
硬化させる。尚、半田バンプ形成領域の寸法は２００×
１００μmの矩形（配線方向に沿って２００μm 延在す
る）とする。その後、１％の炭酸ナトリウム水溶液を用
いてスプレイ現像を行ない、第１のソルダレジスト層３
の半田バンプを形成すべき区域を除去して第１の開口３
ａを形成する。現像条件は、スプレイ現像機を用いて、
圧力２kg／cm2 で６０秒間行なった。その後、水洗及び
乾燥を行ない、図３に示すパターンを得る。
ルダレジスト層３の半田バンプを形成すべき位置に開口
１を形成する。まず、フォトマスクを用いて第１のソル
ダレジスト層３を露光する。露光条件は５００Ｗの超高
圧水銀灯により８００ｍＪ／cm2 の光エネルギーを照射
し、半田バンプ形成区域のみ遮光し、これ以外の領域を
硬化させる。尚、半田バンプ形成領域の寸法は２００×
１００μmの矩形（配線方向に沿って２００μm 延在す
る）とする。その後、１％の炭酸ナトリウム水溶液を用
いてスプレイ現像を行ない、第１のソルダレジスト層３
の半田バンプを形成すべき区域を除去して第１の開口３
ａを形成する。現像条件は、スプレイ現像機を用いて、
圧力２kg／cm2 で６０秒間行なった。その後、水洗及び
乾燥を行ない、図３に示すパターンを得る。
【００１３】次に、図３に示す基板上に第２のソルダレ
ジスト層４を形成する。本例では、第２のソルダレジス
ト層として厚さ３８μm の感光性でシート状のドライフ
ィルムを用いる。このドライフィルムとして、例えばデ
ュポン社製のドライフィルム、商品名「ＲＩＳＴＯＮ」
を用いる。この第２のソルダレジスト層４をラミネータ
を用いて第１のソールダレジスト層３上に積層する。こ
の際、第１の開口３ａの部分に隙間が形成されるが、こ
の部分は後で除去するため何なら障害となることはな
い。このシート状の第２のソルダレジスト層４にフォト
エッチングにより第２の開口を形成する。この際、第１
の開口の形成に用いたフォトマスクを用いる。露光は、
５００Ｗの超高圧水銀灯を用い、露光量は５０ｍＪ／cm
2 とする。次に、１％の炭酸ナトリウム水溶液を用いて
スプレー現像し、半田バンプ形成領域に第１の開口３ａ
と連通する第２の開口４ａを形成し、水洗及び乾燥工程
を経て図５に示すパターンを得る。
ジスト層４を形成する。本例では、第２のソルダレジス
ト層として厚さ３８μm の感光性でシート状のドライフ
ィルムを用いる。このドライフィルムとして、例えばデ
ュポン社製のドライフィルム、商品名「ＲＩＳＴＯＮ」
を用いる。この第２のソルダレジスト層４をラミネータ
を用いて第１のソールダレジスト層３上に積層する。こ
の際、第１の開口３ａの部分に隙間が形成されるが、こ
の部分は後で除去するため何なら障害となることはな
い。このシート状の第２のソルダレジスト層４にフォト
エッチングにより第２の開口を形成する。この際、第１
の開口の形成に用いたフォトマスクを用いる。露光は、
５００Ｗの超高圧水銀灯を用い、露光量は５０ｍＪ／cm
2 とする。次に、１％の炭酸ナトリウム水溶液を用いて
スプレー現像し、半田バンプ形成領域に第１の開口３ａ
と連通する第２の開口４ａを形成し、水洗及び乾燥工程
を経て図５に示すパターンを得る。
【００１４】次に、図６に示すように、0.03mmの厚さの
メタルマスクを用いて第１及び第２の開口内に半田ペー
ストを印刷により供給する。尚、メタルマスクを用い
ず、スキージ等により直接半田５を開口内に埋め込むこ
ともできる。
メタルマスクを用いて第１及び第２の開口内に半田ペー
ストを印刷により供給する。尚、メタルマスクを用い
ず、スキージ等により直接半田５を開口内に埋め込むこ
ともできる。
【００１５】次に、図７に示すように、上記基板を２３
０℃にセットされたリフロー炉内に導入してリフロー処
理を行なう。
０℃にセットされたリフロー炉内に導入してリフロー処
理を行なう。
【００１６】その後、基板を２％水酸化ナトリウム水溶
液内に５分間浸漬して第２のソルダレジスト層だけを除
去する。この際、第１のソルダレジスト層の少なくとも
一部が残存するようにエッチング処理を行なう。尚、エ
ッチ剤として２％水酸化ナトリウム水溶液を用いる場
合、ドライフィルムのエッチング速度は速いが、第１の
ソルタレジスト材料はエッチング速度が極めて遅いため
このようにして、図８に示す半田バンプが得られる。ソ
ルダレジスト層４を除去することにより、半田塗布の際
に生ずるフラックス及び半田等の残査を除去でき、耐久
性及び信頼性を向上させることができる。また、ＩＣの
接合に必要な半田量は第１及び第２のソルダレジスト層
３及び４の厚さ、特にシート状の第２のソルダレジスト
層の厚さを適切に設定するだけで得ることができる。
液内に５分間浸漬して第２のソルダレジスト層だけを除
去する。この際、第１のソルダレジスト層の少なくとも
一部が残存するようにエッチング処理を行なう。尚、エ
ッチ剤として２％水酸化ナトリウム水溶液を用いる場
合、ドライフィルムのエッチング速度は速いが、第１の
ソルタレジスト材料はエッチング速度が極めて遅いため
このようにして、図８に示す半田バンプが得られる。ソ
ルダレジスト層４を除去することにより、半田塗布の際
に生ずるフラックス及び半田等の残査を除去でき、耐久
性及び信頼性を向上させることができる。また、ＩＣの
接合に必要な半田量は第１及び第２のソルダレジスト層
３及び４の厚さ、特にシート状の第２のソルダレジスト
層の厚さを適切に設定するだけで得ることができる。
【００１７】図９は本発明による半田バンプ形成方法の
変形例を示す線図的断面図である。上述した実施例で
は、第１のソルダレジスト層３を比較的厚く形成した
が、図９（ａ）に示すように、配線パターン２間に液状
のソルダレジストを埋め込むように第１のソルダレジス
ト材料を塗布し、その上にシート状の第２のソルダレジ
スト層４を積層し（図９（ｂ））、その後フォトエッチ
ングにより図９（ｃ）に示すように開口を形成する。本
例では、第１のソルダレジスト材料は配線間に埋め込ま
れ、第２のソルダレジスト層４は配線パターン上に形成
される。その後、フォトエッチングにより図９（ｃ）に
示すように、半田バンプを形成すべき位置に開口４ａを
形成する。この際、１回の露光工程により第１及び第２
のソルダレジスト材料を共に硬化させることができ、こ
の結果フォトエッチング工程を一回省くことができる。
その後、半田の供給工程、リフロー工程を経て半田バン
プが形成される。本例においては、液状の感光性ソルダ
レジスト材料を導体配線間に埋め込まれるように塗布
し、次に同一のレジスト材料を印刷により形成して第１
のソルダレジスト層とし、フォトエッチングにより第１
の開口を形成し、次にドライフィルムを積層して第２の
開口を形成し、半田の供給及びリフロー処理を行ない、
その後ドライフィルムだけを除去することも可能であ
る。
変形例を示す線図的断面図である。上述した実施例で
は、第１のソルダレジスト層３を比較的厚く形成した
が、図９（ａ）に示すように、配線パターン２間に液状
のソルダレジストを埋め込むように第１のソルダレジス
ト材料を塗布し、その上にシート状の第２のソルダレジ
スト層４を積層し（図９（ｂ））、その後フォトエッチ
ングにより図９（ｃ）に示すように開口を形成する。本
例では、第１のソルダレジスト材料は配線間に埋め込ま
れ、第２のソルダレジスト層４は配線パターン上に形成
される。その後、フォトエッチングにより図９（ｃ）に
示すように、半田バンプを形成すべき位置に開口４ａを
形成する。この際、１回の露光工程により第１及び第２
のソルダレジスト材料を共に硬化させることができ、こ
の結果フォトエッチング工程を一回省くことができる。
その後、半田の供給工程、リフロー工程を経て半田バン
プが形成される。本例においては、液状の感光性ソルダ
レジスト材料を導体配線間に埋め込まれるように塗布
し、次に同一のレジスト材料を印刷により形成して第１
のソルダレジスト層とし、フォトエッチングにより第１
の開口を形成し、次にドライフィルムを積層して第２の
開口を形成し、半田の供給及びリフロー処理を行ない、
その後ドライフィルムだけを除去することも可能であ
る。
【００１８】図１０〜図１８は本発明による半田バンプ
形成方法の変形例を示す線図的断面図である。本例で
は、一層微細化可能な半田バンプ形成方法について説明
する。尚、前述した実施例と同一の構成要素には同一符
号を付して説明する。図１０は半田を埋め込む直前の形
態を示す線図的平面図であり、本例では千鳥状に半田バ
ンプを形成する。尚、図１１〜図１７は図１０のII−II
線で切って示す一連の工程図である。
形成方法の変形例を示す線図的断面図である。本例で
は、一層微細化可能な半田バンプ形成方法について説明
する。尚、前述した実施例と同一の構成要素には同一符
号を付して説明する。図１０は半田を埋め込む直前の形
態を示す線図的平面図であり、本例では千鳥状に半田バ
ンプを形成する。尚、図１１〜図１７は図１０のII−II
線で切って示す一連の工程図である。
【００１９】図１１に示すように、導体配線２ａ〜２ｃ
が形成されている基板１を用い、第１のソルダレジスト
層３を導体配線２ａ〜２ｃ間に埋め込まれるように塗布
する。本例では、第１のソルダレジスト層３として液状
の感光性ポリイミド樹脂を用い、乾燥する。
が形成されている基板１を用い、第１のソルダレジスト
層３を導体配線２ａ〜２ｃ間に埋め込まれるように塗布
する。本例では、第１のソルダレジスト層３として液状
の感光性ポリイミド樹脂を用い、乾燥する。
【００２０】次に、図１２に示すように、この基板上に
第２のソルダレジスト層３としてポリイミドフィルムを
積層する。この場合、導体配線間にはポリイミド樹脂が
埋め込まれているため、導体配線間に気泡が生ずる不都
合が生じない。
第２のソルダレジスト層３としてポリイミドフィルムを
積層する。この場合、導体配線間にはポリイミド樹脂が
埋め込まれているため、導体配線間に気泡が生ずる不都
合が生じない。
【００２１】次に、フォトエッチング処理を行ない、図
１３に示すように、導体配線上の半田バンプを形成すべ
き位置に円形の開口面積Ｓ1 の第１の開口を形成する。
本例では、導体配線２ｂ上には、半田バンプが配線方向
にずれて形成されるものとする。エッチングの際の現像
液としてＮ−メチル−ピロリドン（ＮＭＰ）主体の専用
現像液を用いる。
１３に示すように、導体配線上の半田バンプを形成すべ
き位置に円形の開口面積Ｓ1 の第１の開口を形成する。
本例では、導体配線２ｂ上には、半田バンプが配線方向
にずれて形成されるものとする。エッチングの際の現像
液としてＮ−メチル−ピロリドン（ＮＭＰ）主体の専用
現像液を用いる。
【００２２】次に、図１４に示すように、開口が形成さ
れている第２のソルダレジスト層４上に第３のソルダレ
ジスト層１０としてドライフィルムを積層する。
れている第２のソルダレジスト層４上に第３のソルダレ
ジスト層１０としてドライフィルムを積層する。
【００２３】次に、フォトエッチングにより、半田バン
プを形成すべき位置に、第１の開口と連通する円形の開
口面積Ｓ2 の第２の開口を形成する。この際、現像液と
して１％炭酸ナトリウム水溶液を用いる。１％炭酸ナト
リウム水溶液はドライフィルム１０に対して高いエッチ
ング作用を有するが、ポリイミド樹脂に対してはエッチ
ング作用をほとんど有しないため、下側の第２のソルダ
レジスト層３はエッチングされることなくそのまま残存
し、この結果図１５に示す形態の開口が形成されること
になる。第１の開口と第２の開口の面積比Ｓ2 ／Ｓ
1 は、Ｓ 2 ／S1＞１となるように、好ましくは、Ｓ2 ／
Ｓ1 ＞２となるように形成する。
プを形成すべき位置に、第１の開口と連通する円形の開
口面積Ｓ2 の第２の開口を形成する。この際、現像液と
して１％炭酸ナトリウム水溶液を用いる。１％炭酸ナト
リウム水溶液はドライフィルム１０に対して高いエッチ
ング作用を有するが、ポリイミド樹脂に対してはエッチ
ング作用をほとんど有しないため、下側の第２のソルダ
レジスト層３はエッチングされることなくそのまま残存
し、この結果図１５に示す形態の開口が形成されること
になる。第１の開口と第２の開口の面積比Ｓ2 ／Ｓ
1 は、Ｓ 2 ／S1＞１となるように、好ましくは、Ｓ2 ／
Ｓ1 ＞２となるように形成する。
【００２４】次に、図１６に示すように、開口内に半田
６を埋め込む。この際、第２の開口は大きな開口面積を
有しているため、たとえ第１の開口の開口面積が小さく
ても多量の半田を開口内に供給することができる。
６を埋め込む。この際、第２の開口は大きな開口面積を
有しているため、たとえ第１の開口の開口面積が小さく
ても多量の半田を開口内に供給することができる。
【００２５】その後、リフロー処理を行なう。リフロー
処理により、埋め込まれた半田は液状化し下側に位置す
る導体配線２と確実に接合する。さらに、液状化に伴
い、図１７に示すように上側の第２の開口内の半田は中
心部に集まり、十分な高さ及び十分な半田量のバンプが
形成される。しかも、第２の開口が隣接する導体配線と
重畳しても、最終的に形成される半田バンプは第１の開
口とほぼ同じ程度の径のバンプとなると共に第２のソル
ダレジストによって確実に分離されているので、隣接す
る導体配線と短絡することはない。
処理により、埋め込まれた半田は液状化し下側に位置す
る導体配線２と確実に接合する。さらに、液状化に伴
い、図１７に示すように上側の第２の開口内の半田は中
心部に集まり、十分な高さ及び十分な半田量のバンプが
形成される。しかも、第２の開口が隣接する導体配線と
重畳しても、最終的に形成される半田バンプは第１の開
口とほぼ同じ程度の径のバンプとなると共に第２のソル
ダレジストによって確実に分離されているので、隣接す
る導体配線と短絡することはない。
【００２６】次に、半田バンプが形成されている基板を
２％水酸ナトリウム水溶液中に浸漬し、ドライフィルム
層５を除去することにより図１８に示す半田バンプを得
ることができる。このようにして形成された半田バンプ
は、個々の導体配線はポリイミド樹脂により相互に完全
に絶縁されているので短絡が生ずるような不都合が発生
せず、しかも十分な高さ及び十分な半田量のバンプが形
成されるので、この結果一層微細化しても高い信頼性及
び優れた耐久性の半田バンプを形成することができる。
２％水酸ナトリウム水溶液中に浸漬し、ドライフィルム
層５を除去することにより図１８に示す半田バンプを得
ることができる。このようにして形成された半田バンプ
は、個々の導体配線はポリイミド樹脂により相互に完全
に絶縁されているので短絡が生ずるような不都合が発生
せず、しかも十分な高さ及び十分な半田量のバンプが形
成されるので、この結果一層微細化しても高い信頼性及
び優れた耐久性の半田バンプを形成することができる。
【００２７】本発明は上述した実施例だけに限定されず
種々の変形が可能である。例えば、上述した実施例で
は、開口面積が互いに相異する２個の開口を形成する場
合共に円形の開口としたが、導体配線と接する下側の開
口を矩形とし上側の開口を円形としてもよく、或は、下
側及び上側の開口を共に開口面積が互いに相異する矩形
の開口とすることもでき、さらに下側開口を円形とし上
側開口を矩形とすることもできる。
種々の変形が可能である。例えば、上述した実施例で
は、開口面積が互いに相異する２個の開口を形成する場
合共に円形の開口としたが、導体配線と接する下側の開
口を矩形とし上側の開口を円形としてもよく、或は、下
側及び上側の開口を共に開口面積が互いに相異する矩形
の開口とすることもでき、さらに下側開口を円形とし上
側開口を矩形とすることもできる。
【００２８】ソルダレジスト材料の組み合わせとして、
種々の組み合せのものを用いることができ、例えば感光
性ソルダレジストを導体配線間に埋め込まれるように塗
布し、乾燥後同一の感光性ソルダレジスト材料を第１の
レジスト層として形成し、その上にドライフィルムを積
層することもできる。また、液状の感光性ポリイミド
と、液状の感光性ポイリミドと、ドライフィルムとの組
み合せを用いることもできる。さらに、感光性ポリイミ
ドを塗布し、その上に感光性フォトレジスト層を形成
し、その上にドライフィルムを積層することもできる。
種々の組み合せのものを用いることができ、例えば感光
性ソルダレジストを導体配線間に埋め込まれるように塗
布し、乾燥後同一の感光性ソルダレジスト材料を第１の
レジスト層として形成し、その上にドライフィルムを積
層することもできる。また、液状の感光性ポリイミド
と、液状の感光性ポイリミドと、ドライフィルムとの組
み合せを用いることもできる。さらに、感光性ポリイミ
ドを塗布し、その上に感光性フォトレジスト層を形成
し、その上にドライフィルムを積層することもできる。
【００２９】
【発明の効果】以上説明したように、本発明によれば導
体配線が形成されている基板上に第１のソルダレジスト
層を形成し、バンプ形成用の開口を形成し、その上に第
２のソルダレジスト層を形成し、さらに開口を形成し、
半田の供給及びリフロー処理の後、第２のソルダレジス
ト層を除去しているので、導体配線が微細化しても所望
の半田量の半田バンプを形成することができると共に汚
染物を除去でき、この結果微細化しても信頼性に優れた
半田バンプを形成することができる。
体配線が形成されている基板上に第１のソルダレジスト
層を形成し、バンプ形成用の開口を形成し、その上に第
２のソルダレジスト層を形成し、さらに開口を形成し、
半田の供給及びリフロー処理の後、第２のソルダレジス
ト層を除去しているので、導体配線が微細化しても所望
の半田量の半田バンプを形成することができると共に汚
染物を除去でき、この結果微細化しても信頼性に優れた
半田バンプを形成することができる。
【図１】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図２】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図３】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図４】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図５】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図６】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図７】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図８】本発明による半田バンプ形成方法の工程を説明
するための線図的断面図である。
するための線図的断面図である。
【図９】本発明による半田バンプ形成方法の変形例を示
す線図的断面図である。
す線図的断面図である。
【図１０】本発明による半田バンプ形成方法の別の変形
例を説明するための線図的平面図である。
例を説明するための線図的平面図である。
【図１１】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
【図１２】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
【図１３】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
【図１４】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
【図１５】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
【図１６】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
【図１７】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
【図１８】本発明による半田バンプ形成方法の別の変形
例の工程を説明するための線図的断面図である。
例の工程を説明するための線図的断面図である。
１ 基板 ２ 導体配線 ３ 第１のソルダレジスト層
４ 第２のソルダレジスト層 １０ 第３のソルダレ
ジスト層 ５ 半田
４ 第２のソルダレジスト層 １０ 第３のソルダレ
ジスト層 ５ 半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小城 宏樹 神奈川県横浜市港北区新吉田町4997番地 デュポン株式会社中央技術研究所内 (72)発明者 根本 和昌 神奈川県横浜市港北区新吉田町4997番地 デュポン株式会社中央技術研究所内
Claims (8)
- 【請求項１】導体配線が形成されているＩＣチップ実装
用基板上に半田バンプを形成するに当たり、 基板の導体配線が形成されている表面上に感光性の第１
のソルダレジスト層を形成し、 フォトエッチングにより、第１のソルダレジスト層の半
田バンプを形成すべき位置に第１の開口を形成し、 次に、第１のソルダレジスト層上に第２のソルダレジス
ト層を形成し、 フォトエッチングにより、第２のソルダレジスト層の前
記第１の開口と対応する位置に第１の開口と連通する第
２の開口を形成し、 前記第１及び第２の開口内に半田を埋め込み、 リフロー処理した後、前記第１のソルダレジスト層の少
なくとも一部が残存するようにエッチング処理を行なう
ことを特徴とする半田バンプ形成方法。 - 【請求項２】導体配線が形成されているＩＣチップ実装
基板上に半田バンプを形成するに当たり、 基板の導体配線が形成されている表面上に液状の第１の
ソルダレジスト層を前記導体配線間に埋め込まれるよう
に塗布し、 この第１のソルダレジスト層上に第２のソルダレジスト
層を形成し、 フォトエッチングにより、第１及び第２のソルダレジス
ト層の半田バンプが形成される位置に開口を形成し、 次に、開口内に半田を埋め込み、 次に、リフロー処理を行なった後、前記第１のソルダレ
ジスト層の少なくとも一部が残存するようにエッチング
処理を行なうことを特徴とする半田バンプ形成方法。 - 【請求項３】前記第２のソルダレジスト層をフィルム状
の感光性ソルダレジスト層で構成したことを特徴とする
請求項１又は２に記載の半田バンプ形成方法。 - 【請求項４】前記第１の開口の面積をＳ1 とし、前記第
２の開口の面積をＳ2 とした場合、式、Ｓ2 ／Ｓ1 ≧１
としたことを特徴とする請求項１又は３に記載の半田バ
ンプ形成方法。 - 【請求項５】前記第１のソルダレジスト層の材料を、特
定のエッチング剤に対して前記第２のソルダレジスト層
の材料よりもエッチング速度が遅い材料で構成したこと
を特徴とする請求項１から４までのいずれか１項に記載
の半田バンプ形成方法。 - 【請求項６】導体配線が形成されているＩＣチップ実装
基板上に半田バンプを形成するに当たり、 基板の導体配線が形成されている表面上に液状の第１の
ソルダレジスト層を前記導体パータン間に埋め込まれる
ように塗布し、 第１のソルダレジスト層上に感光性の第２のソルダレジ
スト層を形成し、 フォトエッチングにより、第２のソルダレジスト層のハ
ンダバンプを形成すべき位置に第１の開口を形成し、 前記第２のソルダレジスト層上に第３のソルダレジスト
層を形成し、 フォトエッチングにより、前記第３のソルダレジスト層
の前記第１の開口と対応する位置に第１の開口と連通す
る第２の開口を形成し、 前記第１及び第２の開口内に半田を埋め込み、 リフロー処理を行なった後、第３のソルダレジスト層を
除去することを特徴とする半田バンプ形成方法。 - 【請求項７】前記第１の開口の開口面積をＳ1 とし、第
２の開口の開口面積をＳ 2 ／Ｓ1 ≧１とした場合に、Ｓ
2 ／Ｓ1 ≧１となるように設定したことを特徴とする請
求項６に記載の半田バンプ形成方法。 - 【請求項８】前記開口を千鳥状に形成することを特徴と
する請求項７に記載の半田バンプ形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6063682A JPH07273439A (ja) | 1994-03-31 | 1994-03-31 | 半田バンプ形成方法 |
| KR1019950007230A KR950028585A (ko) | 1994-03-31 | 1995-03-31 | Ic 장착 보드에 땜납 범프를 형성하는 방법 |
| CN95104538A CN1128486A (zh) | 1994-03-31 | 1995-03-31 | 形成焊料球的方法 |
| EP95104788A EP0675532A3 (en) | 1994-03-31 | 1995-03-31 | Manufacturing method of solder bumps on IC mounting plate. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6063682A JPH07273439A (ja) | 1994-03-31 | 1994-03-31 | 半田バンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273439A true JPH07273439A (ja) | 1995-10-20 |
Family
ID=13236391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6063682A Withdrawn JPH07273439A (ja) | 1994-03-31 | 1994-03-31 | 半田バンプ形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0675532A3 (ja) |
| JP (1) | JPH07273439A (ja) |
| KR (1) | KR950028585A (ja) |
| CN (1) | CN1128486A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
| JP2002261432A (ja) * | 2000-12-26 | 2002-09-13 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JP2002261431A (ja) * | 2000-12-26 | 2002-09-13 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| JP2006135156A (ja) * | 2004-11-08 | 2006-05-25 | Compeq Manufacturing Co Ltd | 回路基板上へのはんだバンプの形成方法 |
| JP2006202881A (ja) * | 2005-01-19 | 2006-08-03 | Ibiden Co Ltd | プリント配線板及びその製法 |
| JP2010245317A (ja) * | 2009-04-07 | 2010-10-28 | Ricoh Microelectronics Co Ltd | 電子部品実装方法 |
| JP2012074595A (ja) * | 2010-09-29 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
| JP2015167238A (ja) * | 2009-09-23 | 2015-09-24 | スリーエム イノベイティブ プロパティズ カンパニー | 電気的構成部分組立品及び可撓性ライティング組立品 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5750868A (en) * | 1994-12-08 | 1998-05-12 | Pioneer Hi-Bred International, Inc. | Reversible nuclear genetic system for male sterility in transgenic plants |
| EP1921902B1 (en) | 1996-12-19 | 2011-03-02 | Ibiden Co., Ltd. | Multilayered printed circuit board |
| ATE207689T1 (de) * | 1996-12-20 | 2001-11-15 | Cit Alcatel | Verfahren zur herstellung von abstandshaltern auf einer elektrischen leiterplatte |
| JP4212992B2 (ja) * | 2003-09-03 | 2009-01-21 | Ｔｄｋ株式会社 | 半田ボールの供給方法および供給装置 |
| TWI253888B (en) | 2004-12-09 | 2006-04-21 | Advanced Semiconductor Eng | Method of packaging flip chip and method of forming pre-solders on substrate thereof |
| US7517788B2 (en) | 2005-12-29 | 2009-04-14 | Intel Corporation | System, apparatus, and method for advanced solder bumping |
| GB0807485D0 (en) * | 2008-04-24 | 2008-06-04 | Welding Inst | Method of applying a bump to a substrate |
| CN102458039A (zh) * | 2010-10-18 | 2012-05-16 | 上海嘉捷通电路科技有限公司 | 一种厚铜线路板 |
| CN110676175A (zh) * | 2019-09-24 | 2020-01-10 | 浙江集迈科微电子有限公司 | 一种键合工艺制作大锡球的方法 |
| CN113923885B (zh) * | 2021-09-18 | 2023-05-05 | 厦门大学 | 用于焊接微小芯片的柔性线路板的制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152146A (en) * | 1981-03-13 | 1982-09-20 | Citizen Watch Co Ltd | Manufacture of semiconductor device |
| JPH0252436A (ja) * | 1988-08-17 | 1990-02-22 | Shimadzu Corp | ハンダバンプ製造方法 |
| US5316788A (en) * | 1991-07-26 | 1994-05-31 | International Business Machines Corporation | Applying solder to high density substrates |
-
1994
- 1994-03-31 JP JP6063682A patent/JPH07273439A/ja not_active Withdrawn
-
1995
- 1995-03-31 KR KR1019950007230A patent/KR950028585A/ko not_active Ceased
- 1995-03-31 EP EP95104788A patent/EP0675532A3/en not_active Withdrawn
- 1995-03-31 CN CN95104538A patent/CN1128486A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| US6580169B2 (en) | 1999-12-27 | 2003-06-17 | Fujitsu Limited | Method for forming bumps, semiconductor device, and solder paste |
| JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
| US6630742B2 (en) | 1999-12-27 | 2003-10-07 | Fujitsu Limited | Method for forming bumps, semiconductor device, and solder paste |
| US6518163B2 (en) | 1999-12-27 | 2003-02-11 | Fujitsu Limited | Method for forming bumps, semiconductor device, and solder paste |
| JP2002261431A (ja) * | 2000-12-26 | 2002-09-13 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JP2002261432A (ja) * | 2000-12-26 | 2002-09-13 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JP2006135156A (ja) * | 2004-11-08 | 2006-05-25 | Compeq Manufacturing Co Ltd | 回路基板上へのはんだバンプの形成方法 |
| JP2006202881A (ja) * | 2005-01-19 | 2006-08-03 | Ibiden Co Ltd | プリント配線板及びその製法 |
| JP2010245317A (ja) * | 2009-04-07 | 2010-10-28 | Ricoh Microelectronics Co Ltd | 電子部品実装方法 |
| JP2015167238A (ja) * | 2009-09-23 | 2015-09-24 | スリーエム イノベイティブ プロパティズ カンパニー | 電気的構成部分組立品及び可撓性ライティング組立品 |
| JP2012074595A (ja) * | 2010-09-29 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950028585A (ko) | 1995-10-18 |
| EP0675532A2 (en) | 1995-10-04 |
| CN1128486A (zh) | 1996-08-07 |
| EP0675532A3 (en) | 1996-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273439A (ja) | 半田バンプ形成方法 | |
| US11792941B2 (en) | Circuit board structure and method for manufacturing a circuit board structure | |
| TWI246378B (en) | Method of mounting electronic component | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| US20130119012A1 (en) | Interconnection element for electric circuits | |
| JPH11186432A (ja) | 半導体パッケージ及びその製造方法 | |
| JP4477213B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JP2001144217A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6763585B2 (en) | Method for producing micro bump | |
| TWI566648B (zh) | Wiring board | |
| JP2012080101A (ja) | 配線板 | |
| JPH09232741A (ja) | プリント配線板 | |
| JP4225005B2 (ja) | 電解めっきを用いた配線の形成方法 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JP2539287B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
| JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
| JPH10112580A (ja) | プリント配線基板 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JP2004111840A (ja) | バンプ電極付き電子部品の製造方法 | |
| JP2930763B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
| JP2980402B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JP3224056B2 (ja) | バンプを備えた可撓性回路基板及びその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |