JPH11186436A - プラスチック回路基板 - Google Patents
プラスチック回路基板Info
- Publication number
- JPH11186436A JPH11186436A JP9350729A JP35072997A JPH11186436A JP H11186436 A JPH11186436 A JP H11186436A JP 9350729 A JP9350729 A JP 9350729A JP 35072997 A JP35072997 A JP 35072997A JP H11186436 A JPH11186436 A JP H11186436A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- plastic circuit
- conductor patterns
- plastic
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プラスチック回路基板の放熱性を向上させ
る。 【解決手段】 プラスチック回路基板１１上にＩＣチッ
プ１２を搭載して封止樹脂１４でモールドすると共に、
プラスチック回路基板１１の下面に多数の半田ボール１
５を接合してＰＢＧＡパッケージ１０を構成する。プラ
スチック回路基板１１の両面には導体パターンが銅箔等
により形成されている。基板面積に対する導体パターン
１６の面積比率は６０％以上、好ましくは８０％以上で
ある。これを実現するには、隣接する導体パターン間の
境界部分が全て例えば線幅８０μｍの細線（つまり導体
パターン間の絶縁に必要最少限の線幅）となるように導
体パターンを形成すれば良い。これにより、プラスチッ
ク回路基板１１全体としての熱抵抗が小さくなり、ＩＣ
チップ１２の発熱がプラスチック回路基板１１→プリン
ト配線基板１９の経路で効率良く放熱される。
る。 【解決手段】 プラスチック回路基板１１上にＩＣチッ
プ１２を搭載して封止樹脂１４でモールドすると共に、
プラスチック回路基板１１の下面に多数の半田ボール１
５を接合してＰＢＧＡパッケージ１０を構成する。プラ
スチック回路基板１１の両面には導体パターンが銅箔等
により形成されている。基板面積に対する導体パターン
１６の面積比率は６０％以上、好ましくは８０％以上で
ある。これを実現するには、隣接する導体パターン間の
境界部分が全て例えば線幅８０μｍの細線（つまり導体
パターン間の絶縁に必要最少限の線幅）となるように導
体パターンを形成すれば良い。これにより、プラスチッ
ク回路基板１１全体としての熱抵抗が小さくなり、ＩＣ
チップ１２の発熱がプラスチック回路基板１１→プリン
ト配線基板１９の経路で効率良く放熱される。
Description
【０００１】
【発明の属する技術分野】本発明は、基板両面に導体パ
ターンを形成したプラスチック回路基板に関するもので
ある。
ターンを形成したプラスチック回路基板に関するもので
ある。
【０００２】
【従来の技術】近年、半導体パッケージに対する高密度
化、高速化、多ピン化、低価格化の要求は益々強くなっ
ており、その要求を満たすために、プラスチック回路基
板を用いたＰＢＧＡ（Plastic Ball Grid Array ）パッ
ケージの需要が急増している。このＰＢＧＡパッケージ
は、プラスチック回路基板上にＩＣチップを搭載して封
止樹脂でモールドすると共に、パッケージの下面となる
プラスチック回路基板の下面に、接続電極として多数の
半田ボールを配列した表面実装型のパッケージである。
化、高速化、多ピン化、低価格化の要求は益々強くなっ
ており、その要求を満たすために、プラスチック回路基
板を用いたＰＢＧＡ（Plastic Ball Grid Array ）パッ
ケージの需要が急増している。このＰＢＧＡパッケージ
は、プラスチック回路基板上にＩＣチップを搭載して封
止樹脂でモールドすると共に、パッケージの下面となる
プラスチック回路基板の下面に、接続電極として多数の
半田ボールを配列した表面実装型のパッケージである。
【０００３】
【発明が解決しようとする課題】最近のＩＣの高性能化
に伴い、ＰＢＧＡパッケージの発熱量が益々増大する傾
向にあり、パッケージの信頼性確保（パッケージの温度
上昇抑制）の観点から、パッケージの放熱性を一層高め
る必要がある。ＰＢＧＡパッケージの発熱は、主として
ＩＣチップの発熱であり、このＩＣチップの発熱をプラ
スチック回路基板を通して外部のプリント配線基板等に
放熱させることが好ましいが、実際には、プラスチック
回路基板が大きな熱抵抗となってしまい、プラスチック
回路基板を介した放熱が少なく、放熱性が悪いという欠
点がある。
に伴い、ＰＢＧＡパッケージの発熱量が益々増大する傾
向にあり、パッケージの信頼性確保（パッケージの温度
上昇抑制）の観点から、パッケージの放熱性を一層高め
る必要がある。ＰＢＧＡパッケージの発熱は、主として
ＩＣチップの発熱であり、このＩＣチップの発熱をプラ
スチック回路基板を通して外部のプリント配線基板等に
放熱させることが好ましいが、実際には、プラスチック
回路基板が大きな熱抵抗となってしまい、プラスチック
回路基板を介した放熱が少なく、放熱性が悪いという欠
点がある。
【０００４】このため、近年では、放熱対策として、Ｐ
ＢＧＡパッケージの上面側に放熱板を組み込み、この放
熱板の放熱効果によってパッケージの温度上昇を抑制す
るようにしたものがある。しかし、この方法では、最近
の益々の発熱量増大に伴い、益々大型の放熱板を必要と
して、パッケージが大型化してしまい、近年の重要な技
術的課題である小型化の要求を満たすことができない。
ＢＧＡパッケージの上面側に放熱板を組み込み、この放
熱板の放熱効果によってパッケージの温度上昇を抑制す
るようにしたものがある。しかし、この方法では、最近
の益々の発熱量増大に伴い、益々大型の放熱板を必要と
して、パッケージが大型化してしまい、近年の重要な技
術的課題である小型化の要求を満たすことができない。
【０００５】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、放熱性を高めたプラ
スチック回路基板を提供することにある。
たものであり、従ってその目的は、放熱性を高めたプラ
スチック回路基板を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のプラスチック回路基板は、基板面積に対す
る導体パターンの面積の比率を６０％以上とするように
導体パターンを形成したものである（請求項１）。この
ように、プラスチック回路基板の両面の導体パターンの
面積比率を従来（約５０％）より高めると、基板両面の
熱伝導性・放熱性が高くなり、プラスチック回路基板上
に搭載したＩＣチップの発熱が、基板上面の導体パター
ンを伝導して基板面方向に広がりやすくなると共に、基
板のほぼ全面を有効に使って基板両面間の熱伝達が行わ
れるようになり、基板両面間の熱伝達も従来より効率良
く行われるようになる。更に、プラスチック回路基板の
下面から外部のプリント配線基板等への放熱も、基板下
面の導体パターンの面積比率が高いため、効率良く行わ
れるようになる。
に、本発明のプラスチック回路基板は、基板面積に対す
る導体パターンの面積の比率を６０％以上とするように
導体パターンを形成したものである（請求項１）。この
ように、プラスチック回路基板の両面の導体パターンの
面積比率を従来（約５０％）より高めると、基板両面の
熱伝導性・放熱性が高くなり、プラスチック回路基板上
に搭載したＩＣチップの発熱が、基板上面の導体パター
ンを伝導して基板面方向に広がりやすくなると共に、基
板のほぼ全面を有効に使って基板両面間の熱伝達が行わ
れるようになり、基板両面間の熱伝達も従来より効率良
く行われるようになる。更に、プラスチック回路基板の
下面から外部のプリント配線基板等への放熱も、基板下
面の導体パターンの面積比率が高いため、効率良く行わ
れるようになる。
【０００７】この場合、隣接する導体パターン間の境界
部分が細線となるように導体パターンを形成しても良い
（請求項２）。このようにすれば、隣接する導体パター
ン間の境界部分の面積を導体パターン間の絶縁に必要最
少限の面積まで減少させることが可能となり、それによ
って導体パターンの面積比率を８０％以上とすることが
可能となる。導体パターンの面積比率が高くなるほど、
プラスチック回路基板全体としての熱抵抗が減少して、
放熱性が向上する。
部分が細線となるように導体パターンを形成しても良い
（請求項２）。このようにすれば、隣接する導体パター
ン間の境界部分の面積を導体パターン間の絶縁に必要最
少限の面積まで減少させることが可能となり、それによ
って導体パターンの面積比率を８０％以上とすることが
可能となる。導体パターンの面積比率が高くなるほど、
プラスチック回路基板全体としての熱抵抗が減少して、
放熱性が向上する。
【０００８】
【発明の実施の形態】以下、本発明をＰＢＧＡパッケー
ジに適用した一実施形態を図面に基づいて説明する。プ
ラスチック回路基板１１は、例えばＢＴ（ビスマレイミ
ド・トリアジン）エポキシ樹脂等の高耐熱性、誘電特
性、絶縁特性、加工性に優れた樹脂を基材とする単層又
は多層のプリント基板であり、その両面には後述する導
体パターン１６［図２（ａ）参照］やパッド（図示せ
ず）が銅箔及び／又はめっきにより形成されている。
ジに適用した一実施形態を図面に基づいて説明する。プ
ラスチック回路基板１１は、例えばＢＴ（ビスマレイミ
ド・トリアジン）エポキシ樹脂等の高耐熱性、誘電特
性、絶縁特性、加工性に優れた樹脂を基材とする単層又
は多層のプリント基板であり、その両面には後述する導
体パターン１６［図２（ａ）参照］やパッド（図示せ
ず）が銅箔及び／又はめっきにより形成されている。
【０００９】このプラスチック回路基板１１の上面に
は、ＩＣチップ１２がＡｇペースト等の接着剤によりダ
イボンディングされ、ＩＣチップ１２の電極とプラスチ
ック回路基板１１上面のパッドとの間が金線やアルミ線
等のボンディングワイヤ１３により電気的に接続されて
いる。これらＩＣチップ１２やボンディングワイヤ１３
は、エポキシ樹脂等の封止樹脂１４のトランスファー成
形によりモールドされている。一方、プラスチック回路
基板１１の下面には、接続電極として多数の半田ボール
１５が接合されている。
は、ＩＣチップ１２がＡｇペースト等の接着剤によりダ
イボンディングされ、ＩＣチップ１２の電極とプラスチ
ック回路基板１１上面のパッドとの間が金線やアルミ線
等のボンディングワイヤ１３により電気的に接続されて
いる。これらＩＣチップ１２やボンディングワイヤ１３
は、エポキシ樹脂等の封止樹脂１４のトランスファー成
形によりモールドされている。一方、プラスチック回路
基板１１の下面には、接続電極として多数の半田ボール
１５が接合されている。
【００１０】次に、このプラスチック回路基板１１の両
面に形成する導体パターン１６のパターン形状を図２
（ａ）に基づいて説明する。基板面積に対する導体パタ
ーン１６の面積の比率を６０％以上、好ましくは８０％
以上とするように導体パターン１６を形成する。導体パ
ターン１６の面積比率を８０％以上とする条件は、図
２（ａ）に示すように、隣接する導体パターン１６間の
境界部分１７が全て例えば線幅８０μｍの細線（つまり
導体パターン１６間の絶縁に必要最少限の線幅）となる
ように導体パターン１６を形成し、ＩＣチップ搭載部
１８の全面を導体パターンで形成する。
面に形成する導体パターン１６のパターン形状を図２
（ａ）に基づいて説明する。基板面積に対する導体パタ
ーン１６の面積の比率を６０％以上、好ましくは８０％
以上とするように導体パターン１６を形成する。導体パ
ターン１６の面積比率を８０％以上とする条件は、図
２（ａ）に示すように、隣接する導体パターン１６間の
境界部分１７が全て例えば線幅８０μｍの細線（つまり
導体パターン１６間の絶縁に必要最少限の線幅）となる
ように導体パターン１６を形成し、ＩＣチップ搭載部
１８の全面を導体パターンで形成する。
【００１１】以上のように構成したＰＢＧＡパッケージ
１０は、図１に示すように、プリント配線基板１９に実
装する時に、リフロー半田付け法により半田ボール１５
がプリント配線基板１９のパッドに接合される。この実
装形態では、ＰＢＧＡパッケージ１０内部のＩＣチップ
１２の発熱がプラスチック回路基板１１を介してプリン
ト配線基板１９に伝達され、ＰＢＧＡパッケージ１０の
放熱が行われる。
１０は、図１に示すように、プリント配線基板１９に実
装する時に、リフロー半田付け法により半田ボール１５
がプリント配線基板１９のパッドに接合される。この実
装形態では、ＰＢＧＡパッケージ１０内部のＩＣチップ
１２の発熱がプラスチック回路基板１１を介してプリン
ト配線基板１９に伝達され、ＰＢＧＡパッケージ１０の
放熱が行われる。
【００１２】次に、プラスチック回路基板１１の基板面
積に対する導体パターン１６の面積比率がプラスチック
回路基板１１の放熱性（熱抵抗）に及ぼす影響を考察す
る。プラスチック回路基板１１の基材となるプラスチッ
ク（ＢＴエポキシ樹脂）は、導体パターン１６（金属）
と比較して熱伝導率が著しく小さい。このため、プラス
チックのみでは熱抵抗が大きく、ＩＣチップ１２→プラ
スチック回路基板１１→プリント配線基板１９の経路で
の放熱量が少なく、放熱性が非常に悪い。
積に対する導体パターン１６の面積比率がプラスチック
回路基板１１の放熱性（熱抵抗）に及ぼす影響を考察す
る。プラスチック回路基板１１の基材となるプラスチッ
ク（ＢＴエポキシ樹脂）は、導体パターン１６（金属）
と比較して熱伝導率が著しく小さい。このため、プラス
チックのみでは熱抵抗が大きく、ＩＣチップ１２→プラ
スチック回路基板１１→プリント配線基板１９の経路で
の放熱量が少なく、放熱性が非常に悪い。
【００１３】実際には、プラスチック回路基板１１の両
面に、熱伝導性に優れた導体パターン１６が形成されて
いるので、この導体パターン１６がプラスチック回路基
板１１の熱伝導性・放熱性を高める役割を果たす。一般
に、基板両面の導体パターン１６の面積比率が高くなる
ほど、基板両面の熱伝導性・放熱性が高くなり、ＩＣチ
ップ１２の発熱が基板上面の導体パターン１６を伝導し
て基板面方向に広がりやすくなると共に、基板のより多
くの面積を有効に使って基板両面間の熱伝達が行われる
ようになり、プラスチック回路基板１１全体としての熱
抵抗が小さくなって、基板両面間の熱伝達が行われやす
くなる。更に、プラスチック回路基板１１の下面から外
部のプリント配線基板１９への放熱も、基板下面の導体
パターン１６の面積比率が高くなるほど、効率良く行わ
れるようになる。
面に、熱伝導性に優れた導体パターン１６が形成されて
いるので、この導体パターン１６がプラスチック回路基
板１１の熱伝導性・放熱性を高める役割を果たす。一般
に、基板両面の導体パターン１６の面積比率が高くなる
ほど、基板両面の熱伝導性・放熱性が高くなり、ＩＣチ
ップ１２の発熱が基板上面の導体パターン１６を伝導し
て基板面方向に広がりやすくなると共に、基板のより多
くの面積を有効に使って基板両面間の熱伝達が行われる
ようになり、プラスチック回路基板１１全体としての熱
抵抗が小さくなって、基板両面間の熱伝達が行われやす
くなる。更に、プラスチック回路基板１１の下面から外
部のプリント配線基板１９への放熱も、基板下面の導体
パターン１６の面積比率が高くなるほど、効率良く行わ
れるようになる。
【００１４】本発明者は、導体パターン１６の面積比率
とプラスチック回路基板１１全体としての熱抵抗との関
係をシミュレーションしたので、そのシミュレーション
結果を図３に示す。図２（ｂ）に示すように、従来の導
体パターン１６は一定幅の細い線状に形成され、且つ、
ＩＣチップ搭載部１８も部分的に導体パターンが形成さ
れているだけであるから、従来の導体パターン１６の面
積比率は、せいぜい約５０％程度である。
とプラスチック回路基板１１全体としての熱抵抗との関
係をシミュレーションしたので、そのシミュレーション
結果を図３に示す。図２（ｂ）に示すように、従来の導
体パターン１６は一定幅の細い線状に形成され、且つ、
ＩＣチップ搭載部１８も部分的に導体パターンが形成さ
れているだけであるから、従来の導体パターン１６の面
積比率は、せいぜい約５０％程度である。
【００１５】これに対し、本実施形態では、導体パター
ン１６の面積比率が６０％以上であるので、プラスチッ
ク回路基板１１全体としての熱抵抗を従来より低減する
ことができ、プラスチック回路基板１１を介した放熱を
多くすることができる。
ン１６の面積比率が６０％以上であるので、プラスチッ
ク回路基板１１全体としての熱抵抗を従来より低減する
ことができ、プラスチック回路基板１１を介した放熱を
多くすることができる。
【００１６】特に、本実施形態では、隣接する導体パタ
ーン１６間の境界部分１７を全て線幅８０μｍの細線状
に形成し、且つ、ＩＣチップ搭載部１８の全面を導体パ
ターンで形成することで、導体パターン１６の面積比率
８０％以上を実現している。これにより、プラスチック
回路基板１１全体としての熱抵抗を従来より１０％程度
低減することができて、従来より高発熱量のＩＣチップ
１２を搭載することができ、最近のＩＣの高性能化に伴
う発熱量増大にも対応できる。
ーン１６間の境界部分１７を全て線幅８０μｍの細線状
に形成し、且つ、ＩＣチップ搭載部１８の全面を導体パ
ターンで形成することで、導体パターン１６の面積比率
８０％以上を実現している。これにより、プラスチック
回路基板１１全体としての熱抵抗を従来より１０％程度
低減することができて、従来より高発熱量のＩＣチップ
１２を搭載することができ、最近のＩＣの高性能化に伴
う発熱量増大にも対応できる。
【００１７】しかも、導体パターン１６を銅箔のエッチ
ングで形成する場合、エッチング部分の面積を従来より
少なくすることができるため、エッチング液の劣化を低
減でき、その分、エッチング工程のコストを低減でき
る。
ングで形成する場合、エッチング部分の面積を従来より
少なくすることができるため、エッチング液の劣化を低
減でき、その分、エッチング工程のコストを低減でき
る。
【００１８】尚、本発明は、上記実施形態に限定され
ず、隣接する導体パターン１６間の境界部分１７の一部
が他の部分よりも幅広になっていても良く、また、ＩＣ
チップ搭載部１８に部分的に導体パターンが存在しない
部分があっても良く、要は、導体パターン１６の面積比
率が６０％以上（好ましくは８０％以上）となるように
パターニングすれば良い。
ず、隣接する導体パターン１６間の境界部分１７の一部
が他の部分よりも幅広になっていても良く、また、ＩＣ
チップ搭載部１８に部分的に導体パターンが存在しない
部分があっても良く、要は、導体パターン１６の面積比
率が６０％以上（好ましくは８０％以上）となるように
パターニングすれば良い。
【００１９】また、隣接する導体パターン１６間の境界
部分１７の線幅は８０μｍに限定されず、要は、導体パ
ターン１６間の絶縁に必要最少限の線幅を確保すれば良
い。また、ＰＢＧＡパッケージ１０の内部に放熱部材を
設けて、放熱性を更に向上させるようにしても良い。
部分１７の線幅は８０μｍに限定されず、要は、導体パ
ターン１６間の絶縁に必要最少限の線幅を確保すれば良
い。また、ＰＢＧＡパッケージ１０の内部に放熱部材を
設けて、放熱性を更に向上させるようにしても良い。
【００２０】その他、本発明のプラスチック回路基板
は、ＰＢＧＡパッケージ以外のプラスチックパッケージ
にも適用可能である等、要旨を逸脱しない範囲内で種々
変更して実施できる。
は、ＰＢＧＡパッケージ以外のプラスチックパッケージ
にも適用可能である等、要旨を逸脱しない範囲内で種々
変更して実施できる。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
のプラスチック回路基板によれば、基板面積に対する導
体パターンの面積の比率を６０％以上としたので、プラ
スチック回路基板全体としての熱抵抗を従来より低減す
ることができて、放熱性向上の要求を満たすことができ
る（請求項１）。
のプラスチック回路基板によれば、基板面積に対する導
体パターンの面積の比率を６０％以上としたので、プラ
スチック回路基板全体としての熱抵抗を従来より低減す
ることができて、放熱性向上の要求を満たすことができ
る（請求項１）。
【００２２】しかも、隣接する導体パターン間の境界部
分が細線となるようにパターニングしたので、導体パタ
ーンの面積比率８０％以上を実現することができ、放熱
性向上の効果を大きくすることができる（請求項２）。
分が細線となるようにパターニングしたので、導体パタ
ーンの面積比率８０％以上を実現することができ、放熱
性向上の効果を大きくすることができる（請求項２）。
【図１】本発明の一実施形態のＰＢＧＡパッケージの実
装形態を示す断面図
装形態を示す断面図
【図２】（ａ）は本発明の一実施形態の導体パターンの
形状を示す拡大図、（ａ）は従来の導体パターンの形状
を示す拡大図
形状を示す拡大図、（ａ）は従来の導体パターンの形状
を示す拡大図
【図３】導体パターンの面積比率とプラスチック回路基
板全体としての熱抵抗との関係を示す図
板全体としての熱抵抗との関係を示す図
１０…ＰＢＧＡパッケージ、１１…プラスチック回路基
板、１２…ＩＣチップ、１３…ボンディングワイヤ、１
４…封止樹脂、１５…半田ボール、１６…導体パター
ン、１７…導体パターン間の境界部分、１８…ＩＣチッ
プ搭載部、１９…プリント配線基板。
板、１２…ＩＣチップ、１３…ボンディングワイヤ、１
４…封止樹脂、１５…半田ボール、１６…導体パター
ン、１７…導体パターン間の境界部分、１８…ＩＣチッ
プ搭載部、１９…プリント配線基板。
Claims (2)
- 【請求項１】 基板両面に導体パターンを形成したプラ
スチック回路基板において、 基板面積に対する前記導体パターンの面積の比率を６０
％以上とするように導体パターンを形成したことを特徴
とするプラスチック回路基板。 - 【請求項２】 隣接する導体パターン間の境界部分が細
線となるように導体パターンを形成したことを特徴とす
る請求項１に記載のプラスチック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9350729A JPH11186436A (ja) | 1997-12-19 | 1997-12-19 | プラスチック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9350729A JPH11186436A (ja) | 1997-12-19 | 1997-12-19 | プラスチック回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186436A true JPH11186436A (ja) | 1999-07-09 |
Family
ID=18412464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9350729A Pending JPH11186436A (ja) | 1997-12-19 | 1997-12-19 | プラスチック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7913146B2 (en) | 2005-01-31 | 2011-03-22 | Sony Corporation | Optical disk manufacturing method and device, optical disk, and reproduction method thereof |
-
1997
- 1997-12-19 JP JP9350729A patent/JPH11186436A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7913146B2 (en) | 2005-01-31 | 2011-03-22 | Sony Corporation | Optical disk manufacturing method and device, optical disk, and reproduction method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876069B2 (en) | Ground plane for exposed package | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| TW410446B (en) | BGA semiconductor package | |
| US6528882B2 (en) | Thermal enhanced ball grid array package | |
| US5903052A (en) | Structure for semiconductor package for improving the efficiency of spreading heat | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| JPH09153565A (ja) | ヒートシンク付きボールグリッドアレーパッケージ | |
| CN101073150A (zh) | 具有增强散热性的半导体封装结构 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| KR19990066750A (ko) | 반도체 장치 | |
| KR20070010915A (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| CN1711639A (zh) | 折叠的柔性无接合引线的多芯片功率封装 | |
| CN101150098B (zh) | 半导体器件 | |
| CN101322450B (zh) | 具有内部散热结构的ic封装 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| KR100649869B1 (ko) | 반도체 패키지 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JP2004072113A (ja) | 熱的に強化された集積回路パッケージ | |
| JP2007036035A (ja) | 半導体装置 | |
| JP2004014568A (ja) | 半導体装置 | |
| JPH10256414A (ja) | 半導体パッケージ |