JPH11186552A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH11186552A JPH11186552A JP9347452A JP34745297A JPH11186552A JP H11186552 A JPH11186552 A JP H11186552A JP 9347452 A JP9347452 A JP 9347452A JP 34745297 A JP34745297 A JP 34745297A JP H11186552 A JPH11186552 A JP H11186552A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- thin film
- crystalline silicon
- film transistor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 トランジスタのキャリアが通過する部分の結
晶性を損なうことなく、しかも表面の凹凸が少ない多結
晶シリコン層を有する薄膜トランジスタの製造方法を提
供することを目的とする。 【解決手段】 基板１上に形成された非晶質シリコン層
３にエネルギービームを照射して非晶質シリコン層３を
結晶化させて結晶質シリコン層１２ａを形成した後、結
晶質シリコン層１２ａの表面をエッチングして結晶質シ
リコン表面の凹凸を除去する。エッチングをＣｌＦ3を
用いた熱エネルギーを介した気相中での化学反応により
行うと、シリコン層等へのダメージの発生を抑制するこ
とができるとともに、結晶質シリコン層の表面のダング
リングボンドをＦ原子によって終端して、大気の酸素に
よるシリコン表面の酸化等を抑制することができる。
晶性を損なうことなく、しかも表面の凹凸が少ない多結
晶シリコン層を有する薄膜トランジスタの製造方法を提
供することを目的とする。 【解決手段】 基板１上に形成された非晶質シリコン層
３にエネルギービームを照射して非晶質シリコン層３を
結晶化させて結晶質シリコン層１２ａを形成した後、結
晶質シリコン層１２ａの表面をエッチングして結晶質シ
リコン表面の凹凸を除去する。エッチングをＣｌＦ3を
用いた熱エネルギーを介した気相中での化学反応により
行うと、シリコン層等へのダメージの発生を抑制するこ
とができるとともに、結晶質シリコン層の表面のダング
リングボンドをＦ原子によって終端して、大気の酸素に
よるシリコン表面の酸化等を抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、非晶質または結晶
質シリコン薄膜を用いた薄膜トランジスタの製造方法に
関する。
質シリコン薄膜を用いた薄膜トランジスタの製造方法に
関する。
【０００２】
【従来の技術】以下、従来の結晶質半導体を半導体層と
して用いた薄膜トランジスタの例として、液晶表示装置
用に開発が進められているポリシリコン薄膜トランジス
タ（以下、「ｐｏｌｙ−ＳｉＴＦＴ」と略記する）につ
いて、図面を用いて説明を行う。
して用いた薄膜トランジスタの例として、液晶表示装置
用に開発が進められているポリシリコン薄膜トランジス
タ（以下、「ｐｏｌｙ−ＳｉＴＦＴ」と略記する）につ
いて、図面を用いて説明を行う。
【０００３】近年薄膜トランジスタを用いた液晶表示装
置の分野では、高価な石英基板ではなく、安価なガラス
基板が使用可能な比較的低温（概ね６００℃以下）で作
成できる多結晶シリコン薄膜トランジスタ（以下、「低
温ｐｏｌｙ−ＳｉＴＦＴ」と略記する）が注目を集めて
いる。そこで以下では、例えば、「ＩＥＥＥ ＥＬＥＣ
ＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ， Ｖｏｌ．
ＥＤＬ−７， Ｎｏ．５（１９８６）， ｐ．ｐ．２
７６−３７８」に記載されている低温ｐｏｌｙ−ＳｉＴ
ＦＴを従来例として、図４を参照しながら簡単に説明す
る。
置の分野では、高価な石英基板ではなく、安価なガラス
基板が使用可能な比較的低温（概ね６００℃以下）で作
成できる多結晶シリコン薄膜トランジスタ（以下、「低
温ｐｏｌｙ−ＳｉＴＦＴ」と略記する）が注目を集めて
いる。そこで以下では、例えば、「ＩＥＥＥ ＥＬＥＣ
ＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ， Ｖｏｌ．
ＥＤＬ−７， Ｎｏ．５（１９８６）， ｐ．ｐ．２
７６−３７８」に記載されている低温ｐｏｌｙ−ＳｉＴ
ＦＴを従来例として、図４を参照しながら簡単に説明す
る。
【０００４】この従来例の低温ｐｏｌｙ−ＳｉＴＦＴの
製造方法は、まず基板１上にバッファー層２となる６０
０ÅのＳｉ3Ｎ4を介して、５００〜１０００Åの非晶質
シリコン層３を全面に堆積後、エキシマレーザーを照射
して基板上の非晶質シリコン層３を局所的に加熱溶融し
て結晶化させる（図４（ａ））。次に結晶化によって得
られた多結晶シリコン層４上にゲ−ト絶縁層５として２
００ÅのＳｉ3Ｎ4と１５００ÅのＳｉＯ2層を形成す
る。そして、ゲ−ト電極６を６０００ÅのＭｏを用いて
形成し、この状態でリンイオンを注入する（図４
（ｂ））。その後、注入されたリンの活性化のために、
再びエキシマレーザ−を照射することによってソース領
域７及びドレイン領域８を形成する（図４（ｃ））。そ
してコンタクトホール９を形成し、最後に３０００Åの
Ａｌを用いてソース電極１０及びドレイン電極１１を形
成する（図４（ｄ））ことにより低温ｐｏｙ−ＳｉＴＦ
Ｔを作製している。
製造方法は、まず基板１上にバッファー層２となる６０
０ÅのＳｉ3Ｎ4を介して、５００〜１０００Åの非晶質
シリコン層３を全面に堆積後、エキシマレーザーを照射
して基板上の非晶質シリコン層３を局所的に加熱溶融し
て結晶化させる（図４（ａ））。次に結晶化によって得
られた多結晶シリコン層４上にゲ−ト絶縁層５として２
００ÅのＳｉ3Ｎ4と１５００ÅのＳｉＯ2層を形成す
る。そして、ゲ−ト電極６を６０００ÅのＭｏを用いて
形成し、この状態でリンイオンを注入する（図４
（ｂ））。その後、注入されたリンの活性化のために、
再びエキシマレーザ−を照射することによってソース領
域７及びドレイン領域８を形成する（図４（ｃ））。そ
してコンタクトホール９を形成し、最後に３０００Åの
Ａｌを用いてソース電極１０及びドレイン電極１１を形
成する（図４（ｄ））ことにより低温ｐｏｙ−ＳｉＴＦ
Ｔを作製している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
図４に示した従来の低温ｐｏｌｙ−ＳｉＴＦＴを作製す
る場合、以下の課題が生じる。
図４に示した従来の低温ｐｏｌｙ−ＳｉＴＦＴを作製す
る場合、以下の課題が生じる。
【０００６】図４に示した例では、低温ｐｏｌｙ−Ｓｉ
を形成するため、ａ−ＳｉをプラズマＣＶＤで堆積後、
ＸｅＣｌを用いたエキシマレーザーを照射して、局所的
に溶融し、結晶化させているわけであるが、溶融と固化
（結晶化）を行うことによってシリコンの体積および結
晶性等が変化しシリコン表面に凹凸が発生しまう。その
結果、この凹凸がＴＦＴのキャリアの移動度やＯＮ電流
量に悪影響を及ぼす。そこで表面凹凸の少ない多結晶シ
リコン薄膜が望まれている。
を形成するため、ａ−ＳｉをプラズマＣＶＤで堆積後、
ＸｅＣｌを用いたエキシマレーザーを照射して、局所的
に溶融し、結晶化させているわけであるが、溶融と固化
（結晶化）を行うことによってシリコンの体積および結
晶性等が変化しシリコン表面に凹凸が発生しまう。その
結果、この凹凸がＴＦＴのキャリアの移動度やＯＮ電流
量に悪影響を及ぼす。そこで表面凹凸の少ない多結晶シ
リコン薄膜が望まれている。
【０００７】これに対して、従来シリコン表面の凹凸を
無くす方法が提案されている。それは、非晶質シリコン
層表面をＳｉＯ2等で覆った状態でレーザーを照射して
結晶化を行う方法である。
無くす方法が提案されている。それは、非晶質シリコン
層表面をＳｉＯ2等で覆った状態でレーザーを照射して
結晶化を行う方法である。
【０００８】しかしながら、このような方法では、凹凸
は減少するものの良好なＴＦＴ特性は得られていない。
その原因は、結晶化シリコンの凹凸が無くなる代わり
に、シリコンの結晶性が低下することにある。非晶質シ
リコンの表面が露出した状態でエキシマレーザーを照射
して結晶化を行うと、一旦溶融したシリコンが結晶化さ
れる際の結晶粒の成長がガラス基板側から発生すること
になる。このような粒成長過程を経て結晶化されたシリ
コン層の結晶性は、ガラス基板側とは逆側の露出した側
が良好となる。ここで、上記したように非晶質シリコン
層の表面をＳｉＯ 2で覆った状態でエキシマレーザーを
用いた結晶化を行うと、上記の粒成長は、ガラス基板側
からだけでなく、ＳｉＯ2側からも発生してしまい、結
晶性に優れたシリコン層をトランジスタのキャリアが通
過する部分に形成することができない。
は減少するものの良好なＴＦＴ特性は得られていない。
その原因は、結晶化シリコンの凹凸が無くなる代わり
に、シリコンの結晶性が低下することにある。非晶質シ
リコンの表面が露出した状態でエキシマレーザーを照射
して結晶化を行うと、一旦溶融したシリコンが結晶化さ
れる際の結晶粒の成長がガラス基板側から発生すること
になる。このような粒成長過程を経て結晶化されたシリ
コン層の結晶性は、ガラス基板側とは逆側の露出した側
が良好となる。ここで、上記したように非晶質シリコン
層の表面をＳｉＯ 2で覆った状態でエキシマレーザーを
用いた結晶化を行うと、上記の粒成長は、ガラス基板側
からだけでなく、ＳｉＯ2側からも発生してしまい、結
晶性に優れたシリコン層をトランジスタのキャリアが通
過する部分に形成することができない。
【０００９】そこで、本発明は上記の問題点に鑑み、ト
ランジスタのキャリアが通過する部分の結晶性を損なう
ことなく、しかも表面の凹凸が少ない多結晶シリコン層
を有する薄膜トランジスタの製造方法を提供することを
主たる目的とする。
ランジスタのキャリアが通過する部分の結晶性を損なう
ことなく、しかも表面の凹凸が少ない多結晶シリコン層
を有する薄膜トランジスタの製造方法を提供することを
主たる目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の薄膜トランジスタの製造方法は、基板上に
形成された非晶質シリコン層にエネルギービームを照射
して非晶質シリコン層を結晶化させて結晶質シリコン層
を形成した後、結晶質シリコン層の表面をエッチングし
て結晶質シリコン表面の凹凸を除去する構成となってい
る。
めに本発明の薄膜トランジスタの製造方法は、基板上に
形成された非晶質シリコン層にエネルギービームを照射
して非晶質シリコン層を結晶化させて結晶質シリコン層
を形成した後、結晶質シリコン層の表面をエッチングし
て結晶質シリコン表面の凹凸を除去する構成となってい
る。
【００１１】上記の構成によれば、結晶性を損なうこと
なく、結晶質シリコン層の表面の凹凸を無くすことがで
きる。
なく、結晶質シリコン層の表面の凹凸を無くすことがで
きる。
【００１２】また上記の構成において、結晶質シリコン
層の表面のエッチングを熱エネルギーを介した気相中で
の化学反応により行うと、プラズマを用いないため、シ
リコン層等へのダメージの発生を抑制することができ
る。
層の表面のエッチングを熱エネルギーを介した気相中で
の化学反応により行うと、プラズマを用いないため、シ
リコン層等へのダメージの発生を抑制することができ
る。
【００１３】さらに上記の構成において、エッチングさ
れた結晶質シリコン層の表面のダングリングボンドをＦ
原子によって終端すると、大気の酸素によるシリコン表
面の酸化等を抑制することができる。
れた結晶質シリコン層の表面のダングリングボンドをＦ
原子によって終端すると、大気の酸素によるシリコン表
面の酸化等を抑制することができる。
【００１４】また上記の構成において、結晶質シリコン
層の表面のエッチングを、少なくともＣｌＦ3、Ｘｅ
Ｆ2、ＢｒＦ3またはＢｒＦ5のいずれかを含む気体によ
って行うと、結晶性を損なうことなく、結晶質シリコン
層の表面の凹凸を無くすことと、大気の酸素によるシリ
コン表面の酸化等を抑制することを同時に達成すること
ができる。
層の表面のエッチングを、少なくともＣｌＦ3、Ｘｅ
Ｆ2、ＢｒＦ3またはＢｒＦ5のいずれかを含む気体によ
って行うと、結晶性を損なうことなく、結晶質シリコン
層の表面の凹凸を無くすことと、大気の酸素によるシリ
コン表面の酸化等を抑制することを同時に達成すること
ができる。
【００１５】
【発明の実施の形態】上記の目的を達成するために、本
発明者が様々に検討したところ、エキシマレーザーなど
のエネルギービームを照射による結晶化によって結晶質
シリコン層の表面に発生した凹凸を除去する方法とし
て、一旦形成されたシリコン表面の凹凸をエッチングに
より除去してやる（具体的には、熱エネルギーを介した
気相中での化学反応、例えば、Ｆ系ガスを用いて、主に
結晶の乱れを多く含んだ突起部分を選択的にエッチング
する）ことが極めて有用であることが判明した。なお、
この方法によれば、シリコン表面のシリコン原子のダン
グリングボンドをＦ原子で終端することができるため、
多結晶シリコン薄膜が大気にふれたときの自然酸化膜や
不純物の発生も防止できる。
発明者が様々に検討したところ、エキシマレーザーなど
のエネルギービームを照射による結晶化によって結晶質
シリコン層の表面に発生した凹凸を除去する方法とし
て、一旦形成されたシリコン表面の凹凸をエッチングに
より除去してやる（具体的には、熱エネルギーを介した
気相中での化学反応、例えば、Ｆ系ガスを用いて、主に
結晶の乱れを多く含んだ突起部分を選択的にエッチング
する）ことが極めて有用であることが判明した。なお、
この方法によれば、シリコン表面のシリコン原子のダン
グリングボンドをＦ原子で終端することができるため、
多結晶シリコン薄膜が大気にふれたときの自然酸化膜や
不純物の発生も防止できる。
【００１６】（実施の形態１）そこで以下では本発明の
実施の形態における多結晶シリコン薄膜トランジスタの
製造方法（特に平坦な表面の多結晶シリコン薄膜の製造
方法）について、具体的に図１に示す工程断面図を参照
しながら順を追って説明する。
実施の形態における多結晶シリコン薄膜トランジスタの
製造方法（特に平坦な表面の多結晶シリコン薄膜の製造
方法）について、具体的に図１に示す工程断面図を参照
しながら順を追って説明する。
【００１７】まず、ガラス基板中の不純物の拡散を防ぐ
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に例えばシラ
ン（ＳｉＨ4）を原料ガスとして用いたプラズマＣＶＤ
法により膜厚３０〜１５０ｎｍで、非晶質シリコン３
（以下ａ−Ｓｉと略記する）を形成する（図１
（ａ））。
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に例えばシラ
ン（ＳｉＨ4）を原料ガスとして用いたプラズマＣＶＤ
法により膜厚３０〜１５０ｎｍで、非晶質シリコン３
（以下ａ−Ｓｉと略記する）を形成する（図１
（ａ））。
【００１８】次に、エネルギービームとして例えば、Ｘ
ｅＣｌエキシマレーザを照射することにより上記の非晶
質シリコンを結晶化して多結晶シリコン薄膜１２ａを得
る（図１（ｂ））。このときの照射条件はａ−Ｓｉの膜
厚や膜質などの条件にもよるが、エネルギー密度が１５
０〜４５０ｍＪ／ｃｍ2、照射回数が１〜５００回の範
囲で行うことができる。この結晶化により多結晶シリコ
ン表面に高さ５０ｎｍ程度の凹凸が発生する（図１
（ｂ））。
ｅＣｌエキシマレーザを照射することにより上記の非晶
質シリコンを結晶化して多結晶シリコン薄膜１２ａを得
る（図１（ｂ））。このときの照射条件はａ−Ｓｉの膜
厚や膜質などの条件にもよるが、エネルギー密度が１５
０〜４５０ｍＪ／ｃｍ2、照射回数が１〜５００回の範
囲で行うことができる。この結晶化により多結晶シリコ
ン表面に高さ５０ｎｍ程度の凹凸が発生する（図１
（ｂ））。
【００１９】その後、この基板をエッチングチャンバー
（石英製）に挿入し、ＣｌＦ3とＮ2の混合ガスを導入し
多結晶シリコン表面のエッチングを行う。なお、この混
合ガスにおいては、ＣｌＦ3がエッチングガスであり、
Ｎ2は希釈ガスである。本実施の形態ではＣｌＦ3を０．
１リットル／分、Ｎ2ガスを２リットル／分の流量で約
１００℃に加熱されたチャンバー内に導入した。その結
果、表面の凹凸は減少しほぼ平坦な多結晶シリコン層１
２ｂが得られた（図１（ｃ））。なお、温度は２００℃
以下が好ましい。
（石英製）に挿入し、ＣｌＦ3とＮ2の混合ガスを導入し
多結晶シリコン表面のエッチングを行う。なお、この混
合ガスにおいては、ＣｌＦ3がエッチングガスであり、
Ｎ2は希釈ガスである。本実施の形態ではＣｌＦ3を０．
１リットル／分、Ｎ2ガスを２リットル／分の流量で約
１００℃に加熱されたチャンバー内に導入した。その結
果、表面の凹凸は減少しほぼ平坦な多結晶シリコン層１
２ｂが得られた（図１（ｃ））。なお、温度は２００℃
以下が好ましい。
【００２０】以上のような本実施の形態によれば、非晶
質シリコン層の結晶化の際の粒成長はガラス基板側から
のみ発生することになるため、露出している表面側（言
い換えれば凹凸が発生している側）の結晶性は良好であ
り、上記の方法によれば、そのごく表面の突起部分を除
去しているに過ぎないため、良好な結晶性を有し、か
つ、凹凸の無い結晶化シリコン層を形成することができ
る。
質シリコン層の結晶化の際の粒成長はガラス基板側から
のみ発生することになるため、露出している表面側（言
い換えれば凹凸が発生している側）の結晶性は良好であ
り、上記の方法によれば、そのごく表面の突起部分を除
去しているに過ぎないため、良好な結晶性を有し、か
つ、凹凸の無い結晶化シリコン層を形成することができ
る。
【００２１】また本実施の形態によれば、エッチングに
より表面の凹凸を除去しているわけであるが、その際に
は、結晶化されたシリコン層の表面を清浄化することも
可能となる。さらに、上記のようにＦを用いてエッチン
グを行うと、シリコン層表面に存在するダングリングボ
ンドを終端することができるため、大気中の酸素による
シリコン表面の酸化等の反応を抑制することができる。
より表面の凹凸を除去しているわけであるが、その際に
は、結晶化されたシリコン層の表面を清浄化することも
可能となる。さらに、上記のようにＦを用いてエッチン
グを行うと、シリコン層表面に存在するダングリングボ
ンドを終端することができるため、大気中の酸素による
シリコン表面の酸化等の反応を抑制することができる。
【００２２】また本実施の形態では、上記のように熱エ
ネルギーを介した気層中での化学反応を用いてエッチン
グを行っており、プラズマを用いたエッチングに比較す
ると基板等へのダメージが発生せず好ましいが、原理的
にはプラズマを用いたエッチングにより結晶化されたシ
リコン表面の凹凸を除去してもよい。
ネルギーを介した気層中での化学反応を用いてエッチン
グを行っており、プラズマを用いたエッチングに比較す
ると基板等へのダメージが発生せず好ましいが、原理的
にはプラズマを用いたエッチングにより結晶化されたシ
リコン表面の凹凸を除去してもよい。
【００２３】なお、本実施の形態では、プラズマＣＶＤ
法によるａ−Ｓｉを用いたが、プラズマＣＶＤ以外の減
圧ＣＶＤ法やスパッタ法等で形成しても良い。また、ａ
−Ｓｉ以外にも微結晶シリコンや多結晶シリコンを出発
物質として用いてもよいし、例えばゲルマニウム（Ｇ
ｅ）との化合物等を用いても良い。
法によるａ−Ｓｉを用いたが、プラズマＣＶＤ以外の減
圧ＣＶＤ法やスパッタ法等で形成しても良い。また、ａ
−Ｓｉ以外にも微結晶シリコンや多結晶シリコンを出発
物質として用いてもよいし、例えばゲルマニウム（Ｇ
ｅ）との化合物等を用いても良い。
【００２４】また、本実施の形態ではエネルギービーム
として、ＸｅＣｌエキシマレーザーを用いたが他のＡｒ
Ｆ、ＫｒＦ等の他のエキシマレーザーやＡｒレーザー等
でも良いし、電子ビームなどを用いることももちろん可
能である。
として、ＸｅＣｌエキシマレーザーを用いたが他のＡｒ
Ｆ、ＫｒＦ等の他のエキシマレーザーやＡｒレーザー等
でも良いし、電子ビームなどを用いることももちろん可
能である。
【００２５】また、実施の形態では結晶化されたシリコ
ン層の表面の凹凸を無くすエッチングに用いるガスとし
て、ＣｌＦ3を用いたが、その他にＸｅＦ2またはＢｒＦ
3またはＢｒＦ5のいずれかを含む気体によってエッチン
グを行ってもよい。
ン層の表面の凹凸を無くすエッチングに用いるガスとし
て、ＣｌＦ3を用いたが、その他にＸｅＦ2またはＢｒＦ
3またはＢｒＦ5のいずれかを含む気体によってエッチン
グを行ってもよい。
【００２６】（実施の形態２）図２は平坦化多結晶シリ
コン薄膜トランジスタの形成方法を説明するための工程
断面図であり、以下順を追って説明する。
コン薄膜トランジスタの形成方法を説明するための工程
断面図であり、以下順を追って説明する。
【００２７】まず、ガラス基板中の不純物の拡散を防ぐ
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に上記の実施
の形態１に示した方法で平坦化した多結晶シリコン薄膜
を形成する（図２（ａ））。そして、この多結晶シリコ
ン薄膜を通常のフォトリソ・エッチングで島状にパター
ニングした後、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙ
ｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ2Ｈ5Ｏ）4Ｓｉ）
を原料ガスとして用いたプラズマＣＶＤ法でゲート絶縁
層５となるＳｉＯ2を１００ｎｍの厚みで全面に堆積す
る（図２（ｂ））。
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に上記の実施
の形態１に示した方法で平坦化した多結晶シリコン薄膜
を形成する（図２（ａ））。そして、この多結晶シリコ
ン薄膜を通常のフォトリソ・エッチングで島状にパター
ニングした後、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙ
ｌｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ2Ｈ5Ｏ）4Ｓｉ）
を原料ガスとして用いたプラズマＣＶＤ法でゲート絶縁
層５となるＳｉＯ2を１００ｎｍの厚みで全面に堆積す
る（図２（ｂ））。
【００２８】その後、例えばＡｌを用いてゲート電極６
を形成する。そして、水素希釈ホスフィン（ＰＨ3）の
プラズマを生成し、質量分離を行わずに加速電圧は７０
ｋＶで総ドーズ量は１×１０15ｃｍ-2の条件で、イオン
ドーピングを行うことにより、ソース領域７とドレイン
領域８を形成する（図２（ｃ））。なお、注入されたイ
オンの活性化に関しては、同時に注入された水素による
自己活性化によりアニールのような工程を付加しないこ
もできるが、より確実な活性化を図るため、４００℃以
上でのアニールやエキシマレーザー照射やＲＴＡ（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）による局所的
な加熱を行ってもよい。
を形成する。そして、水素希釈ホスフィン（ＰＨ3）の
プラズマを生成し、質量分離を行わずに加速電圧は７０
ｋＶで総ドーズ量は１×１０15ｃｍ-2の条件で、イオン
ドーピングを行うことにより、ソース領域７とドレイン
領域８を形成する（図２（ｃ））。なお、注入されたイ
オンの活性化に関しては、同時に注入された水素による
自己活性化によりアニールのような工程を付加しないこ
もできるが、より確実な活性化を図るため、４００℃以
上でのアニールやエキシマレーザー照射やＲＴＡ（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）による局所的
な加熱を行ってもよい。
【００２９】その後、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ 2Ｈ5Ｏ）4Ｓｉ）を
原料ガスとして用いたプラズマＣＶＤ法でＳｉＯ2を層
間絶縁層１４として全面に堆積し、次にコンタクト・ホ
−ル９を形成し、ソース電極１０及び・ドレイン電極１
１として例えばアルミニウム（Ａｌ）をスパッタ法で堆
積し、その後フォトリソグラフィー・エッチングでパタ
ーン化することにより、ｐｏｌｙ−ＳｉＴＦＴが完成す
る（図２（ｄ））。
ｏｒｔｈｏｓｉｌｉｃａｔｅ：（Ｃ 2Ｈ5Ｏ）4Ｓｉ）を
原料ガスとして用いたプラズマＣＶＤ法でＳｉＯ2を層
間絶縁層１４として全面に堆積し、次にコンタクト・ホ
−ル９を形成し、ソース電極１０及び・ドレイン電極１
１として例えばアルミニウム（Ａｌ）をスパッタ法で堆
積し、その後フォトリソグラフィー・エッチングでパタ
ーン化することにより、ｐｏｌｙ−ＳｉＴＦＴが完成す
る（図２（ｄ））。
【００３０】図３は本実施の形態で作成した低温ｐｏｌ
ｙ−ＳｉＴＦＴと出発物質に対して、エキシマレーザー
による結晶化は全く同じエネルギーと照射回数は行うも
のの、多結晶シリコン薄膜平坦化する工程を除いた従来
の低温ｐｏｌｙ−ＳｉＴＦＴの伝達特性を示している。
図３から明らかなように、シリコン表面の凹凸が無くな
ったことに起因して、ＯＮ電流が増加し、サブスレッシ
ョルドスイングも向上していることがわかる。尚、電界
効果移動度は従来の低温ｐｏｌｙ−ＳｉＴＦＴの場合に
は約１３０ｃｍ2／Ｖｓｅｃであるのに対し、本実施の
形態の方法で作成した低温ｐｏｌｙ−ＳｉＴＦＴは約１
８０ｃｍ2／Ｖｓｅｃという高い値が得られた。
ｙ−ＳｉＴＦＴと出発物質に対して、エキシマレーザー
による結晶化は全く同じエネルギーと照射回数は行うも
のの、多結晶シリコン薄膜平坦化する工程を除いた従来
の低温ｐｏｌｙ−ＳｉＴＦＴの伝達特性を示している。
図３から明らかなように、シリコン表面の凹凸が無くな
ったことに起因して、ＯＮ電流が増加し、サブスレッシ
ョルドスイングも向上していることがわかる。尚、電界
効果移動度は従来の低温ｐｏｌｙ−ＳｉＴＦＴの場合に
は約１３０ｃｍ2／Ｖｓｅｃであるのに対し、本実施の
形態の方法で作成した低温ｐｏｌｙ−ＳｉＴＦＴは約１
８０ｃｍ2／Ｖｓｅｃという高い値が得られた。
【００３１】なお、本実施の形態では、プラズマＣＶＤ
法によるａ−Ｓｉを用いたが、プラズマＣＶＤ以外の減
圧ＣＶＤ法やスパッタ法等で形成しても良い。また、出
発半導体材料としてａ−Ｓｉを用いたが、多結晶シリコ
ンや微結晶シリコンでも可能であるし、他の材料、例え
ばゲルマニウムとの合金であるシリコン・ゲルマニウム
合金（ＳｉＧｅ）等を用いても良い。
法によるａ−Ｓｉを用いたが、プラズマＣＶＤ以外の減
圧ＣＶＤ法やスパッタ法等で形成しても良い。また、出
発半導体材料としてａ−Ｓｉを用いたが、多結晶シリコ
ンや微結晶シリコンでも可能であるし、他の材料、例え
ばゲルマニウムとの合金であるシリコン・ゲルマニウム
合金（ＳｉＧｅ）等を用いても良い。
【００３２】また、本実施の形態では結晶化にＸｅＣｌ
エキシマレーザーを用いたが他のＡｒＦ、ＫｒＦ等のエ
キシマレーザーやＡｒレーザー等でも良いし、電子ビー
ムなどの他のエネルギービームを用いてもよいことは言
うまでもない。
エキシマレーザーを用いたが他のＡｒＦ、ＫｒＦ等のエ
キシマレーザーやＡｒレーザー等でも良いし、電子ビー
ムなどの他のエネルギービームを用いてもよいことは言
うまでもない。
【００３３】また、結晶化以降において、水素プラズマ
にさらしたり水素アニールを行うことにより、多結晶シ
リコン３の粒界や粒内のトラップ準位を補償して結晶性
をあげる工程を付加することが望ましい。
にさらしたり水素アニールを行うことにより、多結晶シ
リコン３の粒界や粒内のトラップ準位を補償して結晶性
をあげる工程を付加することが望ましい。
【００３４】また、層間絶縁層１２としてＴＥＯＳを用
いたプラズマＣＶＤ法によるＳｉＯ 2を用いたが、他の
方法例えばＡＰ−ＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐ
ｒｅｓｓｕｒｅ ＣＶＤ）法によるＳｉＯ2やＬＴＯ
（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）、Ｅ
ＣＲ−ＣＶＤによるＳｉＯ2等でも良いことは言うまで
もない。また、材料としても窒化シリコンや酸化タンタ
ル、酸化アルミニウム等も用いることができるし、これ
らの薄膜の積層構造をとっても良い。また、ゲート電極
７や、ソース電極１４およびドレイン電極１５の材料と
してＡｌを用いたがを用いたが、アルミニウム（Ａ
ｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム
（Ｃｒ）、チタン（Ｔｉ）等の金属またはそれらの合金
でも良いし、不純物を多量に含むｐｏｌｙ−Ｓｉやｐｏ
ｌｙ−ＳｉＧｅ合金やＩＴＯ等の透明導電層等でも良
い。
いたプラズマＣＶＤ法によるＳｉＯ 2を用いたが、他の
方法例えばＡＰ−ＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐ
ｒｅｓｓｕｒｅ ＣＶＤ）法によるＳｉＯ2やＬＴＯ
（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）、Ｅ
ＣＲ−ＣＶＤによるＳｉＯ2等でも良いことは言うまで
もない。また、材料としても窒化シリコンや酸化タンタ
ル、酸化アルミニウム等も用いることができるし、これ
らの薄膜の積層構造をとっても良い。また、ゲート電極
７や、ソース電極１４およびドレイン電極１５の材料と
してＡｌを用いたがを用いたが、アルミニウム（Ａ
ｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム
（Ｃｒ）、チタン（Ｔｉ）等の金属またはそれらの合金
でも良いし、不純物を多量に含むｐｏｌｙ−Ｓｉやｐｏ
ｌｙ−ＳｉＧｅ合金やＩＴＯ等の透明導電層等でも良
い。
【００３５】また、不純物としてはリンを用いたが、ア
クセプタとなるボロンや砒素等、ドナーとしてリン以外
のアルミニウム等を選択的に用いることによりＰチャン
ネル及びＮチャンネルトランジスタを選択的に作成し
て、ＣＭＯＳ回路を基板上につくり込むことも可能であ
ることも言うまでもない。
クセプタとなるボロンや砒素等、ドナーとしてリン以外
のアルミニウム等を選択的に用いることによりＰチャン
ネル及びＮチャンネルトランジスタを選択的に作成し
て、ＣＭＯＳ回路を基板上につくり込むことも可能であ
ることも言うまでもない。
【００３６】
【発明の効果】以上、説明を行なってきたように、本発
明の薄膜トランジスタの製造方法によれば、多結晶シリ
コン薄膜トランジスタにおける半導体層を形成するシリ
コンの表面の凹凸を無くすことができるため、結果とし
て、性能に優れた薄膜トランジスタを得ることができ
る。
明の薄膜トランジスタの製造方法によれば、多結晶シリ
コン薄膜トランジスタにおける半導体層を形成するシリ
コンの表面の凹凸を無くすことができるため、結果とし
て、性能に優れた薄膜トランジスタを得ることができ
る。
【図１】本発明の実施の形態における薄膜トランジスタ
の多結晶シリコンの表面の平坦化工程断面図
の多結晶シリコンの表面の平坦化工程断面図
【図２】本発明の実施の形態における薄膜トランジスタ
の製造工程断面図
の製造工程断面図
【図３】本発明の実施の形態において形成された薄膜ト
ランジスタと従来の方法により形成された薄膜トランジ
スタの伝達特性を示す図
ランジスタと従来の方法により形成された薄膜トランジ
スタの伝達特性を示す図
【図４】従来の薄膜トランジスタの製造工程断面図
１ 基板 ２ バッファー層 ３ ａ−Ｓｉ ４ ｐｏｌｙ−Ｓｉ ５ ゲート絶縁層 ６ ゲート電極 ７ ソース領域 ８ ドレイン領域 ９ コンタクトホール １０ ソース電極 １１ ドレイン電極 １２ａ ｐｏｌｙ−Ｓｉ １２ｂ ｐｏｌｙ−Ｓｉ １２ｃ ｐｏｌｙ−Ｓｉ １３ 酸化物または窒化物 １４ 層間絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北川 雅俊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】基板上に形成された非晶質シリコン層にエ
ネルギービームを照射して前記非晶質シリコン層を結晶
化させて結晶質シリコン層を形成した後、前記結晶質シ
リコン層の表面をエッチングして前記結晶質シリコン表
面の凹凸を除去することを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項２】結晶質シリコン層の表面のエッチングを熱
エネルギーを介した気相中での化学反応により行うこと
を特徴とする請求項１に記載の薄膜トランジスタの製造
方法。 - 【請求項３】エッチングされた結晶質シリコン層の表面
のダングリングボンドをＦ原子によって終端することを
特徴とする請求項１に記載の薄膜トランジスタの製造方
法。 - 【請求項４】結晶質シリコン層の表面のエッチングを、
少なくともＣｌＦ3、ＸｅＦ2、ＢｒＦ3またはＢｒＦ5の
いずれかを含む気体によって行うことを特徴とする請求
項１に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9347452A JPH11186552A (ja) | 1997-12-17 | 1997-12-17 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9347452A JPH11186552A (ja) | 1997-12-17 | 1997-12-17 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186552A true JPH11186552A (ja) | 1999-07-09 |
Family
ID=18390337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9347452A Pending JPH11186552A (ja) | 1997-12-17 | 1997-12-17 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186552A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1176633A3 (en) * | 2000-07-25 | 2003-10-29 | Kanto Kagaku Kabushiki Kaisha | Surface treatment solution for polysilicon film and method of treating the surface of polysilicon film using the same |
| KR100606230B1 (ko) * | 1999-08-19 | 2006-07-28 | 샤프 가부시키가이샤 | 반도체 장치의 제조방법 |
| KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
| US7262469B2 (en) | 2002-12-24 | 2007-08-28 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
-
1997
- 1997-12-17 JP JP9347452A patent/JPH11186552A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100606230B1 (ko) * | 1999-08-19 | 2006-07-28 | 샤프 가부시키가이샤 | 반도체 장치의 제조방법 |
| KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
| EP1176633A3 (en) * | 2000-07-25 | 2003-10-29 | Kanto Kagaku Kabushiki Kaisha | Surface treatment solution for polysilicon film and method of treating the surface of polysilicon film using the same |
| US7262469B2 (en) | 2002-12-24 | 2007-08-28 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
| US6486046B2 (en) | Method of forming polycrystalline semiconductor film | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766415A (ja) | 半導体装置の製造方法及び薄膜トランジスタ | |
| JP3941316B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器 | |
| JP3173058B2 (ja) | 半導体薄膜の形成方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JP3931359B2 (ja) | 半導体装置の製造方法 | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JPH1074947A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09232584A (ja) | 半導体装置の製造方法 | |
| JPH09246182A (ja) | 半導体装置およびその製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JP2001237430A (ja) | 酸窒化膜の形成方法および薄膜トランジスタの製造方法 | |
| JP2001110803A (ja) | 酸化膜の形成方法および薄膜トランジスタの製造方法 | |
| JP2000260707A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2000315796A (ja) | 熱酸化膜の形成方法および薄膜トランジスタの製造方法 |