JPH11186717A - 薄膜回路基板の製造方法 - Google Patents

薄膜回路基板の製造方法

Info

Publication number
JPH11186717A
JPH11186717A JP35036997A JP35036997A JPH11186717A JP H11186717 A JPH11186717 A JP H11186717A JP 35036997 A JP35036997 A JP 35036997A JP 35036997 A JP35036997 A JP 35036997A JP H11186717 A JPH11186717 A JP H11186717A
Authority
JP
Japan
Prior art keywords
thin film
substrate
hole
forming
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35036997A
Other languages
English (en)
Inventor
Jiyun Mitani
潤 見谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP35036997A priority Critical patent/JPH11186717A/ja
Publication of JPH11186717A publication Critical patent/JPH11186717A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 バイアホールを有する薄膜回路基板におい
て、バイアホールのための貫通孔の内周面に薄膜導体を
成膜しにくく、バイアホールの接続信頼性が低い。 【解決手段】 バイアホールのための貫通孔を基板の表
面側及び裏面側ともにテーパー状にすることにより、成
膜時に貫通孔の内周面の中央部付近でも、薄膜材料が到
達し、貫通孔の内周面全体に薄膜材料を被着させること
ができ、接続信頼性の高いバイアホールを有する薄膜回
路基板を形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は電子部品を実装し
て電子回路を構成するための基板として使用される薄膜
回路基板の製造方法に関するものである。
【0002】
【従来の技術】薄膜回路基板は高精度かつ微細な回路パ
ターンと高精度の抵抗体が得られるため、薄膜ハイブリ
ッドICや金属皮膜抵抗器等の電子部品、液晶ディスプ
レイ等の表示デバイス等に用いられている。特に、基板
材料としてアルミナセラミックを用いた薄膜回路基板
は、熱膨張係数が小さいため、シリコンチップの直接実
装に有利、マイクロ波帯で誘電体として使用できる、な
どの理由でマイクロ波回路用の薄膜ハイブリッドICと
して多く用いられている。
【0003】薄膜回路基板はアルミナセラミック等の絶
縁基板上に数10A〜数μmの導体、抵抗体、絶縁体の
薄膜を真空蒸着法、スパッタリング法等の成膜技術で形
成し、その後、露光、エッチングといったパターン加工
技術を用いて回路パターンを形成するものである。その
製造工程は、薄膜材料を熱により溶解し、蒸着させて膜
を形成する蒸着法、またはアルゴン等の気体を薄膜材料
に衝突させ、その運動エネルギーによって薄膜材料から
粒子を飛び出させて基板に被着させるスパッタリング法
により基板全体に薄膜を形成する成膜工程、薄膜が形成
された基板にレジストと呼ばれる感光性樹脂を塗布する
レジスト塗布工程、レジストを塗布した基板にマスクを
密着させ、紫外線光を照射し、レジストを反応させる露
光工程、前記の紫外線光の当たったレジストを現像液に
より溶解して除去する現像工程、真空中でアルゴン等の
イオンを加速し、薄膜に叩きつけることで薄膜を削るエ
ッチング工程、残ったレジストを除去するレジスト剥離
工程から構成される。
【0004】図19は従来の薄膜回路基板の構造を示す
断面図で、基板1の表面及び裏面には、それぞれ必要な
位置に回路パターン6a、6bが設けられている。3は
回路パターン6a、6bの間の導通が可能となるよう内
周面に薄膜導体を形成したバイアホールであり、回路パ
ターン6a、6bはバイアホール3を介して立体的に相
互接続され、薄膜回路基板7が全体として1つの回路を
形成している。
【0005】図20は図19に示したものの斜視図であ
る。まず、基板1にバイアホール3のための貫通孔を設
け、次に、基板1の表面及び裏面に対し、それぞれ蒸着
またはスパッタリングを行い、基板1の表面及び裏面に
薄膜導体を設けると共に、貫通孔の内周側面にも薄膜導
体を設け、バイアホール3を形成する。その後、基板1
の表面及び裏面に形成した薄膜導体に対し、それぞれレ
ジスト塗布、露光、現像、エッチング、レジスト剥離を
行い、回路パターン6a、6bを形成する。これによ
り、バイアホール3による回路パターン6a、6bの相
互接続が可能になり、1つの回路を構成する薄膜回路基
板7が形成される。
【0006】
【発明が解決しようとする課題】上記のような薄膜回路
基板7のバイアホール3においては、基板1の両面に対
して蒸着またはスパッタリングを行い薄膜導体を形成す
ると同時に、貫通孔の内周側面にも薄膜材料を被着さ
せ、薄膜導体を形成している。しかしながら、上記のよ
うな貫通孔の内周側面への成膜方法では、貫通孔が基板
面に対して垂直に設けられ、蒸着またはスパッタリング
も基板面に対して垂直に行う。このため、蒸着またはス
パッタリングにおいて、薄膜材料は貫通孔の内周側面に
対して並行に進行するため、基板上面側からの蒸着また
はスパッタリングでは薄膜材料は貫通孔の内周側面の上
部には被着するが下部になるに従い被着量が減少し形成
される薄膜導体が薄くなる。また、基板下面側からの蒸
着またはスパッタリングでは薄膜材料は貫通孔の内周側
面の下部には被着するが上部になるに従い被着量が減少
し形成される薄膜導体が薄くなる。このため、基板両面
に対して蒸着またはスパッタリングを行った場合でも貫
通孔の内周側面の中央部付近には薄膜材料が被着しにく
く、形成される薄膜導体が薄くなり、回路パターン6
a、6bの相互間のインピーダンスが高くなるという問
題がある。
【0007】また、基板が厚くなると、蒸着またはスパ
ッタリングにおいて、薄膜材料は貫通孔の内周側面に対
して並行に進行するため、基板上面側からの蒸着または
スパッタリングでは薄膜材料は貫通孔の内周側面の上部
にしか被着せず下部には到達しない。また、基板下面側
からの蒸着またはスパッタリングでは薄膜材料は貫通孔
の内周側面の下部にしか被着せず上部には到達しない。
このため、貫通孔の内周側面の中央部には薄膜が形成さ
れず、回路パターン6a、6bが互いに接続されないと
いう問題がある。
【0008】この発明は上記のような問題を解決するた
めになされたもので、接続信頼性の高いバイアホールを
有する薄膜回路基板を得ることを目的とするものであ
る。
【0009】
【課題を解決するための手段】第1の発明による薄膜回
路基板の製造方法は、第1に、セラミック等の基板のバ
イアホールを必要とする位置に、基板の一方面から他方
の面に貫通するテーパー状の貫通孔を形成し、第2、に
上記基板の貫通孔径が小さい面の開口部をテーパー状に
面取りし、第3に、上記基板の両面に蒸着またはスパッ
タリングを行い、薄膜導体を形成すると共に、上記貫通
孔の内周側面に薄膜導体を設けてバイアホールを形成
し、第4に、上記基板両面の薄膜導体を写真製版技術を
用いて処理し、上記バイアホールを介して相互に接続す
る回路パターンを形成するものである。
【0010】また、第2の発明による薄膜回路基板の製
造方法は、第1に、セラミック等の基板のバイアホール
を必要とする位置に、基板の一方面から他方の面に貫通
するテーパー状の貫通孔を基板面に対して斜め方向に形
成し、第2に、上記基板の両面に、基板面に対して垂直
方向に蒸着またはスパッタリングを行い、薄膜導体を形
成すると共に、上記貫通孔の内周側面に薄膜導体を設け
てバイアホールを形成し、第3に、上記基板両面の薄膜
導体を写真製版技術を用いて処理し、上記バイアホール
を介して相互に接続する回路パターンを形成するもので
ある。
【0011】また、第3の発明による薄膜回路基板の製
造方法は、第1に、セラミック等の基板のバイアホール
を必要とする位置に、基板の一方面から他方の面に貫通
するテーパー状の貫通孔を基板面に対して垂直方向に形
成し、第2に、上記基板の両面に、基板面に対して斜め
方向に蒸着またはスパッタリングを行い、薄膜導体を形
成すると共に、上記貫通孔の内周側面に薄膜導体を設け
てバイアホールを形成し、第3に、上記基板両面の薄膜
導体を写真製版技術を用いて処理し、上記バイアホール
を介して相互に接続する回路パターンを形成するもので
ある。
【0012】また、第4の発明による薄膜回路基板の製
造方法は、第1に、セラミック等の基板のバイアホール
を必要とする位置に、基板の一方面から他方の面に貫通
するテーパー状の貫通孔を基板面に対して垂直方向に形
成し、第2に、上記貫通孔にインジウム等の延性の高い
金属を埋め込みバイアホールを形成し、第3に、上記基
板の両面に蒸着またはスパッタリングを行い、薄膜導体
を形成し、第4に、上記基板両面の薄膜導体を写真製版
技術を用いて処理し、上記バイアホールを介して相互に
接続する回路パターンを形成するものである。
【0013】また、第5の発明による薄膜回路基板の製
造方法は、第1に、セラミック等の基板のバイアホール
を必要とする位置に、基板の一方面から他方の面に貫通
するテーパー状の貫通孔を基板面に対して垂直方向に形
成し、第2に、上記基板の両面に蒸着またはスパッタリ
ングを行い、薄膜導体を形成し、第3に、上記貫通孔に
はんだペーストを充填し、第4に、上記基板を加熱し
て、上記はんだペーストを溶融させることにより上記貫
通孔内部をはんだで埋めたバイアホールを形成し、第5
に、上記基板両面の薄膜導体を写真製版技術を用いて処
理し、上記バイアホールを介して相互に接続する回路パ
ターンを形成するものである。
【0014】また、第6の発明による薄膜回路基板の製
造方法は、第1に、セラミック等の基板のバイアホール
を必要とする位置に、基板の一方面から他方の面に貫通
するテーパー状の貫通孔を基板面に対して垂直方向に形
成し、第2に、上記貫通孔に金等の厚膜導体ペーストを
充填し、第3に、上記基板を焼成し、上記厚膜導体ペー
ストを焼結させることにより上記貫通孔内部を厚膜導体
で埋めたバイアホールを形成し、第4に、上記基板の両
面に蒸着またはスパッタリングを行い、薄膜導体を形成
し、第5に、上記基板両面の薄膜導体を写真製版技術を
用いて処理し、上記バイアホールを介して相互に接続す
る回路パターンを形成するものである。
【0015】
【発明の実施の形態】実施の形態1.図1、図2及び図
3はこの発明の実施の形態1を示す断面図である。図に
おいて1はセラミック等の基板であり、まず、図1のよ
うに、基板1の一方の面から他方の面に貫通するテーパ
ー状の貫通孔2を設けると共に、さらに、このテーパー
状の貫通孔の径の小さい面の開口部を面取りしてテーパ
ーを設ける。次に図2のように、基板1の両面に対し、
それぞれ蒸着またはスパッタリングを行うことにより、
薄膜材料5を基板1に被着させ、薄膜導体4a、4bを
設けると共に、貫通孔2の内周側面にも薄膜導体を設
け、バイアホール3を形成する。その後、薄膜導体4
a、4bに対し、レジスト塗布、露光、現像、エッチン
グ、レジスト剥離を行い、図3のように、回路パターン
6a、6bを形成し、回路パターン6a、6bがバイア
ホール3を介して相互に接続された1つの回路を構成す
る薄膜回路基板7を形成する。以上のような薄膜回路基
板の製造方法においては、バイアホールのための貫通孔
が基板の表面側及び裏面側ともに、テーパー状になって
おり、蒸着またはスパッタリングにおいて、貫通孔の内
周側面が薄膜材料の進行方向に対して垂直に近くなって
いるため、成膜時に貫通孔の内周側面の中央部付近でも
薄膜材料の被着量が減少せず、貫通孔の内周側面全体に
薄膜材料を被着させることができる。また、基板が厚い
場合においても、成膜時に貫通孔の内周側面の中央部付
近でも薄膜材料が充分に到達し、貫通孔の内周側面全体
に薄膜材料を被着させることができる。これにより、接
続信頼性の高いバイアホールを有する薄膜回路基板を得
ることができる。
【0016】実施の形態2.図4、図5及び図6はこの
発明の実施の形態2を示す断面図である。図において、
1はセラミック等の基板であり、まず、図4のように、
基板1の一方の面から他方の面に貫通し、基板面に対し
て斜め方向の貫通孔2を設ける。次に図5のように、基
板1の両面に対し、それぞれ蒸着またはスパッタリング
を行うことにより、薄膜材料5を基板1に被着させ、薄
膜導体4a、4bを設けると共に、貫通孔2の内周側面
にも薄膜導体を設け、バイアホール3を形成する。その
後、薄膜導体4a、4bに対し、レジスト塗布、露光、
現像、エッチング、レジスト剥離を行い、図6のよう
に、回路パターン6a、6bを形成し、回路パターン6
a、6bがバイアホール3を介して相互に接続された1
つの回路を構成する薄膜回路基板7を形成する。以上の
ような薄膜回路基板の製造方法においては、バイアホー
ルのための貫通孔が基板面に対して斜め方向になってお
り、蒸着またはスパッタリングにおいて、貫通孔の内周
側面が薄膜材料の進行方向に対して垂直に近くなってい
るため、成膜時に貫通孔の内周側面の中央部付近でも薄
膜材料の被着量が減少せず、貫通孔の内周側面全体に薄
膜材料を被着させることができる。また、基板が厚い場
合においても、成膜時に貫通孔の内周側面の中央部付近
でも薄膜材料が充分に到達し、貫通孔の内周側面全体に
薄膜材料を被着させることができる。これにより、接続
信頼性の高いバイアホールを有する薄膜回路基板を得る
ことができる。
【0017】実施の形態3.図7、図8及び図9はこの
発明の実施の形態3を示す断面図である。図において、
1はセラミック等の基板であり、まず、図7のように、
基板1の一方の面から他方の面に貫通し、基板面に対し
て垂直方向の貫通孔2を設ける。次に図8のように、基
板1の表面及び裏面に対し、それぞれ斜め方向に蒸着ま
たはスパッタリングを行うことにより、薄膜材料5を基
板1に被着させ、薄膜導体4a、4bを設けると共に、
貫通孔2の内周側面にも薄膜導体を設け、バイアホール
3を形成する。その後、薄膜導体4a、4bに対し、レ
ジスト塗布、露光、現像、エッチング、レジスト剥離を
行い、図9のように、回路パターン6a、6bを形成
し、回路パターン6a、6bがバイアホール3を介して
相互に接続された1つの回路を構成する薄膜回路基板7
を形成する。以上のような薄膜回路基板の製造方法にお
いては、蒸着またはスパッタリングを基板面に対して斜
め方向に行うので、蒸着またはスパッタリングにおい
て、貫通孔の内周側面が薄膜材料の進行方向に対して垂
直に近くなり、成膜時に貫通孔の内周側面の中央部付近
でも薄膜材料の被着量が減少せず、貫通孔の内周側面全
体に薄膜材料を被着させることができる。また、基板が
厚い場合においても、成膜時に貫通孔の内周側面の中央
部付近でも薄膜材料が充分に到達し、貫通孔の内周側面
全体に薄膜材料を被着させることができる。これによ
り、接続信頼性の高いバイアホールを有する薄膜回路基
板を得ることができる。
【0018】実施の形態4.図10、図11及び図12
はこの発明の実施の形態4を示す断面図である。図にお
いて、1はセラミック等の基板であり、まず、図10の
ように、基板1の一方の面から他方の面に貫通し、基板
面に対して垂直方向の貫通孔を設け、インジウム等の延
性の高い金属を打ち込み、貫通孔を埋めてバイアホール
3を形成する。次に図11のように基板1の両面に対
し、それぞれ蒸着またはスパッタリングを行うことによ
り、薄膜材料5を基板1に被着させ、薄膜導体4a、4
bを設ける。その後、薄膜導体4a、4bに対し、レジ
スト塗布、露光、現像、エッチング、レジスト剥離を行
い、図12のように、回路パターン6a、6bを形成
し、回路パターン6a、6bがバイアホール3を介して
相互に接続された1つの回路を構成する薄膜回路基板7
を形成する。以上のような薄膜回路基板の製造方法にお
いては、バイアホールのための貫通孔にインジウム等の
延性の高い金属を打ち込むことにより、貫通孔内部を金
属で埋めたバイアホールを形成しているので、基板の厚
さに関わらず、接続信頼性の高いバイアホールを有する
薄膜回路基板を得ることができる。
【0019】実施の形態5.図13、図14及び図15
はこの発明の実施の形態5を示す断面図である。図にお
いて、1はセラミック等の基板であり、まず、図13の
ように、基板1の一方の面から他方の面に貫通し、基板
面に対して垂直方向の貫通孔2を設け、次に図14のよ
うに、基板1の両面に対し、それぞれ蒸着またはスパッ
タリングを行うことにより、薄膜材料5を基板1に被着
させ、薄膜導体4a、4bを設ける。その後、薄膜導体
4a、4bに対し、レジスト塗布、露光、現像、エッチ
ング、レジスト剥離を行い、回路パターン6a、6bを
形成し、更に、その後、図15のように、貫通孔2に、
はんだ印刷等により、はんだペーストを充填し、基板1
を加熱し、はんだペーストを溶融させることにより貫通
孔内部をはんだで埋めてバイアホール3を形成し、回路
パターン6a、6bがバイアホール3を介して相互に接
続された1つの回路を構成する薄膜回路基板7を形成す
る。以上のような薄膜回路基板の製造方法においては、
バイアホールのための貫通孔に、はんだペーストを充填
した後、基板を加熱することにより、はんだペーストを
溶融させ、貫通孔内部をはんだで埋めたバイアホールを
形成しているので、基板の厚さに関わらず、接続信頼性
の高いバイアホールを有する薄膜回路基板を得ることが
できる。
【0020】実施の形態6.図16、図17及び図18
はこの発明の実施の形態2を示す断面図である。図にお
いて、1はセラミック等の基板であり、まず、図16の
ように、基板1の一方の面から他方の面に貫通し、基板
面に対して垂直方向の貫通孔を設け、スクリーン印刷等
により、厚膜材料として用いられる金等の厚膜導体ペー
ストを充填した後、基板1を焼成し、厚膜導体ペースト
を焼結させることにより、貫通孔を埋めてバイアホール
3を形成する。次に図17のように基板1の両面に対
し、それぞれ蒸着またはスパッタリングを行うことによ
り、薄膜材料5を基板1に被着させ、薄膜導体4a、4
bを設ける。その後、薄膜導体4a、4bに対し、レジ
スト塗布、露光、現像、エッチング、レジスト剥離を行
い、図18のように、回路パターン6a、6bを形成
し、回路パターン6a、6bがバイアホール3を介して
相互に接続された1つの回路を構成する薄膜回路基板7
を形成する。以上のような薄膜回路基板の製造方法にお
いては、バイアホールのための貫通孔に厚膜材料として
用いられる厚膜導体を充填した後、基板を焼成すること
により、厚膜導体ペーストを焼結させ、貫通孔内部を厚
膜導体で埋めたバイアホールを形成しているので、基板
の厚さに関わらず、接続信頼性の高いバイアホールを有
する薄膜回路基板を得ることができる。
【0021】
【発明の効果】第1の発明によれば、バイアホールのた
めの貫通孔が基板の表面側及び裏面側ともにテーパー状
になっており。蒸着またはスパッタリングにおいて、貫
通孔の内周側面が薄膜材料の進行方向に対して垂直に近
くなているため、成膜時に貫通孔の内周側面の中央部付
近でも、薄膜材料が到達し、貫通孔の内周側面全体に薄
膜材料が被着し、接続信頼性の高いバイアホールを有す
る薄膜回路基板を実現することができる。
【0022】また、第2の発明によれば、バイアホール
のための貫通孔が基板面に対して斜め方向になってお
り、蒸着またはスパッタリングにおいて、貫通孔の内周
側面が薄膜材料の進行方向に対して垂直に近くなってい
るため、成膜時に貫通孔の内周側面の中央部付近でも、
薄膜材料が到達し、貫通孔の内周側面全体に薄膜材料が
被着し、接続信頼性の高いバイアホールを有する薄膜回
路基板を実現することができる。
【0023】また、第3の発明によれば、成膜のための
蒸着またはスパッタリングを基板面に対して斜め方向に
行うので、貫通孔の内周側面が薄膜材料の進行方向に対
して垂直に近くなり、貫通孔の内周側面の中央部付近で
も、薄膜材料が到達し、貫通孔の内周側面全体に薄膜材
料が被着し、接続信頼性の高いバイアホールを有する薄
膜回路基板を実現することができる。
【0024】また、第4の発明によれば、バイアホール
のための貫通孔にインジウム等の延性の高い金属を打ち
込むことにより、貫通孔内部を金属で埋めたバイアホー
ルを形成しているので、接続信頼性の高いバイアホール
を有する薄膜回路基板を実現することができる。
【0025】また、第5の発明によれば、バイアホール
のための貫通孔にはんだペーストを充填した後、基板を
加熱することにより、はんだペーストを溶融させ、貫通
孔内部をはんだで埋めたバイアホールを形成しているの
で、接続信頼性の高いバイアホールを有する薄膜回路基
板を実現することができる。
【0026】また、第6の発明によれば、バイアホール
のための貫通孔に厚膜材料として用いられる厚膜導体ペ
ーストを充填した後、基板を焼成することにより、厚膜
導体ペーストを焼結させ、貫通孔内部を厚膜導体で埋め
たバイアホールを形成しているので、接続信頼性の高い
バイアホールを有する薄膜回路基板を実現することがで
きる。
【図面の簡単な説明】
【図1】 この発明による薄膜回路基板の製造方法の実
施の形態1を示す断面図である。
【図2】 この発明による薄膜回路基板の製造方法の実
施の形態1を示す断面図である。
【図3】 この発明による薄膜回路基板の製造方法の実
施の形態1を示す断面図である。
【図4】 この発明による薄膜回路基板の製造方法の実
施の形態2を示す断面図である。
【図5】 この発明による薄膜回路基板の製造方法の実
施の形態2を示す断面図である。
【図6】 この発明による薄膜回路基板の製造方法の実
施の形態2を示す断面図である。
【図7】 この発明による薄膜回路基板の製造方法の実
施の形態3を示す断面図である。
【図8】 この発明による薄膜回路基板の製造方法の実
施の形態3を示す断面図である。
【図9】 この発明による薄膜回路基板の製造方法の実
施の形態3を示す断面図である。
【図10】 この発明による薄膜回路基板の製造方法の
実施の形態4を示す断面図である。
【図11】 この発明による薄膜回路基板の製造方法の
実施の形態4を示す断面図である。
【図12】 この発明による薄膜回路基板の製造方法の
実施の形態4を示す断面図である。
【図13】 この発明による薄膜回路基板の製造方法の
実施の形態5を示す断面図である。
【図14】 この発明による薄膜回路基板の製造方法の
実施の形態5を示す断面図である。
【図15】 この発明による薄膜回路基板の製造方法の
実施の形態5を示す断面図である。
【図16】 この発明による薄膜回路基板の製造方法の
実施の形態6を示す断面図である。
【図17】 この発明による薄膜回路基板の製造方法の
実施の形態6を示す断面図である。
【図18】 この発明による薄膜回路基板の製造方法の
実施の形態6を示す断面図である。
【図19】 従来の薄膜回路基板の構造を示す断面図で
ある。
【図20】 従来の薄膜回路基板の構造を示す斜視図で
ある。
【符号の説明】
1 基板、2 貫通孔、3 バイアホール、4 薄膜導
体、5 薄膜材料、6回路パターン、7 薄膜回路基
板。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 セラミック等の基板の一方面から他方面
    に向かって貫通するテーパー状の貫通孔を形成する第1
    の工程と、上記基板の貫通孔径が小さい面の開口部をテ
    ーパー状に面取りする第2の工程と、上記第2の工程
    後、上記基板の両面に蒸着またはスパッタリングを行い
    薄膜導体を形成すると共に、上記貫通孔の内周側面に薄
    膜導体を設けてバイアホールを形成する第3の工程と、
    上記基板両面の薄膜導体を処理して、上記バイアホール
    を介して相互に接続する回路パターンを形成する第4の
    工程とを有する薄膜回路基板の製造方法。
  2. 【請求項2】 セラミック等の基板の一方面から他方面
    に向かって貫通する貫通孔を基板面に対して斜め方向に
    形成する第1の工程と、上記第1の工程後、上記基板の
    両面に、基板面に対して垂直方向に蒸着またはスパッタ
    リングを行い薄膜導体を形成すると共に、上記貫通孔の
    内周側面に薄膜導体を設けてバイアホールを形成する第
    2の工程と、上記基板両面の薄膜導体を処理して、上記
    バイアホールを介して相互に接続する回路パターンを形
    成する第3の工程とを有する薄膜回路基板の製造方法。
  3. 【請求項3】 セラミック等の基板の一方面から他方面
    に向かって貫通する貫通孔を基板面に対して垂直方向に
    形成する第1の工程と、上記第1の工程後、上記基板の
    両面に、基板面に対して斜め方向に蒸着またはスパッタ
    リングを行い薄膜導体を形成すると共に、上記貫通孔の
    内周側面に薄膜導体を設けてバイアホールを形成する第
    2の工程と、上記基板両面の薄膜導体を処理して、上記
    バイアホールを介して相互に接続する回路パターンを形
    成する第3の工程とを有する薄膜回路基板の製造方法。
  4. 【請求項4】 セラミック等の基板の一方面から他方面
    に向かって貫通する貫通孔を基板面に対して垂直方向に
    形成する第1の工程と、上記第1の工程後、上記貫通孔
    にインジウム等の延性の高い金属を埋め込みバイアホー
    ルを形成する第2の工程と、上記基板の両面に蒸着また
    はスパッタリングを行い薄膜導体を形成する第3の工程
    と、上記基板両面の薄膜導体を処理して、上記バイアホ
    ールを介して相互に接続する回路パターンを形成する第
    4の工程とを有する薄膜回路基板の製造方法。
  5. 【請求項5】 セラミック等の基板の一方面から他方面
    に向かって貫通する貫通孔を基板面に対して垂直方向に
    形成する第1の工程と、上記基板の両面に蒸着またはス
    パッタリングを行い薄膜導体を形成する第2の工程と、
    上記第2の工程後、上記貫通孔にはんだペーストを充填
    する第3の工程と、第3の工程後、上記基板を加熱し、
    上記はんだペーストを溶融させることにより上記貫通孔
    内部をはんだで埋めたバイアホールを形成する第4の工
    程と、上記基板両面の薄膜導体を処理して、上記バイア
    ホールを介して相互に接続する回路パターンを形成する
    第5の工程とを有する薄膜回路基板の製造方法。
  6. 【請求項6】 セラミック等の基板の一方面から他方面
    に向かって貫通する貫通孔を基板面に対して垂直方向に
    形成する第1の工程と、上記第1の工程後、上記貫通孔
    に金等の厚膜導体ペーストを充填する第2の工程と、第
    2の工程後、上記基板を焼成し、上記厚膜導体ペースト
    を焼結させることにより上記貫通孔内部を厚膜導体で埋
    めたバイアホールを形成する第3の工程と、上記基板の
    両面に蒸着またはスパッタリングを行い薄膜導体を形成
    する第4の工程と、上記基板両面の薄膜導体を処理し
    て、上記バイアホールを介して相互に接続する回路パタ
    ーンを形成する第5の工程とを有する薄膜回路基板の製
    造方法。
JP35036997A 1997-12-19 1997-12-19 薄膜回路基板の製造方法 Pending JPH11186717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35036997A JPH11186717A (ja) 1997-12-19 1997-12-19 薄膜回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35036997A JPH11186717A (ja) 1997-12-19 1997-12-19 薄膜回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH11186717A true JPH11186717A (ja) 1999-07-09

Family

ID=18410028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35036997A Pending JPH11186717A (ja) 1997-12-19 1997-12-19 薄膜回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH11186717A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148545B1 (ko) * 2009-06-09 2012-05-25 이비덴 가부시키가이샤 양면 회로 기판 및 그 제조 방법
CN109504949A (zh) * 2018-12-29 2019-03-22 广州创天电子科技有限公司 一种薄膜电路及其复合金属膜层的溅射方法
CN112601359A (zh) * 2020-11-27 2021-04-02 苏州华博电子科技有限公司 一种正面与侧面连续薄膜电路的制作方法及制作模具
KR20220002103U (ko) * 2021-02-22 2022-08-30 에이플러스 세미컨덕터 테크놀로지스 컴퍼니 리미티드 양면 및 다층 fpc용 기판

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148545B1 (ko) * 2009-06-09 2012-05-25 이비덴 가부시키가이샤 양면 회로 기판 및 그 제조 방법
US8413324B2 (en) 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
US8766106B2 (en) 2009-06-09 2014-07-01 Ibiden Co., Ltd. Double-sided circuit board and manufacturing method thereof
CN109504949A (zh) * 2018-12-29 2019-03-22 广州创天电子科技有限公司 一种薄膜电路及其复合金属膜层的溅射方法
CN109504949B (zh) * 2018-12-29 2023-10-31 广州创天电子科技有限公司 一种薄膜电路及其复合金属膜层的溅射方法
CN112601359A (zh) * 2020-11-27 2021-04-02 苏州华博电子科技有限公司 一种正面与侧面连续薄膜电路的制作方法及制作模具
KR20220002103U (ko) * 2021-02-22 2022-08-30 에이플러스 세미컨덕터 테크놀로지스 컴퍼니 리미티드 양면 및 다층 fpc용 기판

Similar Documents

Publication Publication Date Title
JP3587884B2 (ja) 多層回路基板の製造方法
US5369881A (en) Method of forming circuit wiring pattern
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
US6618940B2 (en) Fine pitch circuitization with filled plated through holes
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
CN1107336C (zh) 多层电路基片及其制造方法
IL112294A (en) Method for forming solid conductive vias in substrates
US4925723A (en) Microwave integrated circuit substrate including metal filled via holes and method of manufacture
JPH0213949B2 (ja)
KR20220030279A (ko) 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판
JPH11186717A (ja) 薄膜回路基板の製造方法
JPH0738420B2 (ja) 金属被覆方法
US7611985B2 (en) Formation of holes in substrates using dewetting coatings
JP2004031710A (ja) 配線基板の製造方法
EP0127955B1 (en) Manufacture of printed circuit boards
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
US4827610A (en) Method of creating solder or brazing barriers
EP0042943A1 (en) Multilayer integrated circuit substrate structure and process for making such structures
EP0949855A2 (en) Multilayer circuit board
JP2019525481A (ja) 回路板およびその形成方法
TW201330728A (zh) 印刷電路板及其製造方法
JPS6035543A (ja) 半導体装置の製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
KR100593211B1 (ko) 웨이퍼 관통형 전극 제조 방법
JPH06224528A (ja) 両面フィルム基板及びその製造方法