JPH11187285A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JPH11187285A JPH11187285A JP9347948A JP34794897A JPH11187285A JP H11187285 A JPH11187285 A JP H11187285A JP 9347948 A JP9347948 A JP 9347948A JP 34794897 A JP34794897 A JP 34794897A JP H11187285 A JPH11187285 A JP H11187285A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- processing
- circuit
- bit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】 コントラスト制御やγ補正等のデジタル処理
を行う画像処理装置において、低コスト低消費電力を実
現すると共に良好な表示品質を確保する。 【解決手段】 ８ビットの原画像データにコントラスト
制御及びブライト制御を行う各制御回路２，３と、ブラ
イト制御回路３から出力される画像データにγ補正処理
を行い１２ビットの画像データを出力するγ補正回路４
とを有する画像データ処理回路において、γ補正回路か
ら出力される画像データに疑似階調処理を施して８ビッ
トの画像データを出力する疑似階調処理回路５を設け、
その出力をＤＡ変換器に送出する。この構成によりＤＡ
変換器としては８ビットのものが使用できるようにな
る。
を行う画像処理装置において、低コスト低消費電力を実
現すると共に良好な表示品質を確保する。 【解決手段】 ８ビットの原画像データにコントラスト
制御及びブライト制御を行う各制御回路２，３と、ブラ
イト制御回路３から出力される画像データにγ補正処理
を行い１２ビットの画像データを出力するγ補正回路４
とを有する画像データ処理回路において、γ補正回路か
ら出力される画像データに疑似階調処理を施して８ビッ
トの画像データを出力する疑似階調処理回路５を設け、
その出力をＤＡ変換器に送出する。この構成によりＤＡ
変換器としては８ビットのものが使用できるようにな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、入力される原画像
データに、コントラスト制御，ブライト制御，γ補正等
の種々のデジタル信号処理を施して、得られた画像デー
タを表示信号として表示装置に出力する画像データ処理
装置に関する。
データに、コントラスト制御，ブライト制御，γ補正等
の種々のデジタル信号処理を施して、得られた画像デー
タを表示信号として表示装置に出力する画像データ処理
装置に関する。
【０００２】
【従来の技術】入力される原画像データに種々のデジタ
ル信号処理を施して、得られた画像データを表示信号と
してカラーＬＣＤ表示装置に出力する従来の画像データ
処理装置は、図６に示すように構成されていた。尚、こ
こでは、ＲＧＢの各色毎に８ビットの原画像データを入
力し、全体で１６７０万色のフルカラーを表示可能な構
成であるが、図６にはそのうち１色のみの画像データ処
理装置を示す。即ち、画像データ処理装置１０は、８ビ
ットの原画像データのダイナミックレンジを広げること
によりコントラスト制御を行うコントラスト制御回路１
１と、コントラスト制御回路１１から出力される画像デ
ータに所定のオフセットを付加することによりブライト
制御を行うブライト制御回路１２と、ブライト制御回路
１２から出力される画像データにγ補正処理を行うγ補
正回路１３と、γ補正回路１３から出力される補正後の
画像データをアナログ表示信号に変換するＤＡ変換器１
４とから成る。そして、ＤＡ変換器１４の出力アナログ
表示信号を１水平期間及び１垂直期間毎に反転して出力
する反転アンプ１５で増幅し、ＬＣＤパネル１６に供給
している。このＬＣＤパネル１６は、水平ドライブ回路
１６１と垂直ドライブ回路１６２を内蔵しており、反転
アンプ１５からのアナログ表示信号は水平ドライブ回路
１６１に入力され、ここからスイッチング素子としての
ＴＦＴを介して画素電極に供給される。ここで、コント
ラスト制御回路１１は、上述したようにダイナミックレ
ンジを広げるための処理を行うので、出力データのビッ
ト数はたとえば１１ビットと原画像データのビット数
「８」より多くなり、その後のブライト制御回路１２で
データの上限及び下限を制限しても、その出力ビット数
は１０ビットというように画像データのビット数「８」
より多くなる。更に、γ補正回路１３では折れ線近似に
より入力データの補正を行うのでここでもビット数が増
加し、たとえば出力データは１２ビットとなる。
ル信号処理を施して、得られた画像データを表示信号と
してカラーＬＣＤ表示装置に出力する従来の画像データ
処理装置は、図６に示すように構成されていた。尚、こ
こでは、ＲＧＢの各色毎に８ビットの原画像データを入
力し、全体で１６７０万色のフルカラーを表示可能な構
成であるが、図６にはそのうち１色のみの画像データ処
理装置を示す。即ち、画像データ処理装置１０は、８ビ
ットの原画像データのダイナミックレンジを広げること
によりコントラスト制御を行うコントラスト制御回路１
１と、コントラスト制御回路１１から出力される画像デ
ータに所定のオフセットを付加することによりブライト
制御を行うブライト制御回路１２と、ブライト制御回路
１２から出力される画像データにγ補正処理を行うγ補
正回路１３と、γ補正回路１３から出力される補正後の
画像データをアナログ表示信号に変換するＤＡ変換器１
４とから成る。そして、ＤＡ変換器１４の出力アナログ
表示信号を１水平期間及び１垂直期間毎に反転して出力
する反転アンプ１５で増幅し、ＬＣＤパネル１６に供給
している。このＬＣＤパネル１６は、水平ドライブ回路
１６１と垂直ドライブ回路１６２を内蔵しており、反転
アンプ１５からのアナログ表示信号は水平ドライブ回路
１６１に入力され、ここからスイッチング素子としての
ＴＦＴを介して画素電極に供給される。ここで、コント
ラスト制御回路１１は、上述したようにダイナミックレ
ンジを広げるための処理を行うので、出力データのビッ
ト数はたとえば１１ビットと原画像データのビット数
「８」より多くなり、その後のブライト制御回路１２で
データの上限及び下限を制限しても、その出力ビット数
は１０ビットというように画像データのビット数「８」
より多くなる。更に、γ補正回路１３では折れ線近似に
より入力データの補正を行うのでここでもビット数が増
加し、たとえば出力データは１２ビットとなる。
【０００３】
【発明が解決しようとする課題】上述したように、原画
像データに対して、コントラスト制御やγ補正処理を施
すと、最終的な出力ビット数は原画像データのビット数
より多くなり、このようなデジタル画像データをアナロ
グ表示信号に変換するためには、ビット数が多いＤＡ変
換器を使用せざるを得ない。従って、消費電力やコスト
が増大すると共に、ＩＣ化した場合には面積が大きくな
ってしまう。そこで、 ＤＡ変換器のビット数を少なく
するため、入力データもしくはγ補正データのビット数
を減らすことが考えられるが、このような場合には表示
画像の品質が低下してしまう。
像データに対して、コントラスト制御やγ補正処理を施
すと、最終的な出力ビット数は原画像データのビット数
より多くなり、このようなデジタル画像データをアナロ
グ表示信号に変換するためには、ビット数が多いＤＡ変
換器を使用せざるを得ない。従って、消費電力やコスト
が増大すると共に、ＩＣ化した場合には面積が大きくな
ってしまう。そこで、 ＤＡ変換器のビット数を少なく
するため、入力データもしくはγ補正データのビット数
を減らすことが考えられるが、このような場合には表示
画像の品質が低下してしまう。
【０００４】
【課題を解決するための手段】本発明は、入力されるｎ
ビット（ｎ：整数）の画像データにγ補正処理を行い
（ｎ＋α）ビット（α：正の整数）の画像データを出力
するγ補正回路と、該γ補正回路から出力される画像デ
ータに疑似階調処理を施して（ｎ＋α−β）ビット
（β：正の整数）の画像データを出力する疑似階調処理
回路とを備えたことを特徴とする。また、本発明は、入
力される原画像データにコントラスト及び／又はブライ
ト制御用の処理を行う第１の処理回路と、該第１の処理
回路から出力されるｎビット（ｎ：整数）の画像データ
にγ補正処理を行い（ｎ＋α）ビット（α：正の整数）
の画像データを出力するγ補正回路と、該γ補正回路か
ら出力される画像データに疑似階調処理を施して（ｎ＋
α−β）ビット（β：正の整数）の画像データを出力す
る疑似階調処理回路とを備えたことを特徴とする。
ビット（ｎ：整数）の画像データにγ補正処理を行い
（ｎ＋α）ビット（α：正の整数）の画像データを出力
するγ補正回路と、該γ補正回路から出力される画像デ
ータに疑似階調処理を施して（ｎ＋α−β）ビット
（β：正の整数）の画像データを出力する疑似階調処理
回路とを備えたことを特徴とする。また、本発明は、入
力される原画像データにコントラスト及び／又はブライ
ト制御用の処理を行う第１の処理回路と、該第１の処理
回路から出力されるｎビット（ｎ：整数）の画像データ
にγ補正処理を行い（ｎ＋α）ビット（α：正の整数）
の画像データを出力するγ補正回路と、該γ補正回路か
ら出力される画像データに疑似階調処理を施して（ｎ＋
α−β）ビット（β：正の整数）の画像データを出力す
る疑似階調処理回路とを備えたことを特徴とする。
【０００５】また、本発明では、前記疑似階調処理回路
の出力画像データをアナログ表示信号に変換するＤＡ変
換器を更に備えたことを特徴とする。また、本発明で
は、前記疑似階調処理回路は、入力される画像データ間
の誤差データを拡散させる誤差拡散方式の疑似階調処理
を行うことを特徴とする。また、本発明では、前記第１
の処理回路は、原画像データに所定の乗算値を乗算して
コントラスト制御を行って原画像データより多いビット
数の画像データを出力するコントラスト制御回路を含む
ことを特徴とする。
の出力画像データをアナログ表示信号に変換するＤＡ変
換器を更に備えたことを特徴とする。また、本発明で
は、前記疑似階調処理回路は、入力される画像データ間
の誤差データを拡散させる誤差拡散方式の疑似階調処理
を行うことを特徴とする。また、本発明では、前記第１
の処理回路は、原画像データに所定の乗算値を乗算して
コントラスト制御を行って原画像データより多いビット
数の画像データを出力するコントラスト制御回路を含む
ことを特徴とする。
【０００６】
【発明の実施の形態】図１は本発明の実施形態の構成を
示すブロック図であり、全体で１６７０万色のフルカラ
ーを表示可能な構成であるが、そのうち１色のみの画像
データ処理装置を示す。画像データ処理装置１は、８ビ
ットの原画像データのダイナミックレンジを広げること
によりコントラスト制御を行うコントラスト制御回路２
と、コントラスト制御回路２から出力される画像データ
に所定のオフセットを付加することによりブライト制御
を行うブライト制御回路３と、ブライト制御回路３から
出力される画像データにγ補正処理を行うγ補正回路４
と、γ補正回路４から出力される補正後の画像データを
疑似階調処理する疑似階調処理回路５と、疑似階調処理
後の画像データをアナログ表示信号に変換するＤＡ変換
器６とから成る。そして、ＤＡ変換器６の出力アナログ
表示信号は、従来と同様反転アンプ７を介してＬＣＤパ
ネル８に供給され、パネル８内の水平ドライブ回路８１
によってスイッチング素子としてのＴＦＴを介して画素
電極に供給される。コントラスト制御回路２は、具体的
には８ビットの原画像データに所定の乗数を乗算処理す
ることによりダイナミックレンジを広げる構成であり、
図２ａに示すように、処理後のデータビット数は１１ビ
ットとなる。ブライト制御回路３は、コントラスト制御
回路２から出力される画像データに所定の値を加算処理
することにより所定のオフセットを付加すると共に、上
限値及び下限値を越えるデータは上限値もしくは下限値
とする処理を行ってデータ範囲を所定範囲内に設定する
構成であり、処理後のデータビット数を１０ビットとし
ている。以上の処理により、画像データのビット数は、
原画像データのビット数８より多くなる。次に、γ補正
回路４は、図３に示すように、γ曲線を折れ線近似して
この折れ線に従って入力データを出力データに変換する
処理を行う回路であって、具体的には図４に示すように
構成されている。ここでは、５つの折れ線により近似す
ることとし、各折れ線の傾きａ１，ａ２，ａ３，ａ４，
ａ５とＹ軸切片ｙ１，ｙ２，ｙ３，ｙ４，ｙ５を予めレ
ジスタ４１に設定すると共に、入力データＸが各折れ点
Ｘ１，Ｘ２，Ｘ３，Ｘ４，Ｘ５で分割されるいずれの領
域に属するかをデコーダ４２で判定する。そして、判定
結果に応じて入力データが属する領域の傾き及びＹ軸切
片をセレクタ４３により選択し、演算器４４で選択され
た傾きに入力データＸを乗算し、その結果にＹ切片を加
算することによりγ補正された出力データが得られる。
このように、入力データに対して折れ線に基づく補正を
行うので、出力データビット数は入力データビット数よ
り多くなり、この例では１２ビットとなる。疑似階調処
理回路５は、具体的には入力される画像データ間の誤差
データを拡散させる誤差拡散方式の疑似階調処理を行う
回路であって、図５に示すように構成されている。ま
ず、ラッチ回路５１は順次入力される１２ビットの画像
データＳＤをドットクロックＤＣＫに同期してラッチ
し、演算回路５２に出力する。演算回路５２は誤差デー
タ保持回路５３に保持されている誤差データとラッチさ
れた１２ビットの画像データを加算して１２ビットの補
正画像データを生成する。誤差データ保持回路５３は、
１２ビットの補正画像データの下位４ビットをドットク
ロックに同期して保持し、次の画素の画像データがラッ
チ回路５１にラッチされたとき演算回路に誤差データを
出力する。１２ビットの補正画像データの上位８ビット
は、ラッチ回路５４にドットクロックに同期してラッチ
され、この８ビットの画像データＧＤが出力される。つ
まり、画像データのうち下位４ビットの画像データは誤
差データとして、隣接する画素の８ビットの画像データ
に拡散され、複数の画素の輝度の平均によって中間の階
調が表示可能となる。以上のように、画像データ処理装
置１においては、図２に示すように、コントラスト制御
回路２及びブライト制御回路３で、出力データビット数
は１０ビットと原画像データのビット数より多くなり、
更に、γ補正回路４で出力ビット数は１２ビットに増加
する。しかしながら、γ補正回路４の後に接続された疑
似階調処理回路５によって１２ビットの画像データは８
ビットに減少されるので、その後に接続するＤＡ変換器
６としては８ビットのものを使用することができるよう
になる。しかも、単にビット数が減るだけでなく、出力
される画像データには隣接する画像データの成分が含ま
れているので、１２ビットのＤＡ変換器を用いた場合と
ほぼ同等の表示品質が得られる。尚、本実施形態では、
特にコントラスト制御やγ補正の処理後に疑似階調処理
を施すようにしたので、表示品質の低下が極力抑えられ
る。
示すブロック図であり、全体で１６７０万色のフルカラ
ーを表示可能な構成であるが、そのうち１色のみの画像
データ処理装置を示す。画像データ処理装置１は、８ビ
ットの原画像データのダイナミックレンジを広げること
によりコントラスト制御を行うコントラスト制御回路２
と、コントラスト制御回路２から出力される画像データ
に所定のオフセットを付加することによりブライト制御
を行うブライト制御回路３と、ブライト制御回路３から
出力される画像データにγ補正処理を行うγ補正回路４
と、γ補正回路４から出力される補正後の画像データを
疑似階調処理する疑似階調処理回路５と、疑似階調処理
後の画像データをアナログ表示信号に変換するＤＡ変換
器６とから成る。そして、ＤＡ変換器６の出力アナログ
表示信号は、従来と同様反転アンプ７を介してＬＣＤパ
ネル８に供給され、パネル８内の水平ドライブ回路８１
によってスイッチング素子としてのＴＦＴを介して画素
電極に供給される。コントラスト制御回路２は、具体的
には８ビットの原画像データに所定の乗数を乗算処理す
ることによりダイナミックレンジを広げる構成であり、
図２ａに示すように、処理後のデータビット数は１１ビ
ットとなる。ブライト制御回路３は、コントラスト制御
回路２から出力される画像データに所定の値を加算処理
することにより所定のオフセットを付加すると共に、上
限値及び下限値を越えるデータは上限値もしくは下限値
とする処理を行ってデータ範囲を所定範囲内に設定する
構成であり、処理後のデータビット数を１０ビットとし
ている。以上の処理により、画像データのビット数は、
原画像データのビット数８より多くなる。次に、γ補正
回路４は、図３に示すように、γ曲線を折れ線近似して
この折れ線に従って入力データを出力データに変換する
処理を行う回路であって、具体的には図４に示すように
構成されている。ここでは、５つの折れ線により近似す
ることとし、各折れ線の傾きａ１，ａ２，ａ３，ａ４，
ａ５とＹ軸切片ｙ１，ｙ２，ｙ３，ｙ４，ｙ５を予めレ
ジスタ４１に設定すると共に、入力データＸが各折れ点
Ｘ１，Ｘ２，Ｘ３，Ｘ４，Ｘ５で分割されるいずれの領
域に属するかをデコーダ４２で判定する。そして、判定
結果に応じて入力データが属する領域の傾き及びＹ軸切
片をセレクタ４３により選択し、演算器４４で選択され
た傾きに入力データＸを乗算し、その結果にＹ切片を加
算することによりγ補正された出力データが得られる。
このように、入力データに対して折れ線に基づく補正を
行うので、出力データビット数は入力データビット数よ
り多くなり、この例では１２ビットとなる。疑似階調処
理回路５は、具体的には入力される画像データ間の誤差
データを拡散させる誤差拡散方式の疑似階調処理を行う
回路であって、図５に示すように構成されている。ま
ず、ラッチ回路５１は順次入力される１２ビットの画像
データＳＤをドットクロックＤＣＫに同期してラッチ
し、演算回路５２に出力する。演算回路５２は誤差デー
タ保持回路５３に保持されている誤差データとラッチさ
れた１２ビットの画像データを加算して１２ビットの補
正画像データを生成する。誤差データ保持回路５３は、
１２ビットの補正画像データの下位４ビットをドットク
ロックに同期して保持し、次の画素の画像データがラッ
チ回路５１にラッチされたとき演算回路に誤差データを
出力する。１２ビットの補正画像データの上位８ビット
は、ラッチ回路５４にドットクロックに同期してラッチ
され、この８ビットの画像データＧＤが出力される。つ
まり、画像データのうち下位４ビットの画像データは誤
差データとして、隣接する画素の８ビットの画像データ
に拡散され、複数の画素の輝度の平均によって中間の階
調が表示可能となる。以上のように、画像データ処理装
置１においては、図２に示すように、コントラスト制御
回路２及びブライト制御回路３で、出力データビット数
は１０ビットと原画像データのビット数より多くなり、
更に、γ補正回路４で出力ビット数は１２ビットに増加
する。しかしながら、γ補正回路４の後に接続された疑
似階調処理回路５によって１２ビットの画像データは８
ビットに減少されるので、その後に接続するＤＡ変換器
６としては８ビットのものを使用することができるよう
になる。しかも、単にビット数が減るだけでなく、出力
される画像データには隣接する画像データの成分が含ま
れているので、１２ビットのＤＡ変換器を用いた場合と
ほぼ同等の表示品質が得られる。尚、本実施形態では、
特にコントラスト制御やγ補正の処理後に疑似階調処理
を施すようにしたので、表示品質の低下が極力抑えられ
る。
【０００７】
【発明の効果】本発明によれば、コントラスト制御やγ
補正等のデジタル処理により、出力画像データのビット
数が原画像データのビット数より多くなっても、後段に
接続するＤＡ変換器としてビット数の少ないものを使用
することが可能となり、低コスト低消費電力の回路を実
現できるようになる。しかも、疑似階調処理を施すよう
にしているので、良好な表示品質を確保できる。
補正等のデジタル処理により、出力画像データのビット
数が原画像データのビット数より多くなっても、後段に
接続するＤＡ変換器としてビット数の少ないものを使用
することが可能となり、低コスト低消費電力の回路を実
現できるようになる。しかも、疑似階調処理を施すよう
にしているので、良好な表示品質を確保できる。
【図１】本発明の実施形態の構成を示すブロック図であ
る。
る。
【図２】実施形態における各ブロックの出力画像データ
を示す説明図である。
を示す説明図である。
【図３】γ補正処理を説明するための説明図である。
【図４】γ補正回路の構成を示す回路図である。
【図５】疑似階調処理回路の構成を示す回路図である。
【図６】従来の画像処理回路の構成を示すブロック図で
ある。
ある。
【符号の説明】 １、 １０ 画像データ処理回路 ２、 １１ コントラスト制御回路 ３、 １２ ブライト制御回路 ４、 １３ γ補正回路 ５ 疑似階調処理回路 ６、 １４ ＤＡ変換器 ７、 １５ 反転アンプ ８、 １６ ＬＣＤパネル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/36 3/36 5/00 ５２０Ｊ 5/00 ５２０ 5/10 Ｂ 5/10 Ｇ０６Ｆ 15/68 ３１０Ｊ ３２０Ａ
Claims (5)
- 【請求項１】 入力されるｎビット（ｎ：整数）の画像
データにγ補正処理を行い（ｎ＋α）ビット（α：正の
整数）の画像データを出力するγ補正回路と、該γ補正
回路から出力される画像データに疑似階調処理を施して
（ｎ＋α−β）ビット（β：正の整数）の画像データを
出力する疑似階調処理回路とを備えたことを特徴とする
画像データ処理装置。 - 【請求項２】 入力される原画像データにコントラスト
及び／又はブライト制御用の処理を行う第１の処理回路
と、該第１の処理回路から出力されるｎビット（ｎ：整
数）の画像データにγ補正処理を行い（ｎ＋α）ビット
（α：正の整数）の画像データを出力するγ補正回路
と、該γ補正回路から出力される画像データに疑似階調
処理を施して（ｎ＋α−β）ビット（β：正の整数）の
画像データを出力する疑似階調処理回路とを備えたこと
を特徴とする画像データ処理装置。 - 【請求項３】 前記疑似階調処理回路の出力画像データ
をアナログ表示信号に変換するＤＡ変換器を更に備えた
ことを特徴とする請求項１又は２記載の画像データ処理
装置。 - 【請求項４】 前記疑似階調処理回路は、入力される画
像データ間の誤差データを拡散させる誤差拡散方式の疑
似階調処理を行うことを特徴とする請求項１乃至３のい
ずれかに記載の画像データ処理装置。 - 【請求項５】 前記第１の処理回路は、原画像データに
所定の乗算値を乗算してコントラスト制御を行い原画像
データより多いビット数の画像データを出力するコント
ラスト制御回路を含むことを特徴とする請求項２乃至４
のいずれかに記載の画像データ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9347948A JPH11187285A (ja) | 1997-12-17 | 1997-12-17 | 画像データ処理装置 |
| US09/168,773 US6278496B1 (en) | 1997-10-09 | 1998-10-08 | Digital correction circuit and image data processing apparatus equipped with a digital correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9347948A JPH11187285A (ja) | 1997-12-17 | 1997-12-17 | 画像データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11187285A true JPH11187285A (ja) | 1999-07-09 |
Family
ID=18393698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9347948A Pending JPH11187285A (ja) | 1997-10-09 | 1997-12-17 | 画像データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11187285A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503145A (ja) * | 2000-07-03 | 2004-01-29 | アイマックス コーポレイション | 映写装置のダイナミックレンジを増大する装置および技術 |
| JP2004163946A (ja) * | 2002-11-12 | 2004-06-10 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2006292972A (ja) * | 2005-04-08 | 2006-10-26 | Sharp Corp | 表示装置の駆動装置および表示装置 |
| JP2009118014A (ja) * | 2007-11-02 | 2009-05-28 | Nippon Telegr & Teleph Corp <Ntt> | 映像伝送方法及びシステム及びプログラム |
| WO2011080963A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | 表示装置 |
| US8063897B2 (en) | 2006-09-08 | 2011-11-22 | Hitachi Displays, Ltd. | Display device |
| CN110570803A (zh) * | 2019-10-17 | 2019-12-13 | 南京芯视元电子有限公司 | 一种增加有效显示位数的系统 |
-
1997
- 1997-12-17 JP JP9347948A patent/JPH11187285A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503145A (ja) * | 2000-07-03 | 2004-01-29 | アイマックス コーポレイション | 映写装置のダイナミックレンジを増大する装置および技術 |
| JP2004163946A (ja) * | 2002-11-12 | 2004-06-10 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2006292972A (ja) * | 2005-04-08 | 2006-10-26 | Sharp Corp | 表示装置の駆動装置および表示装置 |
| US8063897B2 (en) | 2006-09-08 | 2011-11-22 | Hitachi Displays, Ltd. | Display device |
| JP2009118014A (ja) * | 2007-11-02 | 2009-05-28 | Nippon Telegr & Teleph Corp <Ntt> | 映像伝送方法及びシステム及びプログラム |
| WO2011080963A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | 表示装置 |
| CN110570803A (zh) * | 2019-10-17 | 2019-12-13 | 南京芯视元电子有限公司 | 一种增加有效显示位数的系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4490044B2 (ja) | 色特性補償機能と応答速度補償機能を有する液晶表示装置 | |
| JP2003302955A (ja) | フレームレート制御方法及びそのための液晶表示装置 | |
| US6278496B1 (en) | Digital correction circuit and image data processing apparatus equipped with a digital correction circuit | |
| JP2000200073A (ja) | 多階調表示装置 | |
| CN102640209B (zh) | 显示装置 | |
| JP2003316334A (ja) | 表示装置及び表示用駆動回路 | |
| CN101266773B (zh) | 用于图像处理的抖动系统和方法 | |
| JP2000148102A (ja) | 階調表示装置および階調表示方法 | |
| JPH10319922A (ja) | 液晶表示装置のダイナミックレンジ調整方法並びに液晶表示装置及び電子機器 | |
| KR100810567B1 (ko) | 디더링에 의한 액정온실리콘 디스플레이에서의 윤곽의 감소 | |
| JP2000194325A (ja) | 液晶表示装置及びその信号処理方法 | |
| JP2001282190A (ja) | 液晶表示装置、媒体および情報集合体 | |
| JP2004343560A (ja) | 画像処理方法、画像処理装置及びそれらを用いた液晶表示装置 | |
| JP3867386B2 (ja) | 映像表示装置 | |
| JP3962484B2 (ja) | 液晶装置 | |
| KR100859507B1 (ko) | 디더링 장치 및 디더링 방법 | |
| JP2004120366A (ja) | 画像処理装置、および画像処理方法 | |
| JP2009180825A (ja) | 極性制御回路およびそれを用いた液晶表示装置 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH06161391A (ja) | 液晶駆動回路 | |
| JPH11272236A (ja) | 液晶表示装置及びその中間調制御方法 | |
| JP2820037B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3090143B2 (ja) | マトリックス表示装置 | |
| JP2006098422A (ja) | 表示装置 | |
| JP3090144B2 (ja) | マトリックス表示装置 |