JPH11204522A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11204522A JPH11204522A JP306098A JP306098A JPH11204522A JP H11204522 A JPH11204522 A JP H11204522A JP 306098 A JP306098 A JP 306098A JP 306098 A JP306098 A JP 306098A JP H11204522 A JPH11204522 A JP H11204522A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- uppermost
- interlayer insulating
- insulating film
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 71
- 239000010410 layer Substances 0.000 claims abstract description 45
- 238000005498 polishing Methods 0.000 claims abstract description 15
- 239000000126 substance Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体基板上の最上層の層間絶縁膜に形成さ
れた最上層の埋め込み配線と埋め込み型の外部接続用電
極とが電気的に確実に接続されるようにして、半導体装
置の信頼性を向上させる。 【解決手段】 最上層の配線110及び外部接続用電極
112は、最上層の層間絶縁膜103に埋め込まれるよ
うに形成されている。最上層の層間絶縁膜103よりも
下側に、最上層の配線110と外部接続用電極112と
を接続する接続配線102が形成されている。
れた最上層の埋め込み配線と埋め込み型の外部接続用電
極とが電気的に確実に接続されるようにして、半導体装
置の信頼性を向上させる。 【解決手段】 最上層の配線110及び外部接続用電極
112は、最上層の層間絶縁膜103に埋め込まれるよ
うに形成されている。最上層の層間絶縁膜103よりも
下側に、最上層の配線110と外部接続用電極112と
を接続する接続配線102が形成されている。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置、特に
半導体基板上の最上層の層間絶縁膜に形成された埋め込
み配線及び埋め込み型の外部接続用電極を備えた半導体
装置及びその製造方法に関する。
半導体基板上の最上層の層間絶縁膜に形成された埋め込
み配線及び埋め込み型の外部接続用電極を備えた半導体
装置及びその製造方法に関する。
【0002】
【従来の技術】 以下、半導体基板上の最
上層の層間絶縁膜に形成された埋め込み配線を備えた半
導体装置及びその製造方法について、図3(a)〜
(c)及び図4(a)、(b)を参照しながら説明す
る。
上層の層間絶縁膜に形成された埋め込み配線を備えた半
導体装置及びその製造方法について、図3(a)〜
(c)及び図4(a)、(b)を参照しながら説明す
る。
【0003】まず、図3(a)に示すように、半導体基
板10の上に第1層の層間絶縁膜11を堆積した後、該
第1層の層間絶縁膜11に下層の埋め込み配線12を形
成する。次に、下層の埋め込み配線12の上を含む第1
層の層間絶縁膜11の上に全面に亘って第2層の層間絶
縁膜13を堆積した後、該第2層の層間絶縁膜13の上
に、コンタクトホール形成領域に開口部14aを有する
エッチングストッパーとなる酸化アルミニウム膜14を
形成する。
板10の上に第1層の層間絶縁膜11を堆積した後、該
第1層の層間絶縁膜11に下層の埋め込み配線12を形
成する。次に、下層の埋め込み配線12の上を含む第1
層の層間絶縁膜11の上に全面に亘って第2層の層間絶
縁膜13を堆積した後、該第2層の層間絶縁膜13の上
に、コンタクトホール形成領域に開口部14aを有する
エッチングストッパーとなる酸化アルミニウム膜14を
形成する。
【0004】次に、図3(b)に示すように、酸化アル
ミニウム膜14の上に最上層となる第3層の層間絶縁膜
15を全面に堆積した後、該第3層の層間絶縁膜15に
対してフォトリソグラフィ及びエッチングを行なって、
図3(c)に示すように、配線形成用凹部16及びコン
タクトホール17を有するパターン化された第3層の層
間絶縁膜15Aを形成する。
ミニウム膜14の上に最上層となる第3層の層間絶縁膜
15を全面に堆積した後、該第3層の層間絶縁膜15に
対してフォトリソグラフィ及びエッチングを行なって、
図3(c)に示すように、配線形成用凹部16及びコン
タクトホール17を有するパターン化された第3層の層
間絶縁膜15Aを形成する。
【0005】次に、図4(a)に示すように、第3層の
層間絶縁膜15Aの上に全面に亘って例えばアルミニウ
ム膜よりなる金属膜18を堆積した後、該金属膜18に
対して第3層の層間絶縁膜15Aが露出するように化学
機械研磨を行なって、金属膜18よりなり、下層の埋め
込み配線12とコンタクトにより接続された最上層の埋
め込み配線19を形成する。
層間絶縁膜15Aの上に全面に亘って例えばアルミニウ
ム膜よりなる金属膜18を堆積した後、該金属膜18に
対して第3層の層間絶縁膜15Aが露出するように化学
機械研磨を行なって、金属膜18よりなり、下層の埋め
込み配線12とコンタクトにより接続された最上層の埋
め込み配線19を形成する。
【0006】
【発明が解決しようとする課題】ところで、最上層の埋
め込み配線を外部と電気的に接続するためには、該最上
層の埋め込み配線と電気的に接続されていると共に、ボ
ンディングワイヤ又はバンプによって外部と接続される
外部接続用電極が必要になる。この場合、外部接続用電
極は最上層の層間絶縁膜上に形成される必要があると共
に、工程数の増加を招かないために、最上層の埋め込み
配線と外部接続用電極とを同一の工程で形成することが
好ましい。
め込み配線を外部と電気的に接続するためには、該最上
層の埋め込み配線と電気的に接続されていると共に、ボ
ンディングワイヤ又はバンプによって外部と接続される
外部接続用電極が必要になる。この場合、外部接続用電
極は最上層の層間絶縁膜上に形成される必要があると共
に、工程数の増加を招かないために、最上層の埋め込み
配線と外部接続用電極とを同一の工程で形成することが
好ましい。
【0007】そこで、図5(a)〜(d)に示すような
半導体装置及びその製造方法を考慮した。尚、図5
(a)〜(d)においては、図示の都合上、下層の層間
絶縁膜及び下層の埋め込み配線については、省略してい
る。
半導体装置及びその製造方法を考慮した。尚、図5
(a)〜(d)においては、図示の都合上、下層の層間
絶縁膜及び下層の埋め込み配線については、省略してい
る。
【0008】まず、図5(a)に示すように、半導体基
板20上に最上層の層間絶縁膜21を堆積した後、該最
上層の層間絶縁膜21にフォトリソグラフィ及びエッチ
ングを行なって最上層配線用凹部22及び外部電極用凹
部23を形成する。
板20上に最上層の層間絶縁膜21を堆積した後、該最
上層の層間絶縁膜21にフォトリソグラフィ及びエッチ
ングを行なって最上層配線用凹部22及び外部電極用凹
部23を形成する。
【0009】次に、図5(b)に示すように、最上層の
層間絶縁膜21に再びフォトリソグラフィ及びエッチン
グを行なって、最上層の配線と下層の配線とを接続する
ためのコンタクトホール24、最上層の配線と外部接続
電極とを接続する接続配線を埋め込むための接続配線用
凹部25を形成すると共に、外部電極用凹部23を掘り
下げる。
層間絶縁膜21に再びフォトリソグラフィ及びエッチン
グを行なって、最上層の配線と下層の配線とを接続する
ためのコンタクトホール24、最上層の配線と外部接続
電極とを接続する接続配線を埋め込むための接続配線用
凹部25を形成すると共に、外部電極用凹部23を掘り
下げる。
【0010】次に、図5(c)に示すように、最上層配
線用凹部22、外部電極用凹部23、コンタクトホール
24及び接続配線用凹部25を含む最上層の層間絶縁膜
21の上にバリア層26を堆積した後、該バリア層26
の上に全面に亘って金属膜27を堆積する。
線用凹部22、外部電極用凹部23、コンタクトホール
24及び接続配線用凹部25を含む最上層の層間絶縁膜
21の上にバリア層26を堆積した後、該バリア層26
の上に全面に亘って金属膜27を堆積する。
【0011】次に、図5(d)に示すように、金属膜2
6に対して最上層の層間絶縁膜21が露出するまで化学
機械研磨を行なって、最上層の埋め込み配線28、該最
上層の埋め込み配線28と図示しない下層の配線とを接
続するコンタクト29、埋め込み型の外部接続用電極3
0、及び最上層の配線28と外部接続用電極30とを接
続する埋め込み接続配線31を形成する。
6に対して最上層の層間絶縁膜21が露出するまで化学
機械研磨を行なって、最上層の埋め込み配線28、該最
上層の埋め込み配線28と図示しない下層の配線とを接
続するコンタクト29、埋め込み型の外部接続用電極3
0、及び最上層の配線28と外部接続用電極30とを接
続する埋め込み接続配線31を形成する。
【0012】ところが、外部接続用電極30と埋め込み
接続配線31との接続部32は、最上層の層間絶縁膜2
1の段差部の上に位置するため、図6に示すように、金
属膜26に対して化学機械研磨を行なったときに膜厚が
薄くなってしまうので、埋め込み型の外部接続用電極3
0と埋め込み接続配線31との間の抵抗が大きくなった
り、埋め込み型の外部接続用電極30と埋め込み接続配
線31とが接続されなくなったりして、半導体装置の信
頼性が低下するという問題が発生する。尚、図6におい
て、一点鎖線は埋め込み接続配線31の本来の形状を示
している。
接続配線31との接続部32は、最上層の層間絶縁膜2
1の段差部の上に位置するため、図6に示すように、金
属膜26に対して化学機械研磨を行なったときに膜厚が
薄くなってしまうので、埋め込み型の外部接続用電極3
0と埋め込み接続配線31との間の抵抗が大きくなった
り、埋め込み型の外部接続用電極30と埋め込み接続配
線31とが接続されなくなったりして、半導体装置の信
頼性が低下するという問題が発生する。尚、図6におい
て、一点鎖線は埋め込み接続配線31の本来の形状を示
している。
【0013】前記に鑑み、本発明は、半導体基板上の最
上層の層間絶縁膜に形成された最上層の埋め込み配線と
埋め込み型の外部接続用電極とが電気的に確実に接続さ
れるようにして、半導体装置の信頼性を向上させること
を目的とする。
上層の層間絶縁膜に形成された最上層の埋め込み配線と
埋め込み型の外部接続用電極とが電気的に確実に接続さ
れるようにして、半導体装置の信頼性を向上させること
を目的とする。
【0014】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上の最上層
の層間絶縁膜に形成されている最上層の埋め込み配線
と、最上層の層間絶縁膜に形成されている埋め込み型の
外部接続用電極と、最上層の層間絶縁膜よりも下側に形
成されており、最上層の配線と外部接続用電極とを接続
する接続配線とを備えている。
め、本発明に係る半導体装置は、半導体基板上の最上層
の層間絶縁膜に形成されている最上層の埋め込み配線
と、最上層の層間絶縁膜に形成されている埋め込み型の
外部接続用電極と、最上層の層間絶縁膜よりも下側に形
成されており、最上層の配線と外部接続用電極とを接続
する接続配線とを備えている。
【0015】本発明の半導体装置によると、最上層の層
間絶縁膜よりも下側に、最上層の配線と外部接続用電極
とを接続する接続配線が設けられているため、最上層の
配線と外部接続用電極とを接続する接続配線を最上層の
層間絶縁膜に埋め込む必要がない。もっとも、最上層の
層間絶縁膜よりも下側に形成されている接続配線のほか
に、最上層の配線と外部接続用電極とを接続する接続配
線を最上層の層間絶縁膜に埋め込むように形成しても差
し支えがないのは当然である。
間絶縁膜よりも下側に、最上層の配線と外部接続用電極
とを接続する接続配線が設けられているため、最上層の
配線と外部接続用電極とを接続する接続配線を最上層の
層間絶縁膜に埋め込む必要がない。もっとも、最上層の
層間絶縁膜よりも下側に形成されている接続配線のほか
に、最上層の配線と外部接続用電極とを接続する接続配
線を最上層の層間絶縁膜に埋め込むように形成しても差
し支えがないのは当然である。
【0016】本発明に係る半導体装置の製造方法は、半
導体基板上の最上層の層間絶縁膜に形成された最上層の
埋め込み配線及び埋め込み型の外部接続用電極を備えた
半導体装置の製造方法を対象とし、半導体基板上に下層
の層間絶縁膜を堆積する工程と、下層の層間絶縁膜の上
に、最上層の埋め込み配線が形成される領域の下側の領
域と埋め込み型の外部接続用電極が形成される領域の下
側の領域とに架けて延びるように接続配線を形成する工
程と、接続配線よりも上側に最上層の層間絶縁膜を堆積
する工程と、最上層の層間絶縁膜に、最上層の埋め込み
配線を埋め込むための配線用凹部、該配線用凹部と接続
配線とを連通させるコンタクトホール、及び接続配線と
連通しており埋め込み型の外部接続用電極を埋め込むた
めの電極用凹部をそれぞれ形成する工程と、導電膜を配
線用凹部、コンタクトホール及び電極用凹部を含む最上
層の層間絶縁膜の上に全面に亘って堆積する工程と、導
電膜に対して最上層の層間絶縁膜が露出するように化学
機械研磨を行なうことにより、コンタクトホールに埋め
込まれた導電膜を介して接続配線と接続する最上層の埋
め込み配線及び接続配線と直接に接続する埋め込み型の
外部接続用電極をそれぞれ形成する工程とを備えてい
る。
導体基板上の最上層の層間絶縁膜に形成された最上層の
埋め込み配線及び埋め込み型の外部接続用電極を備えた
半導体装置の製造方法を対象とし、半導体基板上に下層
の層間絶縁膜を堆積する工程と、下層の層間絶縁膜の上
に、最上層の埋め込み配線が形成される領域の下側の領
域と埋め込み型の外部接続用電極が形成される領域の下
側の領域とに架けて延びるように接続配線を形成する工
程と、接続配線よりも上側に最上層の層間絶縁膜を堆積
する工程と、最上層の層間絶縁膜に、最上層の埋め込み
配線を埋め込むための配線用凹部、該配線用凹部と接続
配線とを連通させるコンタクトホール、及び接続配線と
連通しており埋め込み型の外部接続用電極を埋め込むた
めの電極用凹部をそれぞれ形成する工程と、導電膜を配
線用凹部、コンタクトホール及び電極用凹部を含む最上
層の層間絶縁膜の上に全面に亘って堆積する工程と、導
電膜に対して最上層の層間絶縁膜が露出するように化学
機械研磨を行なうことにより、コンタクトホールに埋め
込まれた導電膜を介して接続配線と接続する最上層の埋
め込み配線及び接続配線と直接に接続する埋め込み型の
外部接続用電極をそれぞれ形成する工程とを備えてい
る。
【0017】本発明の半導体装置の製造方法によると、
下層の層間絶縁膜の上に、最上層の埋め込み配線が形成
される領域の下側の領域と埋め込み型の外部接続用電極
が形成される領域の下側の領域とに架けて延びるように
接続配線を形成する工程と、配線用凹部、コンタクトホ
ール及び電極用凹部を含む最上層の層間絶縁膜の上に堆
積された導電膜に対して化学機械研磨を行なって最上層
の埋め込み配線及び埋め込み型の外部接続用電極を形成
する工程とを備えているため、導電膜に対して化学機械
研磨を行なう際には、最上層の埋め込み配線及び埋め込
み型の外部接続用電極が埋め込まれている最上層の層間
絶縁膜よりも下側には既に接続配線が形成されるので、
導電膜に対して行なう化学機械研磨工程において接続配
線が研磨されることはない。
下層の層間絶縁膜の上に、最上層の埋め込み配線が形成
される領域の下側の領域と埋め込み型の外部接続用電極
が形成される領域の下側の領域とに架けて延びるように
接続配線を形成する工程と、配線用凹部、コンタクトホ
ール及び電極用凹部を含む最上層の層間絶縁膜の上に堆
積された導電膜に対して化学機械研磨を行なって最上層
の埋め込み配線及び埋め込み型の外部接続用電極を形成
する工程とを備えているため、導電膜に対して化学機械
研磨を行なう際には、最上層の埋め込み配線及び埋め込
み型の外部接続用電極が埋め込まれている最上層の層間
絶縁膜よりも下側には既に接続配線が形成されるので、
導電膜に対して行なう化学機械研磨工程において接続配
線が研磨されることはない。
【0018】
【発明の実施の形態】以下、一実施形態に係る半導体装
置及びその製造方法について、図1(a)〜(c)及び
図2(a)〜(c)を参照しながら説明する。
置及びその製造方法について、図1(a)〜(c)及び
図2(a)〜(c)を参照しながら説明する。
【0019】まず、図1(a)に示すように、半導体基
板100の上に、例えば酸化シリコン膜よりなる下層の
層間絶縁膜101を堆積した後、該下層の層間絶縁膜1
01に例えば銅膜よりなる接続配線102を周知の方法
により形成する。この場合、接続配線102は、最上層
の埋め込み配線が形成される領域の下側の領域と埋め込
み型の外部接続用電極が形成される領域の下側の領域と
に架けて延びるように形成しておく。
板100の上に、例えば酸化シリコン膜よりなる下層の
層間絶縁膜101を堆積した後、該下層の層間絶縁膜1
01に例えば銅膜よりなる接続配線102を周知の方法
により形成する。この場合、接続配線102は、最上層
の埋め込み配線が形成される領域の下側の領域と埋め込
み型の外部接続用電極が形成される領域の下側の領域と
に架けて延びるように形成しておく。
【0020】次に、接続配線102及び下層の層間絶縁
膜101の上に全面に亘って例えば酸化シリコン膜より
なる最上層の層間絶縁膜103を堆積した後、該最上層
の層間絶縁膜103に、フォトリソグラフィ及びエッチ
ングにより最上層の埋め込み配線を埋め込むための配線
用凹部104及び埋め込み型の外部接続用電極を埋め込
むための電極用凹部105を形成する。この場合、配線
用凹部104及び電極用凹部105の深さとしては、デ
バイス設計により種々の値を採りうるが、通常は0.5
〜2μm程度である。
膜101の上に全面に亘って例えば酸化シリコン膜より
なる最上層の層間絶縁膜103を堆積した後、該最上層
の層間絶縁膜103に、フォトリソグラフィ及びエッチ
ングにより最上層の埋め込み配線を埋め込むための配線
用凹部104及び埋め込み型の外部接続用電極を埋め込
むための電極用凹部105を形成する。この場合、配線
用凹部104及び電極用凹部105の深さとしては、デ
バイス設計により種々の値を採りうるが、通常は0.5
〜2μm程度である。
【0021】次に、図1(b)に示すように、最上層の
層間絶縁膜103の上に、コンタクトホール形成領域及
び外部接続用電極形成領域に開口部106aを有するレ
ジストパターン106を形成した後、該レジストパター
ン106をマスクとして最上層の層間絶縁膜103に対
してエッチングを行なって、図1(c)に示すように、
配線用凹部104の下側に接続配線102と連通するコ
ンタクトホール107を形成すると共に、電極用凹部1
05を接続配線102と連通するように掘り下げる。
層間絶縁膜103の上に、コンタクトホール形成領域及
び外部接続用電極形成領域に開口部106aを有するレ
ジストパターン106を形成した後、該レジストパター
ン106をマスクとして最上層の層間絶縁膜103に対
してエッチングを行なって、図1(c)に示すように、
配線用凹部104の下側に接続配線102と連通するコ
ンタクトホール107を形成すると共に、電極用凹部1
05を接続配線102と連通するように掘り下げる。
【0022】尚、本実施形態においては、配線用凹部1
04を形成した後にコンタクトホール107を形成した
が、コンタクトホール107を形成した後に配線用凹部
104を形成してもよい。
04を形成した後にコンタクトホール107を形成した
が、コンタクトホール107を形成した後に配線用凹部
104を形成してもよい。
【0023】次に、図2(a)に示すように、配線用凹
部104、コンタクトホール107及び電極用凹部10
5を含む最上層の層間絶縁膜103の上に全面に亘っ
て、銅が最上層の層間絶縁膜103に拡散することを防
止する、窒化チタン膜とチタン膜との積層膜よりなるバ
リア層108を堆積した後、該バリア層108の上に全
面に亘ってアルミニウム膜等よりなる導電膜109を堆
積する。
部104、コンタクトホール107及び電極用凹部10
5を含む最上層の層間絶縁膜103の上に全面に亘っ
て、銅が最上層の層間絶縁膜103に拡散することを防
止する、窒化チタン膜とチタン膜との積層膜よりなるバ
リア層108を堆積した後、該バリア層108の上に全
面に亘ってアルミニウム膜等よりなる導電膜109を堆
積する。
【0024】導電膜109は、電極用凹部105には充
填されていなくてもよいが、配線用凹部104及びコン
タクトホール107には充填されるように堆積する。導
電膜109を堆積する方法としては、CVD法、メッキ
法又はスパッタリング法等を用いることができる。スパ
ッタリング法を用いる場合には、導電膜109が配線用
凹部104及びコンタクトホール107に確実に充填さ
れるように、堆積した後に熱処理を加えて導電膜109
を流動させることが好ましい。
填されていなくてもよいが、配線用凹部104及びコン
タクトホール107には充填されるように堆積する。導
電膜109を堆積する方法としては、CVD法、メッキ
法又はスパッタリング法等を用いることができる。スパ
ッタリング法を用いる場合には、導電膜109が配線用
凹部104及びコンタクトホール107に確実に充填さ
れるように、堆積した後に熱処理を加えて導電膜109
を流動させることが好ましい。
【0025】また、バリア層108を構成する窒化チタ
ン膜及びチタン膜の膜厚は、例えば30nm及び20n
mとすることができ、アルミニウム膜よりなる導電膜1
09の膜厚は例えば1μmとすることができるが、配線
用凹部104に埋め込まれる最上層の配線及びコンタク
トホール107に埋め込まれるコンタクトの抵抗をでき
るだけ小さくするために、バリア層108の膜厚は小さ
い方が好ましく、具体的には50nm以下であることが
望ましい。
ン膜及びチタン膜の膜厚は、例えば30nm及び20n
mとすることができ、アルミニウム膜よりなる導電膜1
09の膜厚は例えば1μmとすることができるが、配線
用凹部104に埋め込まれる最上層の配線及びコンタク
トホール107に埋め込まれるコンタクトの抵抗をでき
るだけ小さくするために、バリア層108の膜厚は小さ
い方が好ましく、具体的には50nm以下であることが
望ましい。
【0026】尚、バリア層108としては、窒化チタン
膜とチタン膜との積層構造に代えて、窒化チタン膜又は
タンタル膜等の単層構造であってもよい。また、導電膜
109としては、アルミニウム膜に代えて、銅膜又はタ
ングステン膜等を用いることができる。
膜とチタン膜との積層構造に代えて、窒化チタン膜又は
タンタル膜等の単層構造であってもよい。また、導電膜
109としては、アルミニウム膜に代えて、銅膜又はタ
ングステン膜等を用いることができる。
【0027】次に、図2(b)に示すように、導電膜1
09に対して最上層の層間絶縁膜103が露出するよう
に化学機械研磨を行なって、最上層の配線110、該最
上層の配線110と接続配線102とを接続するコンタ
クト111、及び接続配線102と直接に接続する外部
接続用電極112をそれぞれ形成する。
09に対して最上層の層間絶縁膜103が露出するよう
に化学機械研磨を行なって、最上層の配線110、該最
上層の配線110と接続配線102とを接続するコンタ
クト111、及び接続配線102と直接に接続する外部
接続用電極112をそれぞれ形成する。
【0028】次に、最上層の配線110、外部接続用電
極112及び最上層の層間絶縁膜103の上に全面に亘
ってシリコン窒化膜113及びシリコン酸化膜114を
堆積して、シリコン窒化膜113及びシリコン酸化膜1
14よりなる保護膜を形成した後、該保護膜に外部接続
用開口部115を形成する。
極112及び最上層の層間絶縁膜103の上に全面に亘
ってシリコン窒化膜113及びシリコン酸化膜114を
堆積して、シリコン窒化膜113及びシリコン酸化膜1
14よりなる保護膜を形成した後、該保護膜に外部接続
用開口部115を形成する。
【0029】本実施形態によると、下層の層間絶縁膜1
03の上に接続配線102を形成した後、接続配線10
2の上に最上層の層間絶縁膜103を堆積し、その後、
最上層の層間絶縁膜103の上に堆積した導電膜109
に対して化学機械研磨を行なうため、導電膜109に対
して行なう化学機械研磨は接続配線102に対しては行
なわれないので、接続配線102が研磨されて膜厚が薄
くなったり断線したりする事態を回避することができ
る。
03の上に接続配線102を形成した後、接続配線10
2の上に最上層の層間絶縁膜103を堆積し、その後、
最上層の層間絶縁膜103の上に堆積した導電膜109
に対して化学機械研磨を行なうため、導電膜109に対
して行なう化学機械研磨は接続配線102に対しては行
なわれないので、接続配線102が研磨されて膜厚が薄
くなったり断線したりする事態を回避することができ
る。
【0030】また、本実施形態によると、電極用凹部1
05を接続配線102と接続するように掘り下げた後
に、導電膜109を充填しているため、外部接続用電極
112の厚さを大きくできるので、外部接続用電極11
2にボンディングワイヤ又はバンプを接合する工程を容
易且つ確実に行なうことができる。
05を接続配線102と接続するように掘り下げた後
に、導電膜109を充填しているため、外部接続用電極
112の厚さを大きくできるので、外部接続用電極11
2にボンディングワイヤ又はバンプを接合する工程を容
易且つ確実に行なうことができる。
【0031】さらに、本実施形態によると、電極用凹部
105を接続配線102と接続するように掘り下げ、外
部接続用電極112の厚さを最上層の配線110の厚さ
よりも大きくしているが、前述のように、導電膜109
に対して行なう化学機械研磨は接続配線102に対して
は行なわれないので、最上層の配線110と外部接続用
電極112との電気的接続が不安定になる事態を防止す
ることができる。
105を接続配線102と接続するように掘り下げ、外
部接続用電極112の厚さを最上層の配線110の厚さ
よりも大きくしているが、前述のように、導電膜109
に対して行なう化学機械研磨は接続配線102に対して
は行なわれないので、最上層の配線110と外部接続用
電極112との電気的接続が不安定になる事態を防止す
ることができる。
【0032】尚、最上層の配線110と外部接続用電極
112とを電気的に接続する接続配線102は、最上層
の層間絶縁膜103よりも下側であれば、いずれの配線
層に設けられても差し支えがない。
112とを電気的に接続する接続配線102は、最上層
の層間絶縁膜103よりも下側であれば、いずれの配線
層に設けられても差し支えがない。
【0033】
【発明の効果】本発明の半導体装置によると、最上層の
層間絶縁膜よりも下側に接続配線が形成されており、接
続配線を最上層の層間絶縁膜に埋め込む必要がないた
め、つまり、最上層の配線及び外部接続用電極を形成す
るための化学機械研磨工程において接続配線が研磨され
ることがないため、接続配線の膜厚が薄くなったり接続
配線が断線したりしないので、最上層の埋め込み配線と
埋め込み型の外部接続用電極との電気的接続が確実にな
り、これにより半導体装置の信頼性が向上する。
層間絶縁膜よりも下側に接続配線が形成されており、接
続配線を最上層の層間絶縁膜に埋め込む必要がないた
め、つまり、最上層の配線及び外部接続用電極を形成す
るための化学機械研磨工程において接続配線が研磨され
ることがないため、接続配線の膜厚が薄くなったり接続
配線が断線したりしないので、最上層の埋め込み配線と
埋め込み型の外部接続用電極との電気的接続が確実にな
り、これにより半導体装置の信頼性が向上する。
【0034】本発明の半導体装置の製造方法によると、
最上層の層間絶縁膜の上に堆積された導電膜に対して化
学機械研磨を行なう際には、最上層の層間絶縁膜よりも
下側には既に接続配線が形成されているため、導電膜に
対して行なう化学機械研磨工程において接続配線が研磨
されることはないので、接続配線が研磨されて膜厚が薄
くなったり断線したりする恐れがなくなる。このため、
最上層の埋め込み配線と埋め込み型の外部接続用電極と
の電気的接続が確実になるので、半導体装置の信頼性が
向上する。
最上層の層間絶縁膜の上に堆積された導電膜に対して化
学機械研磨を行なう際には、最上層の層間絶縁膜よりも
下側には既に接続配線が形成されているため、導電膜に
対して行なう化学機械研磨工程において接続配線が研磨
されることはないので、接続配線が研磨されて膜厚が薄
くなったり断線したりする恐れがなくなる。このため、
最上層の埋め込み配線と埋め込み型の外部接続用電極と
の電気的接続が確実になるので、半導体装置の信頼性が
向上する。
【図1】(a)〜(c)は本発明の一実施形態に係る半
導体装置の製造工程の各工程を示す断面図である。
導体装置の製造工程の各工程を示す断面図である。
【図2】(a)〜(c)は本発明の一実施形態に係る半
導体装置の製造工程の各工程を示す断面図である。
導体装置の製造工程の各工程を示す断面図である。
【図3】(a)〜(c)は従来の半導体装置の製造方法
の各工程を示す断面図である。
の各工程を示す断面図である。
【図4】(a)、(b)は従来の半導体装置の製造方法
の各工程を示す断面図である。
の各工程を示す断面図である。
【図5】(a)〜(d)は本発明の前提となる半導体装
置の製造方法の各工程を示す断面図である。
置の製造方法の各工程を示す断面図である。
【図6】本発明の前提となる半導体装置の製造方法によ
り得られる半導体装置の問題点を説明する断面図であ
る。
り得られる半導体装置の問題点を説明する断面図であ
る。
【符号の説明】 100 半導体基板 101 下層の層間絶縁膜 102 接続配線 103 最上層の層間絶縁膜 104 配線用凹部 105 電極用凹部 106 レジストパターン 107 コンタクトホール 108 バリア層 109 導電膜 110 最上層の配線 111 コンタクト 112 外部接続用電極 113 シリコン窒化膜 114 シリコン酸化膜 115 外部接続用開口部
Claims (2)
- 【請求項1】 半導体基板上の最上層の層間絶縁膜に形
成されている最上層の埋め込み配線と、 前記最上層の層間絶縁膜に形成されている埋め込み型の
外部接続用電極と、 前記最上層の層間絶縁膜よりも下側に形成されており、
前記最上層の配線と前記外部接続用電極とを接続する接
続配線とを備えていることを特徴とする半導体装置。 - 【請求項2】 半導体基板上の最上層の層間絶縁膜に形
成された最上層の埋め込み配線及び埋め込み型の外部接
続用電極を備えた半導体装置の製造方法であって、 半導体基板上に下層の層間絶縁膜を堆積する工程と、 前記下層の層間絶縁膜の上に、前記最上層の埋め込み配
線が形成される領域の下側の領域と前記埋め込み型の外
部接続用電極が形成される領域の下側の領域とに架けて
延びるように接続配線を形成する工程と、 前記接続配線よりも上側に前記最上層の層間絶縁膜を堆
積する工程と、 前記最上層の層間絶縁膜に、前記最上層の埋め込み配線
を埋め込むための配線用凹部、該配線用凹部と前記接続
配線とを連通させるコンタクトホール、及び前記接続配
線と連通しており前記埋め込み型の外部接続用電極を埋
め込むための電極用凹部をそれぞれ形成する工程と、 導電膜を前記配線用凹部、コンタクトホール及び電極用
凹部を含む前記最上層の層間絶縁膜の上に全面に亘って
堆積する工程と、 前記導電膜に対して前記最上層の層間絶縁膜が露出する
ように化学機械研磨を行なうことにより、前記接続配線
と前記コンタクトホールに埋め込まれた前記導電膜を介
して接続する前記最上層の埋め込み配線及び前記接続配
線と直接に接続する前記埋め込み型の外部接続用電極を
それぞれ形成する工程とを備えていることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP306098A JPH11204522A (ja) | 1998-01-09 | 1998-01-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP306098A JPH11204522A (ja) | 1998-01-09 | 1998-01-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204522A true JPH11204522A (ja) | 1999-07-30 |
Family
ID=11546792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP306098A Withdrawn JPH11204522A (ja) | 1998-01-09 | 1998-01-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332016A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体装置および半導体製造方法 |
-
1998
- 1998-01-09 JP JP306098A patent/JPH11204522A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332016A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体装置および半導体製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US6921714B2 (en) | Method for manufacturing a semiconductor device | |
| JP2004064046A (ja) | 半導体装置及びその製造方法 | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| JPH08330505A (ja) | 集積回路相互接続部 | |
| US7242102B2 (en) | Bond pad structure for copper metallization having increased reliability and method for fabricating same | |
| JPH10340955A (ja) | 高導電率相互接続を形成する方法 | |
| JP2001217242A (ja) | 半導体装置およびその製造方法 | |
| JP3659112B2 (ja) | 半導体装置およびその製造方法 | |
| US8164160B2 (en) | Semiconductor device | |
| JPH11330231A (ja) | 金属被覆構造 | |
| US20080296772A1 (en) | Semicondutor device | |
| JP2001015549A (ja) | 半導体装置およびその製造方法 | |
| JPH10214891A (ja) | 半導体装置 | |
| JP3062464B2 (ja) | 半導体装置 | |
| JP3647631B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11204522A (ja) | 半導体装置及びその製造方法 | |
| JP2001118923A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3628903B2 (ja) | 半導体装置の製造方法 | |
| JPH11162980A5 (ja) | ||
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP2005085884A (ja) | 半導体装置およびその製造方法 | |
| JPH0577185B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |