JPH10173015A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10173015A JPH10173015A JP32957896A JP32957896A JPH10173015A JP H10173015 A JPH10173015 A JP H10173015A JP 32957896 A JP32957896 A JP 32957896A JP 32957896 A JP32957896 A JP 32957896A JP H10173015 A JPH10173015 A JP H10173015A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- desired circuit
- probe
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体装置のチップ面積を縮小し、チップの
小型化を図る。 【解決手段】 ウエハ上にスクライブライン６により分
離された複数のチップ領域５が設けられ、各チップ領域
５内に、所望の回路１と、所望の回路１の信号線７をリ
ードフレームと接続するためのワイヤボンディング用パ
ッド２とを形成してあり、スクライブライン６内に、プ
ローブ検査時のみ使用のプローブ検査用パッド３を形成
している。このウエハの状態で、プローブ検査を実施し
た後、スクライブライン６で切断してチップに分割す
る。この分割する際にスクライブライン６内のプローブ
検査用パッド３は切り離されるため、分割されたチップ
には、切り離されたプローブ検査用パッド３の領域分が
不要となり、チップ面積を縮小し、チップの小型化を図
ることができる。
小型化を図る。 【解決手段】 ウエハ上にスクライブライン６により分
離された複数のチップ領域５が設けられ、各チップ領域
５内に、所望の回路１と、所望の回路１の信号線７をリ
ードフレームと接続するためのワイヤボンディング用パ
ッド２とを形成してあり、スクライブライン６内に、プ
ローブ検査時のみ使用のプローブ検査用パッド３を形成
している。このウエハの状態で、プローブ検査を実施し
た後、スクライブライン６で切断してチップに分割す
る。この分割する際にスクライブライン６内のプローブ
検査用パッド３は切り離されるため、分割されたチップ
には、切り離されたプローブ検査用パッド３の領域分が
不要となり、チップ面積を縮小し、チップの小型化を図
ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関するものである。
びその製造方法に関するものである。
【０００２】
【従来の技術】従来の半導体装置について図２を参照し
ながら説明する。図２（ａ）は従来の半導体装置におけ
るチップ分割前の状態を示す平面図、図２（ｂ）は従来
の半導体装置におけるチップ分割後の状態を示す平面図
である。図２において、２１は所望の回路、２２は所望
の回路２１の信号線２７をリードフレーム（図示せず）
と接続するためのワイヤボンディング用パッド、２３は
プローブ検査用パッド、２４は所望の回路２１とプロー
ブ検査用パッド２３とを接続するアルミニウムからなる
プローブ検査用の配線、２５はチップ領域、２６はスク
ライブラインである。
ながら説明する。図２（ａ）は従来の半導体装置におけ
るチップ分割前の状態を示す平面図、図２（ｂ）は従来
の半導体装置におけるチップ分割後の状態を示す平面図
である。図２において、２１は所望の回路、２２は所望
の回路２１の信号線２７をリードフレーム（図示せず）
と接続するためのワイヤボンディング用パッド、２３は
プローブ検査用パッド、２４は所望の回路２１とプロー
ブ検査用パッド２３とを接続するアルミニウムからなる
プローブ検査用の配線、２５はチップ領域、２６はスク
ライブラインである。
【０００３】この従来の半導体装置のチップ分割前の状
態は、図２（ａ）に示すように、ウエハ（半導体基板）
上にスクライブライン２６により分離された複数のチッ
プ領域２５が設けられ、各チップ領域２５に、所望の回
路２１と、所望の回路２１の信号線２７をリードフレー
ムと接続するためのワイヤボンディング用パッド２２
と、プローブ検査時のみ使用のプローブ検査用パッド２
３とを形成している。このウエハの状態で、ワイヤボン
ディング用パッド２２とプローブ検査用パッド２３にプ
ローブを接触させて所望の回路２１の電気的特性を測定
する。このプローブ検査を実施した後、スクライブライ
ン２６で切断し、図２（ｂ）に示すチップに分割する。
態は、図２（ａ）に示すように、ウエハ（半導体基板）
上にスクライブライン２６により分離された複数のチッ
プ領域２５が設けられ、各チップ領域２５に、所望の回
路２１と、所望の回路２１の信号線２７をリードフレー
ムと接続するためのワイヤボンディング用パッド２２
と、プローブ検査時のみ使用のプローブ検査用パッド２
３とを形成している。このウエハの状態で、ワイヤボン
ディング用パッド２２とプローブ検査用パッド２３にプ
ローブを接触させて所望の回路２１の電気的特性を測定
する。このプローブ検査を実施した後、スクライブライ
ン２６で切断し、図２（ｂ）に示すチップに分割する。
【０００４】
【発明が解決しようとする課題】上記従来の構成では、
プローブ検査の後は不要となるプローブ検査用パッド２
３がチップ領域２５内に形成されているため、チップ領
域２５が大きくなり、分割後のチップ面積も大きく、チ
ップの小型化を図ることが困難であった。この発明の目
的は、チップ面積を縮小し、チップの小型化を図ること
のできる半導体装置およびその製造方法を提供すること
である。
プローブ検査の後は不要となるプローブ検査用パッド２
３がチップ領域２５内に形成されているため、チップ領
域２５が大きくなり、分割後のチップ面積も大きく、チ
ップの小型化を図ることが困難であった。この発明の目
的は、チップ面積を縮小し、チップの小型化を図ること
のできる半導体装置およびその製造方法を提供すること
である。
【０００５】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板上のスクライブラインで分離された複
数のチップ領域に形成した所望の回路と、スクライブラ
イン内に形成されチップ領域内の所望の回路と配線で接
続したプローブ検査用パッドとを備えている。この構成
によれば、スクライブライン内にプローブ検査用パッド
を設けているため、スクライブラインでチップに分割す
る際にプローブ検査用パッドが切り離され、分割された
チップには、切り離されたプローブ検査用パッドの領域
分が不要となるため、チップ面積を縮小し、チップの小
型化を図ることができる。
置は、半導体基板上のスクライブラインで分離された複
数のチップ領域に形成した所望の回路と、スクライブラ
イン内に形成されチップ領域内の所望の回路と配線で接
続したプローブ検査用パッドとを備えている。この構成
によれば、スクライブライン内にプローブ検査用パッド
を設けているため、スクライブラインでチップに分割す
る際にプローブ検査用パッドが切り離され、分割された
チップには、切り離されたプローブ検査用パッドの領域
分が不要となるため、チップ面積を縮小し、チップの小
型化を図ることができる。
【０００６】請求項２記載の半導体装置は、半導体基板
上に所望の回路を形成しチップに分割した半導体装置で
あって、所望の回路に接続されたプローブ検査用の配線
が所望の回路とチップ端面との間に残存したことを特徴
とする。この構成によれば、プローブ検査用の配線が所
望の回路とチップ端面との間に残存し、プローブ検査用
の配線に接続されていたプローブ検査用パッドはチップ
に分割する際に、切り離されている。このように、チッ
プには、切り離されたプローブ検査用パッドの領域分が
不要となるため、チップ面積を縮小し、チップの小型化
を図ることができる。
上に所望の回路を形成しチップに分割した半導体装置で
あって、所望の回路に接続されたプローブ検査用の配線
が所望の回路とチップ端面との間に残存したことを特徴
とする。この構成によれば、プローブ検査用の配線が所
望の回路とチップ端面との間に残存し、プローブ検査用
の配線に接続されていたプローブ検査用パッドはチップ
に分割する際に、切り離されている。このように、チッ
プには、切り離されたプローブ検査用パッドの領域分が
不要となるため、チップ面積を縮小し、チップの小型化
を図ることができる。
【０００７】請求項３記載の半導体装置は、請求項１ま
たは２記載の半導体装置において、配線が、ポリシリコ
ン，高融点金属または高融点金属合金からなる。この配
線は、所望の回路とプローブ検査用パッドとを接続する
配線であり、チップに分割するとその切断面であるチッ
プ端面に配線が露出するが、ポリシリコン，高融点金属
または高融点金属合金からなることにより、外部からの
水分の侵入等による配線の腐食を防止でき、半導体装置
の信頼性の低下を防止することができる。
たは２記載の半導体装置において、配線が、ポリシリコ
ン，高融点金属または高融点金属合金からなる。この配
線は、所望の回路とプローブ検査用パッドとを接続する
配線であり、チップに分割するとその切断面であるチッ
プ端面に配線が露出するが、ポリシリコン，高融点金属
または高融点金属合金からなることにより、外部からの
水分の侵入等による配線の腐食を防止でき、半導体装置
の信頼性の低下を防止することができる。
【０００８】請求項４記載の半導体装置の製造方法は、
半導体基板上のスクライブラインで分離された複数のチ
ップ領域に所望の回路を形成するとともに、チップ領域
内の所望の回路と配線で接続されたプローブ検査用パッ
ドをスクライブライン内に形成し、プローブ検査を行っ
た後、スクライブラインで切断してプローブ検査用パッ
ドを切り離したチップに分割することを特徴とする。
半導体基板上のスクライブラインで分離された複数のチ
ップ領域に所望の回路を形成するとともに、チップ領域
内の所望の回路と配線で接続されたプローブ検査用パッ
ドをスクライブライン内に形成し、プローブ検査を行っ
た後、スクライブラインで切断してプローブ検査用パッ
ドを切り離したチップに分割することを特徴とする。
【０００９】この製造方法によれば、プローブ検査用パ
ッドをスクライブライン内に形成し、プローブ検査を行
った後、スクライブラインで切断してプローブ検査用パ
ッドを切り離したチップに分割することにより、分割さ
れたチップには、切り離されたプローブ検査用パッドの
領域分が不要となるため、チップ面積を縮小し、チップ
の小型化を図ることができる。
ッドをスクライブライン内に形成し、プローブ検査を行
った後、スクライブラインで切断してプローブ検査用パ
ッドを切り離したチップに分割することにより、分割さ
れたチップには、切り離されたプローブ検査用パッドの
領域分が不要となるため、チップ面積を縮小し、チップ
の小型化を図ることができる。
【００１０】請求項５記載の半導体装置の製造方法は、
請求項４記載の半導体装置の製造方法において、所望の
回路とプローブ検査用パッドとを接続する配線を、ポリ
シリコン，高融点金属または高融点金属合金で形成す
る。このように、所望の回路とプローブ検査用パッドと
を接続する配線を、ポリシリコン，高融点金属または高
融点金属合金で形成することにより、分割したチップ端
面に露出した配線の外部からの水分の侵入等による腐食
を防止でき、半導体装置の信頼性の低下を防止すること
ができる。
請求項４記載の半導体装置の製造方法において、所望の
回路とプローブ検査用パッドとを接続する配線を、ポリ
シリコン，高融点金属または高融点金属合金で形成す
る。このように、所望の回路とプローブ検査用パッドと
を接続する配線を、ポリシリコン，高融点金属または高
融点金属合金で形成することにより、分割したチップ端
面に露出した配線の外部からの水分の侵入等による腐食
を防止でき、半導体装置の信頼性の低下を防止すること
ができる。
【００１１】
【発明の実施の形態】この発明の実施の形態について図
１を参照しながら説明する。図１（ａ）はこの発明の実
施の形態における半導体装置のチップ分割前の状態を示
す平面図、図１（ｂ）はこの発明の実施の形態における
半導体装置のチップ分割後の状態を示す平面図である。
図１において、１は所望の回路、２は所望の回路１の信
号線７をリードフレーム（図示せず）と接続するための
ワイヤボンディング用パッド、３はプローブ検査用パッ
ド、４は所望の回路１とプローブ検査用パッド３とを接
続するポリシリコン，高融点金属または高融点金属合金
からなるプローブ検査用の配線、５はチップ領域、６は
スクライブラインである。
１を参照しながら説明する。図１（ａ）はこの発明の実
施の形態における半導体装置のチップ分割前の状態を示
す平面図、図１（ｂ）はこの発明の実施の形態における
半導体装置のチップ分割後の状態を示す平面図である。
図１において、１は所望の回路、２は所望の回路１の信
号線７をリードフレーム（図示せず）と接続するための
ワイヤボンディング用パッド、３はプローブ検査用パッ
ド、４は所望の回路１とプローブ検査用パッド３とを接
続するポリシリコン，高融点金属または高融点金属合金
からなるプローブ検査用の配線、５はチップ領域、６は
スクライブラインである。
【００１２】この実施の形態における半導体装置のチッ
プ分割前の状態は、図１（ａ）に示すように、ウエハ
（半導体基板）上にスクライブライン６により分離され
た複数のチップ領域５が設けられ、各チップ領域５内
に、所望の回路１と、所望の回路１の信号線７をリード
フレームと接続するためのワイヤボンディング用パッド
２とを形成してあり、スクライブライン６内に、プロー
ブ検査時のみ使用のプローブ検査用パッド３を形成して
いる。このウエハの状態で、ワイヤボンディング用パッ
ド２とプローブ検査用パッド３にプローブを接触させて
所望の回路１の電気的特性を測定するプローブ検査を実
施する。
プ分割前の状態は、図１（ａ）に示すように、ウエハ
（半導体基板）上にスクライブライン６により分離され
た複数のチップ領域５が設けられ、各チップ領域５内
に、所望の回路１と、所望の回路１の信号線７をリード
フレームと接続するためのワイヤボンディング用パッド
２とを形成してあり、スクライブライン６内に、プロー
ブ検査時のみ使用のプローブ検査用パッド３を形成して
いる。このウエハの状態で、ワイヤボンディング用パッ
ド２とプローブ検査用パッド３にプローブを接触させて
所望の回路１の電気的特性を測定するプローブ検査を実
施する。
【００１３】このプローブ検査を実施した後、スクライ
ブライン６で切断してチップに分割するが、この切断す
る際にプローブ検査用パッド３は切り離され、チップ分
割後には、図１（ｂ）に示すように、プローブ検査用の
配線４が所望の回路１とチップ端面（切断面）８との間
に残存しているだけで、プローブ検査用パッド３はチッ
プ上に存在していない。
ブライン６で切断してチップに分割するが、この切断す
る際にプローブ検査用パッド３は切り離され、チップ分
割後には、図１（ｂ）に示すように、プローブ検査用の
配線４が所望の回路１とチップ端面（切断面）８との間
に残存しているだけで、プローブ検査用パッド３はチッ
プ上に存在していない。
【００１４】以上のようにこの実施の形態によれば、ス
クライブライン６内にプローブ検査用パッド３を設けて
いるため、スクライブライン６でチップに分割する際に
プローブ検査用パッド３が切り離される。したがって分
割されたチップには、切り離されたプローブ検査用パッ
ド３の領域分が不要となるため、チップ面積を縮小し、
チップの小型化を図ることができる。
クライブライン６内にプローブ検査用パッド３を設けて
いるため、スクライブライン６でチップに分割する際に
プローブ検査用パッド３が切り離される。したがって分
割されたチップには、切り離されたプローブ検査用パッ
ド３の領域分が不要となるため、チップ面積を縮小し、
チップの小型化を図ることができる。
【００１５】なお、この実施の形態では、全てのプロー
ブ検査用パッド３をスクライブライン６内に形成した
が、一部のプローブ検査用パッド３をスクライブライン
６内に形成しても、その分だけチップ面積を縮小し、チ
ップの小型化を図ることができるのは言うまでもない。
また、プローブ検査用の配線４を、ポリシリコン，高融
点金属または高融点金属合金で形成することにより、分
割したチップ端面８に露出した配線４の外部からの水分
の侵入等による腐食を防止でき、半導体装置の信頼性の
低下を防止することができる。
ブ検査用パッド３をスクライブライン６内に形成した
が、一部のプローブ検査用パッド３をスクライブライン
６内に形成しても、その分だけチップ面積を縮小し、チ
ップの小型化を図ることができるのは言うまでもない。
また、プローブ検査用の配線４を、ポリシリコン，高融
点金属または高融点金属合金で形成することにより、分
割したチップ端面８に露出した配線４の外部からの水分
の侵入等による腐食を防止でき、半導体装置の信頼性の
低下を防止することができる。
【００１６】
【発明の効果】以上のようにこの発明によれば、スクラ
イブライン内にプローブ検査用パッドを設けているた
め、スクライブラインでチップに分割する際にプローブ
検査用パッドが切り離され、分割されたチップには切り
離されたプローブ検査用パッドの領域分が不要となるた
め、チップ面積を縮小し、チップの小型化を図ることが
できる。
イブライン内にプローブ検査用パッドを設けているた
め、スクライブラインでチップに分割する際にプローブ
検査用パッドが切り離され、分割されたチップには切り
離されたプローブ検査用パッドの領域分が不要となるた
め、チップ面積を縮小し、チップの小型化を図ることが
できる。
【００１７】また、プローブ検査用の配線を、ポリシリ
コン，高融点金属または高融点金属合金で形成すること
により、分割したチップ端面に露出した配線の外部から
の水分の侵入等による腐食を防止でき、半導体装置の信
頼性の低下を防止することができる。
コン，高融点金属または高融点金属合金で形成すること
により、分割したチップ端面に露出した配線の外部から
の水分の侵入等による腐食を防止でき、半導体装置の信
頼性の低下を防止することができる。
【図１】この発明の実施の形態における半導体装置のチ
ップ分割前および分割後の状態を示す平面図である。
ップ分割前および分割後の状態を示す平面図である。
【図２】従来の半導体装置のチップ分割前および分割後
の状態を示す平面図である。
の状態を示す平面図である。
１ 所望の回路 ２ ワイヤボンディング用パッド ３ プローブ検査用パッド ４ プローブ検査用の配線 ５ チップ領域 ６ スクライブライン ７ 所望の回路の信号線 ８ チップ端面
Claims (5)
- 【請求項１】 半導体基板上のスクライブラインで分離
された複数のチップ領域に形成した所望の回路と、前記
スクライブライン内に形成され前記チップ領域内の前記
所望の回路と配線で接続したプローブ検査用パッドとを
備えた半導体装置。 - 【請求項２】 半導体基板上に所望の回路を形成しチッ
プに分割した半導体装置であって、 前記所望の回路に接続されたプローブ検査用の配線が前
記所望の回路と前記チップ端面との間に残存したことを
特徴とする半導体装置。 - 【請求項３】 配線は、ポリシリコン，高融点金属また
は高融点金属合金からなる請求項１または２記載の半導
体装置。 - 【請求項４】 半導体基板上のスクライブラインで分離
された複数のチップ領域に所望の回路を形成するととも
に、前記チップ領域内の前記所望の回路と配線で接続さ
れたプローブ検査用パッドを前記スクライブライン内に
形成し、プローブ検査を行った後、前記スクライブライ
ンで切断して前記プローブ検査用パッドを切り離したチ
ップに分割することを特徴とする半導体装置の製造方
法。 - 【請求項５】 所望の回路とプローブ検査用パッドとを
接続する配線は、ポリシリコン，高融点金属または高融
点金属合金で形成する請求項４記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32957896A JPH10173015A (ja) | 1996-12-10 | 1996-12-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32957896A JPH10173015A (ja) | 1996-12-10 | 1996-12-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173015A true JPH10173015A (ja) | 1998-06-26 |
Family
ID=18222924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32957896A Pending JPH10173015A (ja) | 1996-12-10 | 1996-12-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173015A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331553B1 (ko) * | 1999-09-16 | 2002-04-06 | 윤종용 | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 |
| JP2007258728A (ja) * | 2007-04-02 | 2007-10-04 | Fujitsu Ltd | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
| JP2012204670A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置 |
| JP2016046342A (ja) * | 2014-08-21 | 2016-04-04 | 力晶科技股▲ふん▼有限公司 | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 |
-
1996
- 1996-12-10 JP JP32957896A patent/JPH10173015A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331553B1 (ko) * | 1999-09-16 | 2002-04-06 | 윤종용 | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 |
| JP2007258728A (ja) * | 2007-04-02 | 2007-10-04 | Fujitsu Ltd | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
| JP2012204670A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置 |
| JP2016046342A (ja) * | 2014-08-21 | 2016-04-04 | 力晶科技股▲ふん▼有限公司 | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100245434B1 (ko) | 반도체 웨이퍼, 반도체 장치 및 반도체 장치의 제조 방법 | |
| US6291835B1 (en) | Semiconductor device | |
| KR20040034484A (ko) | 반도체 웨이퍼, 반도체 칩 및 반도체 웨이퍼의 다이싱 방법 | |
| JP2006351588A (ja) | 半導体装置及びその製造方法 | |
| JP2559977B2 (ja) | バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。 | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| JP2732916B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11204525A (ja) | 半導体装置の製造方法 | |
| JPH0496343A (ja) | 半導体装置 | |
| JPH0514513Y2 (ja) | ||
| JP2002093750A (ja) | 半導体装置 | |
| US20020106903A1 (en) | Manufacturing method of semiconductor device | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05243356A (ja) | 半導体集積回路装置及びその試験方法 | |
| JPH04254342A (ja) | 半導体集積回路装置 | |
| JP3013118B2 (ja) | 半導体集積回路装置 | |
| KR20000056451A (ko) | 관통하는 복수개의 슬릿들을 가지는 반도체소자용 본딩패드 | |
| JP2972473B2 (ja) | 半導体装置 | |
| JPS61253847A (ja) | 高信頼度を有する半導体装置 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JPS61134050A (ja) | 集積回路素子 | |
| KR100255558B1 (ko) | 반도체칩의 본드패드 구조 | |
| JP2000031223A (ja) | バーンイン処理に対応した半導体装置 | |
| JPH06302661A (ja) | 半導体装置及びそのはんだバンプ用パッドの形成方法 | |
| JPH01143237A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040116 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040224 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |