JPH11204571A - 機能素子の実装構造体とその製造方法 - Google Patents

機能素子の実装構造体とその製造方法

Info

Publication number
JPH11204571A
JPH11204571A JP10002964A JP296498A JPH11204571A JP H11204571 A JPH11204571 A JP H11204571A JP 10002964 A JP10002964 A JP 10002964A JP 296498 A JP296498 A JP 296498A JP H11204571 A JPH11204571 A JP H11204571A
Authority
JP
Japan
Prior art keywords
resin
circuit board
mounting structure
sealing resin
electrode forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10002964A
Other languages
English (en)
Other versions
JP3273556B2 (ja
Inventor
Kazuyoshi Amami
和由 天見
Tsukasa Shiraishi
司 白石
Yoshihiro Bessho
芳宏 別所
Yoshitake Hayashi
祥剛 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP00296498A priority Critical patent/JP3273556B2/ja
Publication of JPH11204571A publication Critical patent/JPH11204571A/ja
Application granted granted Critical
Publication of JP3273556B2 publication Critical patent/JP3273556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/321Structures or relative sizes of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 半導体装置を回路基板に実装して成る実装構
造体につき、回路基板の反り変形に対処した実装製造方
法を提供する。 【解決手段】 半導体装置と回路基板の間の間隙にその
面域の一部に、封止樹脂とは硬化時の収縮量の大きい速
硬性の異なる硬化収縮性樹脂をスポット状に塗着して接
合し、次いで、間隙に封止樹脂を充填して、実装構造体
とする。回路基板の反りがあっても、硬化収縮性樹脂の
硬化時の収縮により、両電極形成面間の全ての電極間の
接続を確保し、封止樹脂により、一体化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路チップ等
の半導体装置、その他の機能素子を回路基板にフリップ
チップ実装した実装構造体とその製造方法に関するもの
である。
【0002】
【従来の技術】従来、機能素子、特に集積回路チップ等
素子基板上に集積回路等の機能部を一体に形成したよう
な半導体装置は、別体の回路基板上に配設して、半導体
装置の素子基板と回路基板との双方の電極形成面に形成
された入出力端子電極同士を接続して、半導体装置の実
装構造体として使用に供されるが、この実装法では、従
来から、電極同士のはんだ付けを用いたワイヤボンディ
ング方法がよく利用されてきた。 しかし、 近年に至り、
半導体装置を含む実装体即ちパッケージ全体の小型化と
接続端子数の増加が要求され、これに伴い、接続端子電
極の相互の間隔が非常に狭くなり、 従来のはんだ付け技
術では対処することが次第に困難になってきた。
【0003】そこで、 最近では集積回路チップ等の半導
体装置を回路基板の入出力端子電極上に直接に接続する
ことにより、 電極形成面積を小型化して効率的使用を図
ろうとする方法が提案されてきた。 なかでも、半導体装置を回路基板にフェイスダウン状態
でフリップチップ実装する方法は、半導体装置と回路基
板との電気的接続が一括してできること、および接続後
の機械的強度が強いことから有用な方法であるとされて
いる。
【0004】フリップチップ実装法には、例えば、日本
マイクロエレクトロニクス協会編、「IC化実装技術」
(工業調査会、1980年1 月15日発行)には、はんだメッ
キ法を用いた実装方法が開示されている。この実装方法
を以下に説明すると、図3(A)は従来の半導体装置の
はんだバンプの概略断面図を、図3(B)は、半導体装
置の実装構造体の概略断面図を、それぞれ示すが、この
図において、素子基板であるIC基板1の電極パッド8
を、図3に示す回路基板3の入出力端子電極7に接続す
る場合に、まずIC基板1の電極パッド8上に密着金属
膜9および拡散防止金属膜10を蒸着法によって形成
し、さらにこの上に、はんだ合金からなる電気的接続接
点(以下、はんだバンプという)22をメッキ法により
形成する。次に、このようにして形成された半導体装置
を、図3に示されるようにフェイスダウン状態で、はん
だバンプ22が入出力端子電極7上に当接するように位
置合わせを行い、回路基板3上に載置する。その後、こ
の半導体装置の実装構造体を、はんだ溶融温度以上に加
熱することにより、はんだバンプ22を回路基板3の入
出力端子電極7に融着していた。
【0005】また、最近のフリップチップ実装法には、
図4に導電性接着剤を用いた実装構造体の概略断面図に
示すように、IC基板1の電極パッド8上にワイヤボン
ディング法またはメッキ法により電気的接続接点(Au
バンプ)23を形成し、このAuバンプ23を導電性接
着剤(接合層)6を介して回路基板3の入出力端子電極
7に接続するような半導体装置の実装構造体も提案され
ている。このような半導体装置の実装構造体において
は、IC基板1のAuバンプ23に導電性接着剤6を転
写してから、回路基板3の入出力端子電極7にAuバン
プ23が当接するように位置合わせをし、導電性接着剤
6を硬化させて電気的接続を得ていた。
【0006】さらに、電極間の導電性接着剤6の電気的
接続をさらに補強するために、IC基板1と回路基板3
との間隙を封止樹脂4で封止して接着した半導体装置の
実装構造体9も提案されている。この実装構造体の製造
方法においては、電極7、8間の接続に加えて、さらに
封止樹脂4による間隙31の充填封止とその硬化の工程
が設けられていた。
【0007】
【発明が解決しようとする課題】しかしながら、半導体
装置を回路基板にフェイスダウン状態で行う上記従来の
のフリップチップ実装方法においては、半導体装置実装
前の回路基板に反り等の変形があって平坦度が得られな
いと、半導体装置を回路基板との電極の一部に接触不良
を生じ易く、さらに回路基板に合成樹脂成形体を利用す
る場合には、基板に反りが発生ないし残留することは避
けられず、半導体部品に電極間導通不良による不良品が
発生することがあった。このような回路基板の反りに伴
う電極間導通不良は、電極密度の上昇に伴い特に発生頻
度が高くなっていた。
【0008】さらに、電極間の電気的接続を確実に確保
するためには、さらに、封止樹脂が、電極形成面の間隙
に完全に充足して強固に接合する必要があり、電極形成
面の間隙への浸透充填は、表面張力を利用したものであ
り、この点で、封止樹脂の流動性を確保すること、従っ
て、樹脂の粘度を狭い範囲に調製することなど、封止樹
脂の材料特性を厳密に管理しなければならないといった
問題もあった。
【0009】本発明は、上記問題に鑑み、回路基板の反
りの存在に起因した電極間導通不良を完全に防止するた
めの実装方法を提供しようとするものである。本発明
は、また、回路基板に反り変形があってもこれに充分対
処し得る実装構造体を提供するものである。本発明は、
さらに、封止樹脂の充填に必要な粘度範囲を広げてフリ
ップチップ実装構造体を製造するに際して使用する材料
特性の管理を緩和ないし軽減することを目的とするもの
である。
【0010】
【課題を解決するための手段】本発明の機能素子の実装
構造体は、素子基板を含む機能素子を回路基板にフリッ
プチップ実装して成るものであって、上記機能素子の素
子基板と上記回路基板間との相対向する電極形成面間の
間隙に、電極形成面の面域の一部を接合する硬化収縮性
樹脂と、該面域の残部の間隙に充填する封止樹脂とを有
するものである。
【0011】本発明の実装構造体の製造方法は、実装構
造体に形成する機能素子の素子基板と回路基板との電極
形成面同士を、封止樹脂によって充填するに先立って、
硬化収縮性樹脂により電極形成面の面域の一部について
だけ接着硬化させ、次いで、電極形成面の残部の面域に
つき封止樹脂により電極形成面間隙に充填して硬化させ
るものである。
【0012】本発明において、硬化収縮性樹脂により部
分的に電極形成面同士を接着させると、硬化収縮性樹脂
の硬化の過程で樹脂の収縮が生じ、これにより接着され
た電極形成面間に引張応力を発生させるので、回路基板
に反りがあっても、半導体装置と回路基板との両電極形
成面の全ての電極を接触させるのである。これにより、
電極の接続は、導電性接着剤による接着、又は、はんだ
バンプによる接着いずれも容易確実となる。
【0013】このように、硬化収縮性樹脂により電極同
士の接触状態を保持して、後に充填した封止樹脂の硬化
により半導体装置と回路基板とが完全に固定される。こ
れにより、半導体装置実装前の回路基板に反りがあって
も電極間の導通を完全に確保する。
【0014】本発明は、硬化収縮性樹脂の硬化収縮作用
を利用するので、回路基板は、その反りないしは平坦度
の許容範囲を広くすることができ、回路基板の管理条件
を緩和でき、さらに、封止樹脂の充填面域も減ずるので
その間隙への樹脂の充足が容易であり、封止樹脂の粘度
特性ないし充填性等の材料特性に関する管理条件を緩和
することを可能とする。
【0015】また、本発明の実装構造体の製造方法は、
封止樹脂を充填する際に、半導体装置と回路基板間の封
止樹脂の充填された隙間内部と封止樹脂の外部との間に
気圧差を設けることにより、外圧によって封止樹脂の隙
間内部への浸透を促進して充足を完全にするものであ
る。これにより、使用する封止樹脂は充足容易となる粘
度範囲を大きくすることができるので、封止樹脂の許容
粘度に関する管理条件を緩和することを可能とする。
【0016】上記機能素子には、半導体装置、振動素
子、弾性表面波振動素子などを含み、素子基板と該素子
基板上に形成された機能部と、該基板の機能部側の表面
ないし反対面に形成された多数の電極を有するような素
子に広く適用することができ、上記半導体装置には、半
導体集積回路素子や、混成集積回路を広く含むことがで
きる。
【0017】
【発明の実施形態】本発明の実施形態では、機能素子と
して半導体集積回路の半導体装置を使用して、回路基板
として合成樹脂基板を使用した例について、図面を用い
て以下に説明する。
【0018】図1(A)は、本発明の一実施形態である
半導体装置の素子基板1と回路基板3との電極形成面1
0、30の間隙を封止樹脂4と硬化収縮性樹脂5とによ
り接続し実装構造体9の概略断面図を示す。
【0019】半導体装置には、その素子基板、即ちIC
基板(チップ)1には、その電極形成面10の端子電極
8上に公知の方法により電気的接続点(バンプ電極)2
が形成されており、上記半導体装置が搭載される回路基
板3にも、その電極形成面30に、チップ側の端子電極
8に対応した端子電極7が形成されている。
【0020】回路基板3上に搭載した半導体装置は、両
電極形成面10、30を対面させて、半導体装置の素子
基板1のバンプ電極2の先端が、回路基板3の端子電極
7面に導電性接着剤により接着され、対面した電極形成
面間の間隙31には、いずれも絶縁性である硬化収縮性
樹脂と封止樹脂とが充填されて電極形成面間を接合して
いる。
【0021】具体的に、図1(B)に示すように、硬化
収縮性樹脂5は、両電極形成面10、30のいずれか、
例えば、回路基板3の電極形成面30の面域内にスポッ
ト状に盛り付けられて、次いで、半導体装置と回路基板
とを各電極7、8が対応するように位置づけして、両電
極形成面10、30間をその硬化収縮性樹脂5により接
合する。回路基板に反りがあって、未接触の電極7a、
8aがあっても(図1(B))も、硬化収縮性樹脂5の
硬化収縮過程で、電極7a、8aは接触し、次いで導電
性接着剤6の硬化により、確実に接続される。封止樹脂
4は、両電極形成面の面域内の硬化収縮性樹脂以外の全
領域の間隙31に充填されて緻密な硬化体を形成して一
体化され、実装構造体にされる。
【0022】本発明で使用される硬化収縮性樹脂と封止
樹脂とは、いずれも熱硬化性樹脂であるが、硬化収縮性
樹脂5は封止樹脂6に対して、液状から硬化し硬化が進
行する際の体積収縮率の大きい樹脂が使用される。硬化
収縮性樹脂は、硬化の際の収縮により、素子基板と回路
基板とを引っ張る作用を付与する。さらに、硬化収縮性
樹脂5は、いずれかの電極形成面10、30上にスポッ
ト状に盛り付けてそのまま自立姿勢が保持できるよう
に、高い粘度でチクソトロピー性の大きい特性が好まし
い。自立性があるので、一方の基板への盛り付けによ
り、素子基板と回路基板との両方を接着することができ
る。硬化収縮性樹脂は、また、速硬性があるのが好まし
い。
【0023】他方の封止樹脂は、収縮率の比較的小さい
樹脂から選ばれる。さらに、封止樹脂は、半導体装置と
回路基板との両電極形成面10、30の間の狭い間隙3
1に表面張力により速やかに浸透して充足し得る程度に
低粘度であって且つ流動性が高く、回路基板や素子基板
に対して濡れ性の大きい樹脂が好ましい。
【0024】尤も、その他の点では、硬化収縮性樹脂と
封止樹脂とは共通の特性を有するものが好ましい。即
ち、いずれの樹脂も、電気的高絶縁性で高周波特性がよ
く、接着強度が大きく、好ましくは熱伝導度が大きく、
硬化体の熱膨張係数が小さい特性を有するものから選ば
れる。
【0025】このような硬化収縮性樹脂には、エポキシ
系、アクリル系又はフェノール系の熱硬化性樹脂や紫外
線硬化性樹脂等が利用可能である。他方の封止樹脂に
は、エポキシ系又はフェノール系樹脂等が利用可能であ
る。
【0026】硬化収縮性樹脂は、例えば、封止樹脂と同
様のエポキシ系接着剤組成物から選ぶこともでき、これ
により硬化収縮性樹脂と封止樹脂との相互結合が確実に
なる。
【0027】また、図2に示すように、上記硬化収縮性
樹脂5による接続領域を少なくとも電極形成面10、3
0の面域上に少なくとも2個所設けることにより、封止
樹脂の充填後に硬化させる際には既に硬化物になってい
る硬化収縮性樹脂に発生する応力を分散することが可能
となり、応力を分散させることは、素子基板や回路基板
への応力集中を防ぐと言う利点がある。
【0028】さらに、本発明は、上記硬化収縮性樹脂の
ガラス転移点を封止樹脂のガラス転移点よりも低く設定
することが好ましい。硬化収縮性樹脂のガラス転移点を
低くすることにより、封止樹脂の充填後硬化させる際に
加熱して硬化させた後の降温時にその硬化収縮性樹脂中
の残留応力を緩和することが可能となる。応力の緩和
は、硬化収縮性樹脂とこれを取り巻く封止樹脂との間の
相互接着を確実にすることができる効果がある。硬化収
縮性樹脂のガラス転移点は、封止樹脂のガラス転移点よ
り5〜50℃程度低いのが好ましい。このようなガラス
転移点の異なる硬化収縮性樹脂と封止樹脂とは、樹脂を
選定することにより、入手される。
【0029】さらに、本発明は、素子基板を含む機能素
子を回路基板の電極形成面にフリップチップ実装して実
装構造体の製造方法において、上記機能素子の素子基板
と回路基板との間の間隙に充填した封止樹脂が減圧下で
保持し、次いで硬化させる方法も採用される。
【0030】この封止樹脂充填の際に、好ましくは、減
圧下で上記電極形成面の間隙に充填する方法が利用でき
る。減圧下での充填は、気泡が生じにくいので、該間隙
への充足が容易である。
【0031】封止樹脂を充填して減圧下に保持した後、
復圧し、封止樹脂の硬化の際に、硬化を大気中雰囲気で
行う方法も好ましく利用される。減圧下で液状であった
封止樹脂を復圧することにより、封止樹脂は外圧を受け
て電極形成面の間の間隙へ完全に充足させることができ
る。復圧は大気圧まで行うことが好ましい。しかもその
後は、大気中での加熱が容易になるので、硬化を確実に
することができる。
【0032】機能素子と回路基板との電極形成面の間の
間隙は、通常は、0.03〜0.20mm程度であり、
この間を浸透充填させるには、封止樹脂の粘度は、20
Pasの程度が良い。この実施の形態は、この間隙を充
填した樹脂に減圧と加圧を行うので、粘度は、さらに大
きな範囲で充分に充足可能となる。
【0033】充填した封止樹脂を減圧下で保持するこの
製造方法は、従来の公知の実装構造体の製造方法におい
ても広く適用されるが、さらに、上述の如く、封止樹脂
の充填に先立って、硬化膨張性樹脂により電極形成面の
一部の面域を接合する本発明の製造方法と組み合わせて
適用することもできる。
【0034】(実施形態1)次の本発明の実装構造体の
製造方法の具体例を述べると、回路基板3または半導体
装置の素子基板の何れかの電極形成面上に、上記特性の
硬化収縮性樹脂の液又はペーストをスポット状に盛りつ
ける。硬化収縮性樹脂の盛りつけは、バンプ電極を含ま
ないでバンプ電極列の内側又は外側の領域になされる。
この盛りつけに前後して、導電性接着剤を半導体装置の
多数のバンプ電極に塗着しておく。
【0035】硬化収縮性樹脂5は、上記半導体装置実装
前の回路基板3上の予め予測される反り変形量を収縮さ
せるに必要な盛り上げ量で上記電極形成面の適切な位置
に塗着しておく。スポット塗着の方法は、ディスペンサ
ーによる塗着法(押出法)が利用できる。
【0036】硬化収縮性樹脂には、上記の樹脂の液また
はペーストに代えて、軟質フイルム状の熱硬化性樹脂を
用いてその切片を、電極形成面の何れかに貼着する方法
を用いることもできる。
【0037】回路基板3と半導体装置とを両電極形成面
を対面させて両電極形成面が、盛り付けた硬化収縮性樹
脂に接触するように配置する。この配置の際に、半導体
装置側のバンプ電極2の先端が、回路基板3の端子電極
面に導電性接着剤により接合するように位置付けられ
る。
【0038】回路基板3と半導体装置との配置後に硬化
収縮性樹脂を硬化させる。このとき回路基板に反りがあ
って、バンプ電極2の先端と回路基板3の一部の端子電
極面とが離れていても、硬化の過程で硬化収縮性樹脂が
収縮して回路基板3と半導体装置とを引っ張るので、バ
ンプ電極先端と端子電極面とは、相近接してバンプ電極
2の先端と回路基板3の端子電極面とが導電性接着剤に
より確実に接着して電気的導通がなされる。
【0039】次の段階は、硬化収縮性樹脂で仮止めされ
た回路基板3と半導体装置との両電極形成面の間隙に、
封止樹脂を充填して浸透させ、そのまま硬化させて、硬
化収縮性樹脂と封止樹脂とが一体化した実装構造体とす
る。
【0040】上例は、半導体装置と回路基板との電気的
接続を導電性接着剤6を用いるものであるが、本発明の
方法は、はんだバンプを用いた半導体装置に適用するこ
ともできる。
【0041】このようにして、この例の実装構造体にお
いては、半導体装置を回路基板3上へフェイスダウン状
態でフリップチップ実装する際に、仮に回路基板3の反
りにより上記半導体装置の電気的接続点2と回路基板3
の入出力端子電極7とが電気的に接続できない箇所が予
測されるような場合でも(図1(B)参照)、前もって
塗着された硬化収縮性樹脂5により半導体装置と回路基
板3が接続されていると上記硬化収縮性樹脂5を硬化す
ることにより硬化体の収縮が起こり、半導体装置と回路
基板3とが互いに引張りあうので、全ての電気的接続点
の端子電極に対する電気的接続を確実に補償することが
できるのである。
【0042】また、硬化収縮性樹脂5の硬化後に封止樹
脂4を供給するため、ICチップ1上の電気的接続点2
と回路基板3上の入出力電極7間への封止樹脂4の流れ
込みを防ぐことができる。ゆえに、回路基板の反りに関
する管理条件を緩和することが可能となる。さらに、硬
化収縮性樹脂5を封止樹脂4とは異なる樹脂を用いるこ
とにより吸水率、熱膨張係数等の条件を懸念する必要が
なく硬化時間の短い樹脂を選定することが可能となり生
産性が向上する。
【0043】(実施形態2)図2は、半導体装置と回路
基板間に硬化収縮性樹脂にて少なくとも2箇所以上接続
する領域を有する実装構造体を示す。IC基板1に公知
の方法により電気的接続点(バンプ電極)2を形成し半
導体装置とする。上記半導体装置と回路基板3の少なく
とも一方へ硬化収縮性樹脂5を上記半導体装置実装前に
2箇所以上スポット状に盛り付け塗着してから、実施形
態1と同様にして、回路基板上に半導体装置を搭載す
る。
【0044】本実施形態2の実装構造体においては、半
導体装置と回路基板3間の硬化収縮性樹脂5の接続領域
を少なくとも2箇所以上にすることにより、封止樹脂硬
化時に封止樹脂と硬化後の硬化収縮性樹脂5との境界部
に発生する応力を分散することができ生産性を向上させ
ることが可能となる。
【0045】(実施形態3)IC基板に公知の方法によ
り電気的接続点(バンプ電極)を形成し半導体装置を利
用して、半導体装置と回路基板の少なくとも一方へ封止
樹脂のガラス転移点より低い特性を有する硬化収縮性樹
脂を上記半導体装置又は回路基板の電極形成面に盛り付
け塗着する。続いて上述のように上記半導体装置を上記
回路基板上へフリップチップ実装を行い、後に硬化収縮
性樹脂の硬化を行う。硬化収縮性樹脂の硬化後に、半導
体装置のIC基板と回路基板との間隙に封止樹脂を浸透
充填し、加温して硬化させる。
【0046】この実装構造体の製造方法は、半導体装置
と回路基板間の硬化収縮性樹脂のガラス転移点を封止樹
脂のガラス転移点より低く設定することにより、封止樹
脂硬化時、特に封止樹脂硬化後の降温時に上記硬化収縮
性樹脂と上記封止樹脂との境界部に発生する応力を硬化
収縮性樹脂のガラス転移点以上では吸収することができ
室温状態にした時の実装構造体内の残留応力を低減する
ことができ実装構造体の信頼性を向上させることが可能
となる。
【0047】(実施形態4)半導体装置のIC基板に公
知の方法により電気的接続点(バンプ電極)を形成し半
導体装置とする。上記半導体装置と回路基板の少なくと
も一方へ封止樹脂のガラス転移点より低い特性を有する
硬化収縮性樹脂を上記半導体装置実装前に2箇所以上盛
り付けする。
【0048】続いて上記半導体装置を上記回路基板上へ
フリップチップ実装を行った後に硬化収縮性樹脂の硬化
を行う。硬化収縮性樹脂の硬化後に、半導体装置のIC
基板と回路基板との間隙に封止樹脂を浸透充填し、加温
して硬化させる。
【0049】本実施形態の実装構造体においては、半導
体装置のIC基板と回路基板との間の硬化収縮性樹脂に
より接続領域を2箇所にすることにより封止樹脂硬化時
に上記硬化収縮性樹脂と上記封止樹脂との境界部に発生
する応力を分散することができ、かつ上記硬化収縮性樹
脂のガラス転移点を封止樹脂のガラス転移点より低く設
定することにより封止樹脂硬化後の降温時に上記硬化収
縮性樹脂と封止樹脂との境界部分に発生する応力も吸収
することができ相乗効果的に生産性を向上させることが
可能となる。
【0050】(実施形態5)IC基板に公知の方法によ
り電気的接続点(バンプ電極)を形成し半導体装置とす
る。上記半導体装置と回路基板の少なくとも一方の電極
形成面に硬化収縮性樹脂を盛り付け塗着する。
【0051】続いて上述の方法で上記半導体装置を上記
回路基板上へフリップチップ実装を行った後に硬化収縮
性樹脂を半硬化状態に保持し、最後に封止樹脂を間隙に
充填して硬化を行うがこのとき上記硬化収縮性樹脂の本
硬化も同時に行い実装構造体とする。
【0052】この実施の形態に使用される硬化収縮性樹
脂は、硬化時の収縮性と盛り付け可能な程度の高粘度と
を備える点は上述の通りであるが、その硬化速度を抑制
して加温により硬化が進行する熱硬化性樹脂が利用さ
れ、硬化収縮性樹脂を半硬化状態に保持し、封止樹脂の
加温時に硬化させるものである。
【0053】この実装構造体においては、硬化収縮性樹
脂の本硬化を封止樹脂の硬化と同時に行うことにより、
硬化収縮性樹脂と封止樹脂との界面の密着性を増すこと
ができ実装構造体の信頼性を向上させることが可能とな
る。
【0054】(実施形態6)IC基板に公知の方法によ
り電気的接続点(バンプ電極)を形成し半導体装置とす
る。上記半導体装置と回路基板の電極形成面とを、公知
の方法で、フリップチップ実装を行い、導電性樹脂接着
剤により、電極間を接続する。
【0055】次いで、半導体装置のIC基板と回路基板
と電極形成面の間隙に封止樹脂を浸透充填するが、この
際、真空槽に装入して、10-2Torr程度まで真空状態に
した後に、電極形成面の間隙に封止樹脂を充填する。充
填後に真空槽を大気圧に復圧して加温して上記封止樹脂
の硬化を行う。この場合、電極形成面間隙に充填時に封
止樹脂の未充足部が残っても、復圧時に封止樹脂に外圧
が作用して、上記間隙への封止樹脂の完全充足が可能に
なる。さらに、封止樹脂の粘度変化による充填のバラツ
キが生じても、減圧と復圧による完全充足ができるの
で、封止樹脂の粘度等の材料管理を緩和することが可能
となる。封止樹脂の充填時の圧力は、上記10-2Torrに
限らず、雰囲気圧力は、好ましくは100Torr〜10-3
Torr程度までの真空度が利用できるが、この範囲に限ら
ず、適宜設定してよい。
【0056】(実施形態7)IC基板に公知の方法によ
り電気的接続点(バンプ電極)を形成し半導体装置とす
る。次にこの半導体装置のIC基板と回路基板と電極形
成面間の間隙31に従来の方法により封止樹脂6を充填
した後に真空槽内に配置し減圧して真空状態にする。雰
囲気圧力は、好ましくは100Torr〜10-3Torr程度ま
での真空度が利用できる。その後大気圧に復圧して上記
封止樹脂の硬化を行う。
【0057】本実施形態の製造方法においては、電極形
成面10、30間の間隙31に充填した封止樹脂が、間
隙に完全に充足せずに未充足部が気泡として残っている
場合にも、減圧することにより気泡が膨張して間隙から
放出され、その残部を封止樹脂が埋めて復圧の際に間隙
への封止樹脂の完全充足が可能になる。この方法は、特
に、封止樹脂の硬化を真空状態ではなく大気中で行うこ
とにより熱伝導を促進するので、硬化に要する時間を短
縮することができ生産性を向上させることが可能とな
る。減圧と復圧の操作により高粘度の封止樹脂でも間隙
31への完全充足が可能になるので、封止樹脂の粘度等
の材料管理を緩和することが可能となる。
【0058】(実施形態8)IC基板に公知の方法によ
り電気的接続点(バンプ電極)を形成し半導体装置とす
る。上記半導体装置と回路基板の少なくとも一方へ封止
樹脂とは異なる硬化収縮性樹脂を上記半導体装置実装前
の回路基板上に供給する。続いて上記半導体装置を上記
回路基板上へフリップチップ実装を行った後に上記硬化
収縮性樹脂の硬化を行う。次に上記半導体装置に封止樹
脂を供給し真空状態にする。10-2Torr程度に減圧す
る。尤も本発明は、この真空度に制限されるものではな
い。その後に大気圧に復圧して大気中に取り出し、上記
封止樹脂の加熱硬化を行う。
【0059】本実施形態8の製造方法においては、フリ
ップチップ実装前に半導体装置と回路基板間に硬化収縮
性樹脂を塗着してその硬化時の収縮引張力により電極間
の接続を完全にするので、半導体装置が実装される前の
回路基板に反りがあっても、利用可能となり、回路基板
の反り変形に関する管理を緩和することができる。さら
に、封止樹脂の供給を圧力差を利用して行うことによ
り、封止樹脂の粘度の変動があっても電極形成面間の間
隙への完全充足が可能になり、封止樹脂の粘度に関する
管理を緩和することが可能となる。半導体装置の実装構
造体への生産性を向上することができる。
【0060】
【発明の効果】以上述べてきたように本発明は、半導体
装置と回路基板との間を封止樹脂とは異なる硬化収縮性
樹脂にて接続する領域を設けることにより、回路基板の
反り変形に対しての許容範囲が広くなり、半導体装置実
装前の回路基板の反りに関する管理条件を緩和すること
ができ、生産性を向上することができる。
【0061】また、半導体装置と回路基板間を封止樹脂
とは異なる硬化収縮性樹脂にて少なくとも2個所以上接
続する領域を設けることにより封止樹脂の硬化時に発生
する応力を分散することができ生産性を向上させること
ができる。
【0062】また、上記硬化収縮性樹脂のガラス転移点
を封止樹脂より低く設定することにより封止樹脂硬化後
の降温時に発生する応力を分散することができ生産性を
向上させることができる。
【0063】さらに、上記硬化収縮性樹脂を半硬化状態
とし封止樹脂と共に本硬化を行うことにより硬化収縮性
樹脂と封止樹脂との密着性が向上し実装構造体の信頼性
を向上することができる。
【0064】一方、封止樹脂を供給する際に半導体装置
と回路基板間の隙間と外部とに気圧差を設けることによ
り封止樹脂の粘度に関する管理条件を緩和することがで
き生産性を向上させることができる。
【図面の簡単な説明】
【図1】半導体装置と回路基板間に封止樹脂とは異なる
硬化収縮性樹脂にて接続する領域を有する実装構造体の
概略断面図(A)と回路基板に反りがある場合の、硬化
収縮性樹脂にて接続する際の概略断面図(B)。
【図2】半導体装置と回路基板間に封止樹脂とは異なる
硬化収縮性樹脂にて2箇所で接続した領域を有する実装
構造体の概略断面図。
【図3】従来のはんだバンプ電極を有する半導体装置の
バンプ電極の概略断面図(A)と、従来のはんだバンプ
電極を有する半導体装置の実装構造体の概略断面図
(B)。
【図4】従来の導電性接着剤を用いた実装構造体の概略
説明図。
【符号の説明】
1 IC基板 10 電極形成面 2 電気的接続点(バンプ電極) 22 はんだバンプ 23 電気的接続点(Auバンプ) 3 回路基板 30 電極形成面 4 封止樹脂 5 硬化収縮性樹脂 6 導電性接着剤(接合層) 7 電極(入出力端子電極) 8 電極(電極パッド)
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年1月18日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 祥剛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 素子基板を含む機能素子を回路基板にフ
    リップチップ実装して成る実装構造体において、 上記機能素子の素子基板と上記回路基板間との相対向す
    る電極形成面間の間隙に、電極形成面の面域の一部を接
    合する硬化収縮性樹脂と、該面域の残部を充填する封止
    樹脂とを有することを特徴とする機能素子の実装構造
    体。
  2. 【請求項2】 上記実装構造体が、機能素子と回路基板
    との電極間が導電性接着剤により電気的接続されたこと
    を特徴とする請求項1記載の実装構造体。
  3. 【請求項3】 上記の硬化収縮性樹脂が、上記電極形成
    面の面域内に、少なくとも2箇所以上接続する領域を有
    することを特徴とする請求項1又は2に記載の実装構造
    体。
  4. 【請求項4】 上記の硬化収縮性樹脂は、上記の封止樹
    脂よりガラス転移点が低い特性を有することを特徴とす
    る請求項1ないし3何れかに記載の実装構造体。
  5. 【請求項5】 上記硬化収縮性樹脂は、上記の封止樹脂
    よりガラス転移点が低い特性を有し、且つ、上記電極形
    成面の面域内に、少なくとも2箇所以上接続する領域を
    有することを特徴とする実装構造体。
  6. 【請求項6】 上記機能素子が、半導体装置である請求
    項1ないし5記載の実装構造体。
  7. 【請求項7】 素子基板を含む機能素子を回路基板の電
    極形成面にフリップチップ実装して、実装構造体を製造
    する方法において、 上記機能素子の素子基板と回路基板とのいずれかの電極
    形成面の面域の一部に硬化収縮性樹脂を実装前の回路基
    板上の反り以上の収縮量をもって塗着し、 上記機能素子と回路基板との電極形成面間を対向し、上
    記硬化収縮性樹脂を硬化させて接合し、 次いで、上記電極形成面間に封止樹脂を充填して硬化さ
    せることを特徴とする実装構造体の製造方法。
  8. 【請求項8】 上記電極形成面の接合の際に、機能素子
    と回路基板との電極形成面の電極間を導電性接着剤によ
    り電気的に接続することを特徴とする請求項7に記載の
    実装構造体の製造方法。
  9. 【請求項9】 上記の硬化収縮性樹脂は、電極形成面に
    塗着の際に、上記電極形成面の面域内に、少なくとも2
    箇所以上塗着することを特徴とする請求項7に記載の実
    装構造体の製造方法。
  10. 【請求項10】 上記硬化収縮性樹脂が、上記の封止樹
    脂よりガラス転移点が低い特性を有することを特徴とす
    る請求項7又は9に記載の実装構造体の製造方法。
  11. 【請求項11】 上記硬化収縮性樹脂は、上記の封止樹
    脂よりガラス転移点が低い特性を有し、且つ、上記電極
    形成面の面域内に、少なくとも2箇所以上接続する領域
    を有することを特徴とする請求項7又は9に記載の実装
    構造体の製造方法。
  12. 【請求項12】 電極形成面間を接合する際に、上記硬
    化収縮性樹脂を半硬化状態とし、次いで、封止樹脂の充
    填後の硬化の際に同時に硬化収縮性樹脂の本硬化を行う
    ことを特徴とする請求項7又は9に記載の実装構造体の
    製造方法。
  13. 【請求項13】 素子基板を含む機能素子を回路基板の
    電極形成面にフリップチップ実装して、実装構造体を製
    造する方法において、 上記機能素子の素子基板と回路基板との電極形成面間に
    封止樹脂を充填して該封止樹脂を減圧下で保持し、次い
    で硬化させることを特徴とする実装構造体の製造方法。
  14. 【請求項14】 上記封止樹脂の充填の際に、減圧下で
    上記電極形成面間に充填することを特徴とする請求項1
    3に記載の実装構造体の製造方法。
  15. 【請求項15】 上記封止樹脂の硬化の際に、大気中雰
    囲気で行うことを特徴とする請求項13又は14に記載
    の実装構造体の製造方法。
  16. 【請求項16】 上記封止樹脂を充填して硬化させる際
    に、上記機能素子の素子基板と回路基板との電極形成面
    間に充填した該封止樹脂を減圧下で保持し、次いで硬化
    させることを特徴とする請求項7ないし12何れかに記
    載の実装構造体の製造方法。
  17. 【請求項17】 上記封止樹脂の充填の際に、減圧下で
    上記電極形成面間に充填することを特徴とする請求項1
    6に記載の実装構造体の製造方法。
  18. 【請求項18】 上記封止樹脂の硬化の際に、大気中雰
    囲気で保持することを特徴とする請求項16に記載の実
    装構造体の製造方法。
  19. 【請求項19】 上記機能素子が、半導体装置である請
    求項7ないし18いずれかに記載の実装構造体の製造方
    法。
JP00296498A 1998-01-09 1998-01-09 機能素子の実装構造体とその製造方法 Expired - Fee Related JP3273556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00296498A JP3273556B2 (ja) 1998-01-09 1998-01-09 機能素子の実装構造体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00296498A JP3273556B2 (ja) 1998-01-09 1998-01-09 機能素子の実装構造体とその製造方法

Publications (2)

Publication Number Publication Date
JPH11204571A true JPH11204571A (ja) 1999-07-30
JP3273556B2 JP3273556B2 (ja) 2002-04-08

Family

ID=11544062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00296498A Expired - Fee Related JP3273556B2 (ja) 1998-01-09 1998-01-09 機能素子の実装構造体とその製造方法

Country Status (1)

Country Link
JP (1) JP3273556B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670873B2 (en) 2006-02-08 2010-03-02 Fujitsu Limited Method of flip-chip mounting
WO2012131800A1 (ja) * 2011-03-31 2012-10-04 Necエナジーデバイス株式会社 電池パックおよび電動自転車
CN109936923A (zh) * 2019-03-25 2019-06-25 北京百度网讯科技有限公司 用于确定芯片贴装数据的方法和装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670873B2 (en) 2006-02-08 2010-03-02 Fujitsu Limited Method of flip-chip mounting
WO2012131800A1 (ja) * 2011-03-31 2012-10-04 Necエナジーデバイス株式会社 電池パックおよび電動自転車
JP2012212599A (ja) * 2011-03-31 2012-11-01 Nec Energy Devices Ltd 電池パックおよび電動自転車
US9287591B2 (en) 2011-03-31 2016-03-15 Nec Energy Devices, Ltd. Battery pack with protective circuit board and electric bicycle including the battery pack
CN109936923A (zh) * 2019-03-25 2019-06-25 北京百度网讯科技有限公司 用于确定芯片贴装数据的方法和装置
CN109936923B (zh) * 2019-03-25 2020-10-13 北京百度网讯科技有限公司 用于确定芯片贴装数据的方法和装置

Also Published As

Publication number Publication date
JP3273556B2 (ja) 2002-04-08

Similar Documents

Publication Publication Date Title
TWI243457B (en) Warp-suppressed semiconductor device
US6651320B1 (en) Method for mounting semiconductor element to circuit board
JPH1154662A (ja) フリップチップ樹脂封止構造及び樹脂封入方法
JP4983181B2 (ja) 半導体装置の製造方法
JP2002270642A (ja) 半導体装置の製造方法
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JPH1167834A (ja) 半導体チップの実装構造および実装方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP2002198384A (ja) 半導体装置及び半導体装置の製造方法
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
US6818461B2 (en) Method of producing mounting structure and mounting structure produced by the same
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
JP4085572B2 (ja) 半導体装置及びその製造方法
JP3804586B2 (ja) 半導体装置の製造方法
JP3708478B2 (ja) 電子部品の実装方法
JP4441090B2 (ja) プリント配線基板に半導体チップを装着する方法
JP3525331B2 (ja) 半導体チップの実装基板および半導体装置の実装方法
JP3422312B2 (ja) 半導体装置の実装方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2637684B2 (ja) 半導体装置の封止方法
JP2000058597A (ja) 電子部品実装方法
JP2721790B2 (ja) 半導体装置の封止方法
JP2002237566A (ja) 半導体装置の3次元実装構造体とその製造方法
US6586278B1 (en) Method for mounting electronic component and structure having mounted thereon an electronic component

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees