JPH1167834A - 半導体チップの実装構造および実装方法 - Google Patents
半導体チップの実装構造および実装方法Info
- Publication number
- JPH1167834A JPH1167834A JP9224120A JP22412097A JPH1167834A JP H1167834 A JPH1167834 A JP H1167834A JP 9224120 A JP9224120 A JP 9224120A JP 22412097 A JP22412097 A JP 22412097A JP H1167834 A JPH1167834 A JP H1167834A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- bump
- bonding
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
- H10W72/348—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Adhesive Tapes (AREA)
Abstract
(57)【要約】
【課題】 バンプと回路パターンとの間の接合力を高め
て接触不良が発生する可能性を低くすること、製造時の
温度変化により半導体チップの表面にクラックを発生さ
せないことを課題とする。 【解決手段】 複数のバンプ３が形成された半導体チッ
プ１と、バンプ３の形成位置に対応してバンプ３が接合
される銅製の配線パターン５が形成された基板２と、位
置決め時に半導体チップ１と基板２とを接合する両面に
接着層９が設けられたポリイミドテープ８とを備えてお
り、半導体チップ１と基板２との間の空間は樹脂層７に
より封止されている。また、基板２の熱膨張係数がポリ
イミドテープ８の熱膨張係数にほぼ等しくなるよう基板
２の材料が選択されている。
て接触不良が発生する可能性を低くすること、製造時の
温度変化により半導体チップの表面にクラックを発生さ
せないことを課題とする。 【解決手段】 複数のバンプ３が形成された半導体チッ
プ１と、バンプ３の形成位置に対応してバンプ３が接合
される銅製の配線パターン５が形成された基板２と、位
置決め時に半導体チップ１と基板２とを接合する両面に
接着層９が設けられたポリイミドテープ８とを備えてお
り、半導体チップ１と基板２との間の空間は樹脂層７に
より封止されている。また、基板２の熱膨張係数がポリ
イミドテープ８の熱膨張係数にほぼ等しくなるよう基板
２の材料が選択されている。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩチップ等
の半導体チップを回路基板に実装した際の構造、および
実装方法に関する。
の半導体チップを回路基板に実装した際の構造、および
実装方法に関する。
【０００２】
【従来の技術】半導体チップを回路基板に実装する方法
として、表面に複数の突起状の電極(バンプ)が形成され
た半導体チップを、バンプの対応箇所に導通パターンが
形成された内部基板にフェイスダウンで接続する方法が
用いられている。
として、表面に複数の突起状の電極(バンプ)が形成され
た半導体チップを、バンプの対応箇所に導通パターンが
形成された内部基板にフェイスダウンで接続する方法が
用いられている。
【０００３】特開平５−４１４０４号公報には、この種
の半導体チップの実装方法が開示されている。この公報
に開示される方法では、半導体素子に形成された各バン
プを回路基板上の配線パターンに合わせて接合する際
に、半導体素子と回路基板との間に熱硬化性樹脂シート
を接着することにより、各バンプと配線パターンとの押
圧状態を良好に保つようにしている。
の半導体チップの実装方法が開示されている。この公報
に開示される方法では、半導体素子に形成された各バン
プを回路基板上の配線パターンに合わせて接合する際
に、半導体素子と回路基板との間に熱硬化性樹脂シート
を接着することにより、各バンプと配線パターンとの押
圧状態を良好に保つようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
公報に開示される実装方法では、実装完了時の半導体素
子と回路基板との固定が樹脂シートによる接合力のみに
よるため、特に樹脂シートの接触面積が小さい場合には
接合力が弱く、経時劣化によりバンプと回路パターンと
の間の接触不良が生じる可能性がある。また、上記公報
には、樹脂シートおよび回路基板の熱膨張係数について
触れられていないが、これらが互いに異なる場合には、
加熱加圧の後、常温に戻す際に半導体素子と基板との熱
膨張係数の違いにより発生する応力がバンプの部分に集
中し、半導体素子の表面にクラックが発生する可能性が
ある。
公報に開示される実装方法では、実装完了時の半導体素
子と回路基板との固定が樹脂シートによる接合力のみに
よるため、特に樹脂シートの接触面積が小さい場合には
接合力が弱く、経時劣化によりバンプと回路パターンと
の間の接触不良が生じる可能性がある。また、上記公報
には、樹脂シートおよび回路基板の熱膨張係数について
触れられていないが、これらが互いに異なる場合には、
加熱加圧の後、常温に戻す際に半導体素子と基板との熱
膨張係数の違いにより発生する応力がバンプの部分に集
中し、半導体素子の表面にクラックが発生する可能性が
ある。
【０００５】この発明は、上述した従来技術の問題に鑑
みてなされたものであり、第１の目的は、バンプと回路
パターンとの間の接触不良が発生する可能性を低くする
ことができる半導体チップの実装構造および実装方法を
提供することにあり、第２の目的は、製造時の温度変化
により半導体チップの表面にクラックの発生を招くこと
がない半導体チップの実装構造および実装方法を提供す
ることにある。
みてなされたものであり、第１の目的は、バンプと回路
パターンとの間の接触不良が発生する可能性を低くする
ことができる半導体チップの実装構造および実装方法を
提供することにあり、第２の目的は、製造時の温度変化
により半導体チップの表面にクラックの発生を招くこと
がない半導体チップの実装構造および実装方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】この発明の請求項１にか
かる半導体チップの実装構造は、上記の第１の目的を達
成させるため、回路形成面に複数のバンプが形成された
半導体チップと、バンプの形成位置に対応してバンプが
接合される配線パターンが形成された基板と、バンプの
形成位置を除く位置で半導体チップと基板との間の一部
に配置されて位置決め時に両者を接合する接合材と、半
導体チップと基板との接合後に両者の間の空間を封止す
る樹脂層とを有することを特徴とする。
かる半導体チップの実装構造は、上記の第１の目的を達
成させるため、回路形成面に複数のバンプが形成された
半導体チップと、バンプの形成位置に対応してバンプが
接合される配線パターンが形成された基板と、バンプの
形成位置を除く位置で半導体チップと基板との間の一部
に配置されて位置決め時に両者を接合する接合材と、半
導体チップと基板との接合後に両者の間の空間を封止す
る樹脂層とを有することを特徴とする。
【０００７】接合材は、バンプとほぼ同一の厚さを有し
て両面に接着層を有するポリイミドテープ、あるいは、
樹脂層を形成する樹脂より速硬化性の樹脂を用いること
ができる。バンプが半導体チップの周辺部に設けられて
いる場合には、接合材は半導体チップの中央部で半導体
チップと基板とを接合するように配置され、バンプが半
導体チップの中央部に設けられている場合には、接合材
は半導体チップの周辺部で半導体チップと基板とを接合
するように配置される。なお、接合材の熱膨張係数と基
板の熱膨張係数とは、ほぼ同一であることが望ましい。
て両面に接着層を有するポリイミドテープ、あるいは、
樹脂層を形成する樹脂より速硬化性の樹脂を用いること
ができる。バンプが半導体チップの周辺部に設けられて
いる場合には、接合材は半導体チップの中央部で半導体
チップと基板とを接合するように配置され、バンプが半
導体チップの中央部に設けられている場合には、接合材
は半導体チップの周辺部で半導体チップと基板とを接合
するように配置される。なお、接合材の熱膨張係数と基
板の熱膨張係数とは、ほぼ同一であることが望ましい。
【０００８】この発明の請求項７にかかる半導体チップ
の実装構造は、上記の第２の目的を達成させるため、回
路形成面に複数のバンプが形成された半導体チップと、
バンプの形成位置に対応してバンプが接合される配線パ
ターンが形成された基板と、バンプの形成位置を除く位
置で半導体チップと基板との間の一部に配置されて位置
決め時に両者を接合する作用を持つ接合材とを有し、基
板の熱膨張係数と接合材の熱膨張係数とがほぼ同一に設
定されていることを特徴とする。
の実装構造は、上記の第２の目的を達成させるため、回
路形成面に複数のバンプが形成された半導体チップと、
バンプの形成位置に対応してバンプが接合される配線パ
ターンが形成された基板と、バンプの形成位置を除く位
置で半導体チップと基板との間の一部に配置されて位置
決め時に両者を接合する作用を持つ接合材とを有し、基
板の熱膨張係数と接合材の熱膨張係数とがほぼ同一に設
定されていることを特徴とする。
【０００９】この場合、半導体チップと基板との接合後
に両者の間の空間を封止する樹脂層を設けることができ
る。
に両者の間の空間を封止する樹脂層を設けることができ
る。
【００１０】この発明にかかる半導体チップの実装方法
は、回路形成面に複数のバンプが形成された半導体チッ
プを、バンプの形成位置に対応して配線パターンが形成
された基板に取り付ける方法において、半導体チップと
基板とのいずれか一方のバンプの形成位置を除く位置
に、半導体チップと基板とを接合する接合材を配置する
接合剤配置段階と、バンプと配線パターンとが一致する
ように半導体チップと基板とを位置決めして接合材で固
定する位置決め段階と、固定された半導体チップと基板
とを加圧、加熱する加圧・加熱段階と、加圧・加熱処理
された半導体チップと基板との間の空間を樹脂で封止す
る封止段階とを備え、これらの段階が順に実行されるこ
とを特徴とする。
は、回路形成面に複数のバンプが形成された半導体チッ
プを、バンプの形成位置に対応して配線パターンが形成
された基板に取り付ける方法において、半導体チップと
基板とのいずれか一方のバンプの形成位置を除く位置
に、半導体チップと基板とを接合する接合材を配置する
接合剤配置段階と、バンプと配線パターンとが一致する
ように半導体チップと基板とを位置決めして接合材で固
定する位置決め段階と、固定された半導体チップと基板
とを加圧、加熱する加圧・加熱段階と、加圧・加熱処理
された半導体チップと基板との間の空間を樹脂で封止す
る封止段階とを備え、これらの段階が順に実行されるこ
とを特徴とする。
【００１１】接合剤配置段階では、バンプとほぼ同一の
厚さを有して両面に接着層を有するポリイミドテープを
貼り付け、あるいは樹脂層を形成する樹脂より速硬化性
の樹脂を塗布することができる。
厚さを有して両面に接着層を有するポリイミドテープを
貼り付け、あるいは樹脂層を形成する樹脂より速硬化性
の樹脂を塗布することができる。
【００１２】
【発明の実施の形態】以下、この発明にかかる半導体チ
ップの実装構造の実施形態を説明する。図１は、実施例
１にかかる半導体チップの実装構造を示す断面図であ
る。実施例１の構造は、図中下面となる回路形成面に複
数のバンプ３が形成された半導体チップ１と、バンプ３
の形成位置に対応してバンプ３が接合される銅製の配線
パターン５が形成された基板２と、両面に接着層９が設
けられたポリイミドテープ８とを備えており、半導体チ
ップ１と基板２との間の空間は樹脂層７により封止され
ている。
ップの実装構造の実施形態を説明する。図１は、実施例
１にかかる半導体チップの実装構造を示す断面図であ
る。実施例１の構造は、図中下面となる回路形成面に複
数のバンプ３が形成された半導体チップ１と、バンプ３
の形成位置に対応してバンプ３が接合される銅製の配線
パターン５が形成された基板２と、両面に接着層９が設
けられたポリイミドテープ８とを備えており、半導体チ
ップ１と基板２との間の空間は樹脂層７により封止され
ている。
【００１３】基板２には、配線パターン５が設けられた
位置に基板２を貫通するスルーホール２ａが形成され、
基板２の図中下側となる裏面側には、スルーホール２ａ
を介して配線パターン５に接続されるように、電極とし
てはんだボール４が形成されている。また、基板２の半
導体チップ１が接合される側の表面には、バンプ３に接
合されない配線パターン５を覆う絶縁膜６が形成されて
いる。実施例１では、基板２の熱膨張係数がポリイミド
テープ８の熱膨張係数にほぼ等しくなるよう基板２の材
料が選択されている。
位置に基板２を貫通するスルーホール２ａが形成され、
基板２の図中下側となる裏面側には、スルーホール２ａ
を介して配線パターン５に接続されるように、電極とし
てはんだボール４が形成されている。また、基板２の半
導体チップ１が接合される側の表面には、バンプ３に接
合されない配線パターン５を覆う絶縁膜６が形成されて
いる。実施例１では、基板２の熱膨張係数がポリイミド
テープ８の熱膨張係数にほぼ等しくなるよう基板２の材
料が選択されている。
【００１４】実施例１では、図２(A),(B)に示すよう
に、バンプ３に対応する配線パターン５が基板２の周辺
部に設けられており、接合材であるポリイミドテープ８
は、ほぼバンプ３と同一の厚さをもって基板２の中央部
に貼り付けられている。ポリイミドテープ８は、図２
(A)に示すように１つの連続した領域に貼り付けられて
もよいし、図２(B)に示されるように、複数箇所、この
例では４箇所、に分離して貼り付けられてもよい。
に、バンプ３に対応する配線パターン５が基板２の周辺
部に設けられており、接合材であるポリイミドテープ８
は、ほぼバンプ３と同一の厚さをもって基板２の中央部
に貼り付けられている。ポリイミドテープ８は、図２
(A)に示すように１つの連続した領域に貼り付けられて
もよいし、図２(B)に示されるように、複数箇所、この
例では４箇所、に分離して貼り付けられてもよい。
【００１５】実施例１の構造の実装方法は図３のフロー
チャートに示すように、接合剤配置段階S1、位置決め段
階S2、加圧・加熱段階S3、樹脂層封止段階S4の４段階か
ら成る。各段階につき図４の分解図を参照して説明す
る。実装の前段階として、図４に示されるように、バン
プ３が形成された半導体チップ１、両面に接着層９が形
成されたポリイミドテープ８、スルーホール２ａ上に配
線パターン５が形成された基板２が用意される。基板２
に設けられた配線パターン５のうち使用されないパター
ンは、絶縁層６で覆われている。
チャートに示すように、接合剤配置段階S1、位置決め段
階S2、加圧・加熱段階S3、樹脂層封止段階S4の４段階か
ら成る。各段階につき図４の分解図を参照して説明す
る。実装の前段階として、図４に示されるように、バン
プ３が形成された半導体チップ１、両面に接着層９が形
成されたポリイミドテープ８、スルーホール２ａ上に配
線パターン５が形成された基板２が用意される。基板２
に設けられた配線パターン５のうち使用されないパター
ンは、絶縁層６で覆われている。
【００１６】接合剤配置段階S1では、図４に矢印Aで示
されるように両面に接着層９が形成されたポリイミドテ
ープ８を基板２の中央で絶縁層６上に貼り付ける。位置
決め段階S2では、バンプ３と配線パターン５とが一致す
るように半導体チップ１と基板２とを位置決めし、図４
に矢印Ｂで示したように半導体チップ１をポリイミドテ
ープ8を介して基板２に固定する。
されるように両面に接着層９が形成されたポリイミドテ
ープ８を基板２の中央で絶縁層６上に貼り付ける。位置
決め段階S2では、バンプ３と配線パターン５とが一致す
るように半導体チップ１と基板２とを位置決めし、図４
に矢印Ｂで示したように半導体チップ１をポリイミドテ
ープ8を介して基板２に固定する。
【００１７】加圧・加熱段階S3では、固定された半導体
チップ１と基板２とを加圧しながら、300℃前後に加熱
してバンプ３と配線パターン５とを接合する。樹脂層封
止段階S4では、接合後、常温に戻してから半導体チップ
１と基板２との間の空間を樹脂層７で封止する。
チップ１と基板２とを加圧しながら、300℃前後に加熱
してバンプ３と配線パターン５とを接合する。樹脂層封
止段階S4では、接合後、常温に戻してから半導体チップ
１と基板２との間の空間を樹脂層７で封止する。
【００１８】実施例１の構造・方法によれば、半導体チ
ップ１と基板２とが、バンプ３と配線パターン５との接
合力、ポリイミドテープ８による接合力、封止樹脂層７
による接合力の３つの接合力により強固に接合されるた
め、たとえポリイミドテープ８による接合面積が小さい
場合にも、強い接合力が得られ、経時劣化により接触不
良が生じる可能性を低く抑えることができる。
ップ１と基板２とが、バンプ３と配線パターン５との接
合力、ポリイミドテープ８による接合力、封止樹脂層７
による接合力の３つの接合力により強固に接合されるた
め、たとえポリイミドテープ８による接合面積が小さい
場合にも、強い接合力が得られ、経時劣化により接触不
良が生じる可能性を低く抑えることができる。
【００１９】また、ポリイミドテープ８がバンプ３とほ
ぼ同一の厚さで設けられているため、加圧・加熱段階で
の圧力がバンプ部分のみでなくテープ８が接着された部
分にも分散され、半導体チップ１のバンプ形成部分にク
ラックが発生するのを避けることができる。
ぼ同一の厚さで設けられているため、加圧・加熱段階で
の圧力がバンプ部分のみでなくテープ８が接着された部
分にも分散され、半導体チップ１のバンプ形成部分にク
ラックが発生するのを避けることができる。
【００２０】さらに、実施例１では、基板２の熱膨張係
数がポリイミドテープ８の熱膨張係数にほぼ等しく設定
されているため、冷却時にポリイミドテープ８が基板２
と同程度に収縮し、半導体チップ１と基板２との熱膨張
係数の違いにより発生する応力をバンプ３の部分のみで
なくポリイミドテープの部分にも分散することができ
る。半導体チップ１の熱膨張係数は基板２の熱膨張係数
より小さく、加熱後の冷却時には基板２側がより大きく
収縮する。ここでポリイミドテープ８が基板２と同程度
に収縮すれば、半導体チップ１は収縮による応力をバン
プ３の部分のみでなく、ポリイミドテープ８が貼られた
部分でも受けることとなる。したがって、半導体チップ
１の局部への応力の集中を避け、半導体チップ１でのク
ラックの発生を避けることができる。反対に、テープの
熱膨張係数が半導体チップのそれに近い場合には、テー
プは半導体チップと同程度に収縮するため両者の間に応
力は生じず、半導体チップ１と基板２との間に発生する
応力がバンプの部分に集中することとなり、これがクラ
ック発生の原因となる。
数がポリイミドテープ８の熱膨張係数にほぼ等しく設定
されているため、冷却時にポリイミドテープ８が基板２
と同程度に収縮し、半導体チップ１と基板２との熱膨張
係数の違いにより発生する応力をバンプ３の部分のみで
なくポリイミドテープの部分にも分散することができ
る。半導体チップ１の熱膨張係数は基板２の熱膨張係数
より小さく、加熱後の冷却時には基板２側がより大きく
収縮する。ここでポリイミドテープ８が基板２と同程度
に収縮すれば、半導体チップ１は収縮による応力をバン
プ３の部分のみでなく、ポリイミドテープ８が貼られた
部分でも受けることとなる。したがって、半導体チップ
１の局部への応力の集中を避け、半導体チップ１でのク
ラックの発生を避けることができる。反対に、テープの
熱膨張係数が半導体チップのそれに近い場合には、テー
プは半導体チップと同程度に収縮するため両者の間に応
力は生じず、半導体チップ１と基板２との間に発生する
応力がバンプの部分に集中することとなり、これがクラ
ック発生の原因となる。
【００２１】図５は、実施例２にかかる半導体チップの
実装構造を示す断面図である。実施例２では、接合材と
して樹脂層７を形成する樹脂より速硬化性の速硬化樹脂
１０を用いている。速硬化樹脂１０は、硬化後はバンプ
３とほぼ同一の厚さを有する。他の構成は図１に示した
実施例１と同一である。実施例２でも、図６に示すよう
に、バンプ３に対応する配線パターン５が基板２の周辺
部に設けられており、接合材である速硬化樹脂１０は、
基板２の中央部に塗布される。
実装構造を示す断面図である。実施例２では、接合材と
して樹脂層７を形成する樹脂より速硬化性の速硬化樹脂
１０を用いている。速硬化樹脂１０は、硬化後はバンプ
３とほぼ同一の厚さを有する。他の構成は図１に示した
実施例１と同一である。実施例２でも、図６に示すよう
に、バンプ３に対応する配線パターン５が基板２の周辺
部に設けられており、接合材である速硬化樹脂１０は、
基板２の中央部に塗布される。
【００２２】実施例２の構造の実装の前段階では、図７
に示されるように、バンプ３が形成された半導体チップ
１、スルーホール２ａ上に配線パターン５が形成された
基板２が用意される。基板２に設けられた配線パターン
５のうち使用されないパターンは、絶縁層６で覆われて
いる。実施例２の構造の実装方法は、図３に示される実
施例１の方法とほぼ同様である。ただし、接合材配置段
階S1では、図７に矢印Aで示されるように速硬化樹脂供
給口(ノズル)１１から基板２の中央に速硬化樹脂１０が
供給(塗布)され、位置決め段階S2ではバンプ３と配線パ
ターン５とが一致するように半導体チップ１と基板２と
が位置決めされ、図７に矢印Ｂで示したように半導体チ
ップ１を基板２に固定する。速硬化樹脂１０は接合時に
は流動性を持つため、供給時には図７に示されるように
厚さが不均一であっても、接合時には図５に示されるよ
うに半導体チップ１と基板２とに挟まれて均一の厚さに
延ばされる。加圧・加熱段階S3の後の冷却は、速硬化樹
脂１０が硬化した後に行われる。
に示されるように、バンプ３が形成された半導体チップ
１、スルーホール２ａ上に配線パターン５が形成された
基板２が用意される。基板２に設けられた配線パターン
５のうち使用されないパターンは、絶縁層６で覆われて
いる。実施例２の構造の実装方法は、図３に示される実
施例１の方法とほぼ同様である。ただし、接合材配置段
階S1では、図７に矢印Aで示されるように速硬化樹脂供
給口(ノズル)１１から基板２の中央に速硬化樹脂１０が
供給(塗布)され、位置決め段階S2ではバンプ３と配線パ
ターン５とが一致するように半導体チップ１と基板２と
が位置決めされ、図７に矢印Ｂで示したように半導体チ
ップ１を基板２に固定する。速硬化樹脂１０は接合時に
は流動性を持つため、供給時には図７に示されるように
厚さが不均一であっても、接合時には図５に示されるよ
うに半導体チップ１と基板２とに挟まれて均一の厚さに
延ばされる。加圧・加熱段階S3の後の冷却は、速硬化樹
脂１０が硬化した後に行われる。
【００２３】実施例２の構造では、実施例１と同様に半
導体チップ１と基板２とが、バンプ３と配線パターン５
との接合力、速硬化樹脂１０による接合力、封止樹脂層
７による接合力の３つの接合力により強固に接合され
る。また、接合材である速硬化樹脂１０と基板２との熱
膨張係数をほぼ同一に設定することにより、実施例１と
同様に加熱・加熱段階後の冷却時に作用する応力が分散
され、半導体チップ１でのクラックの発生を避けること
ができる。
導体チップ１と基板２とが、バンプ３と配線パターン５
との接合力、速硬化樹脂１０による接合力、封止樹脂層
７による接合力の３つの接合力により強固に接合され
る。また、接合材である速硬化樹脂１０と基板２との熱
膨張係数をほぼ同一に設定することにより、実施例１と
同様に加熱・加熱段階後の冷却時に作用する応力が分散
され、半導体チップ１でのクラックの発生を避けること
ができる。
【００２４】図８は、実施例３にかかる半導体チップの
実装構造を示す断面図である。実施例３では、接合材と
してバンプ３とほぼ同一の厚さを持つポリイミドテープ
８を用いている。実施例３では、図９(A),(B)に示され
るように、バンプ３に対応する基板２上の配線パターン
５が基板の中央部に２列に配置されており、接合材であ
るポリイミドテープ８は、その周辺に配置されている。
ポリイミドテープ８は、図９(A)に示すように配線パタ
ーン５の両側に２つの領域として貼り付けられてもよい
し、図９(B)に示されるように、４箇所に分離して貼り
付けられてもよい。
実装構造を示す断面図である。実施例３では、接合材と
してバンプ３とほぼ同一の厚さを持つポリイミドテープ
８を用いている。実施例３では、図９(A),(B)に示され
るように、バンプ３に対応する基板２上の配線パターン
５が基板の中央部に２列に配置されており、接合材であ
るポリイミドテープ８は、その周辺に配置されている。
ポリイミドテープ８は、図９(A)に示すように配線パタ
ーン５の両側に２つの領域として貼り付けられてもよい
し、図９(B)に示されるように、４箇所に分離して貼り
付けられてもよい。
【００２５】実施例３の構造の実装方法は、接合材配置
段階S1におけるポリイミドテープ８の配置位置を除い
て、図３に示される実施例１と共通である。実施例３の
構造では、実施例１と同様に半導体チップ１と基板２と
が、バンプ３と配線パターン５との接合力、ポリイミド
テープ８による接合力、封止樹脂層７による接合力の３
つの接合力により強固に接合される。また、ポリイミド
テープ８がバンプ３とほぼ同一の厚さで設けられている
ため、加圧・加熱段階での圧力がバンプ部分のみでなく
テープ８が接着された部分にも分散され、半導体チップ
１のバンプ形成部分にクラックが発生するのを避けるこ
とができる。さらに、接合材であるポリイミドテープ８
と基板２との熱膨張係数をほぼ同一に設定することによ
り、実施例１と同様に加熱・加熱段階後の冷却時に作用
する応力が分散され、半導体チップ１でのクラックの発
生を避けることができる。
段階S1におけるポリイミドテープ８の配置位置を除い
て、図３に示される実施例１と共通である。実施例３の
構造では、実施例１と同様に半導体チップ１と基板２と
が、バンプ３と配線パターン５との接合力、ポリイミド
テープ８による接合力、封止樹脂層７による接合力の３
つの接合力により強固に接合される。また、ポリイミド
テープ８がバンプ３とほぼ同一の厚さで設けられている
ため、加圧・加熱段階での圧力がバンプ部分のみでなく
テープ８が接着された部分にも分散され、半導体チップ
１のバンプ形成部分にクラックが発生するのを避けるこ
とができる。さらに、接合材であるポリイミドテープ８
と基板２との熱膨張係数をほぼ同一に設定することによ
り、実施例１と同様に加熱・加熱段階後の冷却時に作用
する応力が分散され、半導体チップ１でのクラックの発
生を避けることができる。
【００２６】なお、実施例３のように中央部にバンプ
３、配線パターン５が配置される構造では、これらが周
辺部に形成される実施例１，２の構造と比較して、樹脂
封止前の段階で半導体チップ１と基板２とを互いに傾け
るような力が作用した場合に、バンプ３と配線パターン
５との接合が断線する可能性が高い。ただし、実施例３
のように接合材としてポリイミドテープ８を設けること
により、構造が補強され、上記のような傾き力が作用し
た場合にも、バンプ３と配線パターン５との接合を保つ
ことができる。
３、配線パターン５が配置される構造では、これらが周
辺部に形成される実施例１，２の構造と比較して、樹脂
封止前の段階で半導体チップ１と基板２とを互いに傾け
るような力が作用した場合に、バンプ３と配線パターン
５との接合が断線する可能性が高い。ただし、実施例３
のように接合材としてポリイミドテープ８を設けること
により、構造が補強され、上記のような傾き力が作用し
た場合にも、バンプ３と配線パターン５との接合を保つ
ことができる。
【００２７】次に、実施例１のポリイミドテープ８を用
いた実装構造と、ポリイミドテープを用いない比較例の
実装構造とで加圧・加熱段階後の冷却時にバンプ３に生
じる剪断応力をシミュレーションした結果を説明する。
シミュレーションは、基板２として以下の表１に示すよ
うに材料定数Ｅ、αの異なる４種類の材料ａ，ｂ，ｃ，
ｄを用いて行われた。材料定数のＥは、３２５℃から２
５℃に冷却された際の材料内の応力であり、材料定数の
αは熱膨張係数である。
いた実装構造と、ポリイミドテープを用いない比較例の
実装構造とで加圧・加熱段階後の冷却時にバンプ３に生
じる剪断応力をシミュレーションした結果を説明する。
シミュレーションは、基板２として以下の表１に示すよ
うに材料定数Ｅ、αの異なる４種類の材料ａ，ｂ，ｃ，
ｄを用いて行われた。材料定数のＥは、３２５℃から２
５℃に冷却された際の材料内の応力であり、材料定数の
αは熱膨張係数である。
【００２８】
【表１】 基板材料 内部応力Ｅ(325℃→25℃) 熱膨張係数α ａ(ポリイミド) ３００ｋｇ／ｍｍ2 １５×１０-6／℃ ｂ(樹脂系材料) ２０００ｋｇ／ｍｍ2 １５×１０-6／℃ ｃ(セラミック系材料) １１０００ｋｇ／ｍｍ2 １２×１０-6／℃ ｄ(セラミック系材料) ２６０００ｋｇ／ｍｍ2 ７×１０-6／℃
【００２９】半導体チップ１の主材料はシリコンであ
り、材料定数はＥ＝１３２７０ｋｇ／ｍｍ2、α＝２．
３×１０-6／℃である。また、ポリイミドテープの材料
係数は基板材料のａと同一である。
り、材料定数はＥ＝１３２７０ｋｇ／ｍｍ2、α＝２．
３×１０-6／℃である。また、ポリイミドテープの材料
係数は基板材料のａと同一である。
【００３０】シミュレーションの結果は、図９(A),(B)
のグラフに示される。(A)はテープ無しの比較例、(B)は
テープを用いた実施例１の値を示す。各グラフの縦軸が
バンプ部に発生する剪断応力τ(単位：τ×１０-5ｋｇ
／ｍｍ2)、横軸は基板２の熱膨張係数α(単位：α×１
０-6／℃)を示す。グラフでは、表１に示される内部応
力Ｅを有する材料の熱膨張係数αを変化させた際の剪断
応力が折線で示されており、各基板材料の実際の熱膨張
係数がグラフ上では○印で表示されている。内部応力Ｅ
と熱膨張係数αとは、温度変化を一定とすれば材料に固
有の値であるが、ここでは熱膨張係数αが実際の基板材
料ａ〜ｄとは異なる材料を想定し、想定された材料につ
いて剪断応力を求めている。実際の熱膨張係数の値での
バンプ部における剪断応力は表２に示すとおりとなる。
のグラフに示される。(A)はテープ無しの比較例、(B)は
テープを用いた実施例１の値を示す。各グラフの縦軸が
バンプ部に発生する剪断応力τ(単位：τ×１０-5ｋｇ
／ｍｍ2)、横軸は基板２の熱膨張係数α(単位：α×１
０-6／℃)を示す。グラフでは、表１に示される内部応
力Ｅを有する材料の熱膨張係数αを変化させた際の剪断
応力が折線で示されており、各基板材料の実際の熱膨張
係数がグラフ上では○印で表示されている。内部応力Ｅ
と熱膨張係数αとは、温度変化を一定とすれば材料に固
有の値であるが、ここでは熱膨張係数αが実際の基板材
料ａ〜ｄとは異なる材料を想定し、想定された材料につ
いて剪断応力を求めている。実際の熱膨張係数の値での
バンプ部における剪断応力は表２に示すとおりとなる。
【００３１】
【表２】 基板材料 剪断応力(比較例) 剪断応力(実施例１) ａ(ポリイミド) ７×１０-5ｋｇ／ｍｍ2 ５×１０-5ｋｇ／ｍｍ2 ｂ(樹脂系材料) ２４×１０-5ｋｇ／ｍｍ2 １１×１０-5ｋｇ／ｍｍ2 ｃ(セラミック系材料) １３×１０-5ｋｇ／ｍｍ2 １１×１０-5ｋｇ／ｍｍ2 ｄ(セラミック系材料) １３×１０-5ｋｇ／ｍｍ2 １１×１０-5ｋｇ／ｍｍ2
【００３２】表２に示されるとおり、ポリイミドテープ
８を用いた実施例１におけるバンプ部の剪断応力は、い
ずれの基板材料を用いた場合にもテープを用いない比較
例の値より小さくなり、バンプ部にかかる応力がポリイ
ミドテープ８が設けられた部位にも分散されていること
が理解できる。特に、基板材料としてテープと同じポリ
イミドを用いた場合には、他の基板材料を用いるより剪
断応力を小さく抑えることができる。
８を用いた実施例１におけるバンプ部の剪断応力は、い
ずれの基板材料を用いた場合にもテープを用いない比較
例の値より小さくなり、バンプ部にかかる応力がポリイ
ミドテープ８が設けられた部位にも分散されていること
が理解できる。特に、基板材料としてテープと同じポリ
イミドを用いた場合には、他の基板材料を用いるより剪
断応力を小さく抑えることができる。
【００３３】
【発明の効果】以上説明したように、請求項１の半導体
チップの実装構造によれば、半導体チップと基板とが、
バンプと配線パターンとの接合力、接合材による接合
力、封止樹脂層による接合力の３つの接合力により強固
に接合されるため、たとえ接合材による接合面積が小さ
い場合にも、強い接合力が得られ、経時劣化により接触
不良が生じる可能性を低く抑えることができる。
チップの実装構造によれば、半導体チップと基板とが、
バンプと配線パターンとの接合力、接合材による接合
力、封止樹脂層による接合力の３つの接合力により強固
に接合されるため、たとえ接合材による接合面積が小さ
い場合にも、強い接合力が得られ、経時劣化により接触
不良が生じる可能性を低く抑えることができる。
【００３４】また、請求項７の半導体チップの実装構造
によれば、基板の熱膨張係数が接合材の熱膨張係数にほ
ぼ等しく設定されているため、加熱後の冷却時に半導体
チップと基板との熱膨張係数の違いにより発生する応力
がバンプの部分のみでなく接合材の部分にも分散され、
半導体チップの局部への応力の集中を避け、半導体チッ
プでのクラックの発生を避けることができる。
によれば、基板の熱膨張係数が接合材の熱膨張係数にほ
ぼ等しく設定されているため、加熱後の冷却時に半導体
チップと基板との熱膨張係数の違いにより発生する応力
がバンプの部分のみでなく接合材の部分にも分散され、
半導体チップの局部への応力の集中を避け、半導体チッ
プでのクラックの発生を避けることができる。
【図１】 実施例１の半導体チップの実装構造の断面
図。
図。
【図２】 実施例１の半導体チップの実装構造の基板の
平面図。
平面図。
【図３】 実施例１の半導体チップの実装構造を構成す
るための実装方法を示すフローチャート。
るための実装方法を示すフローチャート。
【図４】 実施例１の半導体チップの実装構造を構成す
るための実装方法を示す分解図。
るための実装方法を示す分解図。
【図５】 実施例２の半導体チップの実装構造の断面
図。
図。
【図６】 実施例２の半導体チップの実装構造の基板の
平面図。
平面図。
【図７】 実施例２の半導体チップの実装構造を構成す
るための実装方法を示す分解図。
るための実装方法を示す分解図。
【図８】 実施例３の半導体チップの実装構造の断面
図。
図。
【図９】 実施例３の半導体チップの実装構造の基板の
平面図。
平面図。
【図１０】 実施例１のポリイミドテープを用いた実装
構造と、ポリイミドテープを用いない比較例の実装構造
とで加圧・加熱段階後の冷却時にバンプに生じる剪断応
力をシミュレーションした結果を示すグラフ。
構造と、ポリイミドテープを用いない比較例の実装構造
とで加圧・加熱段階後の冷却時にバンプに生じる剪断応
力をシミュレーションした結果を示すグラフ。
１ 半導体チップ ２ 基板 ３ バンプ ４ はんだボール ５ 配線パターン ６ 絶縁層 ７ 樹脂層 ８ ポリイミドテープ １０ 速硬化樹脂
Claims (11)
- 【請求項１】 回路形成面に複数のバンプが形成された
半導体チップと、 前記バンプの形成位置に対応して前記バンプが接合され
る配線パターンが形成された基板と、 前記バンプの形成位置を除く位置で前記半導体チップと
前記基板との間の一部に配置されて位置決め時に両者を
接合する接合材と、 前記半導体チップと前記基板との接合後に両者の間の空
間を封止する樹脂層とを有することを特徴とする半導体
チップの実装構造。 - 【請求項２】 前記接合材は、前記バンプとほぼ同一の
厚さを有し、両面に接着層を有するポリイミドテープで
あることを特徴とする請求項１に記載の半導体チップの
実装構造。 - 【請求項３】 前記接合材は、前記樹脂層を形成する樹
脂より速硬化性の樹脂であることを特徴とする請求項１
に記載の半導体チップの実装構造。 - 【請求項４】 前記バンプは、前記半導体チップの周辺
部に設けられ、前記接合材は、前記半導体チップの中央
部で前記半導体チップと前記基板とを接合することを特
徴とする請求項１〜３のいずれかに記載の半導体チップ
の実装構造。 - 【請求項５】 前記バンプは、前記半導体チップの中央
部に設けられ、前記接合材は、前記半導体チップの周辺
部で前記半導体チップと前記基板とを接合することを特
徴とする請求項１〜３のいずれかに記載の半導体チップ
の実装構造。 - 【請求項６】 前記接合材の熱膨張係数と、前記基板の
熱膨張係数とがほぼ同一であることを特徴とする請求項
１〜５のいずれかに記載の半導体チップの実装構造。 - 【請求項７】 回路形成面に複数のバンプが形成された
半導体チップと、 前記バンプの形成位置に対応して配線パターンが形成さ
れた基板と、 前記バンプの形成位置を除く位置で前記半導体チップと
前記基板との間の一部に配置されて位置決め時に両者を
接合する作用を持ち、前記基板とほぼ同一の熱膨張係数
を持つ接合材とを有することを特徴とする半導体チップ
の実装構造。 - 【請求項８】 前記半導体チップと前記基板との接合後
に両者の間の空間を封止する樹脂層を有することを特徴
とする請求項７に記載の半導体チップの実装構造。 - 【請求項９】 回路形成面に複数のバンプが形成された
半導体チップを、前記バンプの形成位置に対応して前記
バンプが接合される配線パターンが形成された基板に取
り付ける半導体チップの実装方法において、 前記半導体チップと前記基板とのいずれか一方の前記バ
ンプの形成位置を除く位置に、前記半導体チップと前記
基板とを接合する接合材を配置する接合剤配置段階と、 前記バンプと前記配線パターンとが一致するように前記
半導体チップと前記基板とを位置決めして前記接合材で
固定する位置決め段階と、 前記固定された前記半導体チップと前記基板とを加圧、
加熱する加圧・加熱段階と、 前記加圧・加熱処理された前記半導体チップと前記基板
との間の空間を樹脂で封止する封止段階とを備え、これ
らの段階が順に実行されることを特徴とする半導体チッ
プの実装方法。 - 【請求項１０】 前記接合剤配置段階では、前記バンプ
とほぼ同一の厚さを有し、両面に接着層を有するポリイ
ミドテープが貼り付けられることを特徴とする請求項９
に記載の半導体チップの実装方法。 - 【請求項１１】 前記接合剤配置段階では、前記樹脂層
を形成する樹脂より速硬化性の樹脂が塗布されることを
特徴とする請求項９に記載の半導体チップの実装方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22412097A JP3881751B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体チップの実装構造および実装方法 |
| US09/050,971 US6130480A (en) | 1997-08-20 | 1998-03-31 | Structure for packaging semiconductor chip |
| EP98304075A EP0898305A3 (en) | 1997-08-20 | 1998-05-21 | Structure and method for packaging semiconductor chip |
| KR1019980033299A KR19990023646A (ko) | 1997-08-20 | 1998-08-17 | 반도체칩의 실장구조 및 실장방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22412097A JP3881751B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体チップの実装構造および実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167834A true JPH1167834A (ja) | 1999-03-09 |
| JP3881751B2 JP3881751B2 (ja) | 2007-02-14 |
Family
ID=16808861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22412097A Expired - Fee Related JP3881751B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体チップの実装構造および実装方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6130480A (ja) |
| EP (1) | EP0898305A3 (ja) |
| JP (1) | JP3881751B2 (ja) |
| KR (1) | KR19990023646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6631491B1 (en) | 1997-11-10 | 2003-10-07 | Ntt Mobile Communications Network, Inc. | Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106482A (ja) * | 1998-07-29 | 2000-04-11 | Sony Chem Corp | フレキシブル基板製造方法 |
| EP1018760A1 (de) * | 1999-01-07 | 2000-07-12 | Alphasem AG | Verfahren und Vorrichtung zum Verkapseln eines elektronischen Bauteils, insbesondere eines Halbleiterchips |
| JP3437107B2 (ja) * | 1999-01-27 | 2003-08-18 | シャープ株式会社 | 樹脂封止型半導体装置 |
| DE19905055A1 (de) * | 1999-02-08 | 2000-08-17 | Siemens Ag | Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung |
| US6326701B1 (en) * | 1999-02-24 | 2001-12-04 | Sanyo Electric Co., Ltd. | Chip size package and manufacturing method thereof |
| JP3784597B2 (ja) * | 1999-12-27 | 2006-06-14 | 沖電気工業株式会社 | 封止樹脂及び樹脂封止型半導体装置 |
| US7054161B1 (en) * | 2000-04-19 | 2006-05-30 | James Stephen L | Slotted adhesive for die-attach in BOC and LOC packages |
| US7041533B1 (en) * | 2000-06-08 | 2006-05-09 | Micron Technology, Inc. | Stereolithographic method for fabricating stabilizers for semiconductor devices |
| JP3613167B2 (ja) * | 2000-10-12 | 2005-01-26 | 株式会社村田製作所 | パッド電極の接続状態の検査方法 |
| CN1327516C (zh) * | 2001-05-30 | 2007-07-18 | 株式会社萌利克 | 半导体器件 |
| EP1652227A2 (en) * | 2003-06-25 | 2006-05-03 | Advanced Interconnect Technologies Limited | Lead frame routed chip pads for semiconductor packages |
| JP5418367B2 (ja) * | 2010-03-30 | 2014-02-19 | 富士通株式会社 | プリント配線板ユニットおよび電子機器 |
| CN109256352B (zh) * | 2018-10-15 | 2021-10-08 | 深圳成为控股有限公司 | 芯片热熔、焊接封装机 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296431A (ja) * | 1986-06-17 | 1987-12-23 | Alps Electric Co Ltd | フリツプチツプの接続方法 |
| JPH0437044A (ja) * | 1990-05-31 | 1992-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
| US5379191A (en) * | 1991-02-26 | 1995-01-03 | Microelectronics And Computer Technology Corporation | Compact adapter package providing peripheral to area translation for an integrated circuit chip |
| KR0152901B1 (ko) * | 1993-06-23 | 1998-10-01 | 문정환 | 플라스틱 반도체 패키지 및 그 제조방법 |
| JP2616565B2 (ja) | 1994-09-12 | 1997-06-04 | 日本電気株式会社 | 電子部品組立体 |
| JP3243988B2 (ja) * | 1995-12-27 | 2002-01-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH09260538A (ja) * | 1996-03-27 | 1997-10-03 | Miyazaki Oki Electric Co Ltd | 樹脂封止型半導体装置及び製造方法とその実装構造 |
-
1997
- 1997-08-20 JP JP22412097A patent/JP3881751B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-31 US US09/050,971 patent/US6130480A/en not_active Expired - Fee Related
- 1998-05-21 EP EP98304075A patent/EP0898305A3/en not_active Withdrawn
- 1998-08-17 KR KR1019980033299A patent/KR19990023646A/ko not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6631491B1 (en) | 1997-11-10 | 2003-10-07 | Ntt Mobile Communications Network, Inc. | Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0898305A2 (en) | 1999-02-24 |
| EP0898305A3 (en) | 1999-08-25 |
| JP3881751B2 (ja) | 2007-02-14 |
| US6130480A (en) | 2000-10-10 |
| KR19990023646A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JP3881751B2 (ja) | 半導体チップの実装構造および実装方法 | |
| JPH10178145A (ja) | 半導体装置及びその製造方法並びに半導体装置用絶縁基板 | |
| KR19990082715A (ko) | 반도체장치 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JPH10112478A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP2626621B2 (ja) | 半導体装置の製造方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JP3565204B2 (ja) | 電子装置 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JPH0436574B2 (ja) | ||
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP2986466B2 (ja) | 回路基板平坦化方法及び半導体装置の製造方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JP3059408B2 (ja) | 半導体チップ部品の実装方法及び半導体チップ部品の実装体 | |
| JPH08139138A (ja) | 電子部品の接続方法 | |
| JPH11204571A (ja) | 機能素子の実装構造体とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |