JPH11204679A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11204679A
JPH11204679A JP10002506A JP250698A JPH11204679A JP H11204679 A JPH11204679 A JP H11204679A JP 10002506 A JP10002506 A JP 10002506A JP 250698 A JP250698 A JP 250698A JP H11204679 A JPH11204679 A JP H11204679A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor chip
wiring
package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10002506A
Other languages
English (en)
Inventor
Takashi Nakamura
尚 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10002506A priority Critical patent/JPH11204679A/ja
Priority to TW087107703A priority patent/TW383477B/zh
Priority to US09/092,176 priority patent/US6054759A/en
Priority to KR1019980036655A priority patent/KR100301649B1/ko
Publication of JPH11204679A publication Critical patent/JPH11204679A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップにて発生する熱が効率的に放熱
されるとともに、信号用電極の増加が図られる半導体装
置を提供する。 【解決手段】 テープ８上に半導体チップ２がダイボン
ドされている。半導体チップ２の上面には、電源を供給
するための複数の電源用電極１０が形成され、下面に
は、信号をやり取りするための複数の信号用電極１２が
形成されている。半導体チップ２およびテープ８等は、
パッケージ９内に封止されている。パッケージ９の外部
に形成された電源配線１６が、電源用電極１２に接続さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、動作時に発生する熱が効率的に放熱される半導体
装置に関するものである。
【０００２】
【従来の技術】近年、大容量の情報を処理するために、
集積回路（以下「ＩＣ」と記する）には、高速動作が益
々求められている。このような高速動作に対応するため
に、所定の信号を入出力させるための、ＩＣに設けられ
る信号ピンの数が増加している。また、ＩＣの消費電力
も増加するため、電源を供給するための電源ピンの数も
増加している。
【０００３】一方、半導体チップを封入したパッケージ
においては、高密度な実装を実現するために、より半導
体チップの大きさに近いサイズが求められている。
【０００４】まず、第１の従来技術として、半導体チッ
プを封止したパッケージを含む半導体装置の一例につい
て図を用いて説明する。図７は、ファインピッチ・ボー
ル・グリッド・アレイ（以下「ファインピッチＢＧＡ」
と記す。）の構造を示したものである。図７を参照し
て、エポキシ系樹脂を含浸させたガラスシート（以下
「テープ」と記す。）１０６の一方の面上に、粘着層１
０５を介在させて半導体チップ１０２がダイボンドされ
ている。テープ１０６の周辺近傍には、複数のパッド電
極１０７が形成されている。各パッド電極１０７は金線
１０４により半導体チップ１０２の所定の領域と電気的
に接続されている。
【０００５】一方、テープ１０６の他方の面上には、複
数のはんだボール１０８が形成されている。各はんだボ
ール１０８は、テープ１０６に形成された所定の配線に
よってパッド電極１０７と電気的に接続されている。半
導体チップ１０２は、モールド樹脂１１０によって、テ
ープ１０６上に封止されている。
【０００６】ファインピッチＢＧＡでは、電極ピンとし
てのはんだボールがアレイ状に配置できるため、小さな
パッケージにより多くのピンを形成するのに有利であ
る。
【０００７】次に、第２の従来技術としての半導体装置
の他の例について図を用いて説明する。図８は、チップ
・スケール・パッケージ（以下「ＣＳＰ」と記す。）の
構造を示したものである。図８を参照して、半導体チッ
プ１０２の表面には、複数の外部電極１０９が設けられ
ている。各外部電極１０９は、金属配線１１１およびパ
ッド電極１０７を介して、半導体チップ１０２の所定の
領域と電気的に接続されている。半導体チップ１０２
は、モールド樹脂１１０により封止されている。
【０００８】ＣＳＰでは、半導体チップ１０２とほぼ同
じ大きさでもって、より多くのピンを形成することが可
能である。また、基板上に実装するための面積も比較的
小さくてすみ、高密度な実装が可能となる。
【０００９】しかしながら、上述したファインピッチＢ
ＧＡやＣＳＰでは、消費電力が比較的大きく、半導体チ
ップから発生する熱が問題となった。そこで、このよう
な熱を放熱するために種々の対策が採られている。
【００１０】次に、第３の従来技術として、このような
熱を効果的に放熱させる半導体装置の一例について、特
開平７−５０３６８号公報に開示された半導体装置につ
いて説明する。図９は、同公報に開示された半導体装置
の一断面を示したものである。図１０は、キャップ部分
を取除いた半導体装置の一平面を示したものである。ま
ず、図９を参照して、半導体チップ１２０は、その裏面
でパッケージ１２５に固定され、キャップ１２３および
パッケージ１２５によって形成される空間内に封入され
ている。そして、半導体チップ１２０の上面とキャップ
１２３の内面との間には、空隙が形成されている。
【００１１】半導体チップ１２０上の電源は、ピン１２
９、配線１２７、電源用電極１２４、はんだ１３２、電
源用パッド１２２を通して外部回路から供給される。ま
た、外部回路と半導体チップ１２０との間の信号は、ピ
ン１３０、配線１２８、リード１２６、ボンディングワ
イヤ１３１、ボンディングパッド１２１を通してやり取
りされる。特に、半導体チップ１２０の表面に形成され
た電源用パッド１２２は、図１０に示すように、その面
積をより大きくすることができる。
【００１２】この半導体装置によれば、動作時におい
て、半導体チップ１２０で発生した熱は、半導体チップ
１２０の裏面からパッケージ１２５に伝導する一方、電
源用パッド１２２、はんだ１３２および電源用電極１２
４を介してキャップ１２３に伝導する。このようにし
て、パッケージ１２５およびキャップ１２３の両方から
放熱を行なうことが可能となり、半導体チップ１２０で
発生する熱を外部へ充分に放熱することができる。
【００１３】また、電源用電極１２４や電源用パッド１
２２を設けたことにより、ボンディングパッド１２１を
介しての半導体チップ１２０への電源供給を減らすこと
ができ、その減った分だけボンディングパッド１２１を
半導体チップ１２０と外部回路との間の信号用に用いる
ことができる。その結果、ボンディングパッド１２１の
信号用としての個数を、従来に比べて増やすことができ
る。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
た第３の従来の技術の半導体装置では、以下に示すよう
な問題点があった。まず、半導体チップ１０２への電源
供給は、電源用電極１２４を介して供給される。このた
め、半導体チップ１０２に電源用のボンディングパッド
を設ける必要がない分、電源以外の信号用のボンディン
グパッドをより多く設けることができる。ところが、電
源は、パッケージ１２５に設けられたピン１２９から半
導体チップ１０２へ供給される。このため、パッケージ
１２５の所定の領域に設けられるピン１２９の総数とし
ては変わりがなく、その領域に新たに信号用ピンを設け
るのが困難であった。
【００１５】また、キャップ１２３へ伝えられた熱は、
キャップ１２３およびパッケージ１２５の表面積が大き
いほど効率よく外気に放熱されるが、比較的小さいキャ
ップ１２３およびパッケージ１２５では、充分に放熱で
きないことがあった。
【００１６】本発明は、上記問題点を解決するためにな
されたものであり、動作時に発生する熱が充分に放熱さ
れるとともに、信号用ピンの増設が図られる半導体装置
を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の１つの局面にお
ける半導体装置は、半導体チップと、パッケージ部材
と、電源端子部および複数の信号端子部と、電源配線部
とを備えている。パッケージ部材は、半導体チップを収
容する。電源端子部および複数の信号端子部は、パッケ
ージ部材に配置され、半導体チップとそれぞれ電気的に
接続されている。
【００１８】電源配線部は、電源端子部と電気的に接続
され、パッケージ部材の外部に設けられている。電源端
子部および電源配線部は、信号端子部が配置されるパッ
ケージ部材の面とは異なる面に配置されている。
【００１９】好ましくは、電源端子部および電源配線部
は、信号端子部が配置されるパッケージ部材の面と向か
い合う面に配置される。好ましくは、パッケージ部材を
載置する所定の配線が形成された基板を含み、電源配線
部は、パッケージ部材を覆うように設けられるととも
に、所定の配線と電気的に接続されている。また好まし
くは、各信号端子部とそれぞれ電気的に接続される所定
の配線が形成された第１のプリント基板と、電源配線部
が形成された第２のプリント基板とを含み、半導体チッ
プを収容したパッケージ部材が、第１のプリント基板と
第２のプリント基板との間に配置されている。
【００２０】
【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係る半導体装置について、図１
〜４を用いて説明する。なお、図２は、図１に示すＡ−
Ａにおける断面を示し、図４は、図３に示すＢ−Ｂにお
ける断面を示す。まず、図１および図２を参照して、テ
ープ８上に半導体チップ２がダイボンドされている。半
導体チップ２の外周近傍の表面には、複数のボンディン
グパッド６が形成されている。また、テープ８の外周表
面には、複数のパッド電極７が設けられている。
【００２１】各ボンディングパッド６とパッド電極７と
は、ボンディングワイヤ４により電気的に接続されてい
る。半導体チップ２の表面上には、半導体チップ２へ電
源を供給するための電源端子部としての複数の電源用電
極１０が形成されている。また、テープ８の下面には、
半導体チップ２と信号をやり取りするための信号端子部
として複数の信号用電極１２が形成されている。半導体
チップ２およびテープ８等は、モールド樹脂などのパッ
ケージ９内に封止されている。
【００２２】さらに、図３および図４を参照して、電源
用電極１２には、電源配線部としての電源配線１６が接
続されている。電源配線１６は、電源（Ｖｃｃ）配線１
６ａとＧＮＤ配線１６ｂとを含んでいる。各信号用電極
１２は、プリント基板（ＰＣＢ）１４ａの表面に形成さ
れた所定の配線（図示せず）と電気的に接続されてい
る。電源配線１６ａとＧＮＤ配線１６ｂとは、プリント
基板１４ａの表面に形成されたプリント基板上Ｖｃｃ配
線１５ａとプリント基板上ＧＮＤ配線１５ｂとそれぞれ
電気的に接続されている。
【００２３】上述した半導体装置によれば、信号用電極
１２が配置されるパッケージ９の下面には、電源用電極
１０が配置されない。これにより、パッケージ９の下面
の限られた領域内に、電源用電極を配置する分、信号用
電極を増設することができる。
【００２４】また、電源用電極１０に接続される電源配
線１６においては、パッケージ９の外部に設けられるた
め、比較的幅の広い配線を適用することができる。半導
体チップ２で発生した熱は、ボンディングワイヤ４から
パッド電極７へ伝導するとともに、電源用電極１０から
電源配線１６へも伝導する。このとき、電源用配線１６
ａが放熱フィンとしての働きを有し、熱を効率よく放熱
することができる。また、電源配線１６からプリント基
板１４ａへも熱が伝導することによって、さらに効率よ
く放熱することができる。
【００２５】また、半導体装置を高密度に実装するため
に、パッケージにおいては、半導体チップのサイズによ
り近いサイズのものが求められる。ところが、パッケー
ジの大きさを小さくすると、パッケージ内を熱が流れる
のを防ぐ力の大きさ、すなわち、熱抵抗が大きくなる。
特に、超高速の半導体チップを搭載した半導体装置で
は、発熱量が大きく、パッケージだけでは充分に放熱す
ることができないことがある。このような超高速の半導
体チップを搭載した場合であっても、上述した電源配線
１６等によって、半導体チップ２で発生した熱を効率よ
く放熱することができる。
【００２６】また、パッケージ９を覆うように電源配線
１６を設けることによって、電源配線１６がシールドの
役目を果たし、半導体チップ２への電磁干渉を抑制する
こともできる。
【００２７】また、ボンディングワイヤと比べると、比
較的口径の大きい電源用電極１０により半導体チップ２
へ電源が供給されるので、電気抵抗やインダクタンスを
抑えることができ、安定した電圧を半導体チップ２へ供
給することができる。
【００２８】さらに、パッケージにモールド樹脂を適用
したり、電源用電極および信号電極にはんだを適用する
ことによって、発生する熱による応力も緩和することが
できる。
【００２９】実施の形態２ 本発明の実施の形態２に係る半導体装置について、図５
を用いて説明する。図５を参照して、半導体チップを搭
載したパッケージ９は、プリント基板１４ｂ上に載置さ
れている。各信号用電極１２は、プリント基板１４ｂの
表面に形成された所定の配線（図示せず）とそれぞれ電
気的に接続されている。プリント基板１４ｃの一方の面
には、プリント基板上電源配線１５が形成されている。
そのプリント基板上電源配線１５は、パッケージ９に設
けられた電源用電極１０に電気的に接続されている。
【００３０】この場合には、プリント基板１４ｃの表面
にて、電源配線１５の配線領域をより広く確保すること
ができるため、電源用電極１０から電源用配線１５に伝
導した熱がさらに効率よく放熱される。また、半導体チ
ップ２へ電源を安定して供給することができる。
【００３１】さらに、プリント基板１４ｃの他方の面
に、所定のプリント配線を形成することにより、図６に
示すように、プリント基板１４ｃ上にさらに半導体チッ
プを搭載したパッケージ９を載置することができる。
【００３２】この場合には、複数のプリント基板１４
ｂ、１４ｃ、１４ｄを積層することによって、限られた
空間内に、半導体装置をより高密度に実装することがで
きる。
【００３３】なお、上記実施の形態では、電源用電極１
０は、信号用電極１２が形成されているパッケージ９の
下面と向かい合う上面に形成した場合について説明した
が、半導体装置の実装の仕方に合わせて、電源用電極
を、パッケージの側面等に形成してもよい。このような
場合でも、上述した効果を得ることができる。
【００３４】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は、上記で説明した範囲ではなく、
特許請求の範囲によって示され、特許請求の範囲と均等
の意味および範囲でのすべての変更が含まれることが意
図される。
【００３５】
【発明の効果】本発明の１つの局面における半導体装置
は、半導体チップと、パッケージ部材と、電源端子部お
よび複数の信号端子部と、電源配線部とを備えている。
パッケージ部材は、半導体チップを収容する。電源端子
部および複数の信号端子部は、パッケージ部材に配置さ
れ、半導体チップとそれぞれ電気的に接続されている。
【００３６】電源配線部は、電源端子部と電気的に接続
され、パッケージ部材の外部に設けられている。電源端
子部および電源配線部は、信号端子部が配置されるパッ
ケージ部材の面とは異なる面に配置されている。
【００３７】この構成によれば、電源端子部が、信号端
子部が配置されるパッケージ部材の面とは異なる面に配
置される。このため、両者がパッケージ部材の同じ面に
配置される場合と比べると、信号端子部が配置される面
には、電源端子部を配置する分、信号端子部を増設する
ことができる。また、電源端子部が配置される面には、
信号端子部は配置されないので、電源端子部に接続され
る電源配線部の配線幅をより大きく設定することができ
る。これにより、電源配線部の表面積を増大させること
ができ、その結果、半導体チップから電源端子部を介し
て電源配線部へ伝導した熱が効率よく外気に放熱され
る。
【００３８】好ましくは、電源端子部および電源配線部
は、信号端子部が配置されるパッケージ部材の面と向か
い合う面に配置される。
【００３９】この場合には、電源配線部の配線幅をさら
に大きく設定することができる。その結果、半導体装置
の放熱がさらに効率よく行なわれる。
【００４０】好ましくは、パッケージ部材を載置する所
定の配線が形成された基板を含み、電源配線部は、パッ
ケージ部材を覆うように設けられるとともに、所定の配
線と電気的に接続されている。
【００４１】この場合には、発生した熱が電源配線部か
らプリント基板へ伝導する。これにより、さらに熱を効
率よく放熱することができる。また、パッケージ部材を
覆うように設けられた電源配線部により、半導体チップ
への電磁干渉を抑制することができる。
【００４２】また好ましくは、各信号端子部とそれぞれ
電気的に接続される所定の配線が形成された第１のプリ
ント基板と、電源配線部が形成された第２のプリント基
板とを含み、半導体チップを収容したパッケージ部材
が、第１のプリント基板と第２のプリント基板との間に
配置されている。
【００４３】この場合には、限られた空間内に、半導体
装置のより密度の高い実装を行なうことができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置のパ
ッケージ内の一平面を示す図である。
【図２】 図１に示すＡ−Ａにおける断面を示す図であ
る。
【図３】 同実施の形態における、半導体装置の一平面
を示す図である。
【図４】 図３に示すＢ−Ｂにおける断面を示す図であ
る。
【図５】 本発明の実施の形態２に係る半導体装置の一
側面を示す図である。
【図６】 同実施の形態において、半導体装置の変形例
の一側面を示す図である。
【図７】 第１の従来技術における半導体装置の部分断
面を示す斜視図である。
【図８】 第２の従来技術における半導体装置の部分断
面を示す斜視図である。
【図９】 第３の従来技術における半導体装置の一断面
を示す図である。
【図１０】 図９に示す半導体装置の一平面を示す図で
ある。
【符号の説明】
２ 半導体チップ、４ ボンディングワイヤ、６ ボン
ディングパッド、７パッド電極、８ テープ、９ パッ
ケージ、１０ 電源用電極、１２ 信号用電極、１４
ａ、１４ｂ、１４ｃ、１４ｄ プリント基板、１５ プ
リント基板上電源配線、１６ 電源配線。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記半導体チップを収容するためのパッケージ部材と、 前記パッケージ部材に配置され、前記半導体チップとそ
    れぞれ電気的に接続された電源端子部および複数の信号
    端子部と、 前記電源端子部と電気的に接続され、前記半導体チップ
    へ電源を供給するための、前記パッケージ部材の外部に
    設けられた電源配線部とを備え、 前記電源端子部および前記電源配線部は、前記信号端子
    部が配置されるパッケージ部材の面とは異なる面に配置
    された、半導体装置。
  2. 【請求項２】 前記電源端子部および前記電源配線部
    は、前記信号端子部が配置されるパッケージ部材の面と
    向かい合う面に配置されている、請求項１記載の半導体
    装置。
  3. 【請求項３】 前記パッケージ部材を載置する所定の配
    線が形成された基板を含み、 前記電源配線部は、前記パッケージ部材を覆うように設
    けられるとともに、所定の前記配線と電気的に接続され
    た、請求項２記載の半導体装置。
  4. 【請求項４】 各前記信号端子部とそれぞれ電気的に接
    続される所定の配線が形成された第１のプリント基板
    と、 前記電源配線部が形成された第２のプリント基板とを含
    み、 前記半導体チップを収容した前記パッケージ部材が、前
    記第１のプリント基板と前記第２のプリント基板との間
    に配置された、請求項２記載の半導体装置。
JP10002506A 1998-01-08 1998-01-08 半導体装置 Withdrawn JPH11204679A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10002506A JPH11204679A (ja) 1998-01-08 1998-01-08 半導体装置
TW087107703A TW383477B (en) 1998-01-08 1998-05-19 Semiconductor device
US09/092,176 US6054759A (en) 1998-01-08 1998-06-05 Semiconductor chip and package with heat dissipation
KR1019980036655A KR100301649B1 (ko) 1998-01-08 1998-09-05 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002506A JPH11204679A (ja) 1998-01-08 1998-01-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH11204679A true JPH11204679A (ja) 1999-07-30

Family

ID=11531263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002506A Withdrawn JPH11204679A (ja) 1998-01-08 1998-01-08 半導体装置

Country Status (4)

Country Link
US (1) US6054759A (ja)
JP (1) JPH11204679A (ja)
KR (1) KR100301649B1 (ja)
TW (1) TW383477B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836005B2 (en) 2003-02-14 2004-12-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2007500441A (ja) * 2003-07-30 2007-01-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ワイヤボンドボールグリッドアレイ用グランドアーチ
JP2009503865A (ja) * 2005-07-29 2009-01-29 フリースケール セミコンダクター インコーポレイテッド 熱放散が高められたパッケージ化集積回路

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758630B1 (fr) * 1997-01-21 1999-04-09 Thomson Tubes Electroniques Procede de scellement etanche d'un detecteur de rayonnement a l'etat solide et detecteur obtenu par ce procede
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
USD453141S1 (en) 2000-04-24 2002-01-29 Tamura Coroportion Circuit block for power supply
US6916121B2 (en) * 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US6707140B1 (en) * 2000-05-09 2004-03-16 National Semiconductor Corporation Arrayable, scaleable, and stackable molded package configuration
US6624507B1 (en) * 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US7269027B2 (en) * 2001-08-03 2007-09-11 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7023705B2 (en) 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
US7185821B1 (en) * 2003-07-07 2007-03-06 Cisco Technology, Inc. Method and apparatus for delivering high-current power and ground voltages using top side of chip package substrate
US7156562B2 (en) * 2003-07-15 2007-01-02 National Semiconductor Corporation Opto-electronic module form factor having adjustable optical plane height
US6985668B2 (en) * 2003-07-15 2006-01-10 National Semiconductor Corporation Multi-purpose optical light pipe
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US8058719B2 (en) * 2007-03-23 2011-11-15 Microsemi Corporation Integrated circuit with flexible planer leads
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
ITMI20111216A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita?
ITMI20111214A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza a spessore ridotto
ITMI20111208A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore stabilizzato
ITMI20111217A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema contenitore/dissipatore per componente elettronico
ITMI20111218A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza ad elevata velocita? di commutazione
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8674509B2 (en) * 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
US9287227B2 (en) 2013-11-29 2016-03-15 STMicroelectronics (Shenzhen) R&D Co. Ltd Electronic device with first and second contact pads and related methods
DE102020108916B4 (de) * 2020-03-31 2025-05-28 Infineon Technologies Ag Package mit Clip und Konnektor über elektronischen Komponenten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
JPH0750368A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd 半導体装置
JP2550902B2 (ja) * 1993-12-24 1996-11-06 日本電気株式会社 半導体集積回路装置
JP3634048B2 (ja) * 1996-02-28 2005-03-30 富士通株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836005B2 (en) 2003-02-14 2004-12-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN1316606C (zh) * 2003-02-14 2007-05-16 三菱电机株式会社 半导体器件
JP2007500441A (ja) * 2003-07-30 2007-01-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ワイヤボンドボールグリッドアレイ用グランドアーチ
JP2009503865A (ja) * 2005-07-29 2009-01-29 フリースケール セミコンダクター インコーポレイテッド 熱放散が高められたパッケージ化集積回路

Also Published As

Publication number Publication date
US6054759A (en) 2000-04-25
KR19990066750A (ko) 1999-08-16
KR100301649B1 (ko) 2001-10-19
TW383477B (en) 2000-03-01

Similar Documents

Publication Publication Date Title
JPH11204679A (ja) 半導体装置
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US6359341B1 (en) Ball grid array integrated circuit package structure
JPH09153565A (ja) ヒートシンク付きボールグリッドアレーパッケージ
KR20080031119A (ko) 반도체 장치
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
KR100281056B1 (ko) 반도체장치및반도체장치모듈
JP3764214B2 (ja) プリント回路基板およびこれを備えた電子機器
US6320136B1 (en) Layered printed-circuit-board and module using the same
JP4020795B2 (ja) 半導体装置
JP3166490B2 (ja) Ｂｇａ型半導体装置
JPH03174749A (ja) 半導体装置
JP2002057238A (ja) 集積回路パッケージ
JPH03238852A (ja) モールド型半導体集積回路
JPH10107091A (ja) 電子部品の実装構造およびその製造方法
JP2007036035A (ja) 半導体装置
JPH01286455A (ja) ヒートシンク付集積回路ケース
JP3260422B2 (ja) Ｉｃパッケージ
JP3737093B2 (ja) 半導体装置
JPH1174302A (ja) 樹脂封止型半導体装置
JPH06349981A (ja) 樹脂封止型半導体装置
JP3221072B2 (ja) 樹脂封止型半導体装置
JP2000031315A (ja) Ｂｇａパッケージ及びその製造方法
JPH08236677A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405