JPH11204689A - 集積回路パッケージ、その作製方法およびその製造システム - Google Patents
集積回路パッケージ、その作製方法およびその製造システムInfo
- Publication number
- JPH11204689A JPH11204689A JP10253117A JP25311798A JPH11204689A JP H11204689 A JPH11204689 A JP H11204689A JP 10253117 A JP10253117 A JP 10253117A JP 25311798 A JP25311798 A JP 25311798A JP H11204689 A JPH11204689 A JP H11204689A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive
- die
- integrated circuit
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/688—Flexible insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 効率的な直接的「フリップチップ」を有し、
TABのフレキシビリティと正確さを備えたパッケージ
ング方法、パッケージング装置、およびそれにより製造
されたパッケージを提供する。 【解決手段】 基板上に導電性トレースを設け、基板を
貫通する孔を形成することにより集積回路パッケージが
形成される。孔のうち少なくとも1つは、導電性トレー
スと少なくとも部分的に境界を接する。基板は、ダイパ
ッドを有するダイ上に設けられる。基板内の孔のうち少
なくとも1つは、ダイパッドと整合する。基板の孔に導
電性片が挿入されて、ダイパッドと基板内の孔に近接す
る導電性トレースとの間の機械的および電気的接続を形
成する。
TABのフレキシビリティと正確さを備えたパッケージ
ング方法、パッケージング装置、およびそれにより製造
されたパッケージを提供する。 【解決手段】 基板上に導電性トレースを設け、基板を
貫通する孔を形成することにより集積回路パッケージが
形成される。孔のうち少なくとも1つは、導電性トレー
スと少なくとも部分的に境界を接する。基板は、ダイパ
ッドを有するダイ上に設けられる。基板内の孔のうち少
なくとも1つは、ダイパッドと整合する。基板の孔に導
電性片が挿入されて、ダイパッドと基板内の孔に近接す
る導電性トレースとの間の機械的および電気的接続を形
成する。
Description
【0001】
【発明の属する技術分野】本発明は、集積回路パッケー
ジングに関し、特に、バンプにより結合された配線によ
るフレックステープパッケージングに関する。
ジングに関し、特に、バンプにより結合された配線によ
るフレックステープパッケージングに関する。
【0002】
【従来の技術】集積回路は、典型的には、チップとして
一般的に知られているダイ上に形成されている。ある製
造業者がダイを形成して、別の製造業者がより大きな回
路内の回路素子としてダイを用いることが一般的に行わ
れている。このことは、製造業者間の運搬中にダイがダ
メージを受けないように且つ他の回路素子に接続するた
めに回路基板に容易に実装され得るように、ダイをパッ
ケージングすることを必要とする。ダイパッケージング
の一般的な形態は、成形されたプラスチック片から延び
る導電性ピンを有するピンパッケージを用いる。ピン
は、回路基板の孔に挿入され得、ピンと他の回路素子を
基板上で電気的に接続するために基板上の導電性トレー
スに半田付けされ得る。ピンパッケージ内において、ピ
ンは、ダイ上に形成されているダイパッドに電気的に接
続されている。ダイパッドは、ダイ内での回路素子への
電気的接続を構成し、入力信号をダイに付与し且つダイ
から出力信号を取り出す手段を提供する。
一般的に知られているダイ上に形成されている。ある製
造業者がダイを形成して、別の製造業者がより大きな回
路内の回路素子としてダイを用いることが一般的に行わ
れている。このことは、製造業者間の運搬中にダイがダ
メージを受けないように且つ他の回路素子に接続するた
めに回路基板に容易に実装され得るように、ダイをパッ
ケージングすることを必要とする。ダイパッケージング
の一般的な形態は、成形されたプラスチック片から延び
る導電性ピンを有するピンパッケージを用いる。ピン
は、回路基板の孔に挿入され得、ピンと他の回路素子を
基板上で電気的に接続するために基板上の導電性トレー
スに半田付けされ得る。ピンパッケージ内において、ピ
ンは、ダイ上に形成されているダイパッドに電気的に接
続されている。ダイパッドは、ダイ内での回路素子への
電気的接続を構成し、入力信号をダイに付与し且つダイ
から出力信号を取り出す手段を提供する。
【0003】ダイをピンパッケージに接続するために多
くの技術が開発されている。1つの技術は、ワイヤボン
ディングとして知られており、ワイヤ片の端部を加熱し
てボールを形成し、このボールを圧力および/または熱
によりダイパッドに取り付ける。その後ワイヤは引き出
されてワイヤの第2の端部が圧力および/または熱によ
りピン接続部に取り付けられる。ワイヤボンディングに
おいて、ダイパッドはピンパッケージとは逆の方向を向
き、ワイヤボンドのワイヤはダイの上方およびダイとピ
ンパッケージとの間において円弧を形成する。ワイヤボ
ンディングにおいて、ピン接続部は、ダイがピンパッケ
ージ内にあるときにダイの周縁に沿って延びる。従っ
て、ダイをピンパッケージに結合するために要するワイ
ヤの長さを最小にするために、ダイパッドは典型的には
ダイの周縁回りに沿って設けられる。ダイパッドがダイ
の周縁にあることの必要性は、ダイの設計費を増大させ
る。なぜなら、設計者が、単に集積回路の入力および出
力を集積回路近傍にあるダイパッドに接続するのではな
く、ダイの周縁近傍に位置するダイパッドに全ての集積
回路の入力および出力を接続する方法を見つけることが
必要だからである。さらに、ピンパッケージのサイズも
増大させる。なぜなら、ピンパッケージの周縁は全ての
ピンを収容するために十分大きくなければならないから
である。
くの技術が開発されている。1つの技術は、ワイヤボン
ディングとして知られており、ワイヤ片の端部を加熱し
てボールを形成し、このボールを圧力および/または熱
によりダイパッドに取り付ける。その後ワイヤは引き出
されてワイヤの第2の端部が圧力および/または熱によ
りピン接続部に取り付けられる。ワイヤボンディングに
おいて、ダイパッドはピンパッケージとは逆の方向を向
き、ワイヤボンドのワイヤはダイの上方およびダイとピ
ンパッケージとの間において円弧を形成する。ワイヤボ
ンディングにおいて、ピン接続部は、ダイがピンパッケ
ージ内にあるときにダイの周縁に沿って延びる。従っ
て、ダイをピンパッケージに結合するために要するワイ
ヤの長さを最小にするために、ダイパッドは典型的には
ダイの周縁回りに沿って設けられる。ダイパッドがダイ
の周縁にあることの必要性は、ダイの設計費を増大させ
る。なぜなら、設計者が、単に集積回路の入力および出
力を集積回路近傍にあるダイパッドに接続するのではな
く、ダイの周縁近傍に位置するダイパッドに全ての集積
回路の入力および出力を接続する方法を見つけることが
必要だからである。さらに、ピンパッケージのサイズも
増大させる。なぜなら、ピンパッケージの周縁は全ての
ピンを収容するために十分大きくなければならないから
である。
【0004】第2のタイプのパッケージングは、TAB
(Tape Automated Bonding)として知られている。TAB
パッケージにおいて、パッケージング基板は、ダイ上に
位置する。このパッケージング基板は典型的には、片側
に導電性トレースを形成するようにパターニングされた
薄い導電性フィルムをコートされたポリアミドフィルム
により形成される。このポリアミドフィルムは通常、テ
ープまたはフレックステープと呼ばれる。テープは、タ
ブリードを介してダイパッドに接続される。タブリード
は、テープの周縁上に延びるビームの先端または端部に
おいてテープにより支持されている短い金属製ビーム(s
hort metal beam)である。これらの金属製ビームは、加
熱によりダイパッド上に圧着されて、ダイとテープ上の
導電性トレースとの間の接続を構成する。
(Tape Automated Bonding)として知られている。TAB
パッケージにおいて、パッケージング基板は、ダイ上に
位置する。このパッケージング基板は典型的には、片側
に導電性トレースを形成するようにパターニングされた
薄い導電性フィルムをコートされたポリアミドフィルム
により形成される。このポリアミドフィルムは通常、テ
ープまたはフレックステープと呼ばれる。テープは、タ
ブリードを介してダイパッドに接続される。タブリード
は、テープの周縁上に延びるビームの先端または端部に
おいてテープにより支持されている短い金属製ビーム(s
hort metal beam)である。これらの金属製ビームは、加
熱によりダイパッド上に圧着されて、ダイとテープ上の
導電性トレースとの間の接続を構成する。
【0005】ダイ上にテープを位置決めすることに関連
する位置決め誤差を低減させるために、ダイパッド上ま
たはTABリードの端部のいずれかにバンプが形成され
る。これらのバンプは、TABビームとダイパッドとの
間の接続表面領域を増大させる導電性ボールである。先
行技術において、バンプは、金などの導電性ボールをダ
イパッド上に載置しボールをダイパッド上に加熱により
圧着することにより形成されていた。このようなバンピ
ングは、追加のパッケージング工程を導入した。なぜな
ら、ビームがバンプ上に圧着され得る前にバンプがダイ
パッド上に形成されなければならなかったからである。
TABリードまたはビーム上にバンプを形成する他の先
行技術のTABシステムにおいて、ビームが選択的にエ
ッチングされてボールを形成するか、あるいは予め形成
されたボールがビームの端部に取り付けられる。
する位置決め誤差を低減させるために、ダイパッド上ま
たはTABリードの端部のいずれかにバンプが形成され
る。これらのバンプは、TABビームとダイパッドとの
間の接続表面領域を増大させる導電性ボールである。先
行技術において、バンプは、金などの導電性ボールをダ
イパッド上に載置しボールをダイパッド上に加熱により
圧着することにより形成されていた。このようなバンピ
ングは、追加のパッケージング工程を導入した。なぜな
ら、ビームがバンプ上に圧着され得る前にバンプがダイ
パッド上に形成されなければならなかったからである。
TABリードまたはビーム上にバンプを形成する他の先
行技術のTABシステムにおいて、ビームが選択的にエ
ッチングされてボールを形成するか、あるいは予め形成
されたボールがビームの端部に取り付けられる。
【0006】ワイヤボンディングがピンパッケージの残
りの部分とは逆の方向を向いているダイパッドを必要と
する一方、TAB構造は、ワイヤボンディングにおける
ようなフェースアップ構造と「フリップチップ(flip-ch
ip)」構造との両方で用いられ得る。「フリップチッ
プ」構造において、ダイパッドはピンに対向し、そのた
め、パッケージはより小さい。なぜなら、ダイの周縁内
においてピンへの接続がなされるからである。「フリッ
プチップ」構造においてTAB構造を用いるとき、導電
性ボールはテープ上の導電性トレースとピンパッケージ
内のピン接続部との間に挟まれる。「フリップチップ」
はさらに、フレックステープを用いることなく、半田ボ
ールを用いてダイパッドをピン接続部に直接接続するこ
とにより達成され得る。しかし、フレックステープは、
パッドに対するピンの位置決めにおいてより高いフレキ
シビリティを提供するため、好適である。
りの部分とは逆の方向を向いているダイパッドを必要と
する一方、TAB構造は、ワイヤボンディングにおける
ようなフェースアップ構造と「フリップチップ(flip-ch
ip)」構造との両方で用いられ得る。「フリップチッ
プ」構造において、ダイパッドはピンに対向し、そのた
め、パッケージはより小さい。なぜなら、ダイの周縁内
においてピンへの接続がなされるからである。「フリッ
プチップ」構造においてTAB構造を用いるとき、導電
性ボールはテープ上の導電性トレースとピンパッケージ
内のピン接続部との間に挟まれる。「フリップチップ」
はさらに、フレックステープを用いることなく、半田ボ
ールを用いてダイパッドをピン接続部に直接接続するこ
とにより達成され得る。しかし、フレックステープは、
パッドに対するピンの位置決めにおいてより高いフレキ
シビリティを提供するため、好適である。
【0007】
【発明が解決しようとする課題】TAB「フリップチッ
プ」はより小さいパッケージとより高いフレキシビリテ
ィとを提供するために好適であるが、TAB「フリップ
チップ」に関連する追加のプロセス工程は非効率的であ
る。特に、ダイパッドまたはTABリード上にバンプを
形成するプロセス工程は非効率的な余分の工程であっ
た。
プ」はより小さいパッケージとより高いフレキシビリテ
ィとを提供するために好適であるが、TAB「フリップ
チップ」に関連する追加のプロセス工程は非効率的であ
る。特に、ダイパッドまたはTABリード上にバンプを
形成するプロセス工程は非効率的な余分の工程であっ
た。
【0008】従って、効率的な直接的「フリップフロッ
プ」を有し、TABのフレキシビリティと正確さを備え
たパッケージングを提供するという課題があった。
プ」を有し、TABのフレキシビリティと正確さを備え
たパッケージングを提供するという課題があった。
【0009】本発明は上記課題を解決するためになされ
たものであり、作製工程が簡単で、且つ効率的な直接的
「フリップフロップ」を有し、TABのフレキシビリテ
ィと正確さを備えた集積回路パッケージ、その作製方法
およびその製造方法を提供することを目的とする。
たものであり、作製工程が簡単で、且つ効率的な直接的
「フリップフロップ」を有し、TABのフレキシビリテ
ィと正確さを備えた集積回路パッケージ、その作製方法
およびその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明による集積回路パ
ッケージは、電気的に導電性のトレースを有する基板で
あって、該電気的に導電性のトレースのうちの少なくと
も1つが該基板内の少なくとも1つの孔と境界を接する
基板と、該基板に近接し、該基板内の1つの該孔と整合
する少なくとも1つのダイパッドを有するダイと、該基
板内の孔内の電気的に導電性であるプラグであって、該
基板上の該電気的に導電性であるトレースのうちの少な
くとも1つを該ダイパッドに電気的に接続し、該導電性
トレースの少なくとも一部が該基板と該電気的に導電性
であるプラグとの間に位置する、電気的に導電性である
プラグとを含み、このことにより上記目的が達成され
る。
ッケージは、電気的に導電性のトレースを有する基板で
あって、該電気的に導電性のトレースのうちの少なくと
も1つが該基板内の少なくとも1つの孔と境界を接する
基板と、該基板に近接し、該基板内の1つの該孔と整合
する少なくとも1つのダイパッドを有するダイと、該基
板内の孔内の電気的に導電性であるプラグであって、該
基板上の該電気的に導電性であるトレースのうちの少な
くとも1つを該ダイパッドに電気的に接続し、該導電性
トレースの少なくとも一部が該基板と該電気的に導電性
であるプラグとの間に位置する、電気的に導電性である
プラグとを含み、このことにより上記目的が達成され
る。
【0011】前記導電性トレースが、前記基板内の少な
くとも1つの前記孔を取り囲むように構成してもよい。
くとも1つの前記孔を取り囲むように構成してもよい。
【0012】前記基板が、該基板内の少なくとも1つの
該孔と境界を接する前記電気的に導電性であるトレース
に接続された少なくとも1つの電気的に導電性であるパ
ッドを含んでいてもよい。
該孔と境界を接する前記電気的に導電性であるトレース
に接続された少なくとも1つの電気的に導電性であるパ
ッドを含んでいてもよい。
【0013】前記電気的に導電性であるパッドが、前記
基板の第1の側にあり、前記ダイが該基板の第2の側に
あり、該第1の側と該第2の側とは互いに対向するよう
に構成してもよい。
基板の第1の側にあり、前記ダイが該基板の第2の側に
あり、該第1の側と該第2の側とは互いに対向するよう
に構成してもよい。
【0014】前記電気的に導電性であるパッドが、ベー
スと該ベースから延びるピンとを有するピンパッケージ
にさらに接続されていてもよい。
スと該ベースから延びるピンとを有するピンパッケージ
にさらに接続されていてもよい。
【0015】前記基板と前記ダイとが、前記ピンパッケ
ージの前記ベースにフリップされて、前記電気的に導電
性であるパッドを該ピンパッケージに接続する構成であ
ってもよい。
ージの前記ベースにフリップされて、前記電気的に導電
性であるパッドを該ピンパッケージに接続する構成であ
ってもよい。
【0016】前記電気的に導電性であるパッドが、該導
電性パッドと前記ピンパッケージとに接着する導電性ボ
ールを介して該ピンパッケージに接続されていてもよ
い。
電性パッドと前記ピンパッケージとに接着する導電性ボ
ールを介して該ピンパッケージに接続されていてもよ
い。
【0017】前記電気的に導電性であるプラグが、前記
基板内の前記孔に挿入される前に球形状であってもよ
い。
基板内の前記孔に挿入される前に球形状であってもよ
い。
【0018】前記電気的に導電性であるプラグが、前記
基板内の前記孔に挿入されて、前記ダイとコンタクトす
るようにしてもよい。
基板内の前記孔に挿入されて、前記ダイとコンタクトす
るようにしてもよい。
【0019】前記電気的に導電性であるプラグが、球根
形状端部を形成するように加熱された導電性ワイヤによ
り形成されていてもよい。
形状端部を形成するように加熱された導電性ワイヤによ
り形成されていてもよい。
【0020】本発明による集積回路パッケージの作製方
法は、基板上に導電性トレースを形成する工程と、該基
板を貫通する孔を形成する工程であって、該孔のうちの
少なくとも1つが該導電性トレースと部分的に境界を接
するようにする工程と、ダイパッドを有するダイ上に該
基板を載置する工程であって、該基板内の該孔のうちの
少なくとも1つが該ダイパッドと整合するように、該基
板を該ダイ上に位置づける工程と、該基板内の該孔に導
電性片を挿入して、該ダイパッドと、該基板内の該孔と
境界を接する該導電性トレースとの間に機械的接続およ
び電気的接続を形成する工程とを含み、このことにより
上記目的が達成される。
法は、基板上に導電性トレースを形成する工程と、該基
板を貫通する孔を形成する工程であって、該孔のうちの
少なくとも1つが該導電性トレースと部分的に境界を接
するようにする工程と、ダイパッドを有するダイ上に該
基板を載置する工程であって、該基板内の該孔のうちの
少なくとも1つが該ダイパッドと整合するように、該基
板を該ダイ上に位置づける工程と、該基板内の該孔に導
電性片を挿入して、該ダイパッドと、該基板内の該孔と
境界を接する該導電性トレースとの間に機械的接続およ
び電気的接続を形成する工程とを含み、このことにより
上記目的が達成される。
【0021】前記導電性トレースが、前記基板内の前記
孔全体を取り囲むようにしてもよい。
孔全体を取り囲むようにしてもよい。
【0022】前記導電性片が、球根形状端部を形成する
ように加熱されたワイヤにより形成されていてもよい。
ように加熱されたワイヤにより形成されていてもよい。
【0023】前記ワイヤを前記球根形状端部において切
断するワイヤボンディングマシンを、前記孔内に前記球
根形状端部を載置した後に該孔に対して移動させること
により、前記導電性片が該孔に挿入されるようにしても
よい。
断するワイヤボンディングマシンを、前記孔内に前記球
根形状端部を載置した後に該孔に対して移動させること
により、前記導電性片が該孔に挿入されるようにしても
よい。
【0024】上記方法は、前記導電性トレースにより形
成された前記導電性パッド上に導電性バンプを配置する
工程と、他の回路素子に接続するための導電性ピンを有
するピンパッケージに該導電性バンプを接続する工程で
あって、該導電性ピンが電気的導電体を介して該導電性
バンプに接続される工程とをさらに含んでいてもよい。
成された前記導電性パッド上に導電性バンプを配置する
工程と、他の回路素子に接続するための導電性ピンを有
するピンパッケージに該導電性バンプを接続する工程で
あって、該導電性ピンが電気的導電体を介して該導電性
バンプに接続される工程とをさらに含んでいてもよい。
【0025】前記導電性バンプが、前記基板の第1の側
に設けられ、前記ダイが、該基板の、前記第1の側に対
向する第2の側に設けられていてもよい。
に設けられ、前記ダイが、該基板の、前記第1の側に対
向する第2の側に設けられていてもよい。
【0026】本発明による集積回路パッケージの製造シ
ステムは、基板上に導電性材料の薄膜を堆積する薄膜堆
積手段と、該導電性材料の該薄膜をパターニングして該
導電性材料のトレースを形成するパターニング手段と、
該基板内に孔を形成する穿孔形成手段であって、該孔の
うち少なくとも1つが該導電性材料の該トレースと部分
的に境界を接するようにする、穿孔形成手段と、ダイ上
のダイパッドが該基板内の該孔のうち少なくとも1つと
整合するように、該基板を該ダイに対して位置決めする
位置決め手段と、該基板内の該孔に導電性材料を挿入す
ることにより、該基板を該ダイに結合する結合手段であ
って、該挿入された導電性材料が該導電性材料の該トレ
ースと該ダイパッドとの両方にコンタクトするようにす
る、結合手段とを含み、このことにより上記目的が達成
される。
ステムは、基板上に導電性材料の薄膜を堆積する薄膜堆
積手段と、該導電性材料の該薄膜をパターニングして該
導電性材料のトレースを形成するパターニング手段と、
該基板内に孔を形成する穿孔形成手段であって、該孔の
うち少なくとも1つが該導電性材料の該トレースと部分
的に境界を接するようにする、穿孔形成手段と、ダイ上
のダイパッドが該基板内の該孔のうち少なくとも1つと
整合するように、該基板を該ダイに対して位置決めする
位置決め手段と、該基板内の該孔に導電性材料を挿入す
ることにより、該基板を該ダイに結合する結合手段であ
って、該挿入された導電性材料が該導電性材料の該トレ
ースと該ダイパッドとの両方にコンタクトするようにす
る、結合手段とを含み、このことにより上記目的が達成
される。
【0027】前記結合手段がワイヤボンダであり、前記
導電性材料が該ワイヤボンダによってワイヤの端部に形
成されるボールであり、該ボールが該ワイヤの該端部を
加熱することにより形成されていてもよい。
導電性材料が該ワイヤボンダによってワイヤの端部に形
成されるボールであり、該ボールが該ワイヤの該端部を
加熱することにより形成されていてもよい。
【0028】前記穿孔形成手段が、前記導電性材料の前
記トレースにより取り囲まれた領域を穿孔するようにし
てもよい。
記トレースにより取り囲まれた領域を穿孔するようにし
てもよい。
【0029】前記基板がフレックステープであってもよ
い。
い。
【0030】以下に作用について説明する。
【0031】本発明によれば、他のTAB方法において
見られる余分な工程が排除される。具体的には、バンプ
を形成する工程とバンプをフレックステープ上の導電性
テープに接続する工程とを組み合わされる。本発明にお
いては、バンプをダイ上に形成しその後導電性ビームを
バンプに接続することに代えて、バンプの形成とバンプ
のフレックステープおよびダイパッドへの接続とが同時
に行なわれる。
見られる余分な工程が排除される。具体的には、バンプ
を形成する工程とバンプをフレックステープ上の導電性
テープに接続する工程とを組み合わされる。本発明にお
いては、バンプをダイ上に形成しその後導電性ビームを
バンプに接続することに代えて、バンプの形成とバンプ
のフレックステープおよびダイパッドへの接続とが同時
に行なわれる。
【0032】
【発明の実施の形態】図1は、部分22を拡大した形態
で示す、ウエハ20を示す図である。拡大された部分2
2に示すように、ウエハ20は、ダイ24A、24Bお
よび24Cなどのダイマトリクスからなる。各ダイは、
シリコン基板26上に配設またはシリコン基板26中に
拡散された回路コンポーネントおよび導電性トレース
(図示せず)を含む。シリコン基板はウエハ20の体積
を構成する。各ダイは、ダイ24Aのボンドパッド30
Aおよび30Bのようなボンドパッドを含む。一連のボ
ンドパッドは概して、ダイの周縁回りに延び、各ボンド
パッドはダイ内の導電性トレースに接続する比較的大き
い導電性表面である。さらに、ダイ24Aのボンドパッ
ド30Cのような、ダイの中央近傍に位置するボンドパ
ッドもある。ボンドパッドは、入力および電力信号がダ
イに送信されることと出力信号がダイから外部回路に送
信されることとを可能にする。
で示す、ウエハ20を示す図である。拡大された部分2
2に示すように、ウエハ20は、ダイ24A、24Bお
よび24Cなどのダイマトリクスからなる。各ダイは、
シリコン基板26上に配設またはシリコン基板26中に
拡散された回路コンポーネントおよび導電性トレース
(図示せず)を含む。シリコン基板はウエハ20の体積
を構成する。各ダイは、ダイ24Aのボンドパッド30
Aおよび30Bのようなボンドパッドを含む。一連のボ
ンドパッドは概して、ダイの周縁回りに延び、各ボンド
パッドはダイ内の導電性トレースに接続する比較的大き
い導電性表面である。さらに、ダイ24Aのボンドパッ
ド30Cのような、ダイの中央近傍に位置するボンドパ
ッドもある。ボンドパッドは、入力および電力信号がダ
イに送信されることと出力信号がダイから外部回路に送
信されることとを可能にする。
【0033】ウエハから切り取られた後、ダイは、図2
のパッケージ32などのパッケージを介して外部回路に
接続される。パッケージ32は、回路基板に半田付けさ
れ得て他の回路コンポーネントと接続されるピン34を
含む。図2において、ピンパッケージ32は、半田付け
ボンド(図示せず)を介してダイ24Aに接続される。
半田付けボンドは、ダイ24Aとピン34上のピン接続
部とに結合される。図2に示すパッケージは典型的に
は、「フリップチップ」パッケージ設計と呼ばれ、ダイ
とピンパッケージとの間の接続がダイとピンパッケージ
との間の層において行われる。
のパッケージ32などのパッケージを介して外部回路に
接続される。パッケージ32は、回路基板に半田付けさ
れ得て他の回路コンポーネントと接続されるピン34を
含む。図2において、ピンパッケージ32は、半田付け
ボンド(図示せず)を介してダイ24Aに接続される。
半田付けボンドは、ダイ24Aとピン34上のピン接続
部とに結合される。図2に示すパッケージは典型的に
は、「フリップチップ」パッケージ設計と呼ばれ、ダイ
とピンパッケージとの間の接続がダイとピンパッケージ
との間の層において行われる。
【0034】図3は、本発明の第1の実施形態を示す、
集積回路パッケージ50の断面図である。図3におい
て、ダイ52は、ピン56を有するピンパッケージ54
内にある。ピン56は、ピンパッケージ54上に位置す
るピン接続部58に電気的に接続する。
集積回路パッケージ50の断面図である。図3におい
て、ダイ52は、ピン56を有するピンパッケージ54
内にある。ピン56は、ピンパッケージ54上に位置す
るピン接続部58に電気的に接続する。
【0035】ダイ52は、メタライゼーション層60に
より部分的に覆われている。メタライゼーション層60
は、ダイ52上にトレースを形成するためにパターニン
グされている。メタライゼーション層60は、導電材料
であり、典型的にはアルミニウム合金である。保護層6
2は、ダイ52の一部分であってメタライゼーション層
60によって覆われていない部分を覆い、メタライゼー
ション層60のほぼ全体を覆う。保護層62は絶縁体で
あり、好適には酸化シリコンである。メタライゼーショ
ン層60の一部分であって保護層62によって覆われて
いない部分は、ダイ52用のダイパッドを規定する。例
えば、図3のダイパッド64は、保護層62がメタライ
ゼーション層60を覆っていない領域である。
より部分的に覆われている。メタライゼーション層60
は、ダイ52上にトレースを形成するためにパターニン
グされている。メタライゼーション層60は、導電材料
であり、典型的にはアルミニウム合金である。保護層6
2は、ダイ52の一部分であってメタライゼーション層
60によって覆われていない部分を覆い、メタライゼー
ション層60のほぼ全体を覆う。保護層62は絶縁体で
あり、好適には酸化シリコンである。メタライゼーショ
ン層60の一部分であって保護層62によって覆われて
いない部分は、ダイ52用のダイパッドを規定する。例
えば、図3のダイパッド64は、保護層62がメタライ
ゼーション層60を覆っていない領域である。
【0036】薄膜ポリアミドテープ66は、薄膜ポリア
ミドテープ66内の孔がダイ52上のダイパッドと整合
するように、保護層62とピンパッケージ54の一部を
覆う。例えば、図3において、薄膜ポリアミドテープ6
6の孔68はダイパッド64と整合する。薄膜ポリアミ
ドテープ66は、導電性トレースを形成するためにパタ
ーニングされた導電性材料、好適には銅の薄膜にととも
に積層される。導電性トレースは、薄膜ポリアミドテー
プ66内の孔を取り囲む導電性リングと薄膜ポリアミド
テープ66の周縁を越えて延びる導電性ビームとを形成
する。例えば、図3において、トレース70は孔68回
りにリング72を形成し、薄膜ポリアミドテープ66を
越えて延びるビーム74を形成する。ビーム74はコン
タクトバンプ76まで延びる。コンタクトバンプ76
は、下方に押圧されてピンコンタクト58に加熱圧着に
より結合される。このようにして、ピン56はトレース
70に電気的に接続される。
ミドテープ66内の孔がダイ52上のダイパッドと整合
するように、保護層62とピンパッケージ54の一部を
覆う。例えば、図3において、薄膜ポリアミドテープ6
6の孔68はダイパッド64と整合する。薄膜ポリアミ
ドテープ66は、導電性トレースを形成するためにパタ
ーニングされた導電性材料、好適には銅の薄膜にととも
に積層される。導電性トレースは、薄膜ポリアミドテー
プ66内の孔を取り囲む導電性リングと薄膜ポリアミド
テープ66の周縁を越えて延びる導電性ビームとを形成
する。例えば、図3において、トレース70は孔68回
りにリング72を形成し、薄膜ポリアミドテープ66を
越えて延びるビーム74を形成する。ビーム74はコン
タクトバンプ76まで延びる。コンタクトバンプ76
は、下方に押圧されてピンコンタクト58に加熱圧着に
より結合される。このようにして、ピン56はトレース
70に電気的に接続される。
【0037】好適には金で形成されたワイヤバンプ80
は、トレース70のリング72内と薄膜ポリアミドテー
プ66の孔68内とに挿入されて、ダイパッド64と電
気的および機械的にコンタクトする。ワイヤバンプ80
は、ワイヤバンプ80の一部分がリング72の上面にコ
ンタクトするように、孔68内に押し込まれる。上記上
面とは、薄膜ポリアミドテープ66に接するリング72
の表面とは逆の側にある。このように、ワイヤバンプ8
0は、薄膜ポリアミドテープ66およびダイ52方向に
リング72を押し、リング72とダイパッド64とを電
気的に接続する。こうして、ダイパッド64とトレース
70とピン56とが電気的に接続される。
は、トレース70のリング72内と薄膜ポリアミドテー
プ66の孔68内とに挿入されて、ダイパッド64と電
気的および機械的にコンタクトする。ワイヤバンプ80
は、ワイヤバンプ80の一部分がリング72の上面にコ
ンタクトするように、孔68内に押し込まれる。上記上
面とは、薄膜ポリアミドテープ66に接するリング72
の表面とは逆の側にある。このように、ワイヤバンプ8
0は、薄膜ポリアミドテープ66およびダイ52方向に
リング72を押し、リング72とダイパッド64とを電
気的に接続する。こうして、ダイパッド64とトレース
70とピン56とが電気的に接続される。
【0038】集積回路パッケージ50を単一のピン5
6、単一のトレース70、単一のワイヤバンプ80と単
一のダイパッド64に照らして述べてきたが、当業者で
あれば、複数のピン、トレース、ワイヤバンプ、および
ダイパッドが集積回路パッケージ50を構成することを
認識する。
6、単一のトレース70、単一のワイヤバンプ80と単
一のダイパッド64に照らして述べてきたが、当業者で
あれば、複数のピン、トレース、ワイヤバンプ、および
ダイパッドが集積回路パッケージ50を構成することを
認識する。
【0039】図4は、本発明の第2の実施形態を示す集
積回路パッケージ100の断面図である。集積回路パッ
ケージ100は、ダイ102とポリアミド薄膜104と
が、ピン接続部108とピン110とを有するピンパッ
ケージ106にフリップされた、フリップチップ設計で
ある。図3同様、ダイ102はパターニングされた導電
性トレース112により部分的に覆われている。保護層
114がダイ102の残りの部分とパターニングされた
導電性トレース112のほとんどとを覆う。パターニン
グされた導電性トレース112の小さい部分であって保
護層114によって覆われていない部分が、ダイ102
上にダイパッド116を形成する。
積回路パッケージ100の断面図である。集積回路パッ
ケージ100は、ダイ102とポリアミド薄膜104と
が、ピン接続部108とピン110とを有するピンパッ
ケージ106にフリップされた、フリップチップ設計で
ある。図3同様、ダイ102はパターニングされた導電
性トレース112により部分的に覆われている。保護層
114がダイ102の残りの部分とパターニングされた
導電性トレース112のほとんどとを覆う。パターニン
グされた導電性トレース112の小さい部分であって保
護層114によって覆われていない部分が、ダイ102
上にダイパッド116を形成する。
【0040】ポリアミド薄膜104は、保護層114を
覆い、好適には銅により形成された導電性トレースとと
もに積層される。導電性トレースは、ポリアミド薄膜1
04上にパターニングされた導電性経路を形成し、ポリ
アミド薄膜104の孔回りに形成された導電性リングを
含む。例えば、導電性トレース118は孔122回りの
導電性リング120を形成する。好適には金により形成
される導電性バンプ124は、リング120の一部を覆
い、孔122内を延びてダイパッド116にコンタクト
する。導電性バンプ124は、導電性トレース118と
ダイパッド116とを機械的および電気的に接続する。
覆い、好適には銅により形成された導電性トレースとと
もに積層される。導電性トレースは、ポリアミド薄膜1
04上にパターニングされた導電性経路を形成し、ポリ
アミド薄膜104の孔回りに形成された導電性リングを
含む。例えば、導電性トレース118は孔122回りの
導電性リング120を形成する。好適には金により形成
される導電性バンプ124は、リング120の一部を覆
い、孔122内を延びてダイパッド116にコンタクト
する。導電性バンプ124は、導電性トレース118と
ダイパッド116とを機械的および電気的に接続する。
【0041】導電性トレースはさらに、ピンパッケージ
106にダイを「フリッピング」する前に半田ボールに
よってバンプされた導電性パッドを含む。例えば、導電
性トレース118は、半田ボール128でバンプされた
導電性パッド126を形成する。半田ボール128は導
電性パッド126に加熱により圧着されるか又は接着剤
により接着される。ダイ102がピンパッケージ106
にフリップされる時、半田ボール128がピン接続部1
08と整合して、接着性ボンドを介して又はピン接続部
108に流れてピン接続部108と接着されるように半
田ボール128を加熱することによりピン接続部108
に接続する。ダイ102がピンパッケージ106にフリ
ップされた後、電気的接続はピン110からピン接続部
108と半田ボール128と導電性パッド126と導電
性トレース118と導電性リング120と導電性バンプ
124とを介してダイパッド116に延びる。
106にダイを「フリッピング」する前に半田ボールに
よってバンプされた導電性パッドを含む。例えば、導電
性トレース118は、半田ボール128でバンプされた
導電性パッド126を形成する。半田ボール128は導
電性パッド126に加熱により圧着されるか又は接着剤
により接着される。ダイ102がピンパッケージ106
にフリップされる時、半田ボール128がピン接続部1
08と整合して、接着性ボンドを介して又はピン接続部
108に流れてピン接続部108と接着されるように半
田ボール128を加熱することによりピン接続部108
に接続する。ダイ102がピンパッケージ106にフリ
ップされた後、電気的接続はピン110からピン接続部
108と半田ボール128と導電性パッド126と導電
性トレース118と導電性リング120と導電性バンプ
124とを介してダイパッド116に延びる。
【0042】図4において、ダイ102は、好適には成
形されたプラスチックであり、剛性的にポリアミド薄膜
を保持するために用いられるフィラー材料130により
取り囲まれている状態で示されている。ポリアミド薄膜
104上においてダイを越えて延びる導電性パッドを収
容するために剛性が必要である。このようなパッドは図
4には示していないが、当業者であれば、このような構
成は図4の実施形態によって容易に収容されることを認
識する。
形されたプラスチックであり、剛性的にポリアミド薄膜
を保持するために用いられるフィラー材料130により
取り囲まれている状態で示されている。ポリアミド薄膜
104上においてダイを越えて延びる導電性パッドを収
容するために剛性が必要である。このようなパッドは図
4には示していないが、当業者であれば、このような構
成は図4の実施形態によって容易に収容されることを認
識する。
【0043】簡略化のため図4には、1つのピン、1つ
の導電性トレース、および1つのダイパッドが示されて
いるが、当業者であれば、本発明の集積回路パッケージ
はより多くのピン、トレース、およびダイパッドを、図
4に示す構成に類似の構成で含むことを認識する。
の導電性トレース、および1つのダイパッドが示されて
いるが、当業者であれば、本発明の集積回路パッケージ
はより多くのピン、トレース、およびダイパッドを、図
4に示す構成に類似の構成で含むことを認識する。
【0044】図5は、図4の集積回路パッケージの一部
分の底面図である。特に、図5は、半田ボールが導電性
パッドに接着される前で且つポリアミド薄膜104が導
電性バンプを介してダイ102に接続された後のポリア
ミド薄膜104を示す。例えば、トレース118の導電
性パッド126にはまだ半田ボールがバンプされていな
いが、導電性バンプ124はポリアミド薄膜104を介
して設けられており、導電性リング120をダイ102
のダイパッド(図示せず)に接続している。ダイ102
はポリアミド薄膜104により覆われているため、ダイ
102の輪郭を点線で示す。
分の底面図である。特に、図5は、半田ボールが導電性
パッドに接着される前で且つポリアミド薄膜104が導
電性バンプを介してダイ102に接続された後のポリア
ミド薄膜104を示す。例えば、トレース118の導電
性パッド126にはまだ半田ボールがバンプされていな
いが、導電性バンプ124はポリアミド薄膜104を介
して設けられており、導電性リング120をダイ102
のダイパッド(図示せず)に接続している。ダイ102
はポリアミド薄膜104により覆われているため、ダイ
102の輪郭を点線で示す。
【0045】図6は、本発明の集積回路パッケージを製
造するプロセスを示すフロー図である。まず、ステップ
150において、導電性フィルムをポリアミドフィルム
上に積層する。その後ステップ152において、導電性
フィルムにフォトレジストをコートする。ステップ15
4において、フォトレジストをマスクされた光でパター
ニングする。マスクされた光は、コンタクトマスクまた
は何らかの他のマスキング形態を用いて形成され得る。
ステップ156において、フォトレジストを現像して、
フォトレジストの不要な部分を除去する。ポジ型フォト
レジストの場合、フォトレジストの現像によりフォトレ
ジストの露光された部分が除去される。ネガ型フォトレ
ジストの場合、マスクされた部分が現像中に除去され
る。導電性フィルムの一部分であってフォトレジストの
現像により露出された部分をエッチングして、これらの
部分の導電性フィルムを排除する。導電性フィルムをエ
ッチングした後、残りのフォトレジストを残りの導電性
フィルムから剥がす。
造するプロセスを示すフロー図である。まず、ステップ
150において、導電性フィルムをポリアミドフィルム
上に積層する。その後ステップ152において、導電性
フィルムにフォトレジストをコートする。ステップ15
4において、フォトレジストをマスクされた光でパター
ニングする。マスクされた光は、コンタクトマスクまた
は何らかの他のマスキング形態を用いて形成され得る。
ステップ156において、フォトレジストを現像して、
フォトレジストの不要な部分を除去する。ポジ型フォト
レジストの場合、フォトレジストの現像によりフォトレ
ジストの露光された部分が除去される。ネガ型フォトレ
ジストの場合、マスクされた部分が現像中に除去され
る。導電性フィルムの一部分であってフォトレジストの
現像により露出された部分をエッチングして、これらの
部分の導電性フィルムを排除する。導電性フィルムをエ
ッチングした後、残りのフォトレジストを残りの導電性
フィルムから剥がす。
【0046】ステップ158において、ポリアミドフィ
ルムのうち、導電性フィルム近傍部分に穿孔を形成す
る。1つの好適な実施形態において、パターニングステ
ップ152、154、および156は導電性フィルム中
にリングを形成する。その後好適には、これらのリング
の中心に穿孔を形成することにより、導電性材料によっ
て囲まれた孔のみを残す。ポリアミドフィルムに穿孔を
形成した後、ステップ160において、孔をダイパッド
に整合させるようにフィルムをダイ上に位置づける。孔
がダイパッドと整合した後、ステップ162において、
導電性ボールを孔に挿入してダイパッドと導電性フィル
ムとをコンタクトさせる。好適な実施形態において、導
電性ボールを、ワイヤボンディングマシンにより形成す
る。ワイヤボンディングマシンは、金製ワイヤ片の端部
を、レーザまたは電気アークを用いて加熱する。その結
果、ワイヤは溶融して球根形状に収縮する。その後、球
根形状のワイヤを孔に挿入してダイパッドにコンタクト
させる。その後ワイヤボンディングマシンは、ワイヤを
球根形状端部で切断するために、平面内をダイパッドに
平行に且つポリアミドフィルム内の孔に垂直に移動す
る。それにより、孔内に導電性ボールを残す。
ルムのうち、導電性フィルム近傍部分に穿孔を形成す
る。1つの好適な実施形態において、パターニングステ
ップ152、154、および156は導電性フィルム中
にリングを形成する。その後好適には、これらのリング
の中心に穿孔を形成することにより、導電性材料によっ
て囲まれた孔のみを残す。ポリアミドフィルムに穿孔を
形成した後、ステップ160において、孔をダイパッド
に整合させるようにフィルムをダイ上に位置づける。孔
がダイパッドと整合した後、ステップ162において、
導電性ボールを孔に挿入してダイパッドと導電性フィル
ムとをコンタクトさせる。好適な実施形態において、導
電性ボールを、ワイヤボンディングマシンにより形成す
る。ワイヤボンディングマシンは、金製ワイヤ片の端部
を、レーザまたは電気アークを用いて加熱する。その結
果、ワイヤは溶融して球根形状に収縮する。その後、球
根形状のワイヤを孔に挿入してダイパッドにコンタクト
させる。その後ワイヤボンディングマシンは、ワイヤを
球根形状端部で切断するために、平面内をダイパッドに
平行に且つポリアミドフィルム内の孔に垂直に移動す
る。それにより、孔内に導電性ボールを残す。
【0047】ステップ162において導電性フィルム上
のトレースにダイパッドの各々が一旦接続されると、導
電性トレースはステップ164において、さらにピンパ
ッケージに接続される。この接続は、「フリップチッ
プ」技術またはTABプロセスのいずれかを用いること
により達成され得る。「フリップチップ」において、半
田ボールは、導電性トレース上に形成されたパッドにバ
ンプされ、その後ダイ/ポリアミドフィルムの組み合わ
せがピンパッケージにフリップされる。TABプロセス
において、導電性トレースは、ポリアミドフィルムの周
縁を越えて延びるビームを形成する。これらのビーム
は、ピンパッケージ上のピン接続部に加熱により圧着さ
れる。
のトレースにダイパッドの各々が一旦接続されると、導
電性トレースはステップ164において、さらにピンパ
ッケージに接続される。この接続は、「フリップチッ
プ」技術またはTABプロセスのいずれかを用いること
により達成され得る。「フリップチップ」において、半
田ボールは、導電性トレース上に形成されたパッドにバ
ンプされ、その後ダイ/ポリアミドフィルムの組み合わ
せがピンパッケージにフリップされる。TABプロセス
において、導電性トレースは、ポリアミドフィルムの周
縁を越えて延びるビームを形成する。これらのビーム
は、ピンパッケージ上のピン接続部に加熱により圧着さ
れる。
【0048】図7は、本発明の集積回路パッケージを製
造するシステムを示す。リール180は、導電性材料が
積層されて且つフォトレジストをコートされたポリアミ
ド薄膜のウェブをフォトリソグラフィーユニット182
に提供する。フォトリソグラフィーユニット182は、
光源184と、マスク186と、レンズ188とを含
む。マスク186は、ポリアミド薄膜上の導電性材料か
らエッチングにより除去されるべきトレース用の所望の
パターンを有する。光源184は、フォトレジストに対
して反応性でありマスク186とレンズ188を通過し
てフォトレジストに至る、ある波長を有する光を供給す
る。一旦露光されると、材料のウェブは、フォトレジス
トを現像してフォトレジストの一部を除去する現像液1
90を通過することにより導電性フィルムの一部を露出
させる。ウェブは現像液190を通過してエッチャント
192に至り、エッチャント192は導電性材料の露出
された部分をエッチングにより除去して、好適な実施形
態において導電性リングを含む所望の導電性トレースを
残す。その後ウェブは、フォトレジストストリッパ19
3に達し、フォトレジストストリッパ193は残りのフ
ォトレジストを除去して、パターニングされた導電性ト
レースのみを残す。エッチャント192およびストリッ
パ193はウェットエッチャントおよびウェットストリ
ッパとして示されているが、当業者であればドライエッ
チャントおよびドライストリッパも用いられ得ることを
認識する。
造するシステムを示す。リール180は、導電性材料が
積層されて且つフォトレジストをコートされたポリアミ
ド薄膜のウェブをフォトリソグラフィーユニット182
に提供する。フォトリソグラフィーユニット182は、
光源184と、マスク186と、レンズ188とを含
む。マスク186は、ポリアミド薄膜上の導電性材料か
らエッチングにより除去されるべきトレース用の所望の
パターンを有する。光源184は、フォトレジストに対
して反応性でありマスク186とレンズ188を通過し
てフォトレジストに至る、ある波長を有する光を供給す
る。一旦露光されると、材料のウェブは、フォトレジス
トを現像してフォトレジストの一部を除去する現像液1
90を通過することにより導電性フィルムの一部を露出
させる。ウェブは現像液190を通過してエッチャント
192に至り、エッチャント192は導電性材料の露出
された部分をエッチングにより除去して、好適な実施形
態において導電性リングを含む所望の導電性トレースを
残す。その後ウェブは、フォトレジストストリッパ19
3に達し、フォトレジストストリッパ193は残りのフ
ォトレジストを除去して、パターニングされた導電性ト
レースのみを残す。エッチャント192およびストリッ
パ193はウェットエッチャントおよびウェットストリ
ッパとして示されているが、当業者であればドライエッ
チャントおよびドライストリッパも用いられ得ることを
認識する。
【0049】ウェブは、ストリッパ193からドリルプ
レス194まで進み、ドリルプレス194はカメラ19
6、穿孔ビット198、ロボットアーム200、および
制御ユニット202を含む。制御ユニット202は、カ
メラ196からの画像データを処理してポリアミドフィ
ルムの、穿孔を形成する位置を決定する。好適な実施形
態において、制御ユニット202は、ポリアミドフィル
ム上に見られるトレースに匹敵してポリアミドフィルム
内の孔用の所望の位置を含むテンプレートを用いる。画
像データおよびテンプレートに基づいて、制御ユニット
202はロボットアーム200を、ポリアミドフィルム
の様々な位置に移動させて、穿孔ビット198を用いて
ポリアミドフィルムの所望の位置に穿孔を形成する。穿
孔ビット198はロボットアーム200の端部に位置す
る。穿孔ビット198は、高速ドリルビット、集束レー
ザビーム、または鋭いパンチであり得る。好適な実施形
態において、制御ユニット202はポリアミドフィルム
のうち、導電性材料のリングに囲まれた領域に穿孔を形
成する。
レス194まで進み、ドリルプレス194はカメラ19
6、穿孔ビット198、ロボットアーム200、および
制御ユニット202を含む。制御ユニット202は、カ
メラ196からの画像データを処理してポリアミドフィ
ルムの、穿孔を形成する位置を決定する。好適な実施形
態において、制御ユニット202は、ポリアミドフィル
ム上に見られるトレースに匹敵してポリアミドフィルム
内の孔用の所望の位置を含むテンプレートを用いる。画
像データおよびテンプレートに基づいて、制御ユニット
202はロボットアーム200を、ポリアミドフィルム
の様々な位置に移動させて、穿孔ビット198を用いて
ポリアミドフィルムの所望の位置に穿孔を形成する。穿
孔ビット198はロボットアーム200の端部に位置す
る。穿孔ビット198は、高速ドリルビット、集束レー
ザビーム、または鋭いパンチであり得る。好適な実施形
態において、制御ユニット202はポリアミドフィルム
のうち、導電性材料のリングに囲まれた領域に穿孔を形
成する。
【0050】ポリアミドフィルムに一旦穿孔が形成され
ると、導電性トレースはダイストリーム206からのダ
イ上に向かわされ、ワイヤボンディングユニット208
が、ポリアミドフィルム内の孔を、ダイ上に見られるダ
イパッドと整合させる。ワイヤボンディングユニット2
08は、カメラ210と制御ユニット212と、ロボッ
トアーム214と、ロボットアーム214の端部に位置
するワイヤボンダ216とを含む。カメラ210は、ポ
リアミド薄膜の孔をダイのダイパッドと整合させるよう
に、制御ユニット212にビデオデータを供給する。さ
らに薄膜が一旦ダイと整合すると、制御ユニット212
はロボットアーム214を移動させて、ワイヤボンダ2
16をポリアミド薄膜内の孔上に位置づける。ワイヤボ
ンダ216は移動する前に、ワイヤ片の端部に球根形状
ヘッドを形成する。ワイヤボンダ216は、一旦孔の上
に位置づけられると、球根形状端部をポリアミドフィル
ム内の孔に挿入して、ダイパッドとコンタクトさせる。
制御ユニット212はその後ロボットアーム214をダ
イの平面内で、ポリアミド薄膜内の孔に垂直に移動させ
て、ワイヤを球根形状ヘッドの位置で切断する。ワイヤ
ボンダ216はその後、ワイヤの新しい切断された端部
を加熱することにより、新しい球根形状ヘッドを形成す
る。ダイパッド上の孔の各々が導電性ボールでバンプさ
れるまで、このプロセスが繰り返される。ダイ上のポリ
アミドフィルムはその後ポリアミドフィルムの残りの部
分から切り離されて、個々のダイはピンパッケージユニ
ット220に進む。
ると、導電性トレースはダイストリーム206からのダ
イ上に向かわされ、ワイヤボンディングユニット208
が、ポリアミドフィルム内の孔を、ダイ上に見られるダ
イパッドと整合させる。ワイヤボンディングユニット2
08は、カメラ210と制御ユニット212と、ロボッ
トアーム214と、ロボットアーム214の端部に位置
するワイヤボンダ216とを含む。カメラ210は、ポ
リアミド薄膜の孔をダイのダイパッドと整合させるよう
に、制御ユニット212にビデオデータを供給する。さ
らに薄膜が一旦ダイと整合すると、制御ユニット212
はロボットアーム214を移動させて、ワイヤボンダ2
16をポリアミド薄膜内の孔上に位置づける。ワイヤボ
ンダ216は移動する前に、ワイヤ片の端部に球根形状
ヘッドを形成する。ワイヤボンダ216は、一旦孔の上
に位置づけられると、球根形状端部をポリアミドフィル
ム内の孔に挿入して、ダイパッドとコンタクトさせる。
制御ユニット212はその後ロボットアーム214をダ
イの平面内で、ポリアミド薄膜内の孔に垂直に移動させ
て、ワイヤを球根形状ヘッドの位置で切断する。ワイヤ
ボンダ216はその後、ワイヤの新しい切断された端部
を加熱することにより、新しい球根形状ヘッドを形成す
る。ダイパッド上の孔の各々が導電性ボールでバンプさ
れるまで、このプロセスが繰り返される。ダイ上のポリ
アミドフィルムはその後ポリアミドフィルムの残りの部
分から切り離されて、個々のダイはピンパッケージユニ
ット220に進む。
【0051】ピンパッケージユニット220は、「フリ
ップチップ」パッケージングユニットまたはTABマシ
ンであり得る。ピンパッケージングユニット220は、
カメラユニット222と、制御ユニット224と、ロボ
ットアーム226と、ボンディングユニット228とを
含む。制御ユニット224は、カメラ222からのビデ
オデータを用いて、ダイを、ピンパッケージストリーム
230から選択されたピンパッケージ上に位置づける。
制御ユニット224はその後ロボットアーム226を移
動させて、ボンディングユニット228をダイ上に位置
づける。「フリップチップ」システムにおいて、ボンデ
ィングユニット228は、ポリアミド薄膜上のバンプさ
れた半田ボールをリフロー(reflow)する。それにより、
半田ボールはピンパッケージ上のピン接続部に接続す
る。TABシステムにおいて、ボンディングユニット2
28は導電性トレースにより形成された、ポリアミド薄
膜の周縁を越えて延びるビームを、加熱によりピンパッ
ケージ上のピンコンタクト上方に圧着させる。
ップチップ」パッケージングユニットまたはTABマシ
ンであり得る。ピンパッケージングユニット220は、
カメラユニット222と、制御ユニット224と、ロボ
ットアーム226と、ボンディングユニット228とを
含む。制御ユニット224は、カメラ222からのビデ
オデータを用いて、ダイを、ピンパッケージストリーム
230から選択されたピンパッケージ上に位置づける。
制御ユニット224はその後ロボットアーム226を移
動させて、ボンディングユニット228をダイ上に位置
づける。「フリップチップ」システムにおいて、ボンデ
ィングユニット228は、ポリアミド薄膜上のバンプさ
れた半田ボールをリフロー(reflow)する。それにより、
半田ボールはピンパッケージ上のピン接続部に接続す
る。TABシステムにおいて、ボンディングユニット2
28は導電性トレースにより形成された、ポリアミド薄
膜の周縁を越えて延びるビームを、加熱によりピンパッ
ケージ上のピンコンタクト上方に圧着させる。
【0052】ダイが一旦ピンパッケージに接続すると、
最終的な集積回路パッケージ232のテスト準備が完了
する。
最終的な集積回路パッケージ232のテスト準備が完了
する。
【0053】上述したように、本発明によれば、集積回
路パッケージ、ならびに集積回路パッケージを製造する
方法および装置が提供される。本発明は、基板上の導電
性トレースを形成し、基板を貫通する孔を形成すること
を含む。孔のうち少なくとも1つは、導電性トレースと
部分的に境界を接する。その後基板は、基板内の孔のう
ち少なくとも1つがダイ上のダイパッドと整合するよう
に、ダイ上に載置される。導電性片が基板内の孔に挿入
されて、ダイパッドと基板の導電性トレースとの間の機
械的および電気的接続を形成する。
路パッケージ、ならびに集積回路パッケージを製造する
方法および装置が提供される。本発明は、基板上の導電
性トレースを形成し、基板を貫通する孔を形成すること
を含む。孔のうち少なくとも1つは、導電性トレースと
部分的に境界を接する。その後基板は、基板内の孔のう
ち少なくとも1つがダイ上のダイパッドと整合するよう
に、ダイ上に載置される。導電性片が基板内の孔に挿入
されて、ダイパッドと基板の導電性トレースとの間の機
械的および電気的接続を形成する。
【0054】好適な実施形態において、導電性片は、ワ
イヤ片の端部に球根形状ヘッドを形成するワイヤボンデ
ィングマシンにより挿入される。ワイヤボンディングマ
シンは、基板内の孔に球根形状ヘッドを挿入し、ヘッド
がダイパッドとコンタクトするようにする。その後ボン
ディングマシンは、球根形状ヘッドの反対側の端部にお
いてワイヤを切断する。球根形状ヘッドは、ワイヤを加
熱することにより形成されて、球根形状ヘッドは、基板
の平面に沿ってワイヤを保持する装置を移動させること
によりワイヤから切断される。
イヤ片の端部に球根形状ヘッドを形成するワイヤボンデ
ィングマシンにより挿入される。ワイヤボンディングマ
シンは、基板内の孔に球根形状ヘッドを挿入し、ヘッド
がダイパッドとコンタクトするようにする。その後ボン
ディングマシンは、球根形状ヘッドの反対側の端部にお
いてワイヤを切断する。球根形状ヘッドは、ワイヤを加
熱することにより形成されて、球根形状ヘッドは、基板
の平面に沿ってワイヤを保持する装置を移動させること
によりワイヤから切断される。
【0055】さらなる好適な実施形態において、パッケ
ージは「フリップフロップ」プロセスによって形成され
る。基板上の導電性トレースが導電性パッドを形成し、
半田ボールが導電性パッド上に堆積される。その後ダイ
と基板とが、ピンパッケージにフリップされて、半田ボ
ールが、流れてピンパッケージ内のピン接続部とコンタ
クトするように加熱される。
ージは「フリップフロップ」プロセスによって形成され
る。基板上の導電性トレースが導電性パッドを形成し、
半田ボールが導電性パッド上に堆積される。その後ダイ
と基板とが、ピンパッケージにフリップされて、半田ボ
ールが、流れてピンパッケージ内のピン接続部とコンタ
クトするように加熱される。
【0056】本発明を好適な実施形態に照らして述べて
きたが、当業者であれば、本発明の思想および範囲から
逸脱することなく改変がなされ得ることを認識する。
きたが、当業者であれば、本発明の思想および範囲から
逸脱することなく改変がなされ得ることを認識する。
【0057】
【発明の効果】以上述べたように、本発明によると、効
率的な直接的「フリップチップ」を有し、TABのフレ
キシビリティと正確さを備えた集積回路パッケージ、そ
の作製方法およびその製造システムが提供される。
率的な直接的「フリップチップ」を有し、TABのフレ
キシビリティと正確さを備えた集積回路パッケージ、そ
の作製方法およびその製造システムが提供される。
【図1】拡大された部22を有するダイマトリクスを含
むウエハの斜視図である。
むウエハの斜視図である。
【図2】ピンパッケージ内にあるダイの斜視図である。
【図3】本発明による集積回路パッケージの一実施形態
の断面図である。
の断面図である。
【図4】本発明による集積回路パッケージの第2の実施
形態の断面図である。
形態の断面図である。
【図5】本発明による第2の実施形態のフレックステー
プの底面図である。
プの底面図である。
【図6】本発明によるパッケージング方法のフロー図で
ある。
ある。
【図7】本発明によるパッケージングシステムのブロッ
ク図である。
ク図である。
20 ウエハ 24A、24B、24C、52、102 ダイ 26 シリコン基板 30A、30B、30C ボンドパッド 32 パッケージ 50、100、234 集積回路パッケージ 54、106 ピンパッケージ 34、56、110 ピン 58、108 ピン接続部 60 メタライゼーション層 62、114 保護層 64、116 ダイパッド 66 ポリアミドテープ 68、122 孔 70、112、118 トレース 72、120 導電性リング 74 ビーム 76 コンタクトバンプ 80 ワイヤバンプ 104 ポリアミド薄膜 124 導電性バンプ 126 導電性パッド 128 半田ボール 130 フィラー材料 182 フォトリソグラフィーユニット 193 フォトレジストストリッパ 194 ドリルプレス 208 ワイヤボンディングユニット 220 ピンパッケージユニット
フロントページの続き (72)発明者 クァイ ホン ロウ アメリカ合衆国 カリフォルニア 95014, クパーティノ, イースト エステイツ ドライブ 10225 (72)発明者 ラマスワミー ランガナサン アメリカ合衆国 カリフォルニア 95070, サラトガ, ビッカリー プレイス 14711
Claims (20)
- 【請求項1】 電気的に導電性のトレースを有する基板
であって、該電気的に導電性のトレースのうちの少なく
とも1つが該基板内の少なくとも1つの孔と境界を接す
る基板と、 該基板に近接し、該基板内の1つの該孔と整合する少な
くとも1つのダイパッドを有するダイと、 該基板内の孔内の電気的に導電性であるプラグであっ
て、該基板上の該電気的に導電性であるトレースのうち
の少なくとも1つを該ダイパッドに電気的に接続し、該
導電性トレースの少なくとも一部が該基板と該電気的に
導電性であるプラグとの間に位置する、電気的に導電性
であるプラグと、を含む集積回路パッケージ。 - 【請求項2】 前記導電性トレースが、前記基板内の少
なくとも1つの前記孔を取り囲む、請求項1に記載の集
積回路パッケージ。 - 【請求項3】 前記基板が、該基板内の少なくとも1つ
の該孔と境界を接する前記電気的に導電性であるトレー
スに接続された少なくとも1つの電気的に導電性である
パッドを含む、請求項1に記載の集積回路パッケージ。 - 【請求項4】 前記電気的に導電性であるパッドが、前
記基板の第1の側にあり、前記ダイが該基板の第2の側
にあり、該第1の側と該第2の側とは互いに対向する、
請求項3に記載の集積回路パッケージ。 - 【請求項5】 前記電気的に導電性であるパッドが、ベ
ースと該ベースから延びるピンとを有するピンパッケー
ジにさらに接続されている、請求項4に記載の集積回路
パッケージ。 - 【請求項6】 前記基板と前記ダイとが、前記ピンパッ
ケージの前記ベースにフリップされて、前記電気的に導
電性であるパッドを該ピンパッケージに接続する、請求
項5に記載の集積回路パッケージ。 - 【請求項7】 前記電気的に導電性であるパッドが、該
導電性パッドと前記ピンパッケージとに接着する導電性
ボールを介して該ピンパッケージに接続されている、請
求項6に記載の集積回路パッケージ。 - 【請求項8】 前記電気的に導電性であるプラグが、前
記基板内の前記孔に挿入される前に球形状である、請求
項1に記載の集積回路パッケージ。 - 【請求項9】 前記電気的に導電性であるプラグが、前
記基板内の前記孔に挿入されて、前記ダイとコンタクト
する、請求項8に記載の集積回路パッケージ。 - 【請求項10】 前記電気的に導電性であるプラグが、
球根形状端部を形成するように加熱された導電性ワイヤ
により形成されている、請求項9に記載の集積回路パッ
ケージ。 - 【請求項11】 集積回路パッケージの作製方法であっ
て、 基板上に導電性トレースを形成する工程と、 該基板を貫通する孔を形成する工程であって、該孔のう
ちの少なくとも1つが該導電性トレースと部分的に境界
を接するようにする工程と、 ダイパッドを有するダイ上に該基板を載置する工程であ
って、該基板内の該孔のうちの少なくとも1つが該ダイ
パッドと整合するように、該基板を該ダイ上に位置づけ
る工程と、 該基板内の該孔に導電性片を挿入して、該ダイパッド
と、該基板内の該孔と境界を接する該導電性トレースと
の間に機械的接続および電気的接続を形成する工程と、
を含む方法。 - 【請求項12】 前記導電性トレースが、前記基板内の
前記孔全体を取り囲む、請求項11に記載の方法。 - 【請求項13】 前記導電性片が、球根形状端部を形成
するように加熱されたワイヤにより形成される、請求項
11に記載の方法。 - 【請求項14】 前記ワイヤを前記球根形状端部におい
て切断するワイヤボンディングマシンを、前記孔内に前
記球根形状端部を載置した後に該孔に対して移動させる
ことにより、前記導電性片が該孔に挿入される、請求項
13に記載の方法。 - 【請求項15】 前記導電性トレースにより形成された
前記導電性パッド上に導電性バンプを配置する工程と、 他の回路素子に接続するための導電性ピンを有するピン
パッケージに該導電性バンプを接続する工程であって、
該導電性ピンが電気的導電体を介して該導電性バンプに
接続される工程と、をさらに含む、請求項11に記載の
方法。 - 【請求項16】 前記導電性バンプが、前記基板の第1
の側に設けられ、前記ダイが、該基板の、前記第1の側
に対向する第2の側に設けられる、請求項15に記載の
方法。 - 【請求項17】 集積回路パッケージの製造システムで
あって、 基板上に導電性材料の薄膜を堆積する薄膜堆積手段と、 該導電性材料の該薄膜をパターニングして該導電性材料
のトレースを形成するパターニング手段と、 該基板内に孔を形成する穿孔形成手段であって、該孔の
うち少なくとも1つが該導電性材料の該トレースと部分
的に境界を接するようにする、穿孔形成手段と、 ダイ上のダイパッドが該基板内の該孔のうち少なくとも
1つと整合するように、該基板を該ダイに対して位置決
めする位置決め手段と、 該基板内の該孔に導電性材料を挿入することにより、該
基板を該ダイに結合する結合手段であって、該挿入され
た導電性材料が該導電性材料の該トレースと該ダイパッ
ドとの両方にコンタクトするようにする、結合手段と、
を含むシステム。 - 【請求項18】 前記結合手段がワイヤボンダであり、
前記導電性材料が該ワイヤボンダによってワイヤの端部
に形成されるボールであり、該ボールが該ワイヤの該端
部を加熱することにより形成される、請求項17に記載
のシステム。 - 【請求項19】 前記穿孔形成手段が、前記導電性材料
の前記トレースにより取り囲まれた領域を穿孔する、請
求項17に記載のシステム。 - 【請求項20】 前記基板がフレックステープである、
請求項17に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92458997A | 1997-09-05 | 1997-09-05 | |
| US08/924.589 | 1997-09-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204689A true JPH11204689A (ja) | 1999-07-30 |
Family
ID=25450408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10253117A Withdrawn JPH11204689A (ja) | 1997-09-05 | 1998-09-07 | 集積回路パッケージ、その作製方法およびその製造システム |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0901164A2 (ja) |
| JP (1) | JPH11204689A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3126065B1 (en) | 2014-03-31 | 2021-05-19 | Koninklijke Philips N.V. | Ic die, ultrasound probe, ultrasonic diagnostic system and method |
-
1998
- 1998-09-04 EP EP98460035A patent/EP0901164A2/en not_active Withdrawn
- 1998-09-07 JP JP10253117A patent/JPH11204689A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0901164A2 (en) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4756080A (en) | Metal foil semiconductor interconnection method | |
| US6204163B1 (en) | Integrated circuit package for flip chip with alignment preform feature and method of forming same | |
| JP3443567B2 (ja) | 基板に半導体チップを実装する方法および基板に実装するのに適した半導体デバイス | |
| JP2558976B2 (ja) | 電子部品の電極とリードとの接合方法 | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| US20030124768A1 (en) | Wafer level packaging and chip structure | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| US6242280B1 (en) | Method of interconnecting an electronic device | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| JP3801300B2 (ja) | 半導体装置の製造方法 | |
| EP0901164A2 (en) | Integrated circuit packaging method, packaging apparatus, and package | |
| JPH10289923A (ja) | 半導体パッケージの製造方法 | |
| JPH0888295A (ja) | 半導体装置 | |
| JPH09181491A (ja) | 半導体装置の実装方法及び実装構造 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH0964093A (ja) | 電子部品 | |
| JPH11251471A (ja) | 半導体装置及びその製造方法 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JPH09134928A (ja) | ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法 | |
| JP2001156111A (ja) | 半導体装置の組立方法 | |
| JP3021509B2 (ja) | 導電突起の形成方法 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPH0332040A (ja) | Lsiベアチップ実装方法及びその方法を用いた電子回路 | |
| KR0147156B1 (ko) | 필름 온 칩 패키지와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |