JPH11205693A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH11205693A JPH11205693A JP10006928A JP692898A JPH11205693A JP H11205693 A JPH11205693 A JP H11205693A JP 10006928 A JP10006928 A JP 10006928A JP 692898 A JP692898 A JP 692898A JP H11205693 A JPH11205693 A JP H11205693A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source follower
- transistors
- stage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 線形動作が可能な入力電圧範囲を狭めること
なく、カットオフ（遮断）周波数を高くすることができ
る固体撮像装置を提供する。 【解決手段】 複数の光電変換部１と、各光電変換部１
で光電変換した信号電荷を転送する電荷転送部２と、電
荷転送部２の出力を電圧として検出する浮遊拡散層３
と、浮遊拡散層３に接続されインピーダンス変換を行う
インピーダンス変換部４とを備える。インピーダンス変
換部４は、縦続接続された２つのソースフォロワ回路４
１，４２からなり、各ソースフォロワ回路４１，４２
は、ドライバトランジスタＱD1，ＱD2と負荷トランジス
タＱL1，ＱL2とを有する。初段の負荷トランジスタＱL1
のしきい値電圧ＶTHL1を後段の負荷トランジスタＱL2の
しきい値電圧よりも低くするため、線形動作が可能な入
力電圧の範囲を狭めることなく、カットオフ周波数を高
くすることができる。
なく、カットオフ（遮断）周波数を高くすることができ
る固体撮像装置を提供する。 【解決手段】 複数の光電変換部１と、各光電変換部１
で光電変換した信号電荷を転送する電荷転送部２と、電
荷転送部２の出力を電圧として検出する浮遊拡散層３
と、浮遊拡散層３に接続されインピーダンス変換を行う
インピーダンス変換部４とを備える。インピーダンス変
換部４は、縦続接続された２つのソースフォロワ回路４
１，４２からなり、各ソースフォロワ回路４１，４２
は、ドライバトランジスタＱD1，ＱD2と負荷トランジス
タＱL1，ＱL2とを有する。初段の負荷トランジスタＱL1
のしきい値電圧ＶTHL1を後段の負荷トランジスタＱL2の
しきい値電圧よりも低くするため、線形動作が可能な入
力電圧の範囲を狭めることなく、カットオフ周波数を高
くすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の光電変換部
と、各光電変換部で光電変換された信号電荷を転送する
転送部とを有する固体撮像装置に関し、特に、固体撮像
装置の出力段の回路構成に関する。
と、各光電変換部で光電変換された信号電荷を転送する
転送部とを有する固体撮像装置に関し、特に、固体撮像
装置の出力段の回路構成に関する。
【０００２】
【従来の技術】図６は従来の固体撮像装置の概略構成を
示す図である。図６の固体撮像装置は、各画素に対応し
て設けられる複数の光電変換部１と、各光電変換部１で
光電変換された信号電荷を順次転送する電荷転送部２
と、電荷転送部２から出力された信号電荷に応じた電圧
を出力する浮遊拡散層３（または浮遊電極）と、浮遊拡
散層３に接続されるインピーダンス変換部４とを備え
る。
示す図である。図６の固体撮像装置は、各画素に対応し
て設けられる複数の光電変換部１と、各光電変換部１で
光電変換された信号電荷を順次転送する電荷転送部２
と、電荷転送部２から出力された信号電荷に応じた電圧
を出力する浮遊拡散層３（または浮遊電極）と、浮遊拡
散層３に接続されるインピーダンス変換部４とを備え
る。
【０００３】浮遊拡散層３には、一定のバイアスに浮遊
拡散層をリセットするためのMOS トランジスタＱ１と、
電荷転送部２から転送された信号電荷を蓄積するコンデ
ンサＣJ とが接続され、MOS トランジスタＱ１が非導通
のときにコンデンサＣJ に蓄積された電荷に応じて、浮
遊拡散層３の電圧が変化する。
拡散層をリセットするためのMOS トランジスタＱ１と、
電荷転送部２から転送された信号電荷を蓄積するコンデ
ンサＣJ とが接続され、MOS トランジスタＱ１が非導通
のときにコンデンサＣJ に蓄積された電荷に応じて、浮
遊拡散層３の電圧が変化する。
【０００４】インピーダンス変換部４は、縦続接続され
た２つのソースフォロワ回路４１，４２により構成され
る。ソースフォロワ回路４１は、直列接続されたドライ
バトランジスタＱD1と負荷トランジスタＱL1とを有す
る。同様に、ソースフォロワ回路４２は、直列接続され
たドライバトランジスタＱD2と負荷トランジスタＱL2と
を有する。これら各トランジスタはいずれもｎ型MOS ト
ランジスタにより構成される。ドライバトランジスタＱ
D1，ＱD2の一端には電源電圧ＶD が印加され、負荷トラ
ンジスタＱL1，ＱL2の一端は接地されている。
た２つのソースフォロワ回路４１，４２により構成され
る。ソースフォロワ回路４１は、直列接続されたドライ
バトランジスタＱD1と負荷トランジスタＱL1とを有す
る。同様に、ソースフォロワ回路４２は、直列接続され
たドライバトランジスタＱD2と負荷トランジスタＱL2と
を有する。これら各トランジスタはいずれもｎ型MOS ト
ランジスタにより構成される。ドライバトランジスタＱ
D1，ＱD2の一端には電源電圧ＶD が印加され、負荷トラ
ンジスタＱL1，ＱL2の一端は接地されている。
【０００５】ドライバトランジスタＱD1，ＱD2はいずれ
も、チャネル領域にイオン注入を行わない表面チャネル
トランジスタであり、これらドライバトランジスタＱD
1，ＱD2のしきい値電圧ＶTHD1，ＶTHD2は０Ｖである。
も、チャネル領域にイオン注入を行わない表面チャネル
トランジスタであり、これらドライバトランジスタＱD
1，ＱD2のしきい値電圧ＶTHD1，ＶTHD2は０Ｖである。
【０００６】一方、負荷トランジスタＱL1，ＱL2はいず
れも、しきい値電圧調整のためリンイオンの注入を行っ
たディプレッション型のトランジスタであり、各負荷ト
ランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2は
（−２）Ｖに設定される。
れも、しきい値電圧調整のためリンイオンの注入を行っ
たディプレッション型のトランジスタであり、各負荷ト
ランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2は
（−２）Ｖに設定される。
【０００７】典型的な初段のドライバトランジスタＱD1
のチャネル幅Ｗとチャネル長Ｌとの寸法比（Ｗ／Ｌ）D1
は約６μｍ／２μｍ、同負荷トランジスタＱL1の寸法比
（Ｗ／Ｌ）L1は約20μｍ／15μｍ、後段のドライバトラ
ンジスタＱD2の寸法比（Ｗ／Ｌ）D2は約150 μｍ／２μ
ｍ、同負荷トランジスタＱL2の寸法比（Ｗ／Ｌ）L2は約
40μｍ／２μｍである。また、各ドライバトランジスタ
ＱD1，ＱD2と負荷トランジスタＱL1，ＱL2のゲート酸化
膜は約500 オンク゛ストローム、電源電圧ＶDは15Ｖ程
度に設定される。
のチャネル幅Ｗとチャネル長Ｌとの寸法比（Ｗ／Ｌ）D1
は約６μｍ／２μｍ、同負荷トランジスタＱL1の寸法比
（Ｗ／Ｌ）L1は約20μｍ／15μｍ、後段のドライバトラ
ンジスタＱD2の寸法比（Ｗ／Ｌ）D2は約150 μｍ／２μ
ｍ、同負荷トランジスタＱL2の寸法比（Ｗ／Ｌ）L2は約
40μｍ／２μｍである。また、各ドライバトランジスタ
ＱD1，ＱD2と負荷トランジスタＱL1，ＱL2のゲート酸化
膜は約500 オンク゛ストローム、電源電圧ＶDは15Ｖ程
度に設定される。
【０００８】図６において、MOS トランジスタＱ１，Ｑ
D1，ＱD2のゲート−ドレイン間の寄生容量をそれぞれＣ
１〜Ｃ３とすると、浮遊拡散層３の総対地容量Ｃは、Ｃ
＝ＣJ ＋Ｃ1 ＋Ｃ2 で表され、電荷電圧変換比は、１／
（ＣJ ＋Ｃ1 ＋Ｃ2 ）で与えられる。
D1，ＱD2のゲート−ドレイン間の寄生容量をそれぞれＣ
１〜Ｃ３とすると、浮遊拡散層３の総対地容量Ｃは、Ｃ
＝ＣJ ＋Ｃ1 ＋Ｃ2 で表され、電荷電圧変換比は、１／
（ＣJ ＋Ｃ1 ＋Ｃ2 ）で与えられる。
【０００９】
【発明が解決しようとする課題】図６のような２段構成
のソースフォロワ回路４１，４２で発生されるノイズの
出力信号への影響を軽減するには、上述した電荷電圧変
換比は大きい方が望ましく、例えば寄生容量Ｃ1 を小さ
くすればよい。このため、従来は、上述したように、初
段のドライバトランジスタＱD1のゲート幅Ｗを６μｍ程
度に小さく設計していた。
のソースフォロワ回路４１，４２で発生されるノイズの
出力信号への影響を軽減するには、上述した電荷電圧変
換比は大きい方が望ましく、例えば寄生容量Ｃ1 を小さ
くすればよい。このため、従来は、上述したように、初
段のドライバトランジスタＱD1のゲート幅Ｗを６μｍ程
度に小さく設計していた。
【００１０】また、初段のドライバトランジスタＱD1の
ゲート長Ｌは、短チャネル効果による特性の劣化や信頼
性の劣化を防止するためには、約２μｍより短くするの
は望ましくない。このため、後述するように、初段のソ
ースフォロワ回路４１のカットオフ周波数を高くするこ
とは困難で、図６の固体撮像装置は、高速駆動させたと
きに、良好な出力波形が得られないという問題があっ
た。
ゲート長Ｌは、短チャネル効果による特性の劣化や信頼
性の劣化を防止するためには、約２μｍより短くするの
は望ましくない。このため、後述するように、初段のソ
ースフォロワ回路４１のカットオフ周波数を高くするこ
とは困難で、図６の固体撮像装置は、高速駆動させたと
きに、良好な出力波形が得られないという問題があっ
た。
【００１１】ここで、カットオフ（遮断）周波数を高く
する方策について検討する。
する方策について検討する。
【００１２】カットオフ周波数を高くするには、初段の
ドライバトランジスタＱD1と負荷トランジスタＱL1の各
寸法比（Ｗ／Ｌ）D1，（Ｗ／Ｌ）L1のいずれかを大きく
すればよい。ところが、初段のドライバトランジスタＱ
D1の寸法比（Ｗ／Ｌ）D1は、上述したように、電荷電圧
変換比の制約から大きくすることはできない。
ドライバトランジスタＱD1と負荷トランジスタＱL1の各
寸法比（Ｗ／Ｌ）D1，（Ｗ／Ｌ）L1のいずれかを大きく
すればよい。ところが、初段のドライバトランジスタＱ
D1の寸法比（Ｗ／Ｌ）D1は、上述したように、電荷電圧
変換比の制約から大きくすることはできない。
【００１３】また、初段の負荷トランジスタＱL1の寸法
比（Ｗ／Ｌ）L1を大きくするには、負荷トランジスタＱ
L1のゲート長Ｌを短くすることも考えられるが、このよ
うにすると、負荷トランジスタＱL1の面積に反比例して
フリッカノイズ（1/f 雑音）が増えることが知られてい
る。また、ゲート幅Ｗを大きくすると、ドレイン拡散層
の面積やドレイン−ゲート間のカップリング容量の増加
により寄生容量Ｃ４が増えるという副作用が生じ、結果
的に、カットオフ周波数は高くならない。
比（Ｗ／Ｌ）L1を大きくするには、負荷トランジスタＱ
L1のゲート長Ｌを短くすることも考えられるが、このよ
うにすると、負荷トランジスタＱL1の面積に反比例して
フリッカノイズ（1/f 雑音）が増えることが知られてい
る。また、ゲート幅Ｗを大きくすると、ドレイン拡散層
の面積やドレイン−ゲート間のカップリング容量の増加
により寄生容量Ｃ４が増えるという副作用が生じ、結果
的に、カットオフ周波数は高くならない。
【００１４】一方、負荷トランジスタＱL1，ＱL2に注入
する不純物（リン）イオンの量を変更して負荷トランジ
スタＱL1，ＱL2のしきい値電圧を調整することにより、
カットオフ周波数を高くすることも考えられる。
する不純物（リン）イオンの量を変更して負荷トランジ
スタＱL1，ＱL2のしきい値電圧を調整することにより、
カットオフ周波数を高くすることも考えられる。
【００１５】例えば、図７は、縦続接続された２段構成
のソースフォロワ回路４１，４２内の負荷トランジスタ
ＱL1，ＱL2に図６よりも多くのリンイオンを注入し、し
きい値電圧ＶTHL1，ＶTHL2を（−４）Ｖまで下げた例を
示す回路図である。しきい値電圧ＶTHL1，ＶTHL2を下げ
ると、カットオフ周波数を高くすることができるが、そ
の一方で、後段のソースフォロワ回路４２の出力電圧レ
ベルが低下し、線形動作が可能な入力電圧の範囲が狭く
なってしまう。
のソースフォロワ回路４１，４２内の負荷トランジスタ
ＱL1，ＱL2に図６よりも多くのリンイオンを注入し、し
きい値電圧ＶTHL1，ＶTHL2を（−４）Ｖまで下げた例を
示す回路図である。しきい値電圧ＶTHL1，ＶTHL2を下げ
ると、カットオフ周波数を高くすることができるが、そ
の一方で、後段のソースフォロワ回路４２の出力電圧レ
ベルが低下し、線形動作が可能な入力電圧の範囲が狭く
なってしまう。
【００１６】本発明は、このような点に鑑みてなされた
ものであり、その目的は、回路や製造工程を複雑化する
ことなく、また、線形動作が可能な入力電圧範囲を狭め
ることなく、カットオフ（遮断）周波数を高くすること
ができる固体撮像装置を提供することにある。
ものであり、その目的は、回路や製造工程を複雑化する
ことなく、また、線形動作が可能な入力電圧範囲を狭め
ることなく、カットオフ（遮断）周波数を高くすること
ができる固体撮像装置を提供することにある。
【００１７】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、複数の光電変換部と、これ
ら光電変換部で光電変換された信号電荷を転送する転送
部と、この転送部から出力された信号電荷に応じた電圧
を出力する電圧出力部と、この電圧出力部の出力インピ
ーダンスを変換するインピーダンス変換部とを備え、前
記インピーダンス変換部は、直列接続された駆動トラン
ジスタおよび負荷トランジスタからなるソースフォロワ
回路を２段以上縦続接続して構成され、初段の前記ソー
スフォロワ回路内の前記駆動トランジスタのゲート端子
に前記電圧出力部の出力電圧を供給する固体撮像装置に
おいて、前記各ソースフォロワ回路内の前記負荷トラン
ジスタの一端はそれぞれ基準電圧に設定され、前記各ソ
ースフォロワ回路内の前記駆動トランジスタの一端には
所定の電圧が印加され、初段の前記ソースフォロワ回路
内の前記負荷トランジスタのしきい値電圧の絶対値を、
初段以外の前記ソースフォロワ回路内のすべての前記負
荷トランジスタのしきい値電圧の絶対値よりも大きくし
たものである。
ために、請求項１の発明は、複数の光電変換部と、これ
ら光電変換部で光電変換された信号電荷を転送する転送
部と、この転送部から出力された信号電荷に応じた電圧
を出力する電圧出力部と、この電圧出力部の出力インピ
ーダンスを変換するインピーダンス変換部とを備え、前
記インピーダンス変換部は、直列接続された駆動トラン
ジスタおよび負荷トランジスタからなるソースフォロワ
回路を２段以上縦続接続して構成され、初段の前記ソー
スフォロワ回路内の前記駆動トランジスタのゲート端子
に前記電圧出力部の出力電圧を供給する固体撮像装置に
おいて、前記各ソースフォロワ回路内の前記負荷トラン
ジスタの一端はそれぞれ基準電圧に設定され、前記各ソ
ースフォロワ回路内の前記駆動トランジスタの一端には
所定の電圧が印加され、初段の前記ソースフォロワ回路
内の前記負荷トランジスタのしきい値電圧の絶対値を、
初段以外の前記ソースフォロワ回路内のすべての前記負
荷トランジスタのしきい値電圧の絶対値よりも大きくし
たものである。
【００１８】請求項３の発明は、複数の光電変換部と、
これら光電変換部で光電変換された信号電荷を転送する
転送部と、この転送部から出力された信号電荷に応じた
電圧を出力する電圧出力部と、この電圧出力部の出力イ
ンピーダンスを変換するインピーダンス変換部とを備
え、前記インピーダンス変換部は、直列接続された駆動
トランジスタおよび負荷トランジスタからなるソースフ
ォロワ回路を２段以上縦続接続して構成され、初段の前
記ソースフォロワ回路内の前記駆動トランジスタのゲー
ト端子に前記電圧出力部の出力電圧を供給する固体撮像
装置において、前記各ソースフォロワ回路内の前記負荷
トランジスタの一端はそれぞれ基準電圧に設定され、前
記各ソースフォロワ回路内の前記駆動トランジスタの一
端には所定の電圧が印加され、初段の前記ソースフォロ
ワ回路内の前記負荷トランジスタのゲート電圧の絶対値
を、初段以外の前記ソースフォロワ回路内のすべての前
記負荷トランジスタのゲート電圧の絶対値よりも大きく
したものである。
これら光電変換部で光電変換された信号電荷を転送する
転送部と、この転送部から出力された信号電荷に応じた
電圧を出力する電圧出力部と、この電圧出力部の出力イ
ンピーダンスを変換するインピーダンス変換部とを備
え、前記インピーダンス変換部は、直列接続された駆動
トランジスタおよび負荷トランジスタからなるソースフ
ォロワ回路を２段以上縦続接続して構成され、初段の前
記ソースフォロワ回路内の前記駆動トランジスタのゲー
ト端子に前記電圧出力部の出力電圧を供給する固体撮像
装置において、前記各ソースフォロワ回路内の前記負荷
トランジスタの一端はそれぞれ基準電圧に設定され、前
記各ソースフォロワ回路内の前記駆動トランジスタの一
端には所定の電圧が印加され、初段の前記ソースフォロ
ワ回路内の前記負荷トランジスタのゲート電圧の絶対値
を、初段以外の前記ソースフォロワ回路内のすべての前
記負荷トランジスタのゲート電圧の絶対値よりも大きく
したものである。
【００１９】請求項５の発明は、複数の光電変換部と、
これら光電変換部で光電変換された信号電荷を転送する
転送部と、この転送部から出力された信号電荷に応じた
電圧を出力する電圧出力部と、この電圧出力部の出力イ
ンピーダンスを変換するインピーダンス変換部とを備
え、前記インピーダンス変換部は、直列接続された駆動
トランジスタおよび負荷トランジスタからなるソースフ
ォロワ回路を２段以上縦続接続して構成され、初段の前
記ソースフォロワ回路内の前記駆動トランジスタのゲー
ト端子に前記電圧出力部の出力電圧を供給する固体撮像
装置において、前記各ソースフォロワ回路内の前記負荷
トランジスタの一端はそれぞれ基準電圧に設定され、前
記各ソースフォロワ回路内の前記駆動トランジスタの一
端には所定の電圧が印加され、前記各ソースフォロワ回
路内の全トランジスタは、ｎ型MOSトランジスタおよび
ｐ型MOS トランジスタのいずれか一方で構成され、前記
各ソースフォロワ回路内の全トランジスタがｎ型MOS ト
ランジスタで構成される場合には、初段の前記ソースフ
ォロワ回路内の前記駆動トランジスタのしきい値電圧
を、初段以外の前記ソースフォロワ回路内のすべての前
記駆動トランジスタのしきい値電圧よりも大きくし、前
記各ソースフォロワ回路内の全トランジスタがｐ型MOS
トランジスタで構成される場合には、初段の前記ソース
フォロワ回路内の前記駆動トランジスタのしきい値電圧
を、初段以外の前記ソースフォロワ回路内のすべての前
記駆動トランジスタのしきい値電圧よりも小さくしたも
のである。
これら光電変換部で光電変換された信号電荷を転送する
転送部と、この転送部から出力された信号電荷に応じた
電圧を出力する電圧出力部と、この電圧出力部の出力イ
ンピーダンスを変換するインピーダンス変換部とを備
え、前記インピーダンス変換部は、直列接続された駆動
トランジスタおよび負荷トランジスタからなるソースフ
ォロワ回路を２段以上縦続接続して構成され、初段の前
記ソースフォロワ回路内の前記駆動トランジスタのゲー
ト端子に前記電圧出力部の出力電圧を供給する固体撮像
装置において、前記各ソースフォロワ回路内の前記負荷
トランジスタの一端はそれぞれ基準電圧に設定され、前
記各ソースフォロワ回路内の前記駆動トランジスタの一
端には所定の電圧が印加され、前記各ソースフォロワ回
路内の全トランジスタは、ｎ型MOSトランジスタおよび
ｐ型MOS トランジスタのいずれか一方で構成され、前記
各ソースフォロワ回路内の全トランジスタがｎ型MOS ト
ランジスタで構成される場合には、初段の前記ソースフ
ォロワ回路内の前記駆動トランジスタのしきい値電圧
を、初段以外の前記ソースフォロワ回路内のすべての前
記駆動トランジスタのしきい値電圧よりも大きくし、前
記各ソースフォロワ回路内の全トランジスタがｐ型MOS
トランジスタで構成される場合には、初段の前記ソース
フォロワ回路内の前記駆動トランジスタのしきい値電圧
を、初段以外の前記ソースフォロワ回路内のすべての前
記駆動トランジスタのしきい値電圧よりも小さくしたも
のである。
【００２０】
【発明の実施の形態】〔第１の実施形態〕以下、本発明
に係る固体撮像装置について、図面を参照しながら具体
的に説明する。図１は本発明に係る固体撮像装置の一実
施形態の回路図である。図１では、図６と共通する構成
部分に同一符号を付している。
に係る固体撮像装置について、図面を参照しながら具体
的に説明する。図１は本発明に係る固体撮像装置の一実
施形態の回路図である。図１では、図６と共通する構成
部分に同一符号を付している。
【００２１】図１の固体撮像装置は、図６に示す従来の
装置とほぼ同じように構成され、各画素に対応して設け
られる複数の光電変換部１と、各光電変換部１で光電変
換した信号電荷を転送する電荷転送部２と、電荷転送部
２から出力された信号電荷を電圧として検出する浮遊拡
散層３（または浮遊電極）と、浮遊拡散層３に接続され
インピーダンス変換を行うインピーダンス変換部４とを
備える。インピーダンス変換部４は、図６と同様に、縦
続接続された２つのソースフォロワ回路４１，４２から
なる。ソースフォロワ回路４１は、直列接続されたドラ
イバトランジスタＱD1と負荷トランジスタＱL1とを有
し、ソースフォロワ回路４２は、直列接続されたドライ
バトランジスタＱD2と負荷トランジスタＱL2とを有す
る。これら各トランジスタはいずれもｎ型MOS トランジ
スタにより構成され、ドライバトランジスタＱD1，ＱD2
の一端には電源電圧ＶD が印加され、負荷トランジスタ
ＱL1，ＱL2の一端は接地されている。
装置とほぼ同じように構成され、各画素に対応して設け
られる複数の光電変換部１と、各光電変換部１で光電変
換した信号電荷を転送する電荷転送部２と、電荷転送部
２から出力された信号電荷を電圧として検出する浮遊拡
散層３（または浮遊電極）と、浮遊拡散層３に接続され
インピーダンス変換を行うインピーダンス変換部４とを
備える。インピーダンス変換部４は、図６と同様に、縦
続接続された２つのソースフォロワ回路４１，４２から
なる。ソースフォロワ回路４１は、直列接続されたドラ
イバトランジスタＱD1と負荷トランジスタＱL1とを有
し、ソースフォロワ回路４２は、直列接続されたドライ
バトランジスタＱD2と負荷トランジスタＱL2とを有す
る。これら各トランジスタはいずれもｎ型MOS トランジ
スタにより構成され、ドライバトランジスタＱD1，ＱD2
の一端には電源電圧ＶD が印加され、負荷トランジスタ
ＱL1，ＱL2の一端は接地されている。
【００２２】本実施形態は、初段のソースフォロワ回路
４１内の負荷トランジスタＱL1のしきい値電圧ＶTHL1を
図６に示す従来の回路よりも低くしたことを特徴とす
る。すなわち、本実施形態では、初段のソースフォロワ
回路４１内の負荷トランジスタＱL1のしきい値電圧ＶTH
L1を約（−４）Ｖ、後段のソースフォロワ回路４２内の
負荷トランジスタＱL2のしきい値電圧ＶTHL2を（−２）
Ｖに設定している。
４１内の負荷トランジスタＱL1のしきい値電圧ＶTHL1を
図６に示す従来の回路よりも低くしたことを特徴とす
る。すなわち、本実施形態では、初段のソースフォロワ
回路４１内の負荷トランジスタＱL1のしきい値電圧ＶTH
L1を約（−４）Ｖ、後段のソースフォロワ回路４２内の
負荷トランジスタＱL2のしきい値電圧ＶTHL2を（−２）
Ｖに設定している。
【００２３】このようなしきい値電圧の調整は、負荷ト
ランジスタＱL1，ＱL2のチャネル領域に注入される不純
物（リン）イオンの量を調整することにより行われる。
より詳細には、初段の負荷トランジスタＱL1に対して
は、後段の負荷トランジスタＱL2よりも多くのリンイオ
ンを注入して、各負荷トランジスタＱL1，ＱL2のしきい
値電圧ＶTHL1，ＶTHL2を上述した値にする。
ランジスタＱL1，ＱL2のチャネル領域に注入される不純
物（リン）イオンの量を調整することにより行われる。
より詳細には、初段の負荷トランジスタＱL1に対して
は、後段の負荷トランジスタＱL2よりも多くのリンイオ
ンを注入して、各負荷トランジスタＱL1，ＱL2のしきい
値電圧ＶTHL1，ＶTHL2を上述した値にする。
【００２４】次に、図１の固体撮像装置のカットオフ周
波数について説明する。
波数について説明する。
【００２５】よく知られているように、単体のｎ型MOS
トランジスタのV-I 特性は、飽和領域（ＶDS≧ＶGS−Ｖ
TH、ただし、ＶDSはドレイン−ソース間電圧、ＶGSはゲ
ート−ソース間電圧）内では（１）式で表される。 ＩDS＝ｋn ・（Ｗ／Ｌ）・（ＶGS−ＶTH）2 … （１） ただし、ｋn ＝μεox／（２ｔox）で、ｔoxはゲート酸
化膜厚、μは易動度、εoxは酸化膜比誘電率である。
トランジスタのV-I 特性は、飽和領域（ＶDS≧ＶGS−Ｖ
TH、ただし、ＶDSはドレイン−ソース間電圧、ＶGSはゲ
ート−ソース間電圧）内では（１）式で表される。 ＩDS＝ｋn ・（Ｗ／Ｌ）・（ＶGS−ＶTH）2 … （１） ただし、ｋn ＝μεox／（２ｔox）で、ｔoxはゲート酸
化膜厚、μは易動度、εoxは酸化膜比誘電率である。
【００２６】（１）式を用いると、図１に示す初段のソ
ースフォロワ回路４１の出力Ｖout1は（２）式で与えら
れる。ただし、（Ｗ／Ｌ）L1は負荷トランジスタＱL1の
ゲート幅Ｗとゲート長Ｌの寸法比、（Ｗ／Ｌ）D1はドラ
イバトランジスタＱD1の寸法比である。
ースフォロワ回路４１の出力Ｖout1は（２）式で与えら
れる。ただし、（Ｗ／Ｌ）L1は負荷トランジスタＱL1の
ゲート幅Ｗとゲート長Ｌの寸法比、（Ｗ／Ｌ）D1はドラ
イバトランジスタＱD1の寸法比である。
【００２７】
【数１】 この初段のソースフォロワ回路４１のカットオフ周波数
ｆは（３）式で与えられる。ただし、Ｃ3 はＱD2の寄生
容量、Ｃ4 はＱD2の入力容量である。
ｆは（３）式で与えられる。ただし、Ｃ3 はＱD2の寄生
容量、Ｃ4 はＱD2の入力容量である。
【００２８】
【数２】 次に、図１に示す後段のソースフォロワ回路４２の線形
動作が可能な入力電圧の範囲について検討する。
動作が可能な入力電圧の範囲について検討する。
【００２９】図６に示す従来の後段のソースフォロワ回
路４２の出力Ｖout2は（４）式で与えられる。ただし、
（Ｗ／Ｌ）L2は負荷トランジスタＬ２の寸法比、（Ｗ／
Ｌ）D2はドライバトランジスタＤ２の寸法比である。
路４２の出力Ｖout2は（４）式で与えられる。ただし、
（Ｗ／Ｌ）L2は負荷トランジスタＬ２の寸法比、（Ｗ／
Ｌ）D2はドライバトランジスタＤ２の寸法比である。
【００３０】
【数３】 初段のドライバトランジスタＱD1の飽和条件より、
（５）式の関係が成り立つ。ただし、ＶINは電荷転送部
２の出力、ＶD は電源電圧である。 ＶIN ＜ ＶD … （５） また、後段の負荷トランジスタＱL2の飽和条件より、
（６）式の関係が成り立つ。 Ｖout2 ＜ ＶTHL2 … （６） （４）〜（６）式より、線形動作が可能な入力電圧の範
囲は（７）式で与えられる。
（５）式の関係が成り立つ。ただし、ＶINは電荷転送部
２の出力、ＶD は電源電圧である。 ＶIN ＜ ＶD … （５） また、後段の負荷トランジスタＱL2の飽和条件より、
（６）式の関係が成り立つ。 Ｖout2 ＜ ＶTHL2 … （６） （４）〜（６）式より、線形動作が可能な入力電圧の範
囲は（７）式で与えられる。
【００３１】
【数４】 図６に示す従来の固体撮像装置では、初段と後段の負荷
トランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2
をいずれも（−２）Ｖにしていたが、本実施形態では、
初段の負荷トランジスタＱL1のしきい値電圧ＶTHL1を
（−４）Ｖ、後段の負荷トランジスタＱL2のしきい値電
圧ＶTHL2を（−２）Ｖに設定している。これにより、
（４）式からわかるように、本実施形態の固体撮像装置
のカットオフ周波数は従来の２倍になる。
トランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2
をいずれも（−２）Ｖにしていたが、本実施形態では、
初段の負荷トランジスタＱL1のしきい値電圧ＶTHL1を
（−４）Ｖ、後段の負荷トランジスタＱL2のしきい値電
圧ＶTHL2を（−２）Ｖに設定している。これにより、
（４）式からわかるように、本実施形態の固体撮像装置
のカットオフ周波数は従来の２倍になる。
【００３２】このとき、（７）式からわかるように、ソ
ースフォロワ回路４１，４２の線形動作が可能な入力電
圧の範囲は若干減少してしまうが、後段の負荷トランジ
スタＱL2のしきい値電圧ＶTHL2は従来と同じ電圧値であ
るため、線形動作が可能な入力電圧範囲の減少量を実用
上問題のない範囲内に留めることができる。
ースフォロワ回路４１，４２の線形動作が可能な入力電
圧の範囲は若干減少してしまうが、後段の負荷トランジ
スタＱL2のしきい値電圧ＶTHL2は従来と同じ電圧値であ
るため、線形動作が可能な入力電圧範囲の減少量を実用
上問題のない範囲内に留めることができる。
【００３３】すなわち、第１の実施形態によれば、線形
動作が可能な入力電圧範囲をほとんど狭めることなく、
固体撮像装置の出力段のカットオフ（遮断）周波数を高
くすることができる。また、第１の実施形態では、２段
構成のソースフォロワ回路４１，４２内の負荷トランジ
スタＱL1，ＱL2のゲート端子をいずれもソース端子に接
続するため、負荷トランジスタＱL1，ＱL2のゲート電圧
を生成する回路が不要となり、固体撮像装置の構成を簡
略化できる。
動作が可能な入力電圧範囲をほとんど狭めることなく、
固体撮像装置の出力段のカットオフ（遮断）周波数を高
くすることができる。また、第１の実施形態では、２段
構成のソースフォロワ回路４１，４２内の負荷トランジ
スタＱL1，ＱL2のゲート端子をいずれもソース端子に接
続するため、負荷トランジスタＱL1，ＱL2のゲート電圧
を生成する回路が不要となり、固体撮像装置の構成を簡
略化できる。
【００３４】なお、図１に示す各MOS トランジスタＱD
1，ＱD2，ＱL1，ＱL2のしきい値電圧は、図示された値
に限定されない。すなわち、初段の負荷トランジスタＱ
L1のしきい値電圧ＶTHL1が後段の負荷トランジスタＱL2
のしきい値電圧ＶTHL2よりも低ければよく、各しきい値
電圧は（−４）Ｖ、（−２）Ｖに限定されない。また、
駆動トランジスタＱD1，ＱD2のしきい値電圧ＶTHD1，Ｖ
THD2も０Ｖ以外の電圧にしてもよい。
1，ＱD2，ＱL1，ＱL2のしきい値電圧は、図示された値
に限定されない。すなわち、初段の負荷トランジスタＱ
L1のしきい値電圧ＶTHL1が後段の負荷トランジスタＱL2
のしきい値電圧ＶTHL2よりも低ければよく、各しきい値
電圧は（−４）Ｖ、（−２）Ｖに限定されない。また、
駆動トランジスタＱD1，ＱD2のしきい値電圧ＶTHD1，Ｖ
THD2も０Ｖ以外の電圧にしてもよい。
【００３５】〔第２の実施形態〕第１の実施形態では、
初段の負荷トランジスタＱL1のゲート端子を接地してい
るが、ゲート端子に所定の電圧を印加することによって
も、第１の実施形態と同様の効果を得ることができる。
初段の負荷トランジスタＱL1のゲート端子を接地してい
るが、ゲート端子に所定の電圧を印加することによって
も、第１の実施形態と同様の効果を得ることができる。
【００３６】図２は第２の実施形態における固体撮像装
置の出力段の回路図である。図２の回路は、２段構成の
ソースフォロワ回路４１，４２内の４つのｎ型MOS トラ
ンジスタＱD1，ＱD2，ＱL1，ＱL2のしきい値電圧をいず
れも０Ｖに設定し、かつ、初段の負荷トランジスタＱL1
のゲート端子に４Ｖを印加し、かつ、後段の負荷トラン
ジスタＱL2のゲート端子に２Ｖを印加する点で、図１に
示す第１の実施形態と異なる。
置の出力段の回路図である。図２の回路は、２段構成の
ソースフォロワ回路４１，４２内の４つのｎ型MOS トラ
ンジスタＱD1，ＱD2，ＱL1，ＱL2のしきい値電圧をいず
れも０Ｖに設定し、かつ、初段の負荷トランジスタＱL1
のゲート端子に４Ｖを印加し、かつ、後段の負荷トラン
ジスタＱL2のゲート端子に２Ｖを印加する点で、図１に
示す第１の実施形態と異なる。
【００３７】図１，２のいずれの回路も、（１）式内の
（ＶGS−ＶTH）は同じ値になるため、第２の実施形態の
V-I 特性は第１の実施形態と同じになる。また、（３）
式内の（−ＶTHL1）も第１の実施形態と同じ値になるた
め、第２の実施形態では第１の実施形態と同じカットオ
フ周波数が得られる。
（ＶGS−ＶTH）は同じ値になるため、第２の実施形態の
V-I 特性は第１の実施形態と同じになる。また、（３）
式内の（−ＶTHL1）も第１の実施形態と同じ値になるた
め、第２の実施形態では第１の実施形態と同じカットオ
フ周波数が得られる。
【００３８】また、第２の実施形態では、２段構成のソ
ースフォロワ回路４１，４２内の全トランジスタのしき
い値電圧を０Ｖにしているため、チャネル領域にリンイ
オンを注入する工程が不要となり、製造工程を簡略化で
きる。
ースフォロワ回路４１，４２内の全トランジスタのしき
い値電圧を０Ｖにしているため、チャネル領域にリンイ
オンを注入する工程が不要となり、製造工程を簡略化で
きる。
【００３９】なお、第２の実施形態では、４Ｖや２Ｖの
電圧を生成する回路が新たに必要になるが、この回路
は、図１に示す光電変換部１、電荷転送部２、浮遊拡散
層３およびインピーダンス変換部４と同一基板上に集積
化してもよく、あるいは、外部回路から供給してもよ
い。
電圧を生成する回路が新たに必要になるが、この回路
は、図１に示す光電変換部１、電荷転送部２、浮遊拡散
層３およびインピーダンス変換部４と同一基板上に集積
化してもよく、あるいは、外部回路から供給してもよ
い。
【００４０】また、図２に示す各ソースフォロワ回路４
１，４２内の負荷トランジスタＱL1，ＱL2のゲート端子
に印加する電圧は図示された電圧値に限定されない。た
だし、カットオフ周波数を高くするには、前段の負荷ト
ランジスタＱL1のゲート電圧を後段の負荷トランジスタ
ＱL2のゲート電圧よりも高くする必要がある。さらに、
各ソースフォロワ回路４１，４２内の各しきい値電圧
を、０Ｖ以外の電圧値にしてもよい。
１，４２内の負荷トランジスタＱL1，ＱL2のゲート端子
に印加する電圧は図示された電圧値に限定されない。た
だし、カットオフ周波数を高くするには、前段の負荷ト
ランジスタＱL1のゲート電圧を後段の負荷トランジスタ
ＱL2のゲート電圧よりも高くする必要がある。さらに、
各ソースフォロワ回路４１，４２内の各しきい値電圧
を、０Ｖ以外の電圧値にしてもよい。
【００４１】〔第３の実施形態〕従来の回路（図７）の
ように、初段および後段の負荷トランジスタＱL1，ＱL2
のしきい値電圧ＶTHL1，ＶTHL2を（−２）Ｖから（−
４）Ｖに下げると、カットオフ周波数は高くなるもの
の、（７）式からわかるように、線形動作が可能な入力
電圧の範囲が狭くなってしまう。この理由は、後段のソ
ースフォロワ回路４２の出力電圧レベルが低下するため
である。そこで、以下に説明する第３の実施形態では、
後段のソースフォロワ回路４２の出力電圧レベルが低下
しないようにしたことを特徴とする。
ように、初段および後段の負荷トランジスタＱL1，ＱL2
のしきい値電圧ＶTHL1，ＶTHL2を（−２）Ｖから（−
４）Ｖに下げると、カットオフ周波数は高くなるもの
の、（７）式からわかるように、線形動作が可能な入力
電圧の範囲が狭くなってしまう。この理由は、後段のソ
ースフォロワ回路４２の出力電圧レベルが低下するため
である。そこで、以下に説明する第３の実施形態では、
後段のソースフォロワ回路４２の出力電圧レベルが低下
しないようにしたことを特徴とする。
【００４２】図３は第３の実施形態における固体撮像装
置の出力段の回路図である。図３の回路は、２段構成の
ソースフォロワ回路４１，４２内の負荷トランジスタＱ
L1，ＱL2のしきい値電圧を（−４）Ｖに、初段のドライ
バトランジスタＱD1のしきい値電圧を０Ｖに、後段のド
ライバトランジスタＱD2のしきい値電圧を（−２）Ｖに
それぞれ設定している。
置の出力段の回路図である。図３の回路は、２段構成の
ソースフォロワ回路４１，４２内の負荷トランジスタＱ
L1，ＱL2のしきい値電圧を（−４）Ｖに、初段のドライ
バトランジスタＱD1のしきい値電圧を０Ｖに、後段のド
ライバトランジスタＱD2のしきい値電圧を（−２）Ｖに
それぞれ設定している。
【００４３】このように、後段のドライバトランジスタ
ＱD2のしきい値電圧を０Ｖより低くすることにより、後
段のソースフォロワ回路４２の出力電圧レベルが従来よ
りも高くなり、線形動作が可能な入力電圧の範囲が広が
る。また、第３の実施形態では、負荷トランジスタＱL
1，ＱL2のしきい値電圧を（−２）Ｖよりも低い（−
４）Ｖに設定するため、従来よりもカットオフ周波数を
高くすることができる。さらに、第３の実施形態によれ
ば、第１の実施形態と同様に、負荷トランジスタＱL1，
ＱL2のゲート電圧を生成する回路が不要となり、固体撮
像装置の構成を簡略化できる。
ＱD2のしきい値電圧を０Ｖより低くすることにより、後
段のソースフォロワ回路４２の出力電圧レベルが従来よ
りも高くなり、線形動作が可能な入力電圧の範囲が広が
る。また、第３の実施形態では、負荷トランジスタＱL
1，ＱL2のしきい値電圧を（−２）Ｖよりも低い（−
４）Ｖに設定するため、従来よりもカットオフ周波数を
高くすることができる。さらに、第３の実施形態によれ
ば、第１の実施形態と同様に、負荷トランジスタＱL1，
ＱL2のゲート電圧を生成する回路が不要となり、固体撮
像装置の構成を簡略化できる。
【００４４】なお、図３に示す各ソースフォロワ回路４
１，４２内の各トランジスタのしきい値電圧は図示され
た電圧値に限定されない。すなわち、後段のドライバト
ランジスタＱD2のしきい値電圧ＶTHD2が、前段のドライ
バトランジスタＱD1のしきい値電圧ＶTHD1よりも低けれ
ばよく、各しきい値電圧は図示された以外の電圧値であ
ってもよい。
１，４２内の各トランジスタのしきい値電圧は図示され
た電圧値に限定されない。すなわち、後段のドライバト
ランジスタＱD2のしきい値電圧ＶTHD2が、前段のドライ
バトランジスタＱD1のしきい値電圧ＶTHD1よりも低けれ
ばよく、各しきい値電圧は図示された以外の電圧値であ
ってもよい。
【００４５】上述した各実施形態では、ソースフォロワ
回路４１，４２を２段縦続接続する例を説明したが、ソ
ースフォロワ回路を３段以上縦続接続してもよい。ソー
スフォロワ回路を３段以上縦続接続した場合には、第１
の実施形態においては、初段のソースフォロワ回路４１
内の負荷トランジスタＱL1のしきい値電圧を、初段以外
の他のすべてのソースフォロワ回路内の負荷トランジス
タＱL2等のしきい値電圧よりも小さくすればよい。ま
た、第２の実施形態においては、初段のソースフォロワ
回路４１内の負荷トランジスタＱL1のゲート電圧を、初
段以外の他のすべてのソースフォロワ回路内の負荷トラ
ンジスタＱL2等のゲート電圧よりも大きくすればよい。
また、第３の実施形態においては、初段のソースフォロ
ワ回路４１内の駆動トランジスタＱD1のしきい値電圧
を、初段以外の他のすべてのソースフォロワ回路内の駆
動トランジスタＱD2等のしきい値電圧よりも大きくすれ
ばよい。
回路４１，４２を２段縦続接続する例を説明したが、ソ
ースフォロワ回路を３段以上縦続接続してもよい。ソー
スフォロワ回路を３段以上縦続接続した場合には、第１
の実施形態においては、初段のソースフォロワ回路４１
内の負荷トランジスタＱL1のしきい値電圧を、初段以外
の他のすべてのソースフォロワ回路内の負荷トランジス
タＱL2等のしきい値電圧よりも小さくすればよい。ま
た、第２の実施形態においては、初段のソースフォロワ
回路４１内の負荷トランジスタＱL1のゲート電圧を、初
段以外の他のすべてのソースフォロワ回路内の負荷トラ
ンジスタＱL2等のゲート電圧よりも大きくすればよい。
また、第３の実施形態においては、初段のソースフォロ
ワ回路４１内の駆動トランジスタＱD1のしきい値電圧
を、初段以外の他のすべてのソースフォロワ回路内の駆
動トランジスタＱD2等のしきい値電圧よりも大きくすれ
ばよい。
【００４６】なお、上述した各実施形態では、ｎ型MOS
トランジスタによりソースフォロワ回路４１，４２を構
成する例を説明したが、ｐ型MOS トランジスタによりソ
ースフォロワ回路４１，４２を構成してもよい。例え
ば、図４，５はそれぞれ、第１および第３の実施形態を
ｐ型MOS トランジスタで構成した例を示す回路図であ
る。これらの図に示すように、ｐ型MOS トランジスタで
構成した場合には、電源電圧、しきい値電圧、およびゲ
ート電圧の極性が逆になる他は、ｎ型MOS トランジスタ
と同じように構成される。
トランジスタによりソースフォロワ回路４１，４２を構
成する例を説明したが、ｐ型MOS トランジスタによりソ
ースフォロワ回路４１，４２を構成してもよい。例え
ば、図４，５はそれぞれ、第１および第３の実施形態を
ｐ型MOS トランジスタで構成した例を示す回路図であ
る。これらの図に示すように、ｐ型MOS トランジスタで
構成した場合には、電源電圧、しきい値電圧、およびゲ
ート電圧の極性が逆になる他は、ｎ型MOS トランジスタ
と同じように構成される。
【００４７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、例えば、初段のソースフォロワ回路内の負荷トラ
ンジスタのしきい値電圧を、初段以外のソースフォロワ
回路内のすべての負荷トランジスタのしきい値電圧より
も小さくするため、線形動作が可能な入力電圧の範囲を
狭めることなく、固体撮像装置の出力段のカットオフ周
波数を従来よりも高くすることができ、固体撮像装置の
電気的性能が向上する。
れば、例えば、初段のソースフォロワ回路内の負荷トラ
ンジスタのしきい値電圧を、初段以外のソースフォロワ
回路内のすべての負荷トランジスタのしきい値電圧より
も小さくするため、線形動作が可能な入力電圧の範囲を
狭めることなく、固体撮像装置の出力段のカットオフ周
波数を従来よりも高くすることができ、固体撮像装置の
電気的性能が向上する。
【図１】本発明に係る固体撮像装置の第１の実施形態の
回路図。
回路図。
【図２】第２の実施形態における固体撮像装置の出力段
の回路図。
の回路図。
【図３】第３の実施形態における固体撮像装置の出力段
の回路図。
の回路図。
【図４】第１の実施形態をｐ型MOS トランジスタで構成
した回路図。
した回路図。
【図５】第３の実施形態をｐ型MOS トランジスタで構成
した回路図。
した回路図。
【図６】従来の固体撮像装置の概略構成を示す図。
【図７】負荷トランジスタのスレッショルド電圧を低く
した例を示す回路図。
した例を示す回路図。
１ 光電変換部 ２ 電荷転送部 ３ 浮遊拡散層 ４ インピーダンス変換部 ４１，４２ ソースフォロワ回路
Claims (6)
- 【請求項１】複数の光電変換部と、これら光電変換部で
光電変換された信号電荷を転送する転送部と、この転送
部から出力された信号電荷に応じた電圧を出力する電圧
出力部と、この電圧出力部の出力インピーダンスを変換
するインピーダンス変換部とを備え、 前記インピーダンス変換部は、直列接続された駆動トラ
ンジスタおよび負荷トランジスタからなるソースフォロ
ワ回路を２段以上縦続接続して構成され、初段の前記ソ
ースフォロワ回路内の前記駆動トランジスタのゲート端
子に前記電圧出力部の出力電圧を供給する固体撮像装置
において、 前記各ソースフォロワ回路内の前記負荷トランジスタの
一端はそれぞれ基準電圧に設定され、 前記各ソースフォロワ回路内の前記駆動トランジスタの
一端には所定の電圧が印加され、 初段の前記ソースフォロワ回路内の前記負荷トランジス
タのしきい値電圧の絶対値を、初段以外の前記ソースフ
ォロワ回路内のすべての前記負荷トランジスタのしきい
値電圧の絶対値よりも大きくしたことを特徴とする固体
撮像装置。 - 【請求項２】前記各ソースフォロワ回路内のすべての前
記駆動トランジスタのしきい値電圧は０Ｖに設定され、 初段の前記ソースフォロワ回路内の前記負荷トランジス
タのしきい値電圧の絶対値は第１の電圧に設定され、 初段以外の前記ソースフォロワ回路内のすべての前記負
荷トランジスタのしきい値電圧の絶対値は、前記第１の
電圧よりも小さい第２の電圧に設定され、 前記各ソースフォロワ回路内の前記負荷トランジスタそ
れぞれについて、ゲート端子とソース端子とを前記基準
電圧に設定したことを特徴とする請求項１に記載の固体
撮像装置。 - 【請求項３】複数の光電変換部と、これら光電変換部で
光電変換された信号電荷を転送する転送部と、この転送
部から出力された信号電荷に応じた電圧を出力する電圧
出力部と、この電圧出力部の出力インピーダンスを変換
するインピーダンス変換部とを備え、 前記インピーダンス変換部は、直列接続された駆動トラ
ンジスタおよび負荷トランジスタからなるソースフォロ
ワ回路を２段以上縦続接続して構成され、初段の前記ソ
ースフォロワ回路内の前記駆動トランジスタのゲート端
子に前記電圧出力部の出力電圧を供給する固体撮像装置
において、 前記各ソースフォロワ回路内の前記負荷トランジスタの
一端はそれぞれ基準電圧に設定され、 前記各ソースフォロワ回路内の前記駆動トランジスタの
一端には所定の電圧が印加され、 初段の前記ソースフォロワ回路内の前記負荷トランジス
タのゲート電圧の絶対値を、初段以外の前記ソースフォ
ロワ回路内のすべての前記負荷トランジスタのゲート電
圧の絶対値よりも大きくしたことを特徴とする固体撮像
装置。 - 【請求項４】前記各ソースフォロワ回路内のすべての前
記駆動トランジスタおよび前記負荷トランジスタのしき
い値電圧は０Ｖに設定され、 初段の前記ソースフォロワ回路内の前記負荷トランジス
タのゲート電圧の絶対値は第１の電圧に設定され、 初段以外の前記ソースフォロワ回路内のすべての前記負
荷トランジスタのゲート電圧の絶対値は、前記第１の電
圧よりも低い第２の電圧に設定されることを特徴とする
請求項３に記載の固体撮像装置。 - 【請求項５】複数の光電変換部と、これら光電変換部で
光電変換された信号電荷を転送する転送部と、この転送
部から出力された信号電荷に応じた電圧を出力する電圧
出力部と、この電圧出力部の出力インピーダンスを変換
するインピーダンス変換部とを備え、 前記インピーダンス変換部は、直列接続された駆動トラ
ンジスタおよび負荷トランジスタからなるソースフォロ
ワ回路を２段以上縦続接続して構成され、初段の前記ソ
ースフォロワ回路内の前記駆動トランジスタのゲート端
子に前記電圧出力部の出力電圧を供給する固体撮像装置
において、 前記各ソースフォロワ回路内の前記負荷トランジスタの
一端はそれぞれ基準電圧に設定され、 前記各ソースフォロワ回路内の前記駆動トランジスタの
一端には所定の電圧が印加され、 前記各ソースフォロワ回路内の全トランジスタは、ｎ型
MOS トランジスタおよびｐ型MOS トランジスタのいずれ
か一方で構成され、 前記各ソースフォロワ回路内の全トランジスタがｎ型MO
S トランジスタで構成される場合には、初段の前記ソー
スフォロワ回路内の前記駆動トランジスタのしきい値電
圧を、初段以外の前記ソースフォロワ回路内のすべての
前記駆動トランジスタのしきい値電圧よりも大きくし、 前記各ソースフォロワ回路内の全トランジスタがｐ型MO
S トランジスタで構成される場合には、初段の前記ソー
スフォロワ回路内の前記駆動トランジスタのしきい値電
圧を、初段以外の前記ソースフォロワ回路内のすべての
前記駆動トランジスタのしきい値電圧よりも小さくした
ことを特徴とする固体撮像装置。 - 【請求項６】初段の前記ソースフォロワ回路内の前記駆
動トランジスタのしきい値電圧は０Ｖに設定され、 前記各ソースフォロワ回路内のすべての前記負荷トラン
ジスタのゲート端子およびソース端子は前記基準電圧に
設定され、 前記各ソースフォロワ回路内の全トランジスタがｎ型MO
S トランジスタで構成される場合には、初段以外の前記
ソースフォロワ回路内の前記駆動トランジスタのしきい
値電圧は、０Ｖより低い第１の電圧に設定され、 前記各ソースフォロワ回路内の全トランジスタがｐ型MO
S トランジスタで構成される場合には、初段以外の前記
ソースフォロワ回路内の前記駆動トランジスタのしきい
値電圧は、０Ｖより高い第２の電圧に設定されることを
特徴とする請求項５に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00692898A JP3651647B2 (ja) | 1998-01-16 | 1998-01-16 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00692898A JP3651647B2 (ja) | 1998-01-16 | 1998-01-16 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205693A true JPH11205693A (ja) | 1999-07-30 |
| JP3651647B2 JP3651647B2 (ja) | 2005-05-25 |
Family
ID=11651921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00692898A Expired - Fee Related JP3651647B2 (ja) | 1998-01-16 | 1998-01-16 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651647B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068545A (ja) * | 2009-12-21 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| US7808535B2 (en) | 2000-04-12 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| JP2012054952A (ja) * | 2011-09-28 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
| JP2013093872A (ja) * | 2012-12-19 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、ｘ線カメラ及び電子機器 |
| WO2022014412A1 (ja) * | 2020-07-14 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| WO2024018888A1 (ja) * | 2022-07-20 | 2024-01-25 | 学校法人立命館 | 信号生成回路 |
-
1998
- 1998-01-16 JP JP00692898A patent/JP3651647B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8743250B2 (en) | 2000-04-12 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US7808535B2 (en) | 2000-04-12 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US8203636B2 (en) | 2000-04-12 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US8355065B2 (en) | 2000-04-12 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US9019408B2 (en) | 2000-04-12 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US9274236B2 (en) | 2000-04-12 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US9568615B2 (en) | 2000-04-12 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| JP2010068545A (ja) * | 2009-12-21 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| JP2012054952A (ja) * | 2011-09-28 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
| JP2013093872A (ja) * | 2012-12-19 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、ｘ線カメラ及び電子機器 |
| WO2022014412A1 (ja) * | 2020-07-14 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| US12433049B2 (en) | 2020-07-14 | 2025-09-30 | Sony Semiconductor Solutions Corporation | Imaging device and electronic apparatus |
| WO2024018888A1 (ja) * | 2022-07-20 | 2024-01-25 | 学校法人立命館 | 信号生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3651647B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0905788B1 (en) | MOS type image sensing device | |
| JPH02262344A (ja) | 出力回路 | |
| JPH0629762A (ja) | 高感度低ノイズトランジスタ増幅器 | |
| KR0172015B1 (ko) | 고체 촬상 소자에 사용되는 출력 회로 | |
| JP2904200B2 (ja) | 固体撮像素子 | |
| JP3651647B2 (ja) | 固体撮像装置 | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| JP2672507B2 (ja) | 電荷転送素子 | |
| KR910003273B1 (ko) | 전하전송장치 | |
| JP4195150B2 (ja) | 改善された利得を有するソースフォロア回路及びそれを利用した固体撮像装置の出力回路 | |
| KR100296451B1 (ko) | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 | |
| US5825249A (en) | Multistage source follower amplifier having a wide bandwidth and low power consumption | |
| JPH0787400A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2746154B2 (ja) | 固体撮像素子 | |
| US5252868A (en) | CMOS amplifier circuit and CCD delay line with CMOS amplifier | |
| JP3253179B2 (ja) | 光電変換装置 | |
| JP3972446B2 (ja) | Ｃｃｄ固体撮像素子の出力回路 | |
| JP2986752B2 (ja) | 半導体装置 | |
| US7274224B2 (en) | Semiconductor device and camera using same | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| JP2005183978A (ja) | 電荷伝送素子のための信号電荷コンバータ、出力回路、及びイメージングシステム | |
| US20050127457A1 (en) | Signal charge converter for charge transfer element | |
| JPH11103043A (ja) | 光電変換装置 | |
| EP0788170A2 (en) | Source-follower amplifier employing a fully depleted well structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |