JPH11212759A - データバッファ制御異常検出方法および回路 - Google Patents
データバッファ制御異常検出方法および回路Info
- Publication number
- JPH11212759A JPH11212759A JP1233798A JP1233798A JPH11212759A JP H11212759 A JPH11212759 A JP H11212759A JP 1233798 A JP1233798 A JP 1233798A JP 1233798 A JP1233798 A JP 1233798A JP H11212759 A JPH11212759 A JP H11212759A
- Authority
- JP
- Japan
- Prior art keywords
- request
- request information
- buffer
- data buffer
- buffer control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims description 15
- 230000002159 abnormal effect Effects 0.000 claims 1
- 230000007257 malfunction Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】データバッファの制御部に異常が発生した場
合、直ちに異常発生を検出することにより、データ化け
を未然に防ぐとともに障害解析時間を短縮し、システム
の保守性を向上させる。 【解決手段】主記憶装置に対するリクエスト情報を複数
ワードで構成されるバッファ３に格納し前記リクエスト
情報を順次に読み出して主記憶アクセスを行うデータ処
理装置において、前記バッファにリクエスト情報を格納
するとき前記リクエスト情報をその前後のリクエスト情
報と区別するリクエスト番号を生成してそのリクエスト
情報に付与するリクエスト番号生成部１と、前記バッフ
ァからリクエスト情報を読み出したとき前記リクエスト
情報に付随しているリクエスト番号が期待された値か否
かチェックするリクエスト番号チェック部２とを具備す
る。
合、直ちに異常発生を検出することにより、データ化け
を未然に防ぐとともに障害解析時間を短縮し、システム
の保守性を向上させる。 【解決手段】主記憶装置に対するリクエスト情報を複数
ワードで構成されるバッファ３に格納し前記リクエスト
情報を順次に読み出して主記憶アクセスを行うデータ処
理装置において、前記バッファにリクエスト情報を格納
するとき前記リクエスト情報をその前後のリクエスト情
報と区別するリクエスト番号を生成してそのリクエスト
情報に付与するリクエスト番号生成部１と、前記バッフ
ァからリクエスト情報を読み出したとき前記リクエスト
情報に付随しているリクエスト番号が期待された値か否
かチェックするリクエスト番号チェック部２とを具備す
る。
Description
【０００１】
【発明の属する技術分野】本発明はデータバッファ制御
異常検出方法および回路に関し、特に主記憶装置にアク
セスするリクエスト情報を格納したバッファの誤動作を
検知するデータバッファ制御異常検出方法および回路に
関する。
異常検出方法および回路に関し、特に主記憶装置にアク
セスするリクエスト情報を格納したバッファの誤動作を
検知するデータバッファ制御異常検出方法および回路に
関する。
【０００２】
【従来の技術】主記憶へのリクエスト情報を複数ワード
で構成されるデータバッファに一旦格納してから順次読
み出して主記憶アクセスを実行するデータ処理装置にお
いて、データバッファの制御部が故障すると、主記憶ア
クセスのシーケンスやアクセス内容が不正になりシステ
ムが誤動作する。
で構成されるデータバッファに一旦格納してから順次読
み出して主記憶アクセスを実行するデータ処理装置にお
いて、データバッファの制御部が故障すると、主記憶ア
クセスのシーケンスやアクセス内容が不正になりシステ
ムが誤動作する。
【０００３】これを避けるため、データバッファの制御
部の異常検出としてオーバーフロー／アンダーフローの
検出が従来より行われている。検出手段としては上記デ
ータバッファに格納されている未処置のリクエスト数を
カウントする手段を設けることにより行っていた。具体
的には、データバッファがフルのケースで次のリクエス
トを受け付けた場合オーバーフローとし、データバッフ
ァが空のケースでデータバッファから読み出したリクエ
ストの処理を実行するとアンダーフローにしていた。
部の異常検出としてオーバーフロー／アンダーフローの
検出が従来より行われている。検出手段としては上記デ
ータバッファに格納されている未処置のリクエスト数を
カウントする手段を設けることにより行っていた。具体
的には、データバッファがフルのケースで次のリクエス
トを受け付けた場合オーバーフローとし、データバッフ
ァが空のケースでデータバッファから読み出したリクエ
ストの処理を実行するとアンダーフローにしていた。
【０００４】
【発明が解決しようとする課題】上述した従来のデータ
バッファ制御部の異常検出手段では、次のようなケース
において異常発生時に直ちに異常を検出することができ
ない。すなわち、第一のケースはデータバッファ内の未
処置のリクエスト数が正しくカウントされずオーバーフ
ロー／アンダーフローが検出できない場合であり、第二
のケースはデータバッファの読み出しアドレスレジスタ
や書き込みアドレスレジスタが不正に更新された場合で
ある。
バッファ制御部の異常検出手段では、次のようなケース
において異常発生時に直ちに異常を検出することができ
ない。すなわち、第一のケースはデータバッファ内の未
処置のリクエスト数が正しくカウントされずオーバーフ
ロー／アンダーフローが検出できない場合であり、第二
のケースはデータバッファの読み出しアドレスレジスタ
や書き込みアドレスレジスタが不正に更新された場合で
ある。
【０００５】上記のような場合には、データ化けが発生
するという問題がある。また、障害解析も困難になるこ
とから、ときには原因究明に多大な時間を要するという
問題がある。
するという問題がある。また、障害解析も困難になるこ
とから、ときには原因究明に多大な時間を要するという
問題がある。
【０００６】本発明の目的は、データバッファの制御部
に異常が発生した場合、直ちに異常発生を検出すること
により、データ化けを未然に防ぐとともに障害解析時間
を短縮し、システムの保守性を向上させるデータバッフ
ァ制御異常検出方法および回路を提供することにある。
に異常が発生した場合、直ちに異常発生を検出すること
により、データ化けを未然に防ぐとともに障害解析時間
を短縮し、システムの保守性を向上させるデータバッフ
ァ制御異常検出方法および回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のデータバッファ
制御異常検出方法は、主記憶装置に対するリクエスト情
報を複数ワードで構成されるバッファに格納し前記リク
エスト情報を順次に読み出して主記憶アクセスを行うデ
ータ処理装置において、前記バッファにリクエスト情報
を格納するとき前記リクエスト情報の前後のリクエスト
情報と区別するリクエスト番号を同時に格納し、前記バ
ッファからリクエスト情報を読み出したとき前記リクエ
スト情報に付随しているリクエスト番号が期待された値
か否かチェックするようにして実現される。
制御異常検出方法は、主記憶装置に対するリクエスト情
報を複数ワードで構成されるバッファに格納し前記リク
エスト情報を順次に読み出して主記憶アクセスを行うデ
ータ処理装置において、前記バッファにリクエスト情報
を格納するとき前記リクエスト情報の前後のリクエスト
情報と区別するリクエスト番号を同時に格納し、前記バ
ッファからリクエスト情報を読み出したとき前記リクエ
スト情報に付随しているリクエスト番号が期待された値
か否かチェックするようにして実現される。
【０００８】さらに、本発明のデータバッファ制御異常
検出方法において、前記リクエスト番号の個数は前記バ
ッファのワード数を超える個数であり、リクエスト情報
にリクエスト番号を付与するときリクエスト情報ごとに
異なるリクエスト番号をその個数だけ順次にラウンドし
て付与する。
検出方法において、前記リクエスト番号の個数は前記バ
ッファのワード数を超える個数であり、リクエスト情報
にリクエスト番号を付与するときリクエスト情報ごとに
異なるリクエスト番号をその個数だけ順次にラウンドし
て付与する。
【０００９】さらに、本発明のデータバッファ制御異常
検出方法において、リクエスト情報に付与するリクエス
ト番号は直前のリクエスト情報に付与したリクエスト番
号に１を加えたものであり、前記バッファからリクエス
ト情報を読み出しとき前記リクエスト情報に付与された
リクエスト番号が直前のリクエスト情報に付与されたも
のよりも１だけ大きい値か否かをチェックする。
検出方法において、リクエスト情報に付与するリクエス
ト番号は直前のリクエスト情報に付与したリクエスト番
号に１を加えたものであり、前記バッファからリクエス
ト情報を読み出しとき前記リクエスト情報に付与された
リクエスト番号が直前のリクエスト情報に付与されたも
のよりも１だけ大きい値か否かをチェックする。
【００１０】また、本発明のデータバッファ制御異常検
出回路は、主記憶装置に対するリクエスト情報を複数ワ
ードで構成されるバッファに格納し前記リクエスト情報
を順次に読み出して主記憶アクセスを行うデータ処理装
置において、前記バッファにリクエスト情報を格納する
とき前記リクエスト情報をその前後のリクエスト情報と
区別するリクエスト番号を生成してそのリクエスト情報
に付与するリクエスト番号生成部と、前記バッファから
リクエスト情報を読み出したとき前記リクエスト情報に
付随しているリクエスト番号が期待された値か否かチェ
ックするリクエスト番号チェック部とを具備して構成さ
れる。
出回路は、主記憶装置に対するリクエスト情報を複数ワ
ードで構成されるバッファに格納し前記リクエスト情報
を順次に読み出して主記憶アクセスを行うデータ処理装
置において、前記バッファにリクエスト情報を格納する
とき前記リクエスト情報をその前後のリクエスト情報と
区別するリクエスト番号を生成してそのリクエスト情報
に付与するリクエスト番号生成部と、前記バッファから
リクエスト情報を読み出したとき前記リクエスト情報に
付随しているリクエスト番号が期待された値か否かチェ
ックするリクエスト番号チェック部とを具備して構成さ
れる。
【００１１】さらに、本発明のデータバッファ制御異常
検出回路において、前記リクエスト番号生成部は前記バ
ッファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与する。
検出回路において、前記リクエスト番号生成部は前記バ
ッファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与する。
【００１２】さらに、本発明のデータバッファ制御異常
検出回路において、前記リクエスト番号生成部は直前の
リクエスト情報に付与したリクエスト番号に１加えたリ
クエスト番号を生成し、前記リクエスト番号チェック部
は前記バッファからリクエスト情報を読み出したとき前
記リクエスト情報に付与されたリクエスト番号が直前の
リクエスト情報に付与されたものよりも１だけ大きい値
か否かをチェックする。
検出回路において、前記リクエスト番号生成部は直前の
リクエスト情報に付与したリクエスト番号に１加えたリ
クエスト番号を生成し、前記リクエスト番号チェック部
は前記バッファからリクエスト情報を読み出したとき前
記リクエスト情報に付与されたリクエスト番号が直前の
リクエスト情報に付与されたものよりも１だけ大きい値
か否かをチェックする。
【００１３】さらに、本発明のデータバッファ制御異常
検出回路において、前記バッファはリクエスト情報中の
アドレスコマンドを格納するアドレスコマンドバッファ
と、リクエスト情報中のライトデータを格納するライト
データバッファとを備える。
検出回路において、前記バッファはリクエスト情報中の
アドレスコマンドを格納するアドレスコマンドバッファ
と、リクエスト情報中のライトデータを格納するライト
データバッファとを備える。
【００１４】さらに、本発明のデータバッファ制御異常
検出回路において、前記アドレスコマンドバッファはア
ドレスコマンドとそのリクエスト番号と前記アドレスコ
マンドがライトデータを伴う場合にはそれを示すフラグ
とを含む。
検出回路において、前記アドレスコマンドバッファはア
ドレスコマンドとそのリクエスト番号と前記アドレスコ
マンドがライトデータを伴う場合にはそれを示すフラグ
とを含む。
【００１５】すなわち、本発明のデータバッファ制御異
常検出回路は、主記憶に対するリクエスト情報を複数ワ
ードで構成されるデータバッファに格納する場合、リク
エスト情報とともにリクエスト番号を格納する。ここで
言うリクエスト番号とは０→１→２→３→０というよう
に規定の数値内を＋１づつ加算しながらラウンドし、各
リクエストごとに付与される番号のことである。ただ
し、このリクエスト番号を定義する数値の数は、データ
バッファのワード数より多くする。
常検出回路は、主記憶に対するリクエスト情報を複数ワ
ードで構成されるデータバッファに格納する場合、リク
エスト情報とともにリクエスト番号を格納する。ここで
言うリクエスト番号とは０→１→２→３→０というよう
に規定の数値内を＋１づつ加算しながらラウンドし、各
リクエストごとに付与される番号のことである。ただ
し、このリクエスト番号を定義する数値の数は、データ
バッファのワード数より多くする。
【００１６】そして、データバッファから取り出したリ
クエストの処理実行時に、各リクエストごとに付与され
たリクエスト番号が１つ前に処理したリクエスト番号の
値に＋１されたものかどうかをチェックする。チェック
の結果が＋１した値でない場合、バッファの制御部に異
常が起きていることになる。
クエストの処理実行時に、各リクエストごとに付与され
たリクエスト番号が１つ前に処理したリクエスト番号の
値に＋１されたものかどうかをチェックする。チェック
の結果が＋１した値でない場合、バッファの制御部に異
常が起きていることになる。
【００１７】
【発明の実施の形態】以下、本発明について図面を参照
しながら説明する。
しながら説明する。
【００１８】図１は本発明の実施の第一の形態を示す説
明図である。同図において、本発明によるデータバッフ
ァ制御異常検出回路は、主記憶装置に対するリクエスト
情報を複数ワードで構成されるバッファ３に格納し前記
リクエスト情報を順次に読み出して主記憶アクセスを行
うデータ処理装置において、前記バッファにリクエスト
情報を格納するとき前記リクエスト情報をその前後のリ
クエスト情報と区別するリクエスト番号を生成してその
リクエスト情報に付与するリクエスト番号生成部１と、
前記バッファからリクエスト情報を読み出したとき前記
リクエスト情報に付随しているリクエスト番号が期待さ
れた値か否かチェックするリクエスト番号チェック部２
とを具備する。
明図である。同図において、本発明によるデータバッフ
ァ制御異常検出回路は、主記憶装置に対するリクエスト
情報を複数ワードで構成されるバッファ３に格納し前記
リクエスト情報を順次に読み出して主記憶アクセスを行
うデータ処理装置において、前記バッファにリクエスト
情報を格納するとき前記リクエスト情報をその前後のリ
クエスト情報と区別するリクエスト番号を生成してその
リクエスト情報に付与するリクエスト番号生成部１と、
前記バッファからリクエスト情報を読み出したとき前記
リクエスト情報に付随しているリクエスト番号が期待さ
れた値か否かチェックするリクエスト番号チェック部２
とを具備する。
【００１９】ここでバッファ３は、上記のリクエスト情
報を格納するリクエスト情報部３ａとそれに付与したリ
クエスト番号を格納するリクエスト番号部３ｂとを備え
ている。
報を格納するリクエスト情報部３ａとそれに付与したリ
クエスト番号を格納するリクエスト番号部３ｂとを備え
ている。
【００２０】上記のリクエスト番号生成部１は前記バッ
ファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与する。
ファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与する。
【００２１】ここでは、前記リクエスト番号生成部１は
直前のリクエスト情報に付与したリクエスト番号に１を
加えたリクエスト番号を生成し、前記リクエスト番号チ
ェック部２は前記バッファからリクエスト情報を読み出
したとき前記リクエスト情報に付与されたリクエスト番
号が直前のリクエスト情報に付与されたものよりも１だ
け大きい値か否かをチェックする。
直前のリクエスト情報に付与したリクエスト番号に１を
加えたリクエスト番号を生成し、前記リクエスト番号チ
ェック部２は前記バッファからリクエスト情報を読み出
したとき前記リクエスト情報に付与されたリクエスト番
号が直前のリクエスト情報に付与されたものよりも１だ
け大きい値か否かをチェックする。
【００２２】図２は本発明の実施の第二の形態を示す説
明図である。同図において、本発明によるデータバッフ
ァ制御異常検出回路は、リクエスト番号生成部１１とア
ドレスコマンドバッファ１４とライトデータバッファ１
３とリクエスト番号チェック部１２とを備えている。
明図である。同図において、本発明によるデータバッフ
ァ制御異常検出回路は、リクエスト番号生成部１１とア
ドレスコマンドバッファ１４とライトデータバッファ１
３とリクエスト番号チェック部１２とを備えている。
【００２３】ここでは、主記憶に対するリクエスト情報
（アドレス、コマンド、ライトデータ）を、アドレスと
コマンドを格納するバッファ（以下、アドレスコマンド
バッファ１４と称す。）と，ライトデータを格納するバ
ッファ（以下、ライトデータバッファ１３と称す。）の
二種類に分け、アドレスコマンドバッファが８ワード構
成，ライトデータバッファが４ワード構成であるよう
に、構成に違いがあるケースについて説明する。
（アドレス、コマンド、ライトデータ）を、アドレスと
コマンドを格納するバッファ（以下、アドレスコマンド
バッファ１４と称す。）と，ライトデータを格納するバ
ッファ（以下、ライトデータバッファ１３と称す。）の
二種類に分け、アドレスコマンドバッファが８ワード構
成，ライトデータバッファが４ワード構成であるよう
に、構成に違いがあるケースについて説明する。
【００２４】主記憶アクセスがライトデータを伴うリク
エストである場合、ライトデータバッファ１３の各ワー
ドにはライトデータとリクエスト番号生成部１１で生成
されたリクエスト番号（０００Ｈ〜１１１Ｈ）が格納さ
れる。最初のライトデータを伴う主記憶アクセスであれ
ばリクエスト番号は０００Ｈとなり、２回目の主記憶ア
クセスでは＋１した００１Ｈが格納される。そして、１
１１Ｈまでカウントアップされたら、次はまた０００Ｈ
に戻る。
エストである場合、ライトデータバッファ１３の各ワー
ドにはライトデータとリクエスト番号生成部１１で生成
されたリクエスト番号（０００Ｈ〜１１１Ｈ）が格納さ
れる。最初のライトデータを伴う主記憶アクセスであれ
ばリクエスト番号は０００Ｈとなり、２回目の主記憶ア
クセスでは＋１した００１Ｈが格納される。そして、１
１１Ｈまでカウントアップされたら、次はまた０００Ｈ
に戻る。
【００２５】アドレスコマンドバッファ１４の各ワード
にはアドレスコマンド，リクエスト番号生成部１１で生
成されたリクエスト番号（００００Ｈ〜１１１１Ｈ），
およびライトリクエスト番号（００００Ｈまたは１００
０Ｈ〜１１１１Ｈ）が格納される。
にはアドレスコマンド，リクエスト番号生成部１１で生
成されたリクエスト番号（００００Ｈ〜１１１１Ｈ），
およびライトリクエスト番号（００００Ｈまたは１００
０Ｈ〜１１１１Ｈ）が格納される。
【００２６】リクエスト番号はライトデータの有無にか
かわらず００００Ｈから＋１づつカウントアップした番
号が格納され、１１１１Ｈの次は００００Ｈとなる。ま
た、ライトリクエスト番号の最上位ビットはライトデー
タを伴うリクエストか否かを示している。ライトデータ
を伴わないリクエスト時のライトリクエスト番号は常に
００００Ｈを格納し、ライトデータを伴うリクエストの
場合は１０００Ｈから＋１づつカウントアップされた値
が格納され、１１１１Ｈの次は１０００Ｈに戻る。
かわらず００００Ｈから＋１づつカウントアップした番
号が格納され、１１１１Ｈの次は００００Ｈとなる。ま
た、ライトリクエスト番号の最上位ビットはライトデー
タを伴うリクエストか否かを示している。ライトデータ
を伴わないリクエスト時のライトリクエスト番号は常に
００００Ｈを格納し、ライトデータを伴うリクエストの
場合は１０００Ｈから＋１づつカウントアップされた値
が格納され、１１１１Ｈの次は１０００Ｈに戻る。
【００２７】次にリクエスト番号チェック部１２でのチ
ェック方法について説明する。
ェック方法について説明する。
【００２８】各バッファに格納されたリクエスト情報を
順次取り出してリクエスト処理を行う際、アドレスコマ
ンドバッファ１４から読み出したリクエスト番号が１つ
前のリクエスト処理で読み出したリクエスト番号に＋１
された値がどうかチェックする。＋１された値でない場
合はオーバーフロー／アンダーフロー等の何らかの制御
異常が発生したことを意味する。
順次取り出してリクエスト処理を行う際、アドレスコマ
ンドバッファ１４から読み出したリクエスト番号が１つ
前のリクエスト処理で読み出したリクエスト番号に＋１
された値がどうかチェックする。＋１された値でない場
合はオーバーフロー／アンダーフロー等の何らかの制御
異常が発生したことを意味する。
【００２９】また、ライトリクエスト番号の最上位ビッ
トが”１”の場合は上述のようにライトデータを伴うリ
クエストであり、このときライトデータバッファ１３か
ら読み出したリクエスト番号の値も上記のチェック（１
つ前に処理したライトデータを伴うリクエストのリクエ
スト番号に＋１された値か否かのチェック）を行う。
トが”１”の場合は上述のようにライトデータを伴うリ
クエストであり、このときライトデータバッファ１３か
ら読み出したリクエスト番号の値も上記のチェック（１
つ前に処理したライトデータを伴うリクエストのリクエ
スト番号に＋１された値か否かのチェック）を行う。
【００３０】さらに、ライトリクエスト番号の下位３ビ
ットの値とライトデータバッファ１３から読み出したリ
クエスト番号の値が一致しているかどうかを確認するこ
とにより、アドレスコマンドバッファ１４とライトデー
タバッファ１３の間で整合がとれているかどうかも判断
可能になる。
ットの値とライトデータバッファ１３から読み出したリ
クエスト番号の値が一致しているかどうかを確認するこ
とにより、アドレスコマンドバッファ１４とライトデー
タバッファ１３の間で整合がとれているかどうかも判断
可能になる。
【００３１】
【発明の効果】以上、詳細に説明したように、本発明は
次の効果を有する。
次の効果を有する。
【００３２】第一の効果は、データ化けを未然に防げる
ことである。その理由は、データバッファからリクエス
ト情報を読み出して処理を実行する際に、制御異常を即
座に検出しているためである。
ことである。その理由は、データバッファからリクエス
ト情報を読み出して処理を実行する際に、制御異常を即
座に検出しているためである。
【００３３】第二の効果は、障害解析が容易になるとい
うことである。その理由は、第一の効果と同様に制御異
常を即座に検出していることから、障害発生時の情報が
得られやすいためである。
うことである。その理由は、第一の効果と同様に制御異
常を即座に検出していることから、障害発生時の情報が
得られやすいためである。
【図１】本発明の実施の第一の形態を示す説明図。
【図２】本発明の実施の第二の形態を示す説明図。
１，１１ リクエスト番号生成部 ２，１２ リクエスト番号チェック部 ３ バッファ １３ ライトデータバッファ １４ アドレスコマンドバッファ
Claims (8)
- 【請求項１】 主記憶装置に対するリクエスト情報を複
数ワードで構成されるバッファに格納し前記リクエスト
情報を順次に読み出して主記憶アクセスを行うデータ処
理装置において、前記バッファにリクエスト情報を格納
するとき前記リクエスト情報の前後のリクエスト情報と
区別するリクエスト番号を同時に格納し、前記バッファ
からリクエスト情報を読み出したとき前記リクエスト情
報に付随しているリクエスト番号が期待された値か否か
チェックすることを特徴とするデータバッファ制御異常
検出方法。 - 【請求項２】 請求項１記載のデータバッファ制御異常
検出方法において、前記リクエスト番号の個数は前記バ
ッファのワード数を超える個数であり、リクエスト情報
にリクエスト番号を付与するときリクエスト情報ごとに
異なるリクエスト番号をその個数だけ順次にラウンドし
て付与することを特徴とするデータバッファ制御異常検
出方法。 - 【請求項３】 請求項１または２記載のデータバッファ
制御異常検出方法において、リクエスト情報に付与する
リクエスト番号は直前のリクエスト情報に付与したリク
エスト番号に１を加えたものであり、前記バッファから
リクエスト情報を読み出したとき前記リクエスト情報に
付与されたリクエスト番号が直前のリクエスト情報に付
与されたものよりも１だけ大きい値か否かをチェックす
ることを特徴とするデータバッファ制御異常検出方法。 - 【請求項４】 主記憶装置に対するリクエスト情報を複
数ワードで構成されるバッファに格納し前記リクエスト
情報を順次に読み出して主記憶アクセスを行うデータ処
理装置において、前記バッファにリクエスト情報を格納
するとき前記リクエスト情報をその前後のリクエスト情
報と区別するリクエスト番号を生成してそのリクエスト
情報に付与するリクエスト番号生成部と、前記バッファ
からリクエスト情報を読み出したとき前記リクエスト情
報に付随しているリクエスト番号が期待された値か否か
チェックするリクエスト番号チェック部とを具備するこ
とを特徴とするデータバッファ制御異常検出回路。 - 【請求項５】 請求項４記載のデータバッファ制御異常
検出回路において、前記リクエスト番号生成部は前記バ
ッファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与することを特徴とするデータ
バッファ制御異常検出回路。 - 【請求項６】 請求項４または５記載のデータバッファ
制御異常検出回路において、前記リクエスト番号生成部
は直前のリクエスト情報に付与したリクエスト番号に１
加えたリクエスト番号を生成し、前記リクエスト番号チ
ェック部は前記バッファからリクエスト情報を読み出し
たとき前記リクエスト情報に付与されたリクエスト番号
が直前のリクエスト情報に付与されたものよりも１だけ
大きい値か否かをチェックすることを特徴とするデータ
バッファ制御異常検出回路。 - 【請求項７】 請求項４または５または６記載のデータ
バッファ制御異常検出回路において、前記バッファはリ
クエスト情報中のアドレスコマンドを格納するアドレス
コマンドバッファと、リクエスト情報中のライトデータ
を格納するライトデータバッファとを備えることを特徴
とするデータバッファ制御異常検出回路。 - 【請求項８】 請求項７記載のデータバッファ制御異常
検出回路において、前記アドレスコマンドバッファはア
ドレスコマンドとそのリクエスト番号と前記アドレスコ
マンドがライトデータを伴う場合にはそれを示すフラグ
とを含むことを特徴とするデータバッファ制御異常検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233798A JPH11212759A (ja) | 1998-01-26 | 1998-01-26 | データバッファ制御異常検出方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233798A JPH11212759A (ja) | 1998-01-26 | 1998-01-26 | データバッファ制御異常検出方法および回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212759A true JPH11212759A (ja) | 1999-08-06 |
Family
ID=11802493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1233798A Pending JPH11212759A (ja) | 1998-01-26 | 1998-01-26 | データバッファ制御異常検出方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11212759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099584A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | エラー検出装置 |
-
1998
- 1998-01-26 JP JP1233798A patent/JPH11212759A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099584A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | エラー検出装置 |
| EP1990733A4 (en) * | 2006-02-28 | 2009-12-02 | Fujitsu Ltd | ERROR DETECTOR |
| JP4834722B2 (ja) * | 2006-02-28 | 2011-12-14 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| US8196028B2 (en) | 2006-02-28 | 2012-06-05 | Fujitsu Limited | Error detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1213674A (en) | Pipeline error correction | |
| US4483003A (en) | Fast parity checking in cache tag memory | |
| EP0479230A2 (en) | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system | |
| US6519717B1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| US20030163767A1 (en) | Memory subsystem including an error detection mechanism for address and control signals | |
| US7404118B1 (en) | Memory error analysis for determining potentially faulty memory components | |
| GB2201016A (en) | Memories and the testing thereof | |
| EP0023821A2 (en) | Apparatus and method for checking a memory and a computer system including a memory and apparatus for checking the memory | |
| US20210318879A1 (en) | Instruction execution method, device, and electronic equipment | |
| US5530815A (en) | Apparatus and method for verifying the order and operation of a data processing device when asynchronous commands are held in a command queue | |
| WO2003073285A2 (en) | Memory subsystem including an error detection mechanism for address and control signals | |
| EP2645249A1 (en) | Information processing apparatus, and method of controlling information processing apparatus | |
| US8195946B2 (en) | Protection of data of a memory associated with a microprocessor | |
| US8495452B2 (en) | Handling corrupted background data in an out of order execution environment | |
| JPH11212759A (ja) | データバッファ制御異常検出方法および回路 | |
| US10140476B2 (en) | Tracing processing activity | |
| CN119201510A (zh) | 内存故障处理方法、装置、电子设备及可读存储介质 | |
| JPS592294A (ja) | メモリ装置の試験方式 | |
| JPS61112259A (ja) | キヤツシユメモリ装置の制御方式 | |
| JP2768371B2 (ja) | ランダムアクセスメモリの検査方法 | |
| JP4102769B2 (ja) | 情報処理システム、その故障箇所特定方法、情報処理装置 | |
| JPS6043541B2 (ja) | デ−タ処理装置 | |
| JPH06110721A (ja) | メモリ制御装置 | |
| JPH04115339A (ja) | メモリエラー処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001017 |