JPH11212859A - メモリ管理装置及びその管理方法 - Google Patents

メモリ管理装置及びその管理方法

Info

Publication number
JPH11212859A
JPH11212859A JP10018495A JP1849598A JPH11212859A JP H11212859 A JPH11212859 A JP H11212859A JP 10018495 A JP10018495 A JP 10018495A JP 1849598 A JP1849598 A JP 1849598A JP H11212859 A JPH11212859 A JP H11212859A
Authority
JP
Japan
Prior art keywords
memory
memory block
empty
data
block chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10018495A
Other languages
English (en)
Inventor
Yasunori Baba
保徳 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10018495A priority Critical patent/JPH11212859A/ja
Publication of JPH11212859A publication Critical patent/JPH11212859A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 システム条件値に連動して実装数が決定され
るようなデータを持つシステムにおいて、条件値が変更
される際にもロードモジュールの入れ替えやシステムの
停止を伴わずにオンラインのままでデータ実装数の変動
が可能なメモリ管理装置を提供する。 【解決手段】 ロードモジュール１では様々な通信アプ
リケーションへの対応を可能とする交換機においてシス
テム条件値に連動して実装数が決定されるようなソフト
ウェアリソースが外されており、そのソフトウェアリソ
ースを管理するデータ管理テーブル２のみがその内部に
組み込まれている。データ管理テーブル２には有効メモ
リ割付情報数と、ソフトウェアリソース各々の実装数に
合わせかつソフトウェアリソース各々の種別毎に設定さ
れるメモリ割付情報［０］，［１］，……とが格納され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はメモリ管理装置及び
その管理方法に関し、特に電子交換機等で用いられるメ
モリ管理方法に関する。
【０００２】
【従来の技術】近年、電子交換機においては、特に局用
ディジタル電子交換機においては、『ｏｎｅ ｍａｃｈ
ｉｎｅ』コンセプトの下にハードウェア及びソフトウェ
アプラットフォームを共通化しており、加入者交換機や
中継交換機を始め、移動体通信／パーソナル通信やＡＴ
Ｍ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍ
ｏｄｅ）通信等の全ての通信アプリケーションに対応す
ることが可能となっている。
【０００３】従来、この電子交換機で用いられるメモリ
管理方式では、予め予測される個々のシステム条件に基
づいて生成されるデータがロードモジュール化されてい
ることから、メモリに割り付けられるデータの実装数が
固定となっており、予測したシステム条件が変更される
際にはそのロードモジュールを変更するか、あるいは入
れ替える必要がある。
【０００４】ここで、システム条件に基づいて生成され
るデータとは上記の通信アプリケーションが使用するデ
ータであり、システム条件が変動する際にそのデータの
大きさや実装数が異なってくることがあり、そのデータ
を格納するためのメモリの領域が変動することがある。
その場合、ロードモジュールの変更や入れ替えに伴って
メモリの領域を変動させるために、つまりメモリへの割
り付けを変更するためにシステムを一時的に停止しなけ
ればならないこともある。
【０００５】上記の電子交換機とは異なる情報処理シス
テムでは、例えばポインタデータ自身をアクセスした
時、該ポインタデータが指すデータをアクセスすること
なしにそれが指すデータの属性を判別して動作するシス
テムにおいて、システム生成時等に編成されたアドレス
空間をその後の各属性データの出現頻度に応じた再編成
を可能とする方法がある。この方法については、特開昭
６３−１８１０４９号公報に開示されている。
【０００６】上記のシステムでは、アドレス空間を構成
する各ブロックに対する全ての参照箇所を記録したブロ
ック参照表と、ボインタデータの属性識別フイールドを
用いて該ポインタデータの指示するデータの属性を判別
している箇所を全て記録したデータ属性判別箇所表と、
ポインタデータの属性識別フイールドの値とデータ属性
との間の対応に依存した参照テーブルが存在する箇所を
全て記録した参照テーブル箇所表と、データ属性判別箇
所表と参照テーブル箇所表とブロック参照表とに基づい
て属性識別フイールドの値とデータ属性との対応の変更
によるアドレス空間の再編成状態に応じてアドレス語に
よってデータ属性の判別を行いかつ処理分岐している箇
所の判別基準やデータ属性に対応する参照テーブル及び
ブロックの参照関係を更新する更新手段と、該更新手段
による更新後のアドレス空間の各ブロックを新しい編成
順にファイルに書き出す編成変更手段と、該編成変更手
段によってファイルに書き出された新しい編成のアドレ
ス空間の内容をメモリにロードする手段とから構成され
ている。
【０００７】上記の構成において、このシステムではア
ドレス空間の再編成を行う場合、まず更新手段によって
データ属性判別箇所表と参照テーブル箇所表とブロック
参照表とに基づいて属性識別フィールドの値とデータ属
性との対応の変更によるアドレス空間の再編成状態に応
じて現アドレス空間に対してアドレス語によってデータ
属性の判別を行う。
【０００８】その際、処理分岐している箇所の判別基準
やデータ属性に対応する参照テーブル及びブロックの参
照関係が更新され、その後に編成変更手段によって更新
手段による更新後のアドレス空間の各ブロックが新しい
編成順にファイルに書き出され、ファイルに書き出され
た新しい編成のアドレス空間の内容がロード手段によっ
てメモリにロードされる。
【０００９】
【発明が解決しようとする課題】上述した従来のメモリ
管理方法では、予め予測される個々のシステム条件に基
づいて生成されるデータがロードモジュール化されてい
たことから、メモリに割り付けられるデータの実装数が
固定となるため、予測したシステム条件が変更される際
には該ロードモジュールを変更するか、あるいは入れ替
える必要があり、時にはシステムを一時的に停止しなけ
ればならない。
【００１０】また、公報記載のシステムではポインタデ
ータ自身をアクセスした時に、該ポインタデータが指す
データをアクセスすることなしにそれが指すデータ属性
を判別して動作するシステムである。上記の交換機に用
いられるメモリ管理方法ではデータをアクセスすること
が前提であり、公報記載のシステムとは異なり、その属
性を判別することは行っていない。
【００１１】また、公報記載のシステムにおいてアドレ
ス空間を再編成させるためにファイルへのセーブやメモ
リへのロードを行う手段を必要としているが、上記の交
換機に用いられるメモリ管理方法ではそれらが不要であ
るだけでなく、システムの再起動を必要とすることもな
い。
【００１２】そこで、本発明の目的は上記の問題点を解
消し、システム条件値に連動して実装数が決定されるよ
うなデータを持つシステムにおいて、条件値が変更され
る際にもロードモジュールの入れ替えやシステムの停止
を伴わずにオンラインのままでデータ実装数の変動を可
能とすることができるメモリ管理装置及びその管理方法
を提供することにある。
【００１３】
【課題を解決するための手段】本発明によるメモリ管理
装置は、システム条件値に連動して実装数が決定される
ようなソフトウェアリソースを用いる様々な通信アプリ
ケーションへの対応を可能とする交換機のメモリ管理装
置であって、前記通信アプリケーションから構成されか
つ前記ソフトウェアリソースのメモリへの割付情報を含
むロードモジュールを格納する格納手段と、前記ロード
モジュールの前記割付情報に基づいて前記メモリを管理
する管理手段とを備えている。
【００１４】本発明によるメモリ管理方法は、システム
条件値に連動して実装数が決定されるようなソフトウェ
アリソースを用いる様々な通信アプリケーションへの対
応を可能とする交換機のメモリ管理方法であって、前記
通信アプリケーションから構成されかつ前記ソフトウェ
アリソースのメモリへの割付情報を含むロードモジュー
ルの前記割付情報に基づいて前記メモリを管理するよう
にしている。
【００１５】すなわち、本発明のメモリ管理方法は、様
々な通信アプリケーションへの対応を可能とする交換機
において、システム条件値に連動して実装数が決定され
るようなソフトウェアリソースをロードモジュールから
外している。
【００１６】これによって、システム条件値が変更され
る際にもロードモジュールの入れ替えやシステムの停止
を伴わずにオンラインのままでデータ実装数の変動が可
能となる。また、メモリ上に様々なサイズのデータを割
り付ける際にも、空メモリ領域の検索をスムーズに実現
することが可能となり、メモリ空間を有効かつ動的に利
用することが可能となる。
【００１７】上述した問題点を解決させる上で、システ
ム条件によって実装数の変動するソフトウェアリソース
をロードモジュールから外し、このソフトウェアリソー
スを管理するテーブルのみをロードモジュール内に組み
込み、システムとして実装されるメモリをある一定のサ
イズに分割してこのアドレス及び実装メモリプール数を
管理するテーブルを設ける。
【００１８】また、メモリ領域として連続したメモリプ
ールに関しては、できる限り連結させてメモリブロック
として扱う。各々のメモリブロックには、メモリブロッ
クの空塞状態表示と有効長と前方向リンク情報と後方向
リンク情報とを設け、これらを空メモリブロックのチェ
ーンと使用中メモリブロックのチェーンとにて管理す
る。これらに組み込まれるメモリブロックはアドレス昇
順、または降順の双方向チェーンとする。
【００１９】このような手段によって、システム条件値
が変更される際にもロードモジュールの入れ替えやシス
テムの停止を伴わずにオンラインのままでデータ実装数
の変更を可能とし、メモリ上に様々なサイズのデータを
割り付ける際には空メモリ領域の検索をスムーズに実現
することが可能となり、メモリ空間を有効かつ動的に利
用することが可能となる。
【００２０】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
るロードモジュールを示す図である。図において、ロー
ドモジュール１では様々な通信アプリケーションへの対
応を可能とする交換機においてシステム条件値に連動し
て実装数が決定されるようなソフトウェアリソースが外
されており、そのソフトウェアリソースを管理するデー
タ管理テーブル２のみがその内部に組み込まれている。
【００２１】データ管理テーブル２には有効メモリ割付
情報数と、ソフトウェアリソース各々の実装数に合わせ
かつソフトウェアリソース各々の種別毎に設定されるメ
モリ割付情報［０］，［１］，……とが格納されてい
る。このメモリ割付情報［０］，［１］，……に、予め
設定されたメモリ空間を指定する情報（例えばアドレス
情報等）を書込んでおけば、あるいはその情報を書き替
えれば、ソフトウェアリソース各々に容量の異なるメモ
リ空間を割り付けることが可能となる。
【００２２】図２は本発明の一実施例によるロードモジ
ュール１が用いられる電子交換機のシステム構成を示す
ブロック図である。図において、電子交換機３はプロト
コル制御部３１と、加入者管理部３２と、回線管理部３
３と、コマンド制御部３４と、呼制御部３５と、メモリ
管理部３６と、付加サービス制御部３７と、付加サービ
ス３８と、物理メモリ３９とから構成されている。
【００２３】上記のシステムに実装される物理メモリ３
９をある一定のサイズに分割し、そのアドレス及び実装
メモリプール数を管理するテーブルをメモリ管理部３６
に設けている。
【００２４】また、メモリ領域として連続したメモリプ
ールに関しては、できる限り連結させてメモリブロック
として扱う。さらに、メモリブロック各々にはメモリブ
ロックの空塞状態表示と有効長と前方向リンク情報と後
方向リンク情報とを設け、これらを空メモリブロックの
チェーンと使用中メモリブロックのチェーンとにて管理
する。これらに組み込まれるメモリブロックはアドレス
昇順、または降順の双方向チェーンとする。
【００２５】図３は本発明の一実施例によるメモリプー
ルの管理イメージを示す図である。図において、実装メ
モリ４はメモリプール［＃１〜＃（ｎ＋１）］４−１〜
４−（ｎ＋１）から構成されている。
【００２６】メモリプール管理テーブル５には実装メモ
リ４における有効メモリプール数と、実装メモリ４の各
メモリプール４−１〜４−（ｎ＋１）のアドレスを示す
メモリプールアドレス［０］〜［ｎ］とが格納されてい
る。
【００２７】図４は本発明の一実施例によるメモリブロ
ックの構成を示す図である。図において、メモリブロッ
ク６にはデータ（ソフトウェアリソース）の他に、使用
中か否かを示す空／使用中を示す空塞状態表示６１と、
有効長６２と、他のメモリブロックが前方向に連結され
ているか否かを示す前方向リンク情報６３と、他のメモ
リブロックが後方向に連結されているか否かを示す後方
向リンク情報６４とが格納されている。
【００２８】図５は本発明の一実施例によるメモリブロ
ックの管理イメージを示す図である。図５（ａ）は本発
明の一実施例によるメモリブロックの構成を示し、図５
（ｂ）は本発明の一実施例による空メモリブロックチェ
ーンの構成を示し、図５（ｃ）は本発明の一実施例によ
る使用中メモリブロックチェーンの構成を示している。
【００２９】これらの図において、メモリブロック＃１
〜＃６は連続して設置されており、それらメモリブロッ
ク＃１〜＃６は空メモリブロックチェーン７及び使用中
メモリブロックチェーン８にて管理される。空メモリブ
ロック管理テーブル９にはメモリブロックのサイズの情
報（〜ａ，〜２ａ，〜３ａ，〜４ａ，……，〜ｍａ）が
格納され、サイズ毎に空メモリブロックチェーン７の各
空メモリブロックにリンクされている。例えば、〜ａサ
イズは空メモリブロック＃１にリンクされ、〜３ａサイ
ズは空メモリブロック＃４にリンクされている。
【００３０】図６は本発明の一実施例によるメモリブロ
ックの管理イメージを示す図である。図６（ａ）は本発
明の一実施例によるデータハント後のメモリブロックの
構成を示し、図６（ｂ）は本発明の一実施例によるデー
タハント後の空メモリブロックチェーンの構成を示し、
図６（ｃ）は本発明の一実施例によるデータハント後の
使用中メモリブロックチェーンの構成を示している。
【００３１】これらの図において、図６（ａ）はメモリ
ブロック＃１〜＃６にデータハント要求によって空メモ
リブロック＃４が空メモリブロックチェーン７から外さ
れ、ハントされるメモリブロック＃１１と余りのメモリ
ブロック＃１２とに分割された状態を示しており、これ
によって空メモリブロックチェーン１０にメモリブロッ
ク＃１２が追加され、使用中メモリブロックチェーン１
１にメモリブロック＃１１が追加される。
【００３２】図７は本発明の一実施例によるメモリブロ
ックの管理イメージを示す図である。図７（ａ）は本発
明の一実施例によるデータフリー後のメモリブロックの
構成を示し、図７（ｂ）は本発明の一実施例によるデー
タフリー後の空メモリブロックチェーンの構成を示し、
図７（ｃ）は本発明の一実施例によるデータフリー後の
使用中メモリブロックチェーンの構成を示している。
【００３３】これらの図において、図７（ａ）はメモリ
ブロック＃１〜＃６，＃１１，＃１２のうちデータフリ
ー要求によって使用中メモリブロック＃５が空状態とな
り、このメモリブロック＃５がその両隣のメモリブロッ
ク＃６，＃１２に連結されて一つのメモリブロック＃２
１とされた状態を示しており、これによって空メモリブ
ロックチェーン１２はメモリブロック＃１，２１がリン
クされた状態となり、使用中メモリブロックチェーン１
３はメモリブロック＃２，＃３，＃１１がリンクされた
状態となる。
【００３４】図８は本発明の一実施例によるシステム条
件変更時のメモリプール及びメモリブロックの管理イメ
ージを示す図である。図においては、新たなシステム条
件に見合うだけの物理メモリを実装メモリ１４に追加
し、その物理メモリをメモリプール［＃（ｎ＋２），＃
（ｎ＋３）］としてメモリプール管理テーブル１５に登
録し、メモリブロック化した空メモリブロック＃３１を
空メモリブロックチェーン１６に組み込んだ状態を示し
ている。
【００３５】図９は本発明の一実施例によるデータハン
ト動作を示すフローチャートであり、図１０は本発明の
一実施例によるデータフリー動作を示すフローチャート
であり、図１１は本発明の一実施例によるシステム条件
変更動作を示すフローチャートである。これら図１〜図
１１を用いて本発明の一実施例によるメモリ管理動作に
ついて説明する。
【００３６】本発明の一実施例ではシステムとして実装
される実装メモリ４をある一定のサイズのメモリプール
４−１〜４−（ｎ＋１）に分割し、そのメモリプール４
−１〜４−（ｎ＋１）のアドレスを示すメモリプールア
ドレス［０］〜［ｎ］と、実装メモリ４の有効メモリプ
ール数とをメモリプール管理テーブル５に格納して管理
する（図３参照）。
【００３７】メモリ領域として連続したメモリプールに
関してはできる限り連結させてメモリブロック６として
扱う。メモリブロック６各々にはメモリブロック６の空
塞状態表示６１と有効長６２と前方向リンク情報６３と
後方向リンク情報６４とを格納し、これらを空メモリブ
ロックチェーン７及び使用中メモリブロックチェーン８
にて管理する（図４及び図５参照）。これらに組み込ま
れるメモリブロック６はアドレス昇順、または降順の双
方向チェーンとする。
【００３８】電子交換機３のシステム条件によって実装
数の変動するソフトウェアリソースが必要となった場
合、メモリ管理部３６は該データ管理テーブル２から必
要となるメモリブロックサイズを求める（図９ステップ
Ｓ１）。
【００３９】その後に、メモリ管理部３６は空メモリブ
ロックチェーン７の中から該サイズ分の連続エリアが確
保可能なメモリブロック＃４を取り出した上で（図９ス
テップＳ２，Ｓ３）、必要なサイズ分だけメモリブロッ
ク＃１１を切り出してデータ管理テーブル２の情報を更
新するとともに（図９ステップＳ４，Ｓ６）、切り出し
たメモリブロック＃１１を使用中メモリブロックチェー
ン８に組み込む（図９ステップＳ７）。
【００４０】その際、余ったメモリブロック＃１２があ
れば（図９ステップＳ４）、メモリ管理部３６はその余
ったメモリブロック＃１２を空メモリブロックチェーン
７に再び組み込むと同時に（図９ステップＳ５）、該当
するデータ管理テーブル２のメモリ割付情報を更新する
（図９ステップＳ６）（図６参照）。
【００４１】必要なサイズの空メモリブロックを検索す
る際には、まず有効長別に管理される空メモリブロック
管理テーブル９の該当するサイズのメモリブロックから
開始する。
【００４２】また、使用していたソフトウェアリソース
が不要となった場合、メモリ管理部３６は該使用中メモ
リブロック＃５を使用中メモリブロックチェーン１３か
ら外し（図１０ステップＳ１１）、空メモリブロックチ
ェーン１２に組み込む（図１０ステップＳ１４）。
【００４３】その際、メモリブロック＃５に隣接して空
メモリブロック＃１２，＃６が存在する場合（図１０ス
テップＳ１２）、メモリ管理部３６はこれらを連結させ
たメモリブロック＃２１で空メモリブロックチェーン１
２に組み込みを行う（図１０ステップＳ１３）。
【００４４】このとき同時に、メモリ管理部３６は空メ
モリブロック管理テーブル９の該有効長別メモリブロッ
クが存在しなければ、もしくは設定されているメモリブ
ロックよりも前にチェーンされていれば、空メモリブロ
ック管理テーブル９の情報も更新する（図７参照）。
【００４５】上記のようにして、ソフトウェアリソース
を動的にメモリ空間に割り付けていく中で、初期段階で
のシステム条件を上回るような状況、もしくはこれを変
更しなければならない状況が発生する場合、メモリ管理
部３６は新たなるシステム条件に見合うだけの物理メモ
リをメモリプールとしてメモリプール管理テーブル１５
に登録する（図１１ステップＳ２１，Ｓ２２）。
【００４６】メモリブロック化した空メモリブロック＃
３１を空メモリブロックチェーン１６に組み込むことに
よって、新たに必要となるデータソフトウェアリソース
を実装することができる（図７参照）。
【００４７】このように、システム条件によって実装数
の変動するソフトウェアリソースをロードモジュール１
から外し、データ管理テーブル２に格納するメモリ割付
情報［０］，［１］，……に、予め設定されたメモリ空
間を指定する情報（例えばメモリブロックアドレス等）
を書込んでおけば、あるいはその情報を書き替えれば、
ソフトウェアリソース各々に容量の異なるメモリ空間を
割り付けることが可能となる。よって、システム条件値
が変更される際にもロードモジュール１の入れ替えやシ
ステムの停止を伴わずにオンラインのままでデータ実装
数の変更することができる。
【００４８】また、システムとして実装される実装メモ
リ４をある一定のサイズに分割してこのアドレス及び実
装メモリプール数を管理するメモリプール管理テーブル
５を設け、メモリ領域として連続したメモリプールに関
してできる限り連結させてメモリブロックとして扱うと
ともに、各々のメモリブロックにメモリブロックの空塞
状態表示と有効長と前方向リンク情報と後方向リンク情
報とを設け、これらを空メモリブロックのチェーンと使
用中メモリブロックのチェーンとにて管理することによ
って、実装メモリ４上に様々なサイズのデータを割り付
ける場合に空メモリ領域の検索をスムーズに実現するこ
とができ、メモリ空間を有効かつ動的に利用することが
できる。
【００４９】
【発明の効果】以上説明したように本発明によれば、シ
ステム条件値に連動して実装数が決定されるようなソフ
トウェアリソースを用いる様々な通信アプリケーション
への対応を可能とする交換機において、通信アプリケー
ションから構成されかつソフトウェアリソースのメモリ
への割付情報を含むロードモジュールの割付情報に基づ
いてメモリを管理することによって、システム条件値に
連動して実装数が決定されるようなデータを持つシステ
ムにおいて、条件値が変更される際にもロードモジュー
ルの入れ替えやシステムの停止を伴わずにオンラインの
ままでデータ実装数の変動を可能とすることができると
いう効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例によるロードモジュールを示
す図である。
【図２】本発明の一実施例によるロードモジュールが用
いられる電子交換機のシステム構成を示すブロック図で
ある。
【図３】本発明の一実施例によるメモリプールの管理イ
メージを示す図である。
【図４】本発明の一実施例によるメモリブロックの構成
を示す図である。
【図５】（ａ）は本発明の一実施例によるメモリブロッ
クの構成を示す図、（ｂ）は本発明の一実施例による空
メモリブロックチェーンの構成を示す図、（ｃ）は本発
明の一実施例による使用中メモリブロックチェーンの構
成を示す図である。
【図６】（ａ）は本発明の一実施例によるデータハント
後のメモリブロックの構成を示す図、（ｂ）は本発明の
一実施例によるデータハント後の空メモリブロックチェ
ーンの構成を示す図、（ｃ）は本発明の一実施例による
データハント後の使用中メモリブロックチェーンの構成
を示している。
【図７】（ａ）は本発明の一実施例によるデータフリー
後のメモリブロックの構成を示す図、（ｂ）は本発明の
一実施例によるデータフリー後の空メモリブロックチェ
ーンの構成を示す図、（ｃ）は本発明の一実施例による
データフリー後の使用中メモリブロックチェーンの構成
を示している。
【図８】本発明の一実施例によるシステム条件変更時の
メモリプール及びメモリブロックの管理イメージを示す
図である。
【図９】本発明の一実施例によるデータハント動作を示
すフローチャートである。
【図１０】本発明の一実施例によるデータフリー動作を
示すフローチャートである。
【図１１】本発明の一実施例によるシステム条件変更動
作を示すフローチャートである。
【符号の説明】
１ ロードモジュール ２ データ管理テーブル ３ 電子交換機 ４，１４ 実装メモリ ４−１〜４−（ｎ＋１） メモリプール ５，１５ メモリプール管理テーブル ６ メモリブロック ７，１０，１２，１６ 空メモリブロックチェーン ８，１１，１３ 使用中メモリブロックチェーン ９ 空メモリブロック管理テーブル ３１ プロトコル制御部 ３２ 加入者管理部 ３３ 回線管理部 ３４ コマンド制御部 ３５ 呼制御部 ３６ メモリ管理部 ３７ 付加サービス制御部 ３８ 付加サービス ３９ 物理メモリ ６１ 空／使用中を示す空塞状態表示 ６２ 有効長 ６３ 前方向リンク情報 ６４ 後方向リンク情報

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 システム条件値に連動して実装数が決定
    されるようなソフトウェアリソースを用いる様々な通信
    アプリケーションへの対応を可能とする交換機のメモリ
    管理装置であって、前記通信アプリケーションから構成
    されかつ前記ソフトウェアリソースのメモリへの割付情
    報を含むロードモジュールを格納する格納手段と、前記
    ロードモジュールの前記割付情報に基づいて前記メモリ
    を管理する管理手段とを有することを特徴とするメモリ
    管理装置。
  2. 【請求項２】 前記ロードモジュールは、前記ソフトウ
    ェアリソースの種別毎に前記割付情報を保持するデータ
    管理テーブルを含むことを特徴とする請求項１記載のメ
    モリ管理装置。
  3. 【請求項３】 前記メモリを予め設定された一定のサイ
    ズに分割して生成される複数のメモリプールのアドレス
    と実装メモリプール数とを保持するメモリプール管理テ
    ーブルを含むことを特徴とする請求項１または請求項２
    記載のメモリ管理装置。
  4. 【請求項４】 前記メモリプール各々は、前記メモリに
    おいて連続する際にできる限り連結させてメモリブロッ
    クとして扱うようにしたことを特徴とする請求項１から
    請求項３のいずれか記載のメモリ管理装置。
  5. 【請求項５】 前記メモリブロックは、使用中か否かを
    示す空塞状態表示と、その有効長と、前記メモリブロッ
    クが前方向に連結されているか否かを示す前方向リンク
    情報と、前記メモリブロックが後方向に連結されている
    か否かを示す後方向リンク情報とを含むことを特徴とす
    る請求項４記載のメモリ管理装置。
  6. 【請求項６】 前記メモリは、使用中のメモリブロック
    をリンクしてなる使用中メモリブロックチェーンと使用
    中ではないメモリブロックをリンクしてなる空メモリブ
    ロックチェーンとから管理するよう構成したことを特徴
    とする請求項４または請求項５記載のメモリ管理装置。
  7. 【請求項７】 前記使用中メモリブロックチェーン及び
    前記空メモリブロックチェーンは、アドレス昇順及びア
    ドレス降順の少なくとも一方の双方向チェーンで管理す
    るよう構成したことを特徴とする請求項６記載のメモリ
    管理装置。
  8. 【請求項８】 システム条件値に連動して実装数が決定
    されるようなソフトウェアリソースを用いる様々な通信
    アプリケーションへの対応を可能とする交換機のメモリ
    管理方法であって、前記通信アプリケーションから構成
    されかつ前記ソフトウェアリソースのメモリへの割付情
    報を含むロードモジュールの前記割付情報に基づいて前
    記メモリを管理するようにしたことを特徴とするメモリ
    管理方法。
  9. 【請求項９】 前記ソフトウェアリソースの種別毎に前
    記割付情報を保持するデータ管理テーブルに基づいて前
    記ロードモジュールを管理するようにしたことを特徴と
    する請求項８記載のメモリ管理方法。
  10. 【請求項１０】 前記メモリを予め設定された一定のサ
    イズに分割して生成される複数のメモリプールのアドレ
    スと実装メモリプール数とを保持するメモリプール管理
    テーブルに基づいて前記メモリを管理するようにしたこ
    とを特徴とする請求項８または請求項９記載のメモリ管
    理方法。
  11. 【請求項１１】 前記メモリプール各々が前記メモリに
    おいて連続する際にそれらをできる限り連結させてメモ
    リブロックとして扱うようにしたことを特徴とする請求
    項８から請求項１０のいずれか記載のメモリ管理方法。
  12. 【請求項１２】 使用中か否かを示す空塞状態表示と、
    その有効長と、前記メモリブロックが前方向に連結され
    ているか否かを示す前方向リンク情報と、前記メモリブ
    ロックが後方向に連結されているか否かを示す後方向リ
    ンク情報とを前記メモリブロックに含むようにしたこと
    を特徴とする請求項１１記載のメモリ管理方法。
  13. 【請求項１３】 使用中のメモリブロックをリンクして
    なる使用中メモリブロックチェーンと使用中ではないメ
    モリブロックをリンクしてなる空メモリブロックチェー
    ンとから前記メモリを管理するよう構成したことを特徴
    とする請求項１１または請求項１２記載のメモリ管理方
    法。
  14. 【請求項１４】 前記使用中メモリブロックチェーン及
    び前記空メモリブロックチェーンをアドレス昇順及びア
    ドレス降順の少なくとも一方の双方向チェーンで管理す
    るよう構成したことを特徴とする請求項１３記載のメモ
    リ管理方法。
JP10018495A 1998-01-30 1998-01-30 メモリ管理装置及びその管理方法 Pending JPH11212859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10018495A JPH11212859A (ja) 1998-01-30 1998-01-30 メモリ管理装置及びその管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10018495A JPH11212859A (ja) 1998-01-30 1998-01-30 メモリ管理装置及びその管理方法

Publications (1)

Publication Number Publication Date
JPH11212859A true JPH11212859A (ja) 1999-08-06

Family

ID=11973209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10018495A Pending JPH11212859A (ja) 1998-01-30 1998-01-30 メモリ管理装置及びその管理方法

Country Status (1)

Country Link
JP (1) JPH11212859A (ja)

Similar Documents

Publication Publication Date Title
US6038571A (en) Resource management method and apparatus for information processing system of multitasking facility
KR100446339B1 (ko) 실시간데이터이송시스템및스파스파일을사용하는방법
US20110307677A1 (en) Device for managing data buffers in a memory space divided into a plurality of memory elements
US6801991B2 (en) Method and apparatus for buffer partitioning without loss of data
US5483578A (en) Method of managing a speech memory, and assembly therefor
JPH10333949A (ja) データ格納制御方式
CN120104515A (zh) 内存交换的方法、装置
US20080162830A1 (en) Methods, systems, and computer program products for providing memory management with constant defragmentation time
KR20080021623A (ko) 메모리 페이지 관리
JPH11144478A (ja) 不揮発性半導体メモリの情報記憶方法および電子機器
JPH11212859A (ja) メモリ管理装置及びその管理方法
CN117724991B (zh) 嵌入式系统的动态内存管理方法、系统、终端及存储介质
US20030014506A1 (en) Management of a network element using managed objects in a digital communications network
JPH09319658A (ja) 可変ページサイズのメモリ管理方式
KR100623190B1 (ko) 데이터 저장 관리 방법 및 그 시스템
JP3772003B2 (ja) メモリ管理システムおよびデータ管理方法
JP3013742B2 (ja) キャッシュメモリ管理方式
US6223991B1 (en) Process for managing the memory resources in a microcircuit card
KR20020066283A (ko) 네트웍 메모리 관리 방법 및 그를 이용한 네트웍 드라이브장치
KR100827168B1 (ko) 버퍼 관리방법
JPH0793198A (ja) コンピュータシステム
JPS62102637A (ja) 時分割多元多重化装置
JPH01181121A (ja) 記憶領域割付け方式
JPH08115263A (ja) メモリ装置
JPS61224593A (ja) 加入者デ−タ制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041124