JPH11214247A - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法Info
- Publication number
- JPH11214247A JPH11214247A JP10011098A JP1109898A JPH11214247A JP H11214247 A JPH11214247 A JP H11214247A JP 10011098 A JP10011098 A JP 10011098A JP 1109898 A JP1109898 A JP 1109898A JP H11214247 A JPH11214247 A JP H11214247A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- multilayer ceramic
- electronic component
- ceramic
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 耐基板曲げ性の向上した積層セラミック電子
部品を提供することを目的とする。 【解決手段】 第１のセラミックシート１と内部電極４
とを交互に積層して積層体を形成し、次いでこの積層体
の上下に第１のセラミックシート１よりも密度の低い第
２のセラミックシート２を積層して焼成し、積層焼結体
を形成し、この積層焼結体１３端面の所定部分に外部電
極を形成して積層セラミック電子部品を製造する。
部品を提供することを目的とする。 【解決手段】 第１のセラミックシート１と内部電極４
とを交互に積層して積層体を形成し、次いでこの積層体
の上下に第１のセラミックシート１よりも密度の低い第
２のセラミックシート２を積層して焼成し、積層焼結体
を形成し、この積層焼結体１３端面の所定部分に外部電
極を形成して積層セラミック電子部品を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサ、積層セラミックバリスタ、積層圧電素子等の
積層セラミック電子部品の製造方法に関するものであ
る。
ンデンサ、積層セラミックバリスタ、積層圧電素子等の
積層セラミック電子部品の製造方法に関するものであ
る。
【０００２】
【従来の技術】積層セラミック電子部品として、ここで
は積層セラミックコンデンサを例に説明する。
は積層セラミックコンデンサを例に説明する。
【０００３】図２は一般的な積層セラミックコンデンサ
の構造を示す一部断面図であり、誘電体セラミック層３
と内部電極４とが交互に、かつ内部電極４が交互に異な
る端部に達するように複数積層され、内部電極４を電気
的に接続するように両端部に外部電極５を設けている。
の構造を示す一部断面図であり、誘電体セラミック層３
と内部電極４とが交互に、かつ内部電極４が交互に異な
る端部に達するように複数積層され、内部電極４を電気
的に接続するように両端部に外部電極５を設けている。
【０００４】このような積層セラミックコンデンサは従
来次の方法で製造されていた。まず誘電体セラミック層
となる誘電体セラミック生シート上に、内部電極となる
金属ペーストを所定のパターン形状にスクリーン印刷す
る。次に、内部電極を形成した誘電体セラミック生シー
トを内部電極が誘電体セラミック層を挟んで交互に対向
するように配置して順次積層し、所望の積層数まで積層
を繰り返した後、加圧し、密着させる。このようにして
得られた積層体を所望の大きさのチップに切断し、高温
焼成して焼結体を得る。次にこの焼結体の端面の所定部
分に外部電極となる金属ペーストを塗布し、焼き付ける
ことにより外部電極を形成し、積層セラミックコンデン
サが完成する。
来次の方法で製造されていた。まず誘電体セラミック層
となる誘電体セラミック生シート上に、内部電極となる
金属ペーストを所定のパターン形状にスクリーン印刷す
る。次に、内部電極を形成した誘電体セラミック生シー
トを内部電極が誘電体セラミック層を挟んで交互に対向
するように配置して順次積層し、所望の積層数まで積層
を繰り返した後、加圧し、密着させる。このようにして
得られた積層体を所望の大きさのチップに切断し、高温
焼成して焼結体を得る。次にこの焼結体の端面の所定部
分に外部電極となる金属ペーストを塗布し、焼き付ける
ことにより外部電極を形成し、積層セラミックコンデン
サが完成する。
【０００５】図３は、積層セラミックコンデンサが回路
基板上に実装された状態を示すものであり、積層セラミ
ックコンデンサ６を回路基板７上にあらかじめ塗布され
た接着剤８により仮止めし、その後ランドパターン９上
に外部電極５を半田１０により接続固定することにより
積層セラミックコンデンサ６を実装している。
基板上に実装された状態を示すものであり、積層セラミ
ックコンデンサ６を回路基板７上にあらかじめ塗布され
た接着剤８により仮止めし、その後ランドパターン９上
に外部電極５を半田１０により接続固定することにより
積層セラミックコンデンサ６を実装している。
【０００６】図４は、基板に実装した積層セラミックコ
ンデンサ６の耐基板曲げ性の測定状態を示すものであ
り、両端を支点１１で支持された回路基板７の中央部を
押し棒１２によって押し曲げると、ランドパターン９、
半田１０を介して積層セラミックコンデンサ６に引っ張
り応力が加わる。この引っ張り応力が誘電体セラミック
層の強度を越えると積層セラミックコンデンサ６は破壊
することになる。
ンデンサ６の耐基板曲げ性の測定状態を示すものであ
り、両端を支点１１で支持された回路基板７の中央部を
押し棒１２によって押し曲げると、ランドパターン９、
半田１０を介して積層セラミックコンデンサ６に引っ張
り応力が加わる。この引っ張り応力が誘電体セラミック
層の強度を越えると積層セラミックコンデンサ６は破壊
することになる。
【０００７】積層セラミックコンデンサ６の耐基板曲げ
性は、回路基板７に実装した後の信頼性を保証するため
に重要な特性であり、最低でも２mmの耐基板曲げ性が要
求されている。
性は、回路基板７に実装した後の信頼性を保証するため
に重要な特性であり、最低でも２mmの耐基板曲げ性が要
求されている。
【０００８】
【発明が解決しようとする課題】上記方法により製造し
た積層セラミックコンデンサは、焼結体内に収縮応力が
残留し、耐基板曲げ性が比較的弱くなり、実装後の回路
基板のブレークや反りなどで割れが発生しやすく、導通
不良や絶縁抵抗不良に結びつくという問題点を有してい
た。
た積層セラミックコンデンサは、焼結体内に収縮応力が
残留し、耐基板曲げ性が比較的弱くなり、実装後の回路
基板のブレークや反りなどで割れが発生しやすく、導通
不良や絶縁抵抗不良に結びつくという問題点を有してい
た。
【０００９】そこで、本発明は、耐基板曲げ性の向上し
た積層セラミック電子部品を提供することを目的とする
ものである。
た積層セラミック電子部品を提供することを目的とする
ものである。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の積層セラミック電子部品の製造方法は、第１
のセラミックシートと導電体層とを交互に積層して積層
体を形成する工程と、次いでこの積層体の上、下面に前
記第１のセラミックシートよりも密度の低い第２のセラ
ミックシートを積層する工程と、その後前記積層体を焼
成し、積層焼結体を得る工程、この積層焼結体の両端面
に外部電極を形成する工程とを有するものであり、基板
曲げの際に発生する引っ張り応力による積層焼結体の割
れを抑制する圧縮応力が残留するため、耐基板曲げ性に
優れた積層セラミック電子部品を得ることができる。
に本発明の積層セラミック電子部品の製造方法は、第１
のセラミックシートと導電体層とを交互に積層して積層
体を形成する工程と、次いでこの積層体の上、下面に前
記第１のセラミックシートよりも密度の低い第２のセラ
ミックシートを積層する工程と、その後前記積層体を焼
成し、積層焼結体を得る工程、この積層焼結体の両端面
に外部電極を形成する工程とを有するものであり、基板
曲げの際に発生する引っ張り応力による積層焼結体の割
れを抑制する圧縮応力が残留するため、耐基板曲げ性に
優れた積層セラミック電子部品を得ることができる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、第１のセラミックシートと導電体層とを交互に積層
して積層体を形成する工程と、次いでこの積層体の上、
下面に前記第１のセラミックシートよりも密度の低い第
２のセラミックシートを積層する工程と、その後前記積
層体を焼成し、積層焼結体を得る工程、この積層焼結体
の両端面に外部電極を形成する工程とを有するセラミッ
ク電子部品の製造方法であり、耐基板曲げ性に優れた積
層セラミック電子部品を得ることができる。
は、第１のセラミックシートと導電体層とを交互に積層
して積層体を形成する工程と、次いでこの積層体の上、
下面に前記第１のセラミックシートよりも密度の低い第
２のセラミックシートを積層する工程と、その後前記積
層体を焼成し、積層焼結体を得る工程、この積層焼結体
の両端面に外部電極を形成する工程とを有するセラミッ
ク電子部品の製造方法であり、耐基板曲げ性に優れた積
層セラミック電子部品を得ることができる。
【００１２】請求項２に記載の発明は、第１のセラミッ
クシートと第２のセラミックシートとの密度の差は、
０．１〜１．０mg／cm3とする請求項１に記載の積層セ
ラミック電子部品の製造方法であり、耐基板曲げ性に優
れたセラミック電子部品を得ることができる。
クシートと第２のセラミックシートとの密度の差は、
０．１〜１．０mg／cm3とする請求項１に記載の積層セ
ラミック電子部品の製造方法であり、耐基板曲げ性に優
れたセラミック電子部品を得ることができる。
【００１３】以下本発明の一実施の形態について図面を
参照しながら説明する。本実施の形態においては積層セ
ラミックコンデンサを例に説明する。
参照しながら説明する。本実施の形態においては積層セ
ラミックコンデンサを例に説明する。
【００１４】図１は、本実施の形態における積層焼結体
１３の断面図であり、複数の第１のセラミックシート１
と複数の内部電極４とを交互に積層したものの上、下面
に第２のセラミックシート２をさらに積層し、焼結によ
り一体化したものである。
１３の断面図であり、複数の第１のセラミックシート１
と複数の内部電極４とを交互に積層したものの上、下面
に第２のセラミックシート２をさらに積層し、焼結によ
り一体化したものである。
【００１５】まずチタン酸バリウム１００重量部、ポリ
ビニルブチラール１０重量部、フタル酸ジブチル４重量
部を配合し、ボールミルで２０時間混練してスラリーを
作製した。
ビニルブチラール１０重量部、フタル酸ジブチル４重量
部を配合し、ボールミルで２０時間混練してスラリーを
作製した。
【００１６】次にこのスラリーを用いて厚さ７５ミクロ
ンのポリエステルフィルム上にリバースロール法で誘電
体セラミック層となる第１のセラミックシート１を作製
した。乾燥後の第１のセラミックシート１の密度は１．
０mg／cm3であった。
ンのポリエステルフィルム上にリバースロール法で誘電
体セラミック層となる第１のセラミックシート１を作製
した。乾燥後の第１のセラミックシート１の密度は１．
０mg／cm3であった。
【００１７】また同様に、チタン酸バリウム１００重量
部、ポリビニルブチラール１０重量部、フタル酸ジブチ
ル４重量部を配合し、ボールミルで４０時間混練してス
ラリーを作製した。つづいてこのスラリーを用いて厚さ
７５ミクロンのポリエステルフィルム上に、リバースロ
ール法で誘電体セラミック層となる第２のセラミックシ
ート２を作製した。乾燥後のシート密度は１．０mg／cm
3であった。
部、ポリビニルブチラール１０重量部、フタル酸ジブチ
ル４重量部を配合し、ボールミルで４０時間混練してス
ラリーを作製した。つづいてこのスラリーを用いて厚さ
７５ミクロンのポリエステルフィルム上に、リバースロ
ール法で誘電体セラミック層となる第２のセラミックシ
ート２を作製した。乾燥後のシート密度は１．０mg／cm
3であった。
【００１８】ここで第１のセラミックシート１と第２の
セラミックシート２とは同じ材料で形成した方が焼成に
よる第１のセラミックシート１と第２のセラミックシー
ト２の収縮率の制御が容易である。
セラミックシート２とは同じ材料で形成した方が焼成に
よる第１のセラミックシート１と第２のセラミックシー
ト２の収縮率の制御が容易である。
【００１９】本実施の形態においてはボールミルで混練
する時間を変えることにより第１及び第２のセラミック
シート１，２の密度の制御を行っている。
する時間を変えることにより第１及び第２のセラミック
シート１，２の密度の制御を行っている。
【００２０】次に第１のセラミックシート１上にスクリ
ーン印刷等の方法により内部電極４を形成する。次に、
この上に同じ様に内部電極４を形成した第１のセラミッ
クシート１を積層し、プレス装置により、加圧、圧着す
る。この操作を所望の回数繰り返して得られた積層体の
上、下面に、第２のセラミックシート２を所定枚数積層
し、最終的に加圧、圧着する。このようにして作製した
積層体を所望の大きさのチップに切断する。その後この
チップを高温焼成して積層焼結体１３を得る。ここで焼
結時に第１のセラミックシート１と第２のセラミックシ
ート２とでは収縮率が大きく異なるため、得られた積層
焼結体１３の表面には、図１において矢印で示すような
圧縮応力が残留することとなる。次にこの積層焼結体１
３の両端面の所定部分に外部電極（図２の５）となる金
属ペーストを塗布し、焼き付けることにより外部電極
（図２の５）を形成し、積層セラミックコンデンサが完
成する。積層焼結体１３中に残留している圧縮応力は、
外部電極（図２の５）の形成後も存在しており、積層セ
ラミックコンデンサを基板に実装後、基板曲げの際に発
生する引っ張り応力による積層焼結体１３の割れを抑制
することとなる。
ーン印刷等の方法により内部電極４を形成する。次に、
この上に同じ様に内部電極４を形成した第１のセラミッ
クシート１を積層し、プレス装置により、加圧、圧着す
る。この操作を所望の回数繰り返して得られた積層体の
上、下面に、第２のセラミックシート２を所定枚数積層
し、最終的に加圧、圧着する。このようにして作製した
積層体を所望の大きさのチップに切断する。その後この
チップを高温焼成して積層焼結体１３を得る。ここで焼
結時に第１のセラミックシート１と第２のセラミックシ
ート２とでは収縮率が大きく異なるため、得られた積層
焼結体１３の表面には、図１において矢印で示すような
圧縮応力が残留することとなる。次にこの積層焼結体１
３の両端面の所定部分に外部電極（図２の５）となる金
属ペーストを塗布し、焼き付けることにより外部電極
（図２の５）を形成し、積層セラミックコンデンサが完
成する。積層焼結体１３中に残留している圧縮応力は、
外部電極（図２の５）の形成後も存在しており、積層セ
ラミックコンデンサを基板に実装後、基板曲げの際に発
生する引っ張り応力による積層焼結体１３の割れを抑制
することとなる。
【００２１】次に得られた積層セラミックコンデンサ１
０個に付いて、ＥＩＡＪ試験法に準拠し、厚さ１．６mm
のガラスエポキシ基板に実装してたわみ試験を行い、積
層セラミックコンデンサが破壊する限界時のたわみ量を
測定した。
０個に付いて、ＥＩＡＪ試験法に準拠し、厚さ１．６mm
のガラスエポキシ基板に実装してたわみ試験を行い、積
層セラミックコンデンサが破壊する限界時のたわみ量を
測定した。
【００２２】また、従来の方法で製造した積層セラミッ
クコンデンサについても同様の試験を行い、その結果を
（表１）に示した。
クコンデンサについても同様の試験を行い、その結果を
（表１）に示した。
【００２３】
【表１】
【００２４】（表１）を見ると明らかなように、本発明
の積層セラミックコンデンサは、たわみ量が大きく耐基
板曲げ性に優れている。
の積層セラミックコンデンサは、たわみ量が大きく耐基
板曲げ性に優れている。
【００２５】なお、本実施の形態においては積層セラミ
ックコンデンサについてのみ説明したが、積層バリス
タ、積層サーミスタ等その他の基板に実装する積層セラ
ミック電子部品においても同様の効果が得られる。
ックコンデンサについてのみ説明したが、積層バリス
タ、積層サーミスタ等その他の基板に実装する積層セラ
ミック電子部品においても同様の効果が得られる。
【００２６】
【発明の効果】以上の本発明によると、積層焼結体表面
に、基板曲げの際に発生する引っ張り応力による割れを
抑制する圧縮応力が残留しているので、耐基板曲げ性に
優れた積層セラミック電子部品を得ることができる。
に、基板曲げの際に発生する引っ張り応力による割れを
抑制する圧縮応力が残留しているので、耐基板曲げ性に
優れた積層セラミック電子部品を得ることができる。
【図１】本発明の一実施の形態による積層焼結体の断面
図
図
【図２】一般的な積層セラミックコンデンサの一部断面
図
図
【図３】一般的な積層セラミックコンデンサを回路基板
に実装した断面図
に実装した断面図
【図４】一般的な積層セラミックコンデンサを回路基板
に実装した耐基板曲げ性の測定の様子を説明する側面図
に実装した耐基板曲げ性の測定の様子を説明する側面図
１ 第１のセラミックシート ２ 第２のセラミックシート ４ 内部電極 １３ 積層焼結体
Claims (2)
- 【請求項１】 第１のセラミックシートと導電体層とを
交互に積み重ねて積層体を形成する工程と、次いでこの
積層体の上、下面に前記第１のセラミックシートよりも
密度の低い第２のセラミックシートを積層する工程と、
その後前記積層体を焼成し、積層焼結体を得る工程、こ
の積層焼結体の両端面に外部電極を形成する工程とを有
する積層セラミック電子部品の製造方法。 - 【請求項２】 第１のセラミックシートと第２のセラミ
ックシートとの密度の差は、０．１〜１．０mg／cm3と
する請求項１に記載の積層セラミック電子部品の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011098A JPH11214247A (ja) | 1998-01-23 | 1998-01-23 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011098A JPH11214247A (ja) | 1998-01-23 | 1998-01-23 | 積層セラミック電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214247A true JPH11214247A (ja) | 1999-08-06 |
Family
ID=11768539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10011098A Pending JPH11214247A (ja) | 1998-01-23 | 1998-01-23 | 積層セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7477002B2 (en) * | 2000-11-08 | 2009-01-13 | Epcos Ag | Piezo-actuator |
-
1998
- 1998-01-23 JP JP10011098A patent/JPH11214247A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7477002B2 (en) * | 2000-11-08 | 2009-01-13 | Epcos Ag | Piezo-actuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
| JP6402829B2 (ja) | 多層セラミック基板および多層セラミック基板の製造方法 | |
| JP2002184648A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JP3306814B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2005159056A (ja) | 積層セラミック電子部品 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JP3918095B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH10335168A (ja) | 積層セラミックコンデンサ | |
| JP2002033236A (ja) | チップ型電子部品 | |
| JPH11354370A (ja) | 積層セラミック電子部品 | |
| JP2002015942A (ja) | 積層型電子部品 | |
| JPH05166667A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH11214247A (ja) | 積層セラミック電子部品の製造方法 | |
| JP4696410B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2000077260A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH11162777A (ja) | 積層セラミックコンデンサ | |
| JP2993247B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2004186342A (ja) | セラミック積層体及びその製法 | |
| JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3496184B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2001217140A (ja) | 積層型電子部品およびその製法 | |
| JP3085596B2 (ja) | 積層セラミックコンデンサ | |
| JP2001267743A (ja) | セラミック積層基板の製造方法 |