JPH11214449A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH11214449A JPH11214449A JP10023855A JP2385598A JPH11214449A JP H11214449 A JPH11214449 A JP H11214449A JP 10023855 A JP10023855 A JP 10023855A JP 2385598 A JP2385598 A JP 2385598A JP H11214449 A JPH11214449 A JP H11214449A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- resist film
- solder resist
- bump
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ソルダーレジスト膜の膜厚とは関係なく、バン
プ接合の接合強度の向上と確実な導通性とを確保できる
電子回路装置を提供する。 【解決手段】配線基板１０の表面に配線電極１１が形成
され、配線電極１１に対しベアチップ２０がフリップチ
ップ実装されるとともに、表面実装部品２３，２４が半
田付けされ、上記半田付け部を除く部位がソルダーレジ
スト膜１５で覆われる。ベアチップ搭載部１２に対応す
るソルダーレジスト膜１５の部位に空所を設け、この空
所にベアチップ２０を金属バンプ２２の固相拡散によっ
てバンプ接合する。
プ接合の接合強度の向上と確実な導通性とを確保できる
電子回路装置を提供する。 【解決手段】配線基板１０の表面に配線電極１１が形成
され、配線電極１１に対しベアチップ２０がフリップチ
ップ実装されるとともに、表面実装部品２３，２４が半
田付けされ、上記半田付け部を除く部位がソルダーレジ
スト膜１５で覆われる。ベアチップ搭載部１２に対応す
るソルダーレジスト膜１５の部位に空所を設け、この空
所にベアチップ２０を金属バンプ２２の固相拡散によっ
てバンプ接合する。
Description
【０００１】
【発明の属する技術分野】本発明は混成集積回路のよう
に、配線基板上にベアチップと表面実装部品とが混在し
て実装された複合型の電子回路装置に関するものであ
る。
に、配線基板上にベアチップと表面実装部品とが混在し
て実装された複合型の電子回路装置に関するものであ
る。
【０００２】
【従来の技術】従来、混成集積回路において、プリント
配線基板などのエポキシ樹脂等を基材とする配線基板
に、ベアチップをはんだバンプ技術を用いて搭載する場
合、図１に示す方法がとられていた（特開平５−２１８
１３５号公報）。すなわち、１は配線基板、２はベアチ
ップであり、配線基板１上に形成された電極３上にベア
チップ２がはんだバンプ４を介して接合され、フリップ
チップ実装されている。配線基板１の電極３は、はんだ
の不要な濡れ拡がりを防止するためソルダーレジスト膜
５によって被覆されている。このソルダーレジスト膜５
はベアチップ２の周囲だけでなくベアチップ２の下面側
にも設けられている。なお、図１では説明を簡単にする
ため、配線基板１上にベアチップ２のみが実装されてい
るが、実際にはベアチップ２に隣接してチップコンデン
サやチップ抵抗などの他の表面実装部品が実装される。
配線基板などのエポキシ樹脂等を基材とする配線基板
に、ベアチップをはんだバンプ技術を用いて搭載する場
合、図１に示す方法がとられていた（特開平５−２１８
１３５号公報）。すなわち、１は配線基板、２はベアチ
ップであり、配線基板１上に形成された電極３上にベア
チップ２がはんだバンプ４を介して接合され、フリップ
チップ実装されている。配線基板１の電極３は、はんだ
の不要な濡れ拡がりを防止するためソルダーレジスト膜
５によって被覆されている。このソルダーレジスト膜５
はベアチップ２の周囲だけでなくベアチップ２の下面側
にも設けられている。なお、図１では説明を簡単にする
ため、配線基板１上にベアチップ２のみが実装されてい
るが、実際にはベアチップ２に隣接してチップコンデン
サやチップ抵抗などの他の表面実装部品が実装される。
【０００３】
【発明が解決しようとする課題】上記のような混成集積
回路では、はんだの不要な拡がりを防止してはんだバン
プ４の形状を整えるとともに、ベアチップ２の沈み込み
を防止し、かつはんだバンプ４同士がブリッジするのを
防止するため、ベアチップ２の下面側にレジスト膜５ａ
設けられている。つまり、はんだバンプ４が電極３と確
実に接合されるように、レジスト膜５ａの膜厚以上のバ
ンプ高さが維持されていなければならない。しかし、レ
ジスト膜５ａの膜厚は膜形成方法などによって異なるた
め、はんだバンプ４の厚みを一々調整しなければなら
ず、煩雑であった。また、はんだバンプ４を必要以上に
厚肉に形成すると、隣接するバンプ４同士がブリッジを
起こす恐れがある。
回路では、はんだの不要な拡がりを防止してはんだバン
プ４の形状を整えるとともに、ベアチップ２の沈み込み
を防止し、かつはんだバンプ４同士がブリッジするのを
防止するため、ベアチップ２の下面側にレジスト膜５ａ
設けられている。つまり、はんだバンプ４が電極３と確
実に接合されるように、レジスト膜５ａの膜厚以上のバ
ンプ高さが維持されていなければならない。しかし、レ
ジスト膜５ａの膜厚は膜形成方法などによって異なるた
め、はんだバンプ４の厚みを一々調整しなければなら
ず、煩雑であった。また、はんだバンプ４を必要以上に
厚肉に形成すると、隣接するバンプ４同士がブリッジを
起こす恐れがある。
【０００４】そこで、本発明の目的は、ソルダーレジス
ト膜の膜厚とは関係なく、バンプ接合の接合強度の向上
と確実な導通性とを確保できる電子回路装置を提供する
ことにある。
ト膜の膜厚とは関係なく、バンプ接合の接合強度の向上
と確実な導通性とを確保できる電子回路装置を提供する
ことにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、配線基板の表面に配線電
極が形成され、上記配線電極に対しベアチップがフリッ
プチップ実装されるとともに表面実装部品が半田付けさ
れ、上記半田付け部を除く部位がソルダーレジスト膜で
覆われた電子回路装置において、上記ベアチップ搭載部
に対応するソルダーレジスト膜の部位に空所を設けると
ともに、上記ベアチップをベアチップ搭載部に金属バン
プの固相拡散によってバンプ接合したものである。
め、請求項１に記載の発明は、配線基板の表面に配線電
極が形成され、上記配線電極に対しベアチップがフリッ
プチップ実装されるとともに表面実装部品が半田付けさ
れ、上記半田付け部を除く部位がソルダーレジスト膜で
覆われた電子回路装置において、上記ベアチップ搭載部
に対応するソルダーレジスト膜の部位に空所を設けると
ともに、上記ベアチップをベアチップ搭載部に金属バン
プの固相拡散によってバンプ接合したものである。
【０００６】例えば、メッキ法で形成されたバンプの高
さは約１０〜３０μｍ、ワイヤーバンピングで形成され
たＡｕバンプの高さは約３０〜５０μｍである。これら
バンプを配線基板上に固相拡散によってバンプ接合す
る。具体的には、熱圧着法，超音波を併用した熱圧着
法，超音波圧着法などがある。これによってバンプが１
０〜２０μｍ程度に押し潰されるので、ベアチップの下
側にレジスト膜があるとベアチップと干渉し、接合でき
なくなる。そこで、本発明では、予めソルダーレジスト
膜のベアチップ搭載部に対応する箇所を空所としてお
き、ベアチップとレジスト膜との干渉を防止すること
で、接合強度の向上と確実な導通性とを確保したもので
ある。
さは約１０〜３０μｍ、ワイヤーバンピングで形成され
たＡｕバンプの高さは約３０〜５０μｍである。これら
バンプを配線基板上に固相拡散によってバンプ接合す
る。具体的には、熱圧着法，超音波を併用した熱圧着
法，超音波圧着法などがある。これによってバンプが１
０〜２０μｍ程度に押し潰されるので、ベアチップの下
側にレジスト膜があるとベアチップと干渉し、接合でき
なくなる。そこで、本発明では、予めソルダーレジスト
膜のベアチップ搭載部に対応する箇所を空所としてお
き、ベアチップとレジスト膜との干渉を防止すること
で、接合強度の向上と確実な導通性とを確保したもので
ある。
【０００７】本発明では、はんだバンプに代えて固相拡
散によって接合される金属バンプを用いたので、はんだ
流れを起こす恐れがなく、しかも隣接するバンプ同士が
ブリッジを起こす心配もない。また、レジスト膜の膜厚
に関係なく背の低いバンプでも実装でき、かつ実装時に
十分な荷重を付加できるので、接合強度の上昇が望め
る。
散によって接合される金属バンプを用いたので、はんだ
流れを起こす恐れがなく、しかも隣接するバンプ同士が
ブリッジを起こす心配もない。また、レジスト膜の膜厚
に関係なく背の低いバンプでも実装でき、かつ実装時に
十分な荷重を付加できるので、接合強度の上昇が望め
る。
【０００８】従来では、ソルダーレジスト膜の膜厚とは
んだバンプの厚みを厳密に管理する必要があったが、本
発明ではソルダーレジスト膜の膜厚をベアチップの下面
と配線基板の表面との隙間より高くしても全く支障がな
い。ベアチップの下面と配線基板の表面との隙間には封
止樹脂を充填する場合があるが、請求項２のように、ベ
アチップ搭載部の周囲のソルダーレジスト膜の膜厚を大
きくしておくことで、レジスト膜がダムの役割をなし、
樹脂の溢れ出しを有効に防止できる。
んだバンプの厚みを厳密に管理する必要があったが、本
発明ではソルダーレジスト膜の膜厚をベアチップの下面
と配線基板の表面との隙間より高くしても全く支障がな
い。ベアチップの下面と配線基板の表面との隙間には封
止樹脂を充填する場合があるが、請求項２のように、ベ
アチップ搭載部の周囲のソルダーレジスト膜の膜厚を大
きくしておくことで、レジスト膜がダムの役割をなし、
樹脂の溢れ出しを有効に防止できる。
【０００９】金属バンプをＡｕを主成分とする金属で形
成した場合には、メッキ法やワイヤーバンピング法など
により容易にベアチップの電極上にバンプ形成ができる
ので、製造コストを低減できる。
成した場合には、メッキ法やワイヤーバンピング法など
により容易にベアチップの電極上にバンプ形成ができる
ので、製造コストを低減できる。
【００１０】
【発明の実施の形態】図２〜図５は本発明にかかる電子
回路装置の一例である混成集積回路を示す。図におい
て、１０はプリント配線基板であり、その上面には配線
電極１１がパターン形成されている。配線基板１０の上
面はベアチップ搭載部１２と表面実装部品の半田付け部
１３，１４を残してソルダーレジスト膜１５で覆われて
いる。すなわち、ベアチップ搭載部１２および半田付け
部１３，１４はソルダーレジスト膜１５の空所で構成さ
れている。ソルダーレジスト膜１５の材質としては、例
えば熱硬化型のメラミン樹脂，エポキシ樹脂、紫外線硬
化型のエポキシ樹脂，ポリイミド樹脂などを用いること
ができる。ソルダーレジスト膜１５の膜厚ｔは例えば１
０〜１００μｍ程度の厚みに形成されている。
回路装置の一例である混成集積回路を示す。図におい
て、１０はプリント配線基板であり、その上面には配線
電極１１がパターン形成されている。配線基板１０の上
面はベアチップ搭載部１２と表面実装部品の半田付け部
１３，１４を残してソルダーレジスト膜１５で覆われて
いる。すなわち、ベアチップ搭載部１２および半田付け
部１３，１４はソルダーレジスト膜１５の空所で構成さ
れている。ソルダーレジスト膜１５の材質としては、例
えば熱硬化型のメラミン樹脂，エポキシ樹脂、紫外線硬
化型のエポキシ樹脂，ポリイミド樹脂などを用いること
ができる。ソルダーレジスト膜１５の膜厚ｔは例えば１
０〜１００μｍ程度の厚みに形成されている。
【００１１】図４に示すように、ベアチップ搭載部１２
には電極１１の一部が露出しており、これら電極１１の
露出部にＩＣチップなどのベアチップ２０がフリップチ
ップ実装されている。すなわち、ベアチップ２０の下面
にはチップ電極２１が設けられ、これらチップ電極２１
にはそれぞれ金属バンプ２２が形成されている。金属バ
ンプ２２としては、Ａｕ，Ｃｕなど公知の金属材料が使
用されるが、ここでは公知のワイヤーバンピング法で容
易にバンプ形成できるＡｕワイヤーを用いている。この
実施例では、バンプ２２の接合前の高さは約４０〜５０
μｍである。
には電極１１の一部が露出しており、これら電極１１の
露出部にＩＣチップなどのベアチップ２０がフリップチ
ップ実装されている。すなわち、ベアチップ２０の下面
にはチップ電極２１が設けられ、これらチップ電極２１
にはそれぞれ金属バンプ２２が形成されている。金属バ
ンプ２２としては、Ａｕ，Ｃｕなど公知の金属材料が使
用されるが、ここでは公知のワイヤーバンピング法で容
易にバンプ形成できるＡｕワイヤーを用いている。この
実施例では、バンプ２２の接合前の高さは約４０〜５０
μｍである。
【００１２】上記金属バンプ２２が電極１１の露出部に
熱圧着、超音波圧着、熱／超音波併用による圧着などの
固相拡散により接合されている（図５参照）。接合状態
において、バンプ高さは１０〜２０μｍに押し潰される
が、ベアチップ２０の下側にはソルダーレジスト膜１５
が形成されていないので、ベアチップ２０とソルダーレ
ジスト膜１５とが干渉しない。そのため、背の低いバン
プ２２でも実装でき、かつ接合時に十分な荷重を付加で
きるので、接合強度の上昇が望める。上記のようにベア
チップ２０をフリップチップ実装した後、ベアチップ２
０と配線基板１０との隙間にエポキシ樹脂などの封止樹
脂（図示せず）を注入し、毛細管現象により浸透させ、
固化させる。このとき、ベアチップ搭載部１２の周壁を
構成するソルダーレジスト膜１５は、樹脂の拡がりを防
止するダムとしての役割を有する。特に、バンプ接合後
のベアチップ２０と配線基板１０との隙間ｄよりソルダ
ーレジスト膜１５の膜厚ｔを大きくしておけば、樹脂流
れの防止効果が高く、注入樹脂量のバラツキを吸収でき
る。
熱圧着、超音波圧着、熱／超音波併用による圧着などの
固相拡散により接合されている（図５参照）。接合状態
において、バンプ高さは１０〜２０μｍに押し潰される
が、ベアチップ２０の下側にはソルダーレジスト膜１５
が形成されていないので、ベアチップ２０とソルダーレ
ジスト膜１５とが干渉しない。そのため、背の低いバン
プ２２でも実装でき、かつ接合時に十分な荷重を付加で
きるので、接合強度の上昇が望める。上記のようにベア
チップ２０をフリップチップ実装した後、ベアチップ２
０と配線基板１０との隙間にエポキシ樹脂などの封止樹
脂（図示せず）を注入し、毛細管現象により浸透させ、
固化させる。このとき、ベアチップ搭載部１２の周壁を
構成するソルダーレジスト膜１５は、樹脂の拡がりを防
止するダムとしての役割を有する。特に、バンプ接合後
のベアチップ２０と配線基板１０との隙間ｄよりソルダ
ーレジスト膜１５の膜厚ｔを大きくしておけば、樹脂流
れの防止効果が高く、注入樹脂量のバラツキを吸収でき
る。
【００１３】また、半田付け部１３，１４にも電極１１
が露出しており、これら電極１１の露出部にコンデンサ
などの表面実装部品２３，２４が半田２５，２６によっ
て接続されている。この場合には、ソルダーレジスト膜
１５が半田流れを防止する役割を有する。
が露出しており、これら電極１１の露出部にコンデンサ
などの表面実装部品２３，２４が半田２５，２６によっ
て接続されている。この場合には、ソルダーレジスト膜
１５が半田流れを防止する役割を有する。
【００１４】上記実施例では、図４のようにベアチップ
２０のチップ電極２１に金属バンプ２２を形成したが、
これに限るものではなく、図６のように配線基板１０の
配線電極１１上に金属バンプ２２を形成してもよい。こ
の場合も、金属バンプ２２とチップ電極２１とが熱圧着
などの固相拡散により接合される。
２０のチップ電極２１に金属バンプ２２を形成したが、
これに限るものではなく、図６のように配線基板１０の
配線電極１１上に金属バンプ２２を形成してもよい。こ
の場合も、金属バンプ２２とチップ電極２１とが熱圧着
などの固相拡散により接合される。
【００１５】なお、本発明の金属バンプは、ワイヤーバ
ンピング法で形成されたものに限らず、メッキ法などの
他の公知の方法で形成することができる。
ンピング法で形成されたものに限らず、メッキ法などの
他の公知の方法で形成することができる。
【００１６】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、ソルダーレジスト膜のベアチップ搭載部に対応
する箇所を空所としておき、ベアチップとレジスト膜と
の干渉を防止したので、レジスト膜の膜厚に関係なく背
の低いバンプでも実装でき、かつ実装時に十分な荷重を
付加できるので、接合強度を高めることができる。ま
た、本発明では、はんだバンプに代えて固相拡散によっ
て接合される金属バンプを用いたので、強く圧着して
も、はんだ流れを起こす恐れがなく、しかも隣接するバ
ンプ同士がブリッジを起こす心配もない。
よれば、ソルダーレジスト膜のベアチップ搭載部に対応
する箇所を空所としておき、ベアチップとレジスト膜と
の干渉を防止したので、レジスト膜の膜厚に関係なく背
の低いバンプでも実装でき、かつ実装時に十分な荷重を
付加できるので、接合強度を高めることができる。ま
た、本発明では、はんだバンプに代えて固相拡散によっ
て接合される金属バンプを用いたので、強く圧着して
も、はんだ流れを起こす恐れがなく、しかも隣接するバ
ンプ同士がブリッジを起こす心配もない。
【図１】従来のベアチップの実装構造を示す断面図であ
る。
る。
【図２】本発明にかかる電子回路装置の一例の平面図で
ある。
ある。
【図３】図２の電子回路装置の断面図である。
【図４】ベアチップの実装前の拡大断面図である。
【図５】ベアチップの実装後の拡大断面図である。
【図６】ベアチップの実装前の他の例の拡大断面図であ
る。
る。
１０ 配線基板 １１ 電極 １２ ベアチップ搭載部（空所） １３，１４ 半田付け部 １５ ソルダーレジスト膜 ２０ ベアチップ ２２ 金属バンプ ２３，２４ 表面実装部品
Claims (3)
- 【請求項１】配線基板の表面に配線電極が形成され、上
記配線電極に対しベアチップがフリップチップ実装され
るとともに表面実装部品が半田付けされ、上記半田付け
部を除く部位がソルダーレジスト膜で覆われた電子回路
装置において、 上記ベアチップ搭載部に対応するソルダーレジスト膜の
部位に空所を設けるとともに、上記ベアチップをベアチ
ップ搭載部に金属バンプの固相拡散によってバンプ接合
したことを特徴とする電子回路装置。 - 【請求項２】上記ベアチップ搭載部の周囲のソルダーレ
ジスト膜の膜厚は、ベアチップの下面と配線基板の表面
との隙間より高いことを特徴とする請求項１に記載の電
子回路装置。 - 【請求項３】上記金属バンプはＡｕを主成分とする金属
で形成されていることを特徴とする請求項１または２に
記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02385598A JP3646500B2 (ja) | 1998-01-20 | 1998-01-20 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02385598A JP3646500B2 (ja) | 1998-01-20 | 1998-01-20 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214449A true JPH11214449A (ja) | 1999-08-06 |
| JP3646500B2 JP3646500B2 (ja) | 2005-05-11 |
Family
ID=12122055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02385598A Expired - Lifetime JP3646500B2 (ja) | 1998-01-20 | 1998-01-20 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3646500B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019912A (ja) * | 2005-07-08 | 2007-01-25 | Hosiden Corp | 実装基板及びそれに載置されるマイクロホン |
| JP2010118634A (ja) * | 2008-11-12 | 2010-05-27 | Samsung Electro-Mechanics Co Ltd | 流れ防止用ダムを備えたプリント基板及びその製造方法 |
| US8975529B2 (en) | 2010-03-31 | 2015-03-10 | Kyocera Corporation | Interposer and electronic device using the same |
| WO2022085566A1 (ja) * | 2020-10-19 | 2022-04-28 | Tdk株式会社 | 実装基板、及び回路基板 |
-
1998
- 1998-01-20 JP JP02385598A patent/JP3646500B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019912A (ja) * | 2005-07-08 | 2007-01-25 | Hosiden Corp | 実装基板及びそれに載置されるマイクロホン |
| US7687723B2 (en) | 2005-07-08 | 2010-03-30 | Hosiden Corporation | Mounting substrate and microphone mounted thereon |
| JP2010118634A (ja) * | 2008-11-12 | 2010-05-27 | Samsung Electro-Mechanics Co Ltd | 流れ防止用ダムを備えたプリント基板及びその製造方法 |
| US8975529B2 (en) | 2010-03-31 | 2015-03-10 | Kyocera Corporation | Interposer and electronic device using the same |
| WO2022085566A1 (ja) * | 2020-10-19 | 2022-04-28 | Tdk株式会社 | 実装基板、及び回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3646500B2 (ja) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9545013B2 (en) | Flip chip interconnect solder mask | |
| US6100594A (en) | Semiconductor device and method of manufacturing the same | |
| JPH11214586A (ja) | 電子回路装置 | |
| US20040201091A1 (en) | Stacked module systems and methods | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JP2007059767A (ja) | アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法 | |
| JP3646500B2 (ja) | 電子回路装置 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| JP2000022300A (ja) | 配線基板および電子ユニット | |
| JP2001307555A (ja) | 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP4561969B2 (ja) | 半導体装置 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP3176325B2 (ja) | 実装構造体とその製造方法 | |
| JP2003007904A (ja) | 半導体装置 | |
| JPH11274235A (ja) | 半導体装置およびその製造方法 | |
| JP3005177B2 (ja) | 半導体パッケージの実装構造 | |
| JP4963890B2 (ja) | 樹脂封止回路装置 | |
| KR19990069950A (ko) | 플립칩본딩구조 및 이를 이용한 솔더범프의 제조방법 | |
| JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08307045A (ja) | 配線基板 | |
| JP2003297999A (ja) | 半導体装置 | |
| JPH1013001A (ja) | 配線基板 | |
| JPH08172112A (ja) | Ｉｃチップの配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |